JP2000341686A - トランスコーダ装置 - Google Patents

Abstract

(57)【要約】 【課題】既存の復号器及び符号化器を用いて、取り扱う
符号化信号の伝送レートを任意に変更し、入力時の符号
化映像信号と再符号化された符号化映像信号との不整合
を最小限に抑える。 【解決手段】ビデオＥＳ信号をビデオデコーダ１０１で
１度復号して元に戻し、ビデオエンコーダ１０３で任意
の伝送レートで再度符号化する。ビデオデコーダ１０１
及びビデオエンコーダ１０３とは別系統で入力時のビデ
オＥＳ信号のＧＯＰ構造及びプルダウン構造をＧＯＰ検
出部１０４及びプルダウン検出部１０５で検出し、符号
化制御部１０６で検出結果を受けてビデオ信号を入力時
のビデオＥＳ信号のＧＯＰ構造及びプルダウン構造に合
わせて再符号化するようにビデオエンコーダ１０３の符
号化処理を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多種の伝送レー
トの映像信号を１つの切替装置で選択的に切り替えるシ
リアル伝送路切替システムに適用され、特に、符号化映
像信号の伝送レートを任意に変更するトランスコーダ装
置に関する。

【０００２】

【従来の技術】近時、デジタル技術の進歩に伴い、スタ
ンダードな現行テレビジョン信号だけでなく、ハイビジ
ョンテレビジョン信号のデジタル化が実現されている。
また、このような映像信号のデジタル化により、映像圧
縮技術が盛んに開発されている。この映像圧縮技術とし
ては、例えばＭＰＥＧ（Moving Picture Coding Expert
s Group）で規格されている符号化圧縮方式がある。

【０００３】以上のことから、例えば放送局のスタジオ
機器にあっては、局内で多種の伝送レートの映像信号を
取り扱うようになってきている。この場合、複数の伝送
レートが混在する複数のシリアル伝送路を１ヵ所に集中
し、選択的に交換接続するシリアル伝送路切替装置が使
用される。

【０００４】ところで、上記シリアル伝送路切替装置で
は、複数のシリアル伝送路を交換接続する際に、互いに
同一の伝送レートにする必要が生じる。そこで、ＭＰＥ
Ｇ規格で符号化されたビットストリームについて、伝送
レートを任意に変更するトランスコーダ装置が用いられ
ている。

【０００５】この種のトランスコーダ装置は、ビデオデ
コーダとビデオエンコーダとを備え、映像信号を符号化
したビットストリームをビデオデコーダで復号し、この
復号された映像信号をビデオエンコーダで指定された伝
送レートで再度符号化してシリアル伝送路切替装置に出
力する。

【０００６】しかしながら、上記のような従来のトラン
スコーダ装置では、入力時のビットストリームの符号化
構造を確定することができず、このため、入力時のビッ
トストリームと再符号化時のビットストリームとの不整
合が生じて確率的に画質の変動が発生し、画質の劣化に
つながることになる。また、ビットストリームが例えば
テレビジョン方式とフィルム方式との違いを吸収するた
めに、任意の比率でプルダウンされている場合もあり、
従来のトランスコーダ装置では、ビットストリームのプ
ルダウン構造を確定することができない。

【０００７】そこで、上記トランスコーダ装置では、ビ
デオデコーダでビットストリームの符号化構造及びプル
ダウン構造を示す補助情報を生成して復号した映像信号
に多重し、後段のビデオエンコーダで映像信号から補助
情報を抽出することにより、符号化構造及びプルダウン
構造を継承するｍｏｌ（モル）方式を用いている。しか
し、このｍｏｌ方式では、符号化構造及びプルダウン構
造の検出、符号化構造及びプルダウン構造を示す補助情
報の生成、多重処理を１つのビデオデコーダで行なって
おり、また補助情報の抽出及び符号化制御処理を１つの
ビデオエンコーダで行なっていることにより、ビデオデ
コーダ及びビデオエンコーダそれぞれに高い処理能力が
要求され、このため、ビデオデコーダ及びビデオエンコ
ーダの内部を改造しなければならなくなる。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
トランスコーダ装置では、入力時のビットストリームの
符号化構造及びプルダウン構造と再符号化時のビットス
トリームの符号化構造及びプルダウン構造との不整合に
より画質の劣化等を生じるという問題を有している。ま
た、これら符号化構造及びプルダウン構造の整合をとる
ために、符号化構造及びプルダウン構造の検出、符号化
構造及びプルダウン構造を示す補助情報の生成及び補助
情報を復号した映像信号に多重する処理を１つのビデオ
デコーダで行なっており、補助情報の抽出及び符号化制
御処理を１つのビデオエンコーダで行なっていることに
より、ビデオデコーダ及びビデオエンコーダそれぞれに
高い処理能力が要求され、内部回路の改造が必要となる
という不都合を有している。

【０００９】この発明の目的は、既存の復号器及び符号
化器を用いて、符号化映像信号の伝送レートを任意に変
更可能であり、かつ異種の構造を持つ符号化映像信号に
対しても柔軟に対応し得るトランスコーダ装置を提供す
ることにある。

【００１０】

【課題を解決するための手段】この発明に係るトランス
コーダ装置は、ダミーフィールドを挿入することで、Ｍ
（Ｍは自然数）：Ｎ（Ｎは自然数）にプルダウンされ、
符号化処理が施された符号化映像信号を取り扱う装置で
あって、符号化映像信号を復号する復号手段と、この復
号手段で復号された復号信号を外部から指定された伝送
レートで符号化する符号化手段と、復号手段に入力され
る符号化映像信号のプルダウン構造を検出する検出手段
と、この検出手段の検出結果に基づいて符号化手段の符
号化処理を制御する符号化制御手段とを備えるようにし
たものである。なお、符号化制御手段は、検出手段の検
出結果から復号手段に入力される符号化映像信号のプル
ダウン構造、符号化構造に合わせて符号化処理を実行す
るように前記符号化手段を制御することを特徴とする。

【００１１】この構成によれば、符号化映像信号を１度
復号して元に戻し、任意の伝送レートで再度符号化する
ようにしているので、符号化信号の伝送レートを容易に
変更でき、さらに、符号化映像信号の復号処理及び符号
化処理とは別系統で入力時の符号化映像信号のプルダウ
ン構造を検出し、この検出結果に基づいて復号信号を入
力時の符号化映像信号のプルダウン構造に合わせて再符
号化するように符号化処理を制御するようにしている。

【００１２】このため、入力時の符号化映像信号のプル
ダウン構造が復号処理及び符号化処理とは別系統で再符
号化時に継承されるので、入力時の符号化映像信号と再
符号化された符号化映像信号との不整合による画質の変
動と劣化とを最小限に抑えられて、異種の構造を持つ符
号化映像信号に対しても柔軟に対応することが可能とな
るとともに、復号器及び符号化器では入力時の符号化映
像信号のプルダウン構造を再符号化時に継承するための
高い処理能力が必要なくなるため、内部回路の変更、改
造等を行なう必要がなくなる。

【００１３】従って、既存の復号器及び符号化器を使用
するだけで、多種の伝送レートを取り扱う切替システム
に好適し、検出及び符号化制御処理をコンピュータで実
行すれば汎用性の高いものとなる。

【００１４】上記構成において、復号手段と符号化手段
との間の信号経路中に介在され、復号手段の出力を遅延
する遅延手段をさらに備えることを特徴とする。

【００１５】この構成によれば、再符号化処理における
プルダウン構造もしくは符号化構造の変更には処理時間
がかかるため、復号信号を所定時間遅延させることによ
り変更に要する処理時間を吸収することができる。

【００１６】上記構成において、符号化手段は、符号化
制御手段の制御により、入力された復号信号に含まれる
ダミーフィールドをスキップさせることを特徴とする。

【００１７】この構成によれば、符号化手段は、符号化
制御手段の制御により、入力時の符号化映像信号のプル
ダウン構造と、復号信号のプルダウン構造とが一致する
か否かを判定し、一致しないと判定した場合に、復号信
号に含まれるダミーフィールドをスキップさせて符号化
処理を行なうようにしているので、万一、異なるプルダ
ウン構造を持つ符号化映像信号が到来した場合にも、符
号化映像信号の品質を悪化させることなく、入力時の符
号化映像信号と再符号化された符号化映像信号とのプル
ダウン構造を強制的に一致させることが可能となる。

【００１８】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照して詳細に説明する。図１は、この発明に
係るトランスコーダ装置の一実施形態を示す回路ブロッ
ク図である。ここでは、ビットストリームとして３：２
プルダウン構造で、少なくとも２種類以上の符号化方式
により符号化されたＧＯＰ（Group Of Picture）構造を
持つＭＰＥＧ−２規格のビデオＥＳ（Elementary Strea
m）信号を取り扱う例に説明する。図中符号１０１はビ
デオデコーダで、入力されたＭＰＥＧ−２のビデオＥＳ
信号を元のビデオ信号に復号する。この復号されたビデ
オ信号は、遅延部１０２で所定時間遅延されて、ビデオ
エンコーダ１０３に供給される。ビデオエンコーダ１０
３は、入力信号を符号化する符号化構造もしくは符号化
するプルダウン構造を任意に設定可能で、遅延部１０２
の出力を外部から指定された伝送レートで符号化し、ビ
デオＥＳ信号として図示しないシリアル伝送路切替装置
に出力する。なお、ビデオエンコーダ１０３に対して指
示する伝送レートは、外部から任意の値を設定可能であ
る。

【００１９】一方、入力されたビデオＥＳ信号は、ＧＯ
Ｐ検出部１０４でＧＯＰヘッダ情報が検出され、同時に
プルダウン検出部１０５でプルダウン構造が検出され
る。それぞれの検出結果は、符号化制御部１０６に供給
される。

【００２０】符号化制御部１０６は、入力された検出結
果から入力時のビデオＥＳ信号のＧＯＰ構造及びプルダ
ウン構造を解析し、ビデオエンコーダ１０３の符号化方
式及び符号化するプルダウン構造が入力時のビデオＥＳ
信号のＧＯＰ構造及びプルダウン構造に一致するように
制御するものである。

【００２１】次に、上記構成における動作について、図
２及び図３に示すＭＰＥＧ−２のビデオＥＳ信号の構造
を参照して説明する。すなわち、上記構成で取り扱われ
るビデオＥＳ信号は、図２に示すように、フレーム内符
号化方式により１フレーム自体を直接符号化されたＩフ
レームと、過去のフレームからの予測を利用して符号化
されたＰフレームと、過去と未来との両側のフレームか
らの予測を利用して符号化されたＢフレームとから成る
ＧＯＰ構造であり、ＩＢＢＰＢＢＰＢＢＰＢＢＰＢＢか
ら成る１５フレームの繰り返しパターンで、Ｉフレーム
の先頭にＧＯＰヘッダが付加されている。

【００２２】そこで、ビデオエンコーダ１０３の符号化
方式を決定するために、入力時のビデオＥＳ信号からＧ
ＯＰヘッダ情報を検出し、この検出結果を符号化制御部
１０６に与える。この検出結果を受けて、符号化制御部
１０６は、スタートトリガ信号をビデオエンコーダ１０
３に与えることにより、ビデオエンコーダ１０３の符号
化処理にリセットをかける。なお、ビデオエンコーダ１
０３は、初期時に入力信号に対してフレーム内符号化方
式により符号化して出力し、次にフレーム間符号化方式
により符号化して出力した後、リセットがかかるまでフ
レーム間符号化方式の状態を維持する回路である。

【００２３】これにより、ビデオエンコーダ１０３から
出力される各フレームのピクチャーコードタイプは、ビ
デオデコーダ１０１への入力時のピクチャーコードタイ
プのパターンと一致することになる。

【００２４】また、上記ビデオＥＳ信号は、図３に示す
ように、複数フレームそれぞれを２つのフィールドに分
割するとともに、例えば２フレーム単位で無効なダミー
フィールドをフィールド相互間に挿入した３：２プルダ
ウン構造の信号である。ここでは、第１フィールドと同
じフィールドを作成してダミーフィールドとしてフィー
ルド相互間に挿入している。

【００２５】すなわち、ＧＯＰが変化しない場合でも、
３：２プルダウンの発生によって通常の符号化処理とは
異なるビデオＥＳ信号が到来することがある。復号誤差
が小さい場合には、ビデオエンコーダ１０３で符号化さ
れたビデオＥＳ信号は、入力時のビデオＥＳ信号と３：
２プルダウン構造がほぼ同一となるが、実際には復号誤
差が大きく、同一の３：２プルダウン構造とならない場
合がある。

【００２６】そこで、ビデオエンコーダ１０３の符号化
するプルダウン構造を決定するために、プルダウン検出
部１０５は、入力時のビデオＥＳ信号からプルダウン構
造を検出し、この検出結果を符号化制御部１０６に与え
る。この検出結果を受けて、符号化制御部１０６は、こ
の３：２プルダウン構造における偶、奇フィールド符号
化、スキップ等の設定に必要な制御情報をビデオエンコ
ーダ１０３に与える。ビデオエンコーダ１０３は、与え
られた制御情報に基づいて入力時のビデオＥＳ信号の
３：２プルダウン構造を把握し、この３：２プルダウン
構造と同一パターンで遅延部１０２の出力の再符号化を
行ない、強制的に入力時と再符号化時との３：２プルダ
ウン構造の一致を図る。

【００２７】図４は、入力時と再符号化時との３：２プ
ルダウン構造の一致を図るためのビデオエンコーダ１０
３の動作を示すフローチャートである。

【００２８】すなわち、符号化制御部１０６から制御情
報が通知されると（ステップＳ１１）、ビデオエンコー
ダ１０３は、この制御情報に基づいて入力時のビデオＥ
Ｓ信号の３：２プルダウン構造を把握し、符号化するプ
ルダウン構造を決定する（ステップＳ１２）。そして、
符号化すべきプルダウン構造と遅延部１０２の出力であ
るビデオ信号のプルダウン構造とを比較し（ステップＳ
１３）、一致するか否かを判定する（ステップＳ１
４）。ここで、一致したと判定した場合（ＹＥＳ）、通
常の符号化処理を実行し（ステップＳ１５）、一致しな
い場合（ＮＯ）、ビデオ信号に含まれるダミーフィール
ドをスキップさせて符号化処理を実行する（ステップＳ
１６）。

【００２９】なお、スキップすべきダミーフィールドの
挿入位置は、プルダウン検出部１０５で検出され、符号
化制御部１０６にてダミーフィールドの挿入位置を示す
情報を制御情報としてビデオエンコーダ１０３に通知す
る。

【００３０】以上のように上記実施形態であれば、ビデ
オＥＳ信号をビデオデコーダ１０１で１度復号して元に
戻し、ビデオエンコーダ１０３で任意の伝送レートで再
度符号化するようにしているので、ビデオＥＳ信号の伝
送レートを容易に変更でき、さらに、ビデオデコーダ１
０１及びビデオエンコーダ１０３とは別系統で入力時の
ビデオＥＳ信号のＧＯＰ構造及び３：２プルダウン構造
をＧＯＰ検出部１０４及びプルダウン検出部１０５で検
出し、符号化制御部１０６で検出結果を受けてビデオ信
号を入力時のビデオＥＳ信号のＧＯＰ構造及び３：２プ
ルダウン構造に合わせて再符号化するようにビデオエン
コーダ１０３の符号化処理を制御するようにしている。

【００３１】このため、入力時のビデオＥＳ信号のＧＯ
Ｐ構造及び３：２プルダウン構造がビデオデコーダ１０
１及びビデオエンコーダ１０３とは別系統で再符号化時
に継承されるので、入力時のビデオＥＳ信号と再符号化
されたビデオＥＳ信号との不整合による画質の変動と劣
化とを最小限に抑えることが可能となるとともに、ビデ
オデコーダ１０１及びビデオエンコーダ１０３では入力
時のビデオＥＳ信号の特性を再符号化時に継承するため
の高い処理能力が必要なくなるため、内部回路の変更、
改造等を行なう必要がなくなる。つまり、ビデオデコー
ダ１０１及びビデオエンコーダ１０３では、ビデオＥＳ
信号の符号化構造の検出、符号化構造を示す補助情報の
生成、補助情報の抽出及び符号化制御処理を必要とせず
に済む。

【００３２】従って、既存のビデオデコーダ１０１及び
ビデオエンコーダ１０３を使用するだけで、多種の伝送
レートを取り扱う切替システムに好適し、ＧＯＰ検出部
１０４、プルダウン検出部１０５及び符号化制御部１０
６のそれぞれの処理を１つのコンピュータで実行すれば
汎用性の高いものとなる。

【００３３】また、ビデオエンコーダ１０３にて符号化
すべくプルダウン構造を決定するための制御情報は、符
号化制御部１０６からビデオエンコーダ１０３に通知さ
れ、ビデオエンコーダ１０３は通知された制御情報に基
づいて、符号化すべくプルダウン構造を設定し、この設
定されたプルダウン構造、つまり入力時のビデオＥＳ信
号の３：２プルダウン構造とビデオ信号のプルダウン構
造、つまり実際に符号化する３：２プルダウン構造とが
一致するか否かを判定し、一致しないと判定した場合
に、ビデオ信号に含まれるダミーフィールドをスキップ
させて符号化処理を行なうようにしているので、３：２
プルダウン構造とは異なるプルダウン構造を持つビデオ
ＥＳ信号が到来した場合にも、画質を悪化させることな
しに、入力時のビデオＥＳ信号と再符号化されたビデオ
ＥＳ信号とのプルダウン構造を一致させることが可能と
なる。なお、スキップさせるフィールドは、無効なダミ
ーフィールドであるので、ビデオＥＳ信号の品質に影響
を及ぼすことがない。

【００３４】なお、上記実施形態では、ビデオデコーダ
１０１とビデオエンコーダ１０３との間の信号経路中に
遅延部１０２を介在した例について説明しているが、こ
の遅延部１０２はＧＯＰ構造、３：２プルダウン構造を
検出するために必要とする処理時間の長さに応じて、そ
の遅延時間やその有無が決められる。従って、処理が十
分速い検出回路に対しては、遅延部１０２は不要であ
る。しかし、一般には、ビデオエンコーダ１０３のＧＯ
Ｐ構造、プルダウン構造の変更には、充分処理時間がか
かる場合が多いため、現状では０．５〜数フレーム分の
遅延を行なっていた方がよい。この場合、遅延部１０２
でビデオ信号を遅延させることにより、ビデオエンコー
ダ１０３における符号化方式、符号化すべくプルダウン
構造の変更に要する処理時間を吸収することができる。

【００３５】なお、上記実施形態では、ビデオＥＳ信号
に含まれるＧＯＰヘッダ情報に基づいて、ビデオエンコ
ーダ１０３の符号化方式を制御する例について説明した
が、ビデオＥＳ信号にＧＯＰヘッダ情報が含まれていな
い場合には、ＩＰＢパターンを調べ、Ｉフレームの先頭
に付加された識別符号をＧＯＰの先頭として検出すれば
よい。

【００３６】また、ＧＯＰ以外にも、少なくともモード
の異なる符号化方式により符号化された２種類以上のフ
レームを有し、それぞれのフレーム先頭に自フレームに
対応する符号化方式の種類を識別するための識別情報を
付加した符号化信号を取り扱うようにしてもよい。この
場合、符号化映像信号から識別情報を検出し、この検出
された識別情報の内容を基に、ビデオエンコーダ１０３
の符号化方式を制御するようにしている。

【００３７】さらに、上記実施形態では、ビデオＥＳ信
号が３：２プルダウン構造であるものを取り扱う例につ
いて説明したが、３：２プルダウン構造以外にも、複数
フレームそれぞれを２つのフィールドに分割し、複数フ
レーム単位でダミーフィールドをフィールド相互間に挿
入したＭ：Ｎ（Ｍ，Ｎは自然数）プルダウン構造の符号
化映像信号を取り扱うようにしてもよい。

【００３８】この他、ビデオデコーダ、ビデオエンコー
ダ、ＧＯＰ検出部、プルダウン検出部及び符号化制御部
の構成、取り扱うビットストリームの種類等について
も、この発明の要旨を逸脱しない範囲で種々変形して実
施できる。

【００３９】

【発明の効果】以上詳述したようにこの発明によれば、
既存の復号器及び符号化器を用いて、取り扱う符号化信
号の伝送レートを任意に変更可能であり、かつ異種の構
造を持つ符号化映像信号に対しても柔軟に対応可能で、
多種の伝送レートのシリアル伝送路を取り扱うシリアル
伝送路切替システムに好適し得るトランスコーダ装置を
提供することができる。

【図面の簡単な説明】

【図１】この発明に係るトランスコーダ装置の一実施形
態を示す回路ブロック図。

【図２】同実施形態で取り扱うビデオＥＳ信号のＧＯＰ
構造を説明するために示す図。

【図３】同実施形態で取り扱うビデオＥＳ信号の３：２
プルダウン構造を説明するために示す図。

【図４】上記図１に示したビデオエンコーダの動作を説
明するために示すフローチャート。

【符号の説明】

１０１…ビデオデコーダ、 １０２…遅延部、 １０３…ビデオエンコーダ、 １０４…ＧＯＰ検出部、 １０５…プルダウン検出部、 １０６…符号化制御部。

フロントページの続き (72)発明者 浅野 太郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝小向工場内 (72)発明者 篠原 延孝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝小向工場内 Ｆターム(参考） 5C059 KK01 LB13 MA00 MA05 MA14 PP05 PP06 PP07 RA01 RB01 RB15 RC07 RC11 SS02 SS03 SS05 SS06 TA17 TA25 TB03 TC00 TD00 UA02 UA05 UA34

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ダミーフィールドを挿入することで、Ｍ
   （Ｍは自然数）：Ｎ（Ｎは自然数）にプルダウンされ、
   符号化処理が施された符号化映像信号を取り扱う装置で
   あって、 前記符号化映像信号を復号する復号手段と、 この復号手段で復号された復号信号を外部から指定され
   た伝送レートで符号化する符号化手段と、 前記復号手段に入力される前記符号化映像信号のプルダ
   ウン構造を検出する検出手段と、 この検出手段の検出結果に基づいて前記符号化手段の符
   号化処理を制御する符号化制御手段とを具備してなるこ
   と特徴とするトランスコーダ装置。
2. 【請求項２】 前記復号手段に入力される符号化映像信
   号は、少なくともモードの異なる２種類以上の符号化構
   造を持つ信号であることを特徴とする請求項１記載のト
   ランスコーダ装置。
3. 【請求項３】 前記符号化構造は、グループ・オブ・ピ
   クチャー構造であることを特徴とする請求項２記載のト
   ランスコーダ装置。
4. 【請求項４】 前記検出手段は、前記符号化映像信号か
   ら符号化構造をさらに検出することを特徴とする請求項
   １または２記載のトランスコーダ装置。
5. 【請求項５】 前記復号手段と前記符号化手段との間の
   信号経路中に介在され、前記復号手段の出力を遅延する
   遅延手段をさらに備えることを特徴とする請求項１記載
   のトランスコーダ装置。
6. 【請求項６】 前記符号化制御手段は、前記検出手段の
   検出結果から前記復号手段に入力される符号化映像信号
   のプルダウン構造、符号化構造に合わせて符号化処理を
   実行するように前記符号化手段を制御することを特徴と
   する請求項１または２記載のトランスコーダ装置。
7. 【請求項７】 前記符号化手段は、前記符号化制御手段
   の制御により、入力された復号信号に含まれる前記ダミ
   ーフィールドをスキップさせることを特徴とする請求項
   １記載のトランスコーダ装置。