JP2003060351A - Multilayer wiring board with coaxial via hole and manufacturing method therefor - Google Patents

Multilayer wiring board with coaxial via hole and manufacturing method therefor

Info

Publication number
JP2003060351A
JP2003060351A JP2001247679A JP2001247679A JP2003060351A JP 2003060351 A JP2003060351 A JP 2003060351A JP 2001247679 A JP2001247679 A JP 2001247679A JP 2001247679 A JP2001247679 A JP 2001247679A JP 2003060351 A JP2003060351 A JP 2003060351A
Authority
JP
Japan
Prior art keywords
via hole
hole
layer
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001247679A
Other languages
Japanese (ja)
Inventor
Isao Kato
功 加藤
Masataka Maehara
正孝 前原
Hiroshi Matsuzawa
宏 松澤
Katsushi Makino
勝史 牧野
Taketo Tsukamoto
健人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001247679A priority Critical patent/JP2003060351A/en
Publication of JP2003060351A publication Critical patent/JP2003060351A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a via hole structure which restrains electromagnetic radiation during signal transmission and reduces reflection and attenuation of a signal at high-frequency drive, by means of a via hole shape of a hole part for connection upper and lower metal wiring layers in a multilayer wiring board, and to provide its manufacturing method. SOLUTION: A multilayer wiring board, which is formed by laminating an insulation layer consisting of a resin insulation film and a wiring layer consisting of a conductor film alternately, has a vial hole which is constructed to be formed independently, without having to be connected to a signal wiring layer, a power supply and to ground layer coaxially on a concentric circle spaced a regular interval apart by an insulation layer, in a via hole connected to a signal transmission wiring ad its periphery, and is embedded in an insulation resin layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高周波用配線基
板、特に、絶縁基板に備えたビアと導体線路とを連ねて
なる信号線路に高周波信号を伝送損失が少なく伝えるこ
とのできる高周波用多層配線基板並びにその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency wiring board, and more particularly to a high-frequency multilayer wiring capable of transmitting a high-frequency signal to a signal line formed by connecting a via and a conductor line provided on an insulating substrate with little transmission loss. The present invention relates to a substrate and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、半導体の性能が飛躍的に進歩し半
導体が高速化(高周波駆動)、多端子化してきている。し
かしながらコンピューターのハードディスク内のプリン
ト配線板(マザーボード)や携帯端末機及び携帯電話にお
けるプリント配線板は面積が限られているため、半導体
を実装する配線基板(半導体パッケージ)のサイズには制
限がある。
2. Description of the Related Art In recent years, the performance of semiconductors has dramatically improved, and the semiconductors have become faster (high frequency drive) and have more terminals. However, since the printed wiring board (motherboard) in the hard disk of a computer and the printed wiring board in a mobile terminal and a mobile phone have a limited area, the size of a wiring board (semiconductor package) on which a semiconductor is mounted is limited.

【0003】高速化、多端子化した半導体を実装するた
めに配線を微細化することで従来の配線基板は対応して
きた。しかしながら加速度的に進歩する半導体の駆動周
波数は数百MHz〜GHzレベルの領域に達してきており、従
来技術である配線の微細化だけでは高周波の信号が伝送
できなくなってきている。
Conventional wiring boards have responded by miniaturizing the wiring in order to mount semiconductors having high speed and multiple terminals. However, the driving frequency of semiconductors advancing at an accelerating rate has reached the region of several hundred MHz to GHz level, and high-frequency signals cannot be transmitted only by miniaturization of wiring, which is a conventional technique.

【0004】高速化に対して、配線技術の面では図1に
示すようなマイクロストリップライン(a)、ストリップ
ライン(b)、コプレーナストリップライン(c)等の構造を
配し、高周波信号伝送時の電磁放射を考慮した電気特性
を有する配線技術が提案されている。これらはどれも信
号伝送用の配線を電源並びにグランド配線(あるいは層)
が囲む構造である。また絶縁層厚及び配線厚並びに配線
幅等の寸法をインピーダンス整合のために設計すること
も高周波駆動に対しての技術であり、近年注目されてい
る。
For speeding up, in terms of wiring technology, a structure such as a microstrip line (a), a strip line (b), a coplanar strip line (c) as shown in FIG. A wiring technique having electric characteristics in consideration of electromagnetic radiation has been proposed. All of these are wiring for signal transmission, power supply and ground wiring (or layer)
Is a structure surrounded by. Designing dimensions such as the insulating layer thickness, the wiring thickness, and the wiring width for impedance matching is also a technique for high-frequency driving, and has attracted attention in recent years.

【0005】高周波駆動時の信号伝送配線近傍の電磁放
射は3次元的に放射される。図1(a)は絶縁層を介し信号
伝送配線とグランド層を配設することにより、電気力線
がグランド層にベクトルを持つことで信号伝送時の電磁
放射(電気特性)を安定させている(マイクロストリップ
ライン)。図1(b)は信号伝送配線の上下にグランド層を
配設することで電磁放射に起因した電気特性を改善して
いる(ストリップライン)。図1(c)では信号伝送配線と同
平面上にグランド配線を配設する(コプレーナ化)するこ
とで上下左右をグランドとしている(コプレーナストリ
ップライン)。3次元的に放射される電磁波を吸収し近接
する信号伝送配線へのノイズ発生を抑制し、現状の構造
では最も電気特性を改善した配線構造である。
Electromagnetic radiation near the signal transmission wiring during high frequency driving is radiated three-dimensionally. In Fig. 1 (a), by arranging the signal transmission wiring and the ground layer via an insulating layer, the electric lines of force have a vector in the ground layer to stabilize electromagnetic radiation (electrical characteristics) during signal transmission. (Microstrip line). In FIG. 1 (b), by arranging a ground layer above and below the signal transmission wiring, the electrical characteristics due to electromagnetic radiation are improved (strip line). In FIG. 1 (c), the ground wiring is arranged on the same plane as the signal transmission wiring (coplanarization) so that the top, bottom, left, and right are grounded (coplanar strip line). This is a wiring structure that absorbs three-dimensionally radiated electromagnetic waves and suppresses noise generation in the adjacent signal transmission wiring, and has the most improved electrical characteristics in the current structure.

【0006】ビアホールには、レーザー加工特性である
加工位置精度のためのランドや、ビアホール自身のテー
パ形状などがある。このように複雑な形状でビアホール
が構成されているために高周波駆動時の信号伝送特性が
悪い。すなわちビアホールにおいて信号の反射や減衰が
必ず起きている。特に高周波信号では顕著である。その
ため、絶縁層を挟んだ上下の配線を導通させるビアホー
ル構造に関しても電気特性を改善した様々な構造が提案
されている。例えば、絶縁基板の上下方向に備えたビア
に対して、その周囲の絶縁基板に複数並べて備えたグラ
ンド層で、疑似同軸化する方法が提案されている。ま
た、本出願人は、特願2001-23281において、レーザー加
工によってビア周囲に一定間隔離れた同軸ビアホールを
形成し、これを電源及びグランド層に接続する構造の多
層積層基板を提案した。しかし、これらの構造において
は、構造が複雑であるため、若しくは同軸ビア形成のた
めに多穴のレーザー加工が必要であるために、製造工程
が長くなりコストが増大するという問題があった。
The via hole has a land for processing position accuracy, which is a laser processing characteristic, and a tapered shape of the via hole itself. Since the via hole is formed in such a complicated shape, the signal transmission characteristic during high frequency driving is poor. That is, signal reflection and attenuation always occur in the via hole. This is especially noticeable for high frequency signals. Therefore, various structures having improved electrical characteristics have also been proposed for a via hole structure in which upper and lower wirings sandwiching an insulating layer are electrically connected. For example, a method has been proposed in which vias provided in the vertical direction of an insulating substrate are made to be pseudo-coaxial by a plurality of ground layers arranged side by side on the insulating substrate around the via. In addition, the applicant of the present application has proposed a multilayer laminated substrate having a structure in which coaxial via holes are formed around a via at a constant distance by laser processing and connected to a power supply and a ground layer in Japanese Patent Application No. 2001-23281. However, in these structures, there is a problem in that the manufacturing process becomes long and the cost increases because the structure is complicated or laser processing of multiple holes is required for forming the coaxial via.

【0007】[0007]

【発明が解決しようとする課題】本発明は上記のような
問題点を解決するためになされたものであり、複数の樹
脂絶縁層と金属配線層からなる多層配線基板において、
上下の金属配線層を接続させるための孔部のビアホール
形状を信号伝送配線に接続する信号伝送用のビアホール
を同軸のビアホールで囲む構造に配設して、信号伝送時
の電磁放射を抑制し、高周波駆動時の信号の反射や減衰
を軽減するビアホール構造及びその製造方法を提供する
ことを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a multilayer wiring board including a plurality of resin insulating layers and metal wiring layers,
The via hole shape of the hole for connecting the upper and lower metal wiring layers is arranged in a structure in which a via hole for signal transmission connecting to the signal transmission wiring is surrounded by a coaxial via hole to suppress electromagnetic radiation during signal transmission, An object of the present invention is to provide a via hole structure that reduces reflection and attenuation of signals during high frequency driving and a method for manufacturing the via hole structure.

【0008】[0008]

【課題を解決するための手段】請求項1の発明において
は、樹脂絶縁膜よりなる絶縁層と導体膜よりなる配線層
とが交互に積層されてなる多層配線基板において、信号
伝送配線に接続しているビアホールと、その周辺部に一
定の間隔を絶縁層で隔てた同心円上の同軸に信号配線層
及び電源並びにグランド層に接続することなく独立して
形成され、絶縁樹脂層の中に埋め込まれている構造の同
軸ビアホールを有することを特徴とする同軸ビアホール
付き多層配線基板としたものである。
According to the invention of claim 1, in a multilayer wiring board in which insulating layers made of a resin insulating film and wiring layers made of a conductor film are alternately laminated, the wiring layers are connected to signal transmission wiring. The via hole is formed separately from the via hole and on the periphery of the via hole in a concentric circle separated by an insulating layer at regular intervals without being connected to the signal wiring layer, the power supply and the ground layer, and is embedded in the insulating resin layer. The multilayer wiring board with a coaxial via hole is characterized by having a coaxial via hole having the structure described above.

【0009】請求項2の発明においては、請求項1記載
の同軸ビアホール付き多層配線基板の製造方法であっ
て、 (a) 樹脂絶縁膜に穴開けする工程。 (b) 穴の側面にのみ金属層を形成する工程。 (c) 接着剤で穴埋め、表面コートし、両面に金属箔を
張り合わせる工程。 (d) 上面金属箔と接着剤の穴開けする工程。 (e) ビアめっきを行った後、配線パターン形成を行う
工程。 (f) 上記(a)〜(b)工程で作製できる穴側面にのみ金属
層を形成した絶縁層を接着剤で、上面及び下面に貼り合
わせる工程。 上記、(c)から(f)の工程を積層数に応じて繰り返し、最
終積層においては、上記(c)から(e)を行うことを特徴と
する同軸ビアホール付き多層配線基板の製造方法とした
ものである。
According to a second aspect of the present invention, there is provided the method of manufacturing a multilayer wiring board with coaxial via holes according to the first aspect, including the step (a) of forming a hole in the resin insulating film. (b) A step of forming a metal layer only on the side surface of the hole. (c) A process of filling holes with an adhesive, surface coating, and laminating metal foils on both sides. (d) A step of making a hole in the upper surface metal foil and the adhesive. (e) A step of forming a wiring pattern after performing via plating. (f) A step of attaching an insulating layer having a metal layer formed only on the side surface of the hole that can be produced in the steps (a) and (b) to the upper surface and the lower surface with an adhesive. The above steps (c) to (f) are repeated according to the number of stacked layers, and in the final stacking, the above (c) to (e) are carried out, and a method for manufacturing a multilayer wiring board with a coaxial via hole is provided. It is a thing.

【0010】[0010]

【発明の実施の形態】以下、本発明の多層配線基板の製
造方法について図2を用いて説明する。最初に、絶縁樹
脂基材11に穴あけ加工を行う(図2(a))。この穴あけ加工
により、同軸ビア形成用の孔部12を形成する。穴あけ加
工では、CO2レーザー、紫外線レーザー及びエキシマレ
ーザーなどを用いることができるが、この限りではな
い。つぎに、穴あけした側面にのみ同軸ビアホール13と
なる金属層を形成する(図2(b))。この方法としては、穴
あけ加工した基材に、無電解めっき、電気めっきを施し
た後に、物理研磨、化学研磨などの手法を用い、表面層
の金属層を削り取ることにより作製することができる。
なお、穴内部の金属層の形状によっては、最初に行った
レーザーによる穴の径よりも小さい径で再びレーザー加
工を行うことによって、その形状を制御することも可能
である。なお、ここで形成した穴側面の金属層は、同軸
ビアホール13に相当する。
BEST MODE FOR CARRYING OUT THE INVENTION A method of manufacturing a multilayer wiring board according to the present invention will be described below with reference to FIG. First, the insulating resin base material 11 is perforated (FIG. 2 (a)). By this drilling process, the hole 12 for forming the coaxial via is formed. A CO 2 laser, an ultraviolet laser, an excimer laser, or the like can be used in the drilling process, but it is not limited to this. Next, a metal layer to be the coaxial via hole 13 is formed only on the side surface where the holes are formed (FIG. 2 (b)). As this method, it can be prepared by subjecting a perforated base material to electroless plating, electroplating, and then scraping off the metal layer of the surface layer using a technique such as physical polishing or chemical polishing.
Note that, depending on the shape of the metal layer inside the hole, it is also possible to control the shape by performing laser processing again with a diameter smaller than the diameter of the hole formed by the first laser. The metal layer formed on the side surface of the hole corresponds to the coaxial via hole 13.

【0011】つぎに、接着剤を用いて、穴埋め及び表面
コートを行う(図2(c))。接着剤14としては、絶縁性や耐
熱性に優れるポリイミド系の接着剤を用いることが好ま
しいが、この限りではない。接着剤の穴埋めと表面コー
トは、ラミネーターを用いることにより、同時に行うこ
とも可能である。つぎに、ラミネーターなどを用いて、
金属箔15を基材の上下両面に貼り合わせる(図2(d))。
Next, an adhesive is used to fill the holes and coat the surface (FIG. 2 (c)). As the adhesive 14, it is preferable to use a polyimide-based adhesive having excellent insulating properties and heat resistance, but this is not a limitation. The filling of the adhesive and the surface coating can be performed simultaneously by using a laminator. Next, using a laminator,
The metal foil 15 is attached to both upper and lower surfaces of the base material (FIG. 2 (d)).

【0012】つぎに、再び穴あけ加工を行う(図2(e))。
図2(a)で穴あけした穴径よりも小さい径で加工を行い、
信号伝送配線用孔部16を形成する。ここでの加工では、
金属貫通の止まり穴加工(ダイレクトブラインドビア加
工)による孔形成が求められる。金属として銅を用いた
ダイレクトブラインドビア加工の場合には、銅にレーザ
ー光のエネルギーを吸収させる必要があり、CO2レーザ
ーでは黒化処理等を施さなければならず生産工程が増え
る。第3高調波以上の紫外線レーザー波長であれば銅の
吸収波長と重なるために黒化処理等の特殊処理が省略で
きる。第3高調波以上の紫外線レーザー波長を発振する
レーザードリル加工機であったほうが望ましい。例え
ば、紫外線レーザー光(YAG 結晶の第3高調波)を利用し
た銅箔層加工には10J/m2以上、樹脂層加工には1〜3J/m2
程度のエネルギーが必要である。このエネルギー差を
利用して銅箔層及び樹脂層に加工可能なパルスショット
数を照射することでブラインドビアを形成することがで
きる。
Next, drilling is performed again (FIG. 2 (e)).
Process with a diameter smaller than the hole diameter drilled in Fig. 2 (a),
The signal transmission wiring hole 16 is formed. In the processing here,
Hole formation by blind hole processing (direct blind via processing) for metal penetration is required. In the case of direct blind via processing using copper as a metal, it is necessary for copper to absorb the energy of laser light, and a CO 2 laser has to be subjected to blackening treatment or the like, which increases the production process. If the wavelength of the ultraviolet laser is equal to or higher than the third harmonic, the absorption wavelength of copper overlaps, and thus special treatment such as blackening can be omitted. A laser drilling machine that oscillates an ultraviolet laser wavelength of the third harmonic or higher is desirable. For example, the copper foil layer processing using an ultraviolet laser beam (third harmonic of a YAG crystal) is 10J / m 2 or more, the resin layer processing 1~3J / m 2
It requires a certain amount of energy. Blind vias can be formed by utilizing this energy difference and irradiating the copper foil layer and the resin layer with the number of processable pulse shots.

【0013】つぎに、ダイレクトブラインドビア加工を
行った部分にフィルドビア17(金属充填ビアホール)めっ
きを施し、その後、上下の金属箔に配線層18を形成する
(図2(f))。なお、高密度化の観点からフィルドビアが望
ましいが、コンフォーマルビア(孔部壁面に沿った金属
被覆ビアホール)であっても構わない。穴あけ加工後に
過マンガン酸によるデスミア処理を施し、電気化学的手
法により孔内を金属等の金属物質で被覆することでビア
ホールを形成することができる。金属配線層の形成方法
は、現在サブトラクティブ法とセミアディティブ法が有
望視されている。本発明においても、どちらの方法を用
いても配線形成を行うことができる。なお、何らこれら
の形成方法に限定されるものではない。ここでは、サブ
トラクティブ法による配線形成方法を用いて説明する。
レジストを基板に塗布し、公知のフォトリソグラフィー
によりパターニングし、このレジストをマスクとして塩
化第二鉄液や塩化第二銅等の薬液によりエッチングす
る。生産効率を上げるために露光、現像及びエッチング
は両面同時であったほうが望ましい。
Next, a filled via 17 (metal-filled via hole) is plated on the portion subjected to the direct blind via processing, and then a wiring layer 18 is formed on the upper and lower metal foils.
(Figure 2 (f)). Although filled vias are desirable from the viewpoint of high density, conformal vias (metal-coated via holes along the wall surface of the hole) may be used. A via hole can be formed by performing a desmearing treatment with permanganate after the drilling process and coating the inside of the hole with a metal substance such as a metal by an electrochemical method. At present, the subtractive method and the semi-additive method are considered as promising methods for forming the metal wiring layer. Also in the present invention, wiring can be formed by using either method. However, the forming method is not limited to these. Here, description will be given using a wiring forming method based on the subtractive method.
A resist is applied to a substrate, patterned by known photolithography, and etched with a chemical solution such as ferric chloride solution or cupric chloride using this resist as a mask. In order to increase production efficiency, it is desirable that exposure, development and etching be performed on both sides simultaneously.

【0014】つぎに、同軸ビアホール形成用孔部側面に
銅層を形成した基材100を上下に接着剤にて貼り付ける
(図2(g))。この後、前述した工程を積層数だけ繰り返す
ことによって、本発明による同軸ビアホール付き多層配
線基板を作製することができる。すなわち、図2(g)で作
製した基材に、接着剤による穴埋めと表面コートを行っ
た後、金属箔を貼り付け、穴あけ加工をした後、フィル
ドビアめっき、パターン形成を行う。なお、図2(h)は、
本発明による同軸多層配線基板の4層構造の例である。
Next, the base material 100 having a copper layer formed on the side surface of the hole for forming the coaxial via hole is attached to the upper and lower sides with an adhesive.
(Figure 2 (g)). After that, the above-described steps are repeated by the number of laminated layers to manufacture the multilayer wiring board with coaxial via holes according to the present invention. That is, the base material prepared in FIG. 2 (g) is filled with an adhesive and surface-coated, and then a metal foil is attached, a drilling process is performed, and then filled via plating and pattern formation are performed. 2 (h)
3 is an example of a four-layer structure of a coaxial multilayer wiring board according to the present invention.

【0015】これまで同軸ビアホール用孔部及び信号伝
送配線に接続しているビアホール用孔部を形成する製造
方法はレーザードリル加工を使用してきたが、これに限
定されるものではなく、樹脂層が感光性を有する場合は
公知のフォトリソグラフィーによって孔部を形成しても
構わない(フォトビア)。
Up to now, laser drilling has been used as a manufacturing method for forming the coaxial via hole hole and the via hole hole connected to the signal transmission wiring. However, the present invention is not limited to this, and the resin layer is used. When it has photosensitivity, the holes may be formed by known photolithography (photo via).

【0016】なお、本発明における同軸ビアホール付き
多層配線基板を製造する方法は上記に何ら限定されるも
のではない。また前記同軸ビアホール形状及びそれを用
いた多層配線基板の製造方法はリジット若しくはフレキ
シブル配線基板のどちらでも対応可能な形状及び製造方
法である。
The method of manufacturing the multilayer wiring board with coaxial via holes according to the present invention is not limited to the above. The shape of the coaxial via hole and the method of manufacturing a multilayer wiring board using the same are the shape and the manufacturing method applicable to either a rigid or flexible wiring board.

【0017】[0017]

【実施例】高周波伝送時のSパラメーターを測定するた
めに図3及び図4のような評価基板を作製した。図3は本
発明による同軸ビアホール付き多層評価基板であり、配
線長は30mm、上下の配線層を接続する同軸ビアホールは
30穴とした。また図4は単一円状のビアホールを有する
評価基板であって、同軸ビアホール評価基板との比較の
ために作製した。配線長は同じく30mm、ビアホールは30
穴である。なお、絶縁樹脂層は、厚さ50μmのポリイミ
ドとし、金属層として銅を用いた。
Example An evaluation substrate as shown in FIGS. 3 and 4 was prepared in order to measure the S parameter during high frequency transmission. FIG. 3 is a multilayer evaluation board with a coaxial via hole according to the present invention. The wiring length is 30 mm, and the coaxial via hole connecting the upper and lower wiring layers is
30 holes. Further, FIG. 4 shows an evaluation board having a single circular via hole, which was prepared for comparison with a coaxial via hole evaluation board. The wiring length is also 30 mm, and the via hole is 30
It's a hole. The insulating resin layer was polyimide having a thickness of 50 μm, and copper was used as the metal layer.

【0018】<実施例>最初に、本発明による同軸ビアホ
ール付き評価基板(図3)の作製方法について説明する。
はじめに30μm厚のポリイミドテープ基板に対し第3高
調波のレーザー光によってレーザードリル加工を施し
た。同軸ビアホール形成用孔部は、φ100μmの円弧径
とした。加工には3J/m2 のレーザー光を30パルス照射す
ることで同軸ビアホール用孔部を形成した。
<Example> First, a method of manufacturing an evaluation substrate with a coaxial via hole (FIG. 3) according to the present invention will be described.
First, laser drilling was performed on the 30 μm thick polyimide tape substrate with the laser light of the third harmonic. The hole portion for forming the coaxial via hole had an arc diameter of φ100 μm. 3J / m 2 for processing The hole for the coaxial via hole was formed by irradiating 30 pulses of the laser light.

【0019】レーザードリル加工後、過マンガン酸カリ
ウム水溶液によりデスミア処理を5分間施した。デスミ
ア処理は孔底部にある残査(スミア)を除去するとともに
孔壁を粗化し、次工程のめっき密着強度を上げる効果が
ある。その後、同軸ビアホール用孔部の側面にスルーホ
ールめっきを施し、同軸ビアホールを形成した。自己触
媒型の無電解めっきによる化学銅を孔内に0.2〜0.5μ
m被覆し、硫酸銅225g/L、硫酸55g/L、塩素イオン60mg/
L、添加剤20mLであり浴温を25℃とし、攪拌を行いなが
ら陰極電流密度を1.0A/dm2 で15分間行った。電解めっ
き後に90℃で10分間、サンプルを乾燥させた。上下面の
銅層をバフロールによる物理研磨によって処理した。こ
れら工程により、厚さ10μmの銅層を形成した。
After laser drilling, desmear treatment was performed for 5 minutes with an aqueous potassium permanganate solution. The desmearing treatment has the effect of removing the residue (smear) at the bottom of the hole and roughening the hole wall, increasing the plating adhesion strength in the next step. Then, through holes were plated on the side surfaces of the coaxial via hole portions to form the coaxial via holes. Chemical copper by self-catalytic electroless plating 0.2-0.5μ in the hole
m coating, copper sulfate 225g / L, sulfuric acid 55g / L, chloride ion 60mg / L
L, the additive was 20 mL, the bath temperature was 25 ° C., and the cathode current density was 1.0 A / dm 2 for 15 minutes while stirring. The sample was dried at 90 ° C. for 10 minutes after electrolytic plating. The upper and lower copper layers were treated by physical polishing with buff roll. Through these steps, a copper layer having a thickness of 10 μm was formed.

【0020】つぎに、ラミネーターを用いてポリイミド
系接着剤の孔部への埋め込みと上下面への表面コートを
同時に行った。このときのラミネート条件は、ラミネー
ト温度180℃、ラミネート圧力0.2MPa、ラミネーター速
度1.0m/min.とした。なお、上下面の接着剤層の厚さ
は、10μmとした。接着剤の孔部への埋め込みと表面コ
ート後、厚さ12μmの銅箔を上下面にラミネーターを用
いて貼り合わせた。このときのラミネート条件は、ラミ
ネート温度150℃、ラミネート圧力0.1MPa、ラミネータ
ー速度1.0m/min.とした。
Next, using a laminator, the polyimide adhesive was embedded in the holes and the upper and lower surfaces were simultaneously coated. The laminating conditions at this time are: laminating temperature 180 ° C., laminating pressure 0.2 MPa, laminator speed 1.0 m / min. And The thickness of the adhesive layer on the upper and lower surfaces was 10 μm. After embedding the adhesive in the holes and coating the surface, copper foil having a thickness of 12 μm was attached to the upper and lower surfaces using a laminator. The laminating conditions at this time are: laminating temperature 150 ° C., laminating pressure 0.1 MPa, laminator speed 1.0 m / min. And

【0021】銅箔貼り合わせ後、第3高調波のレーザー
光によってダイレクトブラインドビア加工を施した。信
号伝送用孔部はφ50μmの円弧径とした。銅加工にはエ
ネルギー密度10J/m2のレーザー光を5パルス、樹脂加工
には3J/m2のレーザー光を30パルス照射することで信号
伝送用孔部を形成した。レーザードリル加工後、過マン
ガン酸カリウム水溶液によりデスミア処理を5分間施し
た。
After the copper foil was bonded, direct blind via processing was performed with a laser beam of the third harmonic. The hole for signal transmission has an arc diameter of φ50 μm. A hole for signal transmission was formed by irradiating 5 pulses of laser light with an energy density of 10 J / m 2 for copper processing and 30 pulses of 3 J / m 2 laser light for resin processing. After laser drilling, desmear treatment was performed with an aqueous potassium permanganate solution for 5 minutes.

【0022】つぎにその後フィルドビアを行うために電
解銅めっきを行った。めっき液の組成は硫酸銅225g/L、
硫酸55g/L、塩素イオン60mg/L、添加剤20mLであり浴温
を25℃とし、攪拌を行いながら陰極電流密度を1.0A/dm
2で50分間行った。電解めっき後に90℃で10分間、サン
プルを乾燥させた。
Next, electrolytic copper plating was performed to perform filled via. The composition of the plating solution is copper sulfate 225g / L,
Sulfuric acid 55 g / L, chloride ion 60 mg / L, additive 20 mL, bath temperature 25 ° C, cathode current density 1.0 A / dm while stirring
50 minutes for 2 minutes. The sample was dried at 90 ° C. for 10 minutes after electrolytic plating.

【0023】その後、ドライフィルムレジスト(厚さ15
μm)を熱圧着ラミネートした後、フォトリソグラフィ
ー(150mJ/cm2露光、炭酸ナトリウム1%現像)によりパタ
ーニングし、比重1.35、液温45℃の塩化第二鉄液によ
りエッチングした。ドライフィルムレジストのパターニ
ングとエッチングはともに両面同時に行った。以上の工
程で、図3におけるL1、L2の配線層を形成した。
After that, a dry film resist (thickness 15
(μm) was thermocompression-bonded, patterned by photolithography (150 mJ / cm 2 exposure, 1% sodium carbonate development), and etched with ferric chloride solution having a specific gravity of 1.35 and a liquid temperature of 45 ° C. Both patterning and etching of the dry film resist were performed on both sides simultaneously. Through the above steps, the wiring layers L1 and L2 in FIG. 3 were formed.

【0024】つぎにL1、L2の下面に片面銅箔付きポリ
イミドテープ基板(銅箔厚12μm、ポリイミドテープ厚5
0μm)を薄膜接着層にて積層し、L3はグランド層とし
た。上記の工程により、図3に示した本発明における同
軸ビアホール付き多層配線基板の評価基板を作製した。
Next, a polyimide tape substrate with a copper foil on one side (copper foil thickness 12 μm, polyimide tape thickness 5
0 μm) was laminated with a thin film adhesive layer, and L3 was used as a ground layer. Through the above steps, an evaluation board of the multilayer wiring board with coaxial via holes according to the present invention shown in FIG. 3 was produced.

【0025】作製した評価基板に対して、アジレントテ
クノロジー社製8722ESネットワークアナライザーを用い
て高周波信号伝送時のSパラメーターの透過(S21 )を測
定した。結果を表1に示す。高周波信号伝送時(30〜40GH
z 帯)においても10%程度の減衰で信号を伝送することが
できることがわかる。
The S-parameter transmission (S21) at the time of high frequency signal transmission was measured on the manufactured evaluation board using an Agilent Technologies 8722ES Network Analyzer. The results are shown in Table 1. During high frequency signal transmission (30-40GH
It can be seen that even in the z band), a signal can be transmitted with about 10% attenuation.

【0026】<比較例>単一円状のビアホールを有する評
価基板(図4)の作製方法について説明する。はじめに両
面銅箔付きポリイミドテープ(銅箔厚12μm、ポリイミ
ドテープ厚50μm)に第3高調波のレーザー光によってダ
イレクトブラインドビア加工を施した。信号伝送用孔部
はφ50μmの円弧径とした。銅加工にはエネルギー密度
10J/m2のレーザー光を5パルス、樹脂加工には3J/m2のレ
ーザー光を30パルス照射することで信号伝送用孔部を形
成した。レーザードリル加工後、過マンガン酸カリウム
水溶液によりデスミア処理を5分間施した。
<Comparative Example> A method of manufacturing an evaluation substrate (FIG. 4) having a single circular via hole will be described. First, direct blind via processing was performed on the polyimide tape with double-sided copper foil (copper foil thickness 12 μm, polyimide tape thickness 50 μm) by the third harmonic laser light. The hole for signal transmission has an arc diameter of φ50 μm. Energy density for copper processing
The signal transmission holes were formed by irradiating 5 pulses of 10 J / m 2 laser light and 30 pulses of 3 J / m 2 laser light for resin processing. After laser drilling, desmear treatment was performed with an aqueous potassium permanganate solution for 5 minutes.

【0027】つぎにその後フィルドビアを行うために電
解銅めっきを行った。めっき液の組成は硫酸銅225g/L、
硫酸55g/L、塩素イオン60mg/L、添加剤20mLであり浴温
を25℃とし、攪拌を行いながら陰極電流密度を1.0A/dm
2で50分間行った。電解めっき後に90℃で10分間、サン
プルを乾燥させた。
Next, electrolytic copper plating was performed thereafter to perform filled via. The composition of the plating solution is copper sulfate 225g / L,
Sulfuric acid 55 g / L, chloride ion 60 mg / L, additive 20 mL, bath temperature 25 ° C, cathode current density 1.0 A / dm while stirring
50 minutes for 2 minutes. The sample was dried at 90 ° C. for 10 minutes after electrolytic plating.

【0028】その後、ドライフィルムレジスト(厚さ15
μm)を熱圧着ラミネートした後、フォトリソグラフィ
ー(150mJ/cm2露光、炭酸ナトリウム1%現像)によりパタ
ーニングし、比重1.35、液温45℃の塩化第二鉄液によ
りエッチングした。ドライフィルムレジストのパターニ
ングとエッチングはともに両面同時に行った。以上の工
程で、図3及び4におけるL'1、L'2の配線層を形成した。
After that, a dry film resist (thickness 15
(μm) was thermocompression-bonded, patterned by photolithography (150 mJ / cm 2 exposure, 1% sodium carbonate development), and etched with ferric chloride solution having a specific gravity of 1.35 and a liquid temperature of 45 ° C. Both patterning and etching of the dry film resist were performed on both sides simultaneously. Through the above steps, the wiring layers of L'1 and L'2 in FIGS. 3 and 4 were formed.

【0029】つぎにL'1、L'2の下面に片面銅箔付きポリ
イミドテープ基板(銅箔厚12μm、ポリイミドテープ厚5
0μm)を薄膜接着層を介し積層し、L'3はグランド層と
した。上記の工程により、図3に示した本発明における
同軸ビアホール付き多層配線基板の評価基板を作製し
た。
Next, a polyimide tape substrate (copper foil thickness 12 μm, polyimide tape thickness 5
0 μm) was laminated via a thin film adhesive layer, and L′ 3 was used as a ground layer. Through the above steps, an evaluation board of the multilayer wiring board with coaxial via holes according to the present invention shown in FIG. 3 was produced.

【0030】作製した評価基板に対して、アジレントテ
クノロジー社製8722ESネットワークアナライザーを用い
て高周波信号伝送時のSパラメーターの透過(S21 )を測
定した。結果を表1に示す。高周波信号伝送時(30〜40GH
z 帯)において、50%程度と大きな減衰が起きていること
がわかる。
The S-parameter transmission (S21) at the time of high frequency signal transmission was measured on the produced evaluation board using an Agilent Technologies 8722ES Network Analyzer. The results are shown in Table 1. During high frequency signal transmission (30-40GH
It can be seen that there is a large attenuation of about 50% in the z band).

【0031】[0031]

【表1】 【table 1】

【0032】[0032]

【発明の効果】本発明による同軸ビアホール付き多層配
線基板によれば、単一円状のビアホールでは減衰の非常
に大きい高周波信号を60〜80%少ない減衰で伝送するこ
とができる。また、より高周波駆動時に同軸ビアホール
と単一円状ビアホールとでは信号伝送の減衰に差が現れ
る。本発明による同軸ビアホール付き多層配線基板は、
今後の半導体のさらなる高周波駆動化の推移に対応した
ビアホール構造及び多層配線基板である。また、本発明
による同軸ビアホール付き多層配線基板の製造方法によ
れば、同軸ビアホールを形成するための製造工程数及び
加工時間を少なくしたことにより、低コスト化が可能で
ある製造方法を提供できる。
According to the multilayer wiring board with coaxial via holes of the present invention, a high-frequency signal, which has a very large attenuation in a single circular via hole, can be transmitted with 60 to 80% less attenuation. Further, when driving at a higher frequency, a difference appears in the attenuation of signal transmission between the coaxial via hole and the single circular via hole. The multilayer wiring board with a coaxial via hole according to the present invention,
This is a via-hole structure and a multilayer wiring board that will respond to the trend of higher frequency driving of semiconductors in the future. Further, according to the method of manufacturing a multilayer wiring board with a coaxial via hole according to the present invention, it is possible to provide a manufacturing method capable of reducing cost by reducing the number of manufacturing steps and processing time for forming the coaxial via hole.

【0033】[0033]

【図面の簡単な説明】[Brief description of drawings]

【図1】信号伝送配線と電源並びにグランド配線(層)を
有する配線構造の断面図である。
FIG. 1 is a cross-sectional view of a wiring structure having a signal transmission wiring, a power supply, and a ground wiring (layer).

【図2】本発明における同軸ビアホール付き多層配線基
板の製造方法の一例である。
FIG. 2 is an example of a method for manufacturing a multilayer wiring board with coaxial via holes according to the present invention.

【図3】本発明における同軸ビアホール多層配線基板の
評価基板の上面図及び断面図である。
3A and 3B are a top view and a cross-sectional view of an evaluation board of a coaxial via-hole multilayer wiring board according to the present invention.

【図4】単一円上のビアホールを有する多層配線基板の
評価基板の上面図及び断面図である。
FIG. 4 is a top view and a cross-sectional view of an evaluation board of a multilayer wiring board having via holes on a single circle.

【符号の説明】[Explanation of symbols]

1 信号伝送配線 2 絶縁樹脂 3 下面電源並びにグランド層 4 上面電源並びにグランド層 5 電源並びにグランド配線 11 絶縁樹脂基材 12 同軸ビアホール形成用孔部 13 同軸ビアホール 14 接着剤 15 銅箔 16 信号伝送配線用孔部 17 フィルドビア 18 信号伝送配線層 100 同軸ビアホール形成用孔部側面に銅層を形成した
基材
1 signal transmission wiring 2 insulating resin 3 lower surface power supply and ground layer 4 upper surface power supply and ground layer 5 power supply and ground wiring 11 insulating resin base material 12 coaxial via hole forming hole 13 coaxial via hole 14 adhesive 15 copper foil 16 for signal transmission wiring Hole 17 Filled via 18 Signal transmission wiring layer 100 Coaxial via hole forming base material with copper layer formed on the side surface

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/42 620 H05K 3/42 620A (72)発明者 牧野 勝史 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 塚本 健人 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 Fターム(参考) 5E314 AA25 AA36 BB02 CC15 DD02 DD07 EE03 FF05 FF16 GG24 GG26 5E317 AA21 AA24 BB03 BB12 CC32 CC33 CD05 CD25 CD27 CD32 GG11 GG17 5E346 AA02 AA12 AA43 BB02 CC10 CC32 CC41 CC55 CC58 DD02 DD12 DD32 DD44 EE33 FF03 FF07 FF15 GG15 GG17 GG22 GG27 GG28 HH06 HH32 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/42 620 H05K 3/42 620A (72) Inventor Katsumi Makino 1-5-1 Taito, Taito-ku, Tokyo No. Toppan Printing Co., Ltd. (72) Inventor Kento Tsukamoto 1-5-1, Taito, Taito-ku, Tokyo F-Term within Toppan Printing Co., Ltd. (reference) 5E314 AA25 AA36 BB02 CC15 DD02 DD07 EE03 FF05 FF16 GG24 GG26 5E317 AA21 AA24 BB03 BB12 CC32 CC33 CD05 CD25 CD27 CD32 GG11 GG17 5E346 AA02 AA12 AA43 BB02 CC10 CC32 CC41 CC55 CC58 DD02 DD12 DD32 DD44 EE33 FF03 FF07 FF15 GG15 GG17 GG22 GG27 GG28 HH06 HH32

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】樹脂絶縁膜よりなる絶縁層と導体膜よりな
る配線層とが交互に積層されてなる多層配線基板におい
て、信号伝送配線に接続しているビアホールと、その周
辺部に一定の間隔を絶縁層で隔てた同心円上の同軸に信
号配線層及び電源並びにグランド層に接続することなく
独立して形成され、絶縁樹脂層の中に埋め込まれている
構造の同軸ビアホールを有することを特徴とする同軸ビ
アホール付き多層配線基板。
1. In a multilayer wiring board in which an insulating layer made of a resin insulating film and a wiring layer made of a conductor film are alternately laminated, a via hole connected to a signal transmission wiring and a constant space around the via hole. Is coaxially separated by an insulating layer and is coaxially formed independently without being connected to the signal wiring layer, the power source, and the ground layer, and has a coaxial via hole having a structure embedded in the insulating resin layer. Multilayer wiring board with coaxial via holes.
【請求項2】請求項1記載の同軸ビアホール付き多層配
線基板の製造方法であって、 (a) 樹脂絶縁膜に穴開けする工程。 (b) 穴の側面にのみ金属層を形成する工程。 (c) 接着剤で穴埋め、表面コートし、両面に金属箔を
張り合わせる工程。 (d) 上面金属箔と接着剤の穴開けする工程。 (e) ビアめっきを行った後、配線パターン形成を行う
工程。 (f) 上記(a)〜(b)工程で作製できる穴側面にのみ金属
層を形成した絶縁層を接着剤で、上面及び下面に貼り合
わせる工程。 上記、(c)から(f)の工程を積層数に応じて繰り返し、最
終積層においては、上記(c)から(e)を行うことを特徴と
する同軸ビアホール付き多層配線基板の製造方法。
2. The method of manufacturing a multilayer wiring board with a coaxial via hole according to claim 1, wherein (a) a step of forming a hole in the resin insulating film. (b) A step of forming a metal layer only on the side surface of the hole. (c) A process of filling holes with an adhesive, surface coating, and laminating metal foils on both sides. (d) A step of making a hole in the upper surface metal foil and the adhesive. (e) A step of forming a wiring pattern after performing via plating. (f) A step of attaching an insulating layer having a metal layer formed only on the side surface of the hole that can be produced in the steps (a) and (b) to the upper surface and the lower surface with an adhesive. A method for manufacturing a multilayer wiring board with a coaxial via hole, which comprises repeating the steps (c) to (f) according to the number of stacked layers and performing steps (c) to (e) in the final stacking.
JP2001247679A 2001-08-17 2001-08-17 Multilayer wiring board with coaxial via hole and manufacturing method therefor Pending JP2003060351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001247679A JP2003060351A (en) 2001-08-17 2001-08-17 Multilayer wiring board with coaxial via hole and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247679A JP2003060351A (en) 2001-08-17 2001-08-17 Multilayer wiring board with coaxial via hole and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2003060351A true JP2003060351A (en) 2003-02-28

Family

ID=19076961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247679A Pending JP2003060351A (en) 2001-08-17 2001-08-17 Multilayer wiring board with coaxial via hole and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2003060351A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723374B2 (en) 2009-01-30 2014-05-13 Murata Manufacturing Co., Ltd. Non-contact power receiving apparatus
US9232653B2 (en) 2011-12-28 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Multilayer wiring board
CN108990322A (en) * 2018-08-16 2018-12-11 鹤山市得润电子科技有限公司 A kind of double-sided PCB and its manufacturing method
CN116507045A (en) * 2023-06-26 2023-07-28 四川英创力电子科技股份有限公司 Printed circuit board copper column processing method and printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723374B2 (en) 2009-01-30 2014-05-13 Murata Manufacturing Co., Ltd. Non-contact power receiving apparatus
US9232653B2 (en) 2011-12-28 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Multilayer wiring board
CN108990322A (en) * 2018-08-16 2018-12-11 鹤山市得润电子科技有限公司 A kind of double-sided PCB and its manufacturing method
CN116507045A (en) * 2023-06-26 2023-07-28 四川英创力电子科技股份有限公司 Printed circuit board copper column processing method and printed circuit board
CN116507045B (en) * 2023-06-26 2023-09-12 四川英创力电子科技股份有限公司 Printed circuit board copper column processing method and printed circuit board

Similar Documents

Publication Publication Date Title
KR100978774B1 (en) Multilayer printed wiring board
WO2001011932A1 (en) Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
US9144157B2 (en) Manufacturing method of printed wiring board and printed wiring board
JP4734723B2 (en) Manufacturing method of multilayer wiring board using coaxial via hole
JP2001332437A (en) Capacitor and multilayered printed wiring board
JP2002208778A (en) Multilayer printed wiring board
JPH09321432A (en) Manufacture of multilayer printed wiring board
JP2001015931A (en) Multilayer printed wiring board and manufacture thereof
JP2003060351A (en) Multilayer wiring board with coaxial via hole and manufacturing method therefor
JP4386525B2 (en) Printed wiring board
JPH11307687A (en) Package board
JP2001244636A (en) Printed wiring board
JP2004342871A (en) Multilayer printed wiring board and its manufacturing method
JP4187049B2 (en) Multilayer wiring board and semiconductor device using the same
JP2001015928A (en) Multilayer printed wiring board and its manufacture
JP2002305377A (en) Multilayer printed wiring board
JP2000091750A (en) Method for forming through hole, multilayered printed wiring board and manufacture thereof and through hole forming substrate
JP2003273509A (en) Wiring board and its manufacturing method
JP2002047594A (en) Electroplating solution, method for producing multilayer printed circuit board using the same solution and multilayer printed circuit board
JP2005136282A (en) Multilayer wiring substrate and its manufacturing method
JP2004140216A (en) Multilayer printed circuit board and its manufacturing process
JP2001244635A (en) Method for manufacturing printed circuit board
JP2010166099A (en) Printed wiring board and method of manufacturing printed wiring board
JP2001223298A (en) Package substrate
TWI759122B (en) Printed circuit board and manufacturing method thereof