JP2003051666A - フリップチップの実装構造及びその実装方法 - Google Patents

フリップチップの実装構造及びその実装方法

Info

Publication number
JP2003051666A
JP2003051666A JP2001236904A JP2001236904A JP2003051666A JP 2003051666 A JP2003051666 A JP 2003051666A JP 2001236904 A JP2001236904 A JP 2001236904A JP 2001236904 A JP2001236904 A JP 2001236904A JP 2003051666 A JP2003051666 A JP 2003051666A
Authority
JP
Japan
Prior art keywords
mounting
chip
circuit pattern
flip
land portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001236904A
Other languages
English (en)
Inventor
Takahiro Ishii
崇裕 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001236904A priority Critical patent/JP2003051666A/ja
Publication of JP2003051666A publication Critical patent/JP2003051666A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高い接続信頼性と高密度実装を実現すること
ができるフリップチップの実装構造及び実装方法を提供
する。 【解決手段】 半導体装置１０は、回路基板３の回路パ
ターン５とバイアホール６を通じて接続された導電性樹
脂７からなる実装ランド部８に、半導体チップ１のバン
プ９が接続するように半導体チップ１をフリップチップ
実装して実装部を封止樹脂１１により封止すると共に、
回路パターン５形成側をカバーレイ１２により保護する
ことにより構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フリップチップ
の回路基板上への実装構造及び実装方法に関し、特に高
密度実装が可能で回路基板の回路形成面と反対側の面に
フリップチップを実装する場合に有効なフリップチップ
の実装構造及び実装方法に関する。
【０００２】
【従来の技術】基板面に導体層からなる配線回路が形成
された回路基板に、例えば半導体チップを実装する方法
として、ワイヤボンディング実装方法やフリップチップ
実装方法が知られている。また、回路基板の半導体チッ
プを実装した面と反対側の面に実装回路やチップ接点を
接続する方式としてスルーホール（又はバイアホール）
接続方式やワイヤボンディング接続方式が知られてい
る。
【０００３】このうち、例えばスルーホール接続方式で
は、図３（ａ），（ｂ）に示すように、両面に配線回路
１０１ａ，１０１ｂが形成された回路基板（両面基板）
１００を利用して、一方の面の配線回路１０１ｂに半導
体チップ１０２を実装して封止樹脂１０４で封止し配線
回路１０１ｂと半導体チップ１０２の接点とをワイヤボ
ンド１０５で接続するワイヤボンディング実装、又は接
点にバンプ１０６が形成された半導体チップ１０２を直
接配線回路１０１ｂ上に実装して封止樹脂１０４で封止
するフリップチップ実装をしたうえで、配線回路１０１
ａ，１０１ｂ同士を接続するためのスルーホール１０３
を形成することにより両面の配線回路１０１ａ，１０１
ｂの電気的導通をとることが行われている。
【０００４】一方、例えばワイヤボンディング接続方式
では、図３（ｃ）に示すように、片面に配線回路１０１
ａが形成された回路基板１０８を利用して、反対側の基
板面から配線回路１０１ａに到達する孔（バイアホー
ル）１０７を形成してこの面に半導体チップ１０２を実
装して封止樹脂１０９で封止し半導体チップ１０２の接
点と配線回路１０１ａとを孔１０７を介してワイヤボン
ド１０５で接続することにより半導体チップ１０２と配
線回路１０１ａとの電気的導通をとることが行われてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、例えば
スルーホール接続方式は、両面基板１００を用いて更に
スルーホール（バイアホール）１０３を形成するための
処理が必要であり、半導体チップ１０２の実装に関して
コストが高くなるという問題がある。また、ワイヤボン
ド接続方式は、半導体チップ１０２と配線回路１０１ａ
（１０１ｂ）との接続にワイヤボンド１０５を使用する
ため、回路基板１０８（１００）との接続信頼性が低く
なると共にワイヤボンド１０５のコストもかかり、同じ
く半導体チップ１０２の実装に関してコストが高くなる
という問題がある。更に、これらの方式は、半導体チッ
プ１０２の実装部を避けてスルーホール１０３や孔１０
７を形成する必要があるため、高密度実装を実現し難い
という問題がある。
【０００６】この発明は、上記事情を考慮してなされた
もので、低コストで高い接続信頼性と高密度実装を実現
することができるフリップチップの実装構造及び実装方
法を提供することを目的とする。
【０００７】
【発明が解決しようとする課題】この発明に係るフリッ
プチップの実装構造は、片面に回路パターンが形成され
た回路基板の前記回路パターン形成面と反対側の面に前
記回路パターンに到達するバイアホールが形成されると
共に、この形成されたバイアホールの内部に導電性樹脂
が充填されて前記回路パターンと反対側に実装ランド部
が形成され、前記形成された実装ランド部にこの実装ラ
ンド部と接続されるバンプを備えるフリップチップを実
装することを特徴とする。
【０００８】この発明に係るフリップチップの実装方法
は、片面に回路パターンが形成された回路基板の前記回
路パターン形成面と反対側の面に前記回路パターンに到
達するバイアホールを形成する工程と、この工程で形成
された前記バイアホールに導電性樹脂を充填して前記回
路パターンと反対側に実装ランド部を形成する工程と、
この工程で形成された前記実装ランド部にこの実装ラン
ド部と接続されるバンプを備えるフリップチップを実装
する工程とを備えることを特徴とする。
【０００９】この発明によれば、バイアホールの形成と
導電性樹脂の充填によりフリップチップの実装ランド部
を形成すると共に、形成した実装ランド部にフリップチ
ップを実装することにより配線回路との導通をとるよう
にしている。このため、実装ランド部の形成と配線回路
への接続を一度に行うことができ安価にフリップチップ
を実装することが可能となる。また、実装ランド部をフ
リップチップのバンプピッチに合わせて形成することが
できるため、実装エリアの小型化に伴う高密度実装が可
能となる。更に、導電性樹脂からなる実装ランド部にフ
リップチップを実装するため、温度特性が向上し、屈曲
などに対する耐久性を向上させることができる。
【００１０】
【発明の実施の形態】以下、添付の図面を参照して、こ
の発明の実施例を説明する。図１は、この発明の一実施
例による半導体チップの実装構造を説明するための半導
体装置の断面図、図２は、この発明の一実施例による半
導体チップの実装方法を説明するための半導体装置の製
造工程を工程順に示す断面図である。図１に示すよう
に、半導体装置１０は、回路基板３の一方の面に回路パ
ターン５を形成し、他方の面に半導体チップ１をフリッ
プチップ実装した構造からなる。回路基板３は、例えば
ポリイミド系樹脂やエポキシ系樹脂などの基材４の上に
貼り付けられた銅箔をエッチング等の方法によりパター
ン形成して形成された回路パターン５と、この回路パタ
ーン５の形成面と反対側の面にレーザ照射などの方法に
より形成された回路パターン５に到達する孔（バイアホ
ール）６と、このバイアホール６内に塗布・充填された
導電性樹脂７により形成された実装ランド部８とから構
成されている。なお、回路基板３は、フレキシブルプリ
ント基板（ＦＰＣ）でも良い。この場合、基材４として
は、ポリエチレンテレフタレート（ＰＥＴ）やポリエチ
レンナフタレート（ＰＥＮ）などの絶縁樹脂フィルムが
用いられる。また、導電性樹脂７は、回路パターン５形
成側と反対側のバイアホール６の開口部側から埋め込ま
れ、回路パターン５と接続されている。
【００１１】こうして構成される回路基板３の実装ラン
ド部８上に、接点にバンプ９が形成された半導体チップ
１をフリップチップ実装し、封止樹脂１１で半導体チッ
プ実装部を封止すると共に、回路パターン５形成側の基
板面上に絶縁樹脂等からなるカバーレイ１２を形成して
半導体装置１０が構成されている。この半導体装置１０
では、半導体チップ１の実装エリアを小型化することが
できるため、高密度実装が可能となると共に、実装ラン
ド部８の形成と回路パターン５との接続とを同時に行う
ことができるため、安価に製造することが可能となる。
【００１２】次に、図２に基づいて、半導体装置１０の
製造工程（半導体チップ１の実装工程）を説明する。ま
ず、図２（ａ）に示すように、上記基材４に銅箔５ａを
貼り付けて片面銅張積層板１３を形成し、同図（ｂ）に
示すように、銅箔５ａの回路パターン形成部上に、例え
ば感光性フィルムからなるドライフィルムレジスト１４
をマスクとして積層し、銅箔５ａをエッチングしてから
マスクを除去する。これにより、同図（ｃ）に示すよう
に、基材４上に所定の回路パターン５を形成する。次
に、同図（ｄ）に示すように、基材４の回路パターン５
形成側と反対側の面から、回路パターン５に到達するバ
イアホール６を図中矢印方向へのレーザ照射などにより
形成し、形成したバイアホール６の内部に、同図（ｅ）
に示すように、基材４上に塗布した銀インクや銅インク
などの導電性樹脂７をスキージ１５を図中矢印方向に動
かすことにより充填する。これにより、回路パターン５
と導電性樹脂７は、バイアホール６を通じて接続され、
バイアホール６の開口部側に、充填された導電性樹脂か
らなる実装ランド部８が形成されて回路基板３が製造さ
れる。
【００１３】最後に、同図（ｆ）に示すように、製造さ
れた回路基板３の実装ランド部８上に半導体チップ１の
接点に形成されたバンプ９を接続するように、半導体チ
ップ１を回路基板３にフリップチップ実装し、図１に示
すように封止樹脂１１で半導体チップ実装部を封止し、
回路パターン５形成側にカバーレイ１２を形成して保護
することにより半導体装置１０を製造する。
【００１４】なお、上述したフリップチップの実装構造
によれば、例えば表面にコンタクト接点が必要な高屈曲
耐性が要求されるＩＣカードなどの基板にも、バンプ接
続による高い接続信頼性を備えた半導体チップを安価に
実装することができるようになる。また、上述したフリ
ップチップの実装方法を用いれば、両面に回路パターン
が形成された回路基板の回路間接続や、このような回路
基板を複数層用いた場合の層間接続と共に実装ランド部
の形成も同時に行って半導体チップを実装することがで
きるため、接続とランドの共用化を図りコストダウンを
実現することができるようになる。
【００１５】
【発明の効果】以上述べたように、この発明によれば、
バイアホールの形成と導電性樹脂の充填によりフリップ
チップの実装ランド部を形成すると共に、形成した実装
ランド部にフリップチップを実装することにより配線回
路との導通をとるようにしている。このため、実装ラン
ド部の形成と配線回路への接続を一度に行うことができ
安価にフリップチップを実装することが可能となる。ま
た、実装ランド部をフリップチップのバンプピッチに合
わせて形成することができるため、実装エリアの小型化
に伴う高密度実装が可能となる。更に、導電性樹脂から
なる実装ランド部にフリップチップを実装するため、温
度特性が向上し、屈曲などに対する耐久性を向上させる
ことができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の一実施例による半導体チップの実
装構造を説明するための半導体装置の断面図である。
【図２】 この発明の一実施例による半導体チップの実
装方法を説明するための半導体装置の製造工程を工程順
に示す断面図である。
【図３】 スルーホール接続方式及びワイヤボンディン
グ接続方式による配線回路の接続を示す断面図である。
【符号の説明】
１…半導体チップ、２…回路パターン、３…回路基板、
４…基材、５…回路パターン、６…バイアホール、７…
導電性樹脂、８…実装ランド部、９…バンプ、１０…半
導体装置、１１…封止樹脂。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 片面に回路パターンが形成された回路基
    板の前記回路パターン形成面と反対側の面に前記回路パ
    ターンに到達するバイアホールが形成されると共に、 この形成されたバイアホールの内部に導電性樹脂が充填
    されて前記回路パターンと反対側に実装ランド部が形成
    され、 前記形成された実装ランド部にこの実装ランド部と接続
    されるバンプを備えるフリップチップを実装することを
    特徴とするフリップチップの実装構造。
  2. 【請求項２】 前記導電性樹脂は、銀インク又は銅イン
    クであることを特徴とする請求項１記載のフリップチッ
    プの実装構造。
  3. 【請求項３】 片面に回路パターンが形成された回路基
    板の前記回路パターン形成面と反対側の面に前記回路パ
    ターンに到達するバイアホールを形成する工程と、 この工程で形成された前記バイアホールに導電性樹脂を
    充填して前記回路パターンと反対側に実装ランド部を形
    成する工程と、 この工程で形成された前記実装ランド部にこの実装ラン
    ド部と接続されるバンプを備えるフリップチップを実装
    する工程とを備えることを特徴とするフリップチップの
    実装方法。
JP2001236904A 2001-08-03 2001-08-03 フリップチップの実装構造及びその実装方法 Pending JP2003051666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001236904A JP2003051666A (ja) 2001-08-03 2001-08-03 フリップチップの実装構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001236904A JP2003051666A (ja) 2001-08-03 2001-08-03 フリップチップの実装構造及びその実装方法

Publications (1)

Publication Number Publication Date
JP2003051666A true JP2003051666A (ja) 2003-02-21

Family

ID=19068083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001236904A Pending JP2003051666A (ja) 2001-08-03 2001-08-03 フリップチップの実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JP2003051666A (ja)

Similar Documents

Publication Publication Date Title
KR100896026B1 (ko) 반도체 패키지
JP2842378B2 (ja) 電子回路基板の高密度実装構造
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
KR101297915B1 (ko) 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
JP2001217337A (ja) 半導体装置及びその製造方法
JP2009004744A (ja) プリント基板
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP3577421B2 (ja) 半導体装置用パッケージ
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
JP2003051666A (ja) フリップチップの実装構造及びその実装方法
CN112105145A (zh) 印刷电路板
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
JP2004327605A (ja) プリント基板の接続構造
CN112566390B (zh) 多层柔性线路板及其制备方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JP3777687B2 (ja) チップキャリア
KR100509974B1 (ko) 인쇄회로기판의 제조방법
KR20000059562A (ko) 다층 플렉시블 기판