JP2003050647A - メモリ装置及びその保護方法 - Google Patents

Abstract

(57)【要約】 【課題】 書込み時にリセット要求が発生しても確実に
データの保護が出来るメモリ装置及びその保護方法を提
供する。 【解決手段】 データを保持するメモリと、このメモリ
にデータを書き込む書込み部と、この書込み部が書込み
動作中であることを監視するモニタ部と、このモニタ部
の監視結果に基づき書込み部が書込み動作中であると認
識している場合は書込み部のリセット要求を一時的に拒
否すると共に、書込み動作終了後に書込み部のリセット
信号を出力するリセット判断部とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、メモリにデータ
を書込むことができるメモリ装置に関し、特にリセット
要求時に不具合を生じないメモリ装置及びその保護方法
に関するものである。

【０００２】

【従来の技術】図５は、例えば特開昭６０−４１１４８
号公報に示された従来のメモリ装置を示すブロック図で
ある。図において１０１は中央演算処理ユニットＣＰ
Ｕ、１０２は磁気テープ装置などの入出力装置Ｉ／Ｏ、
１０３は入出力装置Ｉ／Ｏに接続された入出力制御装置
ＩＯＣ１、ＩＯＣｎ、１０４はＣＰＵあるいは入出力制
御装置のアクセス優先順位を決定するメモリアクセス優
先順位回路ＭＰＲ、Ｇ１０乃至Ｇ１ｎ及びＧ２０乃至Ｇ
２ｎはメモリアクセス優先順位回路ＭＰＲを構成するゲ
ート回路である。ここでメモリアクセス優先順位回路Ｍ
ＰＲは、中央演算処理ユニットＣＰＵの優先順位が最も
高く、入出力制御装置ＩＯＣ１が次に高く、入出力制御
回路ＩＯＣｎが最も低くなるように設定されている。

【０００３】１０５はＣＰＵあるいは入出力制御装置と
アクセスする主記憶装置ＭＭ、ＣＢは制御バス、ＡＢは
アドレスバス、ＤＢはデータバスである。１０６はシス
テム再立上げ起動信号を受けてシステムを再立上げする
システム再立上げ回路ＳＲＳ、１０７はシステム再立上
げ回路に包含されるタイミング発生回路ＴＧである。

【０００４】次に動作について説明する。システム再立
上げ回路ＳＲＳからのメモリアクセス禁止信号１１１
が”０”の状態、即ち定常状態においては、中央演算処
理ユニットＣＰＵ及び入出力制御装置ＩＯＣ１乃至ＩＯ
Ｃｎがメモリアクセス信号１１２、１１３、１１４をメ
モリアクセス優先順位回路ＭＰＲに送出すると、優先順
位にしたがってメモリアクセスＯＫ信号１１５、１１
６、１１７が出力される。同時にメモリアクセス要求信
号１１８が主記憶装置ＭＭに与えられ、主記憶装置ＭＭ
に対するアクセスが可能になる。

【０００５】例えば中央演算処理ユニットＣＰＵからメ
モリアクセス要求信号１１２が送出されると同時に入出
力制御装置ＩＯＣ１からメモリアクセス要求信号１１３
が送出された場合には、ゲート回路により入出力制御装
置ＩＯＣ１からのメモリアクセス要求信号１１３が阻止
される。一方、中央演算処理ユニットＣＰＵからのメモ
リアクセス要求信号１１２は、ゲート回路を介して主記
憶装置ＭＭにメモリアクセス要求信号１１８として与え
られる。またメモリアクセス優先順位回路ＭＰＲからは
中央演算処理ユニットＣＰＵのみにメモリアクセスＯＫ
信号１１５が与えられる。

【０００６】ここでシステム再立上げ回路ＳＲＳにシス
テム再立上げ起動信号１１９が入力されるとタイミング
発生回路ＴＧが起動され、メモリアクセス禁止信号１１
１が送出される。これにより以降のメモリアクセス要求
信号はゲート回路Ｇ２０乃至Ｇ２ｎにより阻止されメモ
リアクセスＯＫ信号１１８は送出されないことになる。
この時点ではシステム再立上げ回路ＳＲＳはシステムリ
セット信号１２０を送出しない。従って、中央演算処理
ユニットＣＰＵあるいは入出力制御装置ＩＯＣ１、ＩＯ
Ｃｎが主記憶装置ＭＭにデータを書き込んでいる最中で
あれば、その書込み動作はリセットされることなくその
まま継続される。そしてメモリアクセス禁止信号１１１
が送出されてから、書込み終了になると予測される所定
時間後にシステムリセット信号１２０を送出しシステム
リセットが行われる。これにより従来のメモリ装置で
は、主記憶装置ＭＭへの書込み時にシステムリセットを
実行させないことにより、データの保護を図るようにし
ている。

【０００７】

【発明が解決しようとする課題】しかしながら従来のメ
モリ装置は、書込み終了となる時間を予め設定しておい
て、その時間が経過するとリセットを実行するというも
のである。従って、リセット実行時に書込みが終了して
いるのか否か不明であった。

【０００８】また、書込み終了となる時間が固定である
ため、実際の書込み動作が終了しており、リセットが可
能な状態であるにも拘らず、当該時間が経過するまでは
リセットを行なえずメモリ装置の処理能力を十分引き出
すことが出来ない。

【０００９】また、書込み終了となる時間が固定である
ため、書込みに要する時間が固定のアプリケーションに
しか用いることが出来ず、書込みに要する時間が変化す
るアプリケーションに対しては用いることが出来ない。

【００１０】また、従来のメモリ装置は、中央演算処理
ユニットＣＰＵに対するメモリアクセスの許可を停止さ
せる方法である。このため、中央演算処理ユニットＣＰ
Ｕの外部に設置されデータバッファを備えたメモリ書込
み回路を包含するメモリコントローラにより、中央演算
処理ユニットＣＰＵとは非同期で主記憶装置ＭＭにアク
セスする構成のものでは、中央演算処理ユニットＣＰＵ
のメモリアクセスを停止させてもメモリコントローラか
らのアクセスは継続される。従って、このようなメモリ
装置の場合にはデータの保護が不完全となる恐れが有
る。

【００１１】この発明は上述の課題を解決するためのも
のであり、書込み時にリセット要求が発生しても確実に
データの保護が出来るメモリ装置及びその保護方法を提
供することを目的としている。

【００１２】

【課題を解決するための手段】この発明に係るメモリ装
置は、データを保持するメモリと、このメモリにデータ
を書き込む書込み部と、この書込み部が書込み動作中で
あることを監視するモニタ部と、このモニタ部の監視結
果に基づき書込み部が書込み動作中であると認識してい
る場合は書込み部のリセット要求を一時的に拒否すると
共に、書込み動作終了後に書込み部のリセット信号を出
力するリセット判断部とを備えたものである。

【００１３】この発明に係るメモリ装置は、保護すべき
メモリの領域を予め設定する保護領域設定部を備え、リ
セット判断部は、書込み部が予め設定されたメモリの領
域に書込み動作中である場合は書込み部のリセット要求
を一時的に拒否すると共に、書込み部が予め設定された
メモリの領域への書込み動作終了後に書込み部のリセッ
ト信号を出力するものである。

【００１４】この発明に係るメモリ装置は、保護すべき
メモリの領域を任意に設定するリセット禁止設定部を備
え、リセット判断部は、書込み部が任意に設定されたメ
モリの領域に書込み動作中である場合は書込み部のリセ
ット要求を一時的に拒否すると共に、書込み部が任意に
設定されたメモリの領域への書込み動作終了後に書込み
部のリセット信号を出力するものである。

【００１５】この発明に係るメモリ装置は、リセット要
求に同期して予め定められた所定期間を計測するペンデ
ィング期間監視部を備え、リセット判断部は、予め定め
られた所定期間の計測後に書込み部のリセット信号を出
力するものである。

【００１６】この発明に係るメモリ装置は、書込み部
は、中央演算処理装置及びこの中央演算処理装置の外部
に設けられデータバッファを備えた外部メモリ書込み装
置を含むものである。

【００１７】この発明に係るメモリ装置は、データを保
持するメモリと、このメモリの保護領域を有する保護領
域決定部と、メモリにデータを書き込む書込み部と、メ
モリのアクセスしている位置を監視するモニタ部と、こ
のモニタ部の監視結果に基づきメモリのアクセスしてい
る位置が保護領域であると認識している場合は書込み部
のリセット要求を一時的に拒否すると共に、保護領域へ
のアクセス終了後に書込み部のリセット信号を出力する
リセット判断部とを備えたものである。

【００１８】この発明に係るメモリ装置の保護方法は、
メモリにデータを書き込むステップと、書込み部が書込
み動作中であることを監視するステップと、この監視ス
テップの結果に基づき書込み部が書込み動作中であると
認識している場合は書込み部のリセット要求を一時的に
拒否すると共に、書込み動作終了後に書込み部のリセッ
ト信号を出力するステップとを備えたものである。

【００１９】この発明に係るメモリ装置の保護方法は、
保護すべきメモリの領域を予め設定するステップを備
え、書込み部が予め設定されたメモリの領域に書込み動
作中である場合は書込み部のリセット要求を一時的に拒
否すると共に、書込み部が予め設定されたメモリの領域
への書込み動作終了後に書込み部のリセット信号を出力
するステップを備えたものである。

【００２０】この発明に係るメモリ装置の保護方法は、
保護すべきメモリの領域を任意に設定するステップを備
え、書込み部が任意に設定されたメモリの領域に書込み
動作中である場合は書込み部のリセット要求を一時的に
拒否すると共に、書込み部が任意に設定されたメモリの
領域への書込み動作終了後に書込み部のリセット信号を
出力するステップを備えたものである。

【００２１】この発明に係るメモリ装置の保護方法は、
リセット要求に同期して予め定められた所定期間を計測
するステップを備え、予め定められた所定期間の計測後
に書込み部のリセット信号を出力するステップを備えた
ものである。

【００２２】この発明に係るメモリ装置の保護方法は、
データを保持するメモリの保護領域を決定するステップ
と、メモリのアクセスしている位置を監視するステップ
と、このモニタ部の監視結果に基づきメモリのアクセス
している位置が保護領域であると認識している場合は書
込み部のリセット要求を一時的に拒否すると共に、保護
領域へのアクセス終了後に書込み部のリセット信号を出
力するステップとを備えたものである。

【００２３】

【発明の実施の形態】実施の形態１．図１は実施の形態
１の構成を示すブロック図である。図において１は中央
演算処理ユニット（以下、ＣＰＵと称する）、２はＣＰ
Ｕの外部アクセスに応じてメモリ３を直接制御するメモ
リコントローラで、ＣＰＵの外部に設置されデータバッ
ファを備えたメモリ書込み回路を包含するものである。
ここでＣＰＵ１とメモリコントローラ２とは協働して書
込み部を構成している。３はメモリコントローラ２に制
御される不揮発性メモリ、４はメモリコントローラ２の
書込み動作を直接的に監視するモニタ部である。５はリ
セット要求部で、リセットスイッチなどの外部装置、ソ
フトウエアのポートアクセスあるいは低電源電圧検出等
によるリセット要求信号に応じてリセット要求するもの
である。６はリセット判断部で、モニタ部４の監視結果
に基づきメモリコントローラ２が書込み動作中であると
認識している場合はＣＰＵ１及びメモリコントローラ２
のリセット要求を一時的に拒否すると共に、メモリコン
トローラ２の書込み動作終了後にＣＰＵ１及びメモリコ
ントローラ２のリセット信号を出力するというものであ
る。

【００２４】なお、ａはＣＰＵ１から出力されるアドレ
ス信号、ｄはアドレス信号ａに応じてメモリコントロー
ラ２から出力されるメモリアドレス信号、ｂはＣＰＵ１
から出力されるコマンド信号、ｅはコマンド信号ｂに応
じてメモリコントローラ２から出力されるメモリ制御信
号、ｃはＣＰＵ１から入出力されるデータ信号、ｆはメ
モリ３のデータ信号、ｇはリセット判断部６からＣＰＵ
１及びメモリコントローラ２に与えられるリセット信号
で、モニタ部４からのメモリライト中信号ｉとリセット
要求信号ｈとに基づいて発生する。

【００２５】実施の形態１の動作について説明する。Ｃ
ＰＵ１からライトアクセスが発生すると、メモリコント
ローラ２はＣＰＵ１からのアドレス信号ａ、コマンド信
号ｂを受けてアクセス対象であるメモリ３のメモリアド
レス信号ｄ、メモリ制御信号ｅを生成し、ライト時のデ
ータ信号ｃをメモリのデータ信号ｆに転送する。モニタ
部４では、メモリコントローラ２がメモリ３に対して出
力するメモリ制御信号ｅを監視することにより、メモリ
３への書込み動作を直接監視する。その結果、メモリコ
ントローラ２がメモリ３へ書込み動作中であると認識し
た場合はリセット判断部６に対してメモリライト中信号
ｉを出力する。

【００２６】一方、リセット要求部５は、装置に付属す
るハードウエアもしくは外部から当該装置に入力される
リセット信号や、ソフトウエアのポートアクセスあるい
は電源電圧の低下などリセットすべき状態にあることを
検出する検出装置からのリセット要求信号ｈを元に論理
和（ＯＲ）条件で、リセット判断部６に対してリセット
要求を出力する。リセット判断部６では、リセット要求
部５からのリセット要求とモニタ部４からのメモリライ
ト中信号ｉに基づき、メモリライト中信号ｉが有意のと
きにリセット要求があった場合には、このリセット要求
をペンディングとしリセット信号ｈを出力しない。

【００２７】メモリコントローラ２の書込み動作が終了
すると、モニタ部４はメモリライト中信号ｉを有意から
無意にする。このタイミングに基づきリセット判断部6
は、ペンディングにしていたリセット信号ｇを送出し、
ＣＰＵ１とメモリコントローラ２をリセットする。

【００２８】よって実施の形態１によれば、実際のメモ
リ３への書込み動作を監視してリセット信号の送出を停
止するので、誤って書込み動作中にリセットされること
がなく確実にデータの保護を図ることが出来る。

【００２９】また、実際の書込み動作の終了に応じてリ
セットが行われるので無駄な待ち時間がなく、メモリ装
置の処理能力を向上させることが出来る。

【００３０】また、ＣＰＵの外部に設置されデータバッ
ファを備えたメモリ書込み回路を包含するメモリコント
ローラにより、ＣＰＵとは非同期でメモリにアクセスす
る構成のものであっても、メモリコントローラからのア
クセスも含めて停止するため、このようなメモリ装置で
あってもデータの保護を行なうことが出来る。

【００３１】なお、実施の形態１ではメモリ制御信号ｅ
を監視するようにしたが、メモリへの実際の書込み動作
を監視できるものであれば、直接、関節に拘らず何れの
ものでも良い。

【００３２】また実施の形態１ではメモリへの書込み動
作終了と同時にリセットするものを示したが、リセット
のタイミングは必ずしもメモリへの書込み終了と同時に
行なう必要はなく、メモリへの書込み動作終了に同期し
て若干遅れてリセットを実施するようにしても良い。

【００３３】実施の形態２．実施の形態１は、メモリ３
のどの領域への書込みであろうと書込み動作中であれば
リセット要求をペンディングするというものであった。
これに対し実施の形態２は、メモリ３の領域のうち特定
の領域へのリセット要求をペンディングするというもの
である。図２は実施の形態２の構成を示すブロック図で
ある。図において図１と同一符号を付しているものは図
１と同一あるいは相当する部分を示す。なお、実施の形
態２は、メモリ３の先頭アドレスから後ろに向かって、
順にアクセスしてゆくものである。７は保護領域決定部
としての保護領域設定部であって、予めメモリの書込み
保護を保証したい領域について先頭アドレス及びメモリ
サイズが設定されている。この保護領域は複数設定され
ても良い。モニタ部４は、保護領域設定部７によって設
定された領域に関する情報とメモリアドレス信号ｄ及び
メモリ制御信号ｅに基づき、保護領域にアクセスしてい
るときにメモリライト中信号ｉを出力するものである。

【００３４】このメモリ装置では、ＣＰＵ１のコマンド
信号に基づき、メモリ３の先頭アドレスから後ろに向か
って順次アクセスされ、必要に応じてデータが書き込ま
れていく。このアクセスはメモリの最後端まで行くと、
再度、最先端に戻る。このようなアクセス中にリセット
要求信号ｈが有意になったとする。このときモニタ部か
らのメモリライト中信号ｉが無意であれば、現在アクセ
スしている領域は保護領域ではない。このときはリセッ
ト判断部６からリセット信号ｇが送出されＣＰＵ１及び
メモリコントローラ２がリセットされる。

【００３５】一方、リセット要求信号ｈが有意になった
際にメモリライト中信号ｉが有意であった場合は、現在
アクセスしている領域は予め設定した保護領域であるか
ら、リセット判断部６はリセット要求をペンディングす
る。モニタ部４はアクセスしているアドレスの変化をカ
ウントし、予め設定したメモリサイズのカウントを満了
するとメモリライト中信号ｉを有意から無意に変化す
る。これに応じてリセット判断部６ではリセット信号を
発生し、ＣＰＵ１及びメモリコントローラ２をリセット
する。

【００３６】従って実施の形態２によれば、保護領域に
設定した範囲ではアクセス中にリセットが実施されない
ので、当該領域においてデータの保護を図ることが出来
る。

【００３７】また実施の形態２では保護領域に設定した
範囲では、書込み動作の有無に拘らずメモリライト中信
号ｉを有意にした。しかしながらこれに拘らず、保護領
域に設定した範囲において書込み動作を行なっていると
きのみにメモリライト中信号ｉを有意にするようにして
も良い。

【００３８】実施の形態３．実施の形態２はメモリの先
頭から後ろに向かってシーケンシャルにアクセスする例
について述べたが、実施の形態３ではアクセスする位置
がランダムで、かつ、アクセスする領域(データサイズ)
がランダムである例について述べる。図３は実施の形態
３の構成を示すブロック図である。図において８はモニ
タ部を包含した保護領域決定部としてのリセット禁止設
定部で、リセット要求をペンディングしたい場合にソフ
トウエアによりリセット禁止を設定する。このときリセ
ット禁止設定部８は、リセット判断部６に送出するリセ
ット禁止信号を有意にする。リセット禁止設定部８はソ
フトウエアのプログラムに基づき、その時の状況などに
応じて任意の保護領域をリセット禁止領域に設定する。
リセット禁止領域とは、具体的には先頭アドレスとメモ
リサイズが設定される。

【００３９】次に動作について説明する。メモリコント
ローラ２は、メモリ３の任意の位置にアクセスし、デー
タの読み込み、書込みなどを行なう。リセット禁止設定
部８は、メモリアドレス信号ｄ、メモリ制御信号ｅある
いはメモリのデータ信号ｆに基づきメモリ３のアクセス
している位置を監視しており、現在アクセスしている位
置がリセット禁止領域であるか否かを判断している。こ
こでメモリ３のアクセス位置がリセット禁止領域であれ
ばリセット禁止信号が有意となっており、リセット判断
部６はリセット禁止領域外になるまでリセット要求部５
からのリセット要求をペンディングする。そして、リセ
ット禁止領域外になればリセット禁止信号が無意とな
り、リセット判定部６はリセット信号を送出し、ＣＰＵ
１及びメモリコントローラ２をリセットする。

【００４０】実施の形態３によれば、ソフトウエアなど
を用いてメモリ禁止領域を任意に設定するので、保護し
たい領域のアクセス順序がランダムな場合であってもデ
ータを保護することが出来る。また、保護領域の位置や
データサイズも任意のものとすることが出来る。

【００４１】なお実施の形態３ではリセット禁止領域に
設定した領域では、書込み動作の有無に拘らずリセット
禁止信号を有意にした。しかしながらこれに拘らず、リ
セット禁止領域に設定した領域において書込み動作を行
なっているときのみにリセット禁止信号を有意にするよ
うにしても良い。

【００４２】実施の形態４．実施の形態４は、上述の実
施の形態１乃至３においてメモリライト中信号あるいは
リセット禁止信号が有意になったまま解除されない異常
状態であっても、リセット要求に対して強制リセットが
出来るようにしたものである。図４は、実施の形態４の
構成を示すブロック図である。図において９はペンディ
ング時間監視部で、リセット要求を受けてからペンディ
ングしている時間を計測するものである。

【００４３】リセット禁止設定部８がリセット禁止信号
を有意にしている間にリセット要求部５からリセット要
求を受けたとき、リセット判断部６はリセット要求をペ
ンディングし、ペンディング時間監視部９へのペンディ
ング中信号を有意にする。ペンディング時間監視部９
は、ペンディング中信号が無意の状態から有意になった
ことを検出しタイマを起動する。タイマは強制リセット
をかけるにふさわしい時間に設定されており、例えば１
０秒に設定されている。ペンディング時間監視部９はタ
イマの満了時点にてペンディング中信号をチェックし、
ペンディング中信号が無意になっていればタイマを初期
の設定に戻す。ここで、タイマ満了しているにも拘らず
ペンディング中信号が有意になっているときは、何らか
の異常によりリセット禁止信号が有意になったまま戻ら
なくなっているものと考えられる。従って、この場合に
はペンディング時間監視部９は、リセット判断部６に強
制リセット信号を送出する。リセット判断部６は、強制
リセット信号が有意になったことに基づき、直ちにＣＰ
Ｕ１及びメモリコントローラ２のリセットを実施する。
即ち、リセット要求がペンディングされてから１０秒経
過してもリセットが実行されていない場合は、強制的に
リセットが実行される。

【００４４】これにより実施の形態１乃至３のようにメ
モリの保護機能を備えたものであっても、異常時にリセ
ットを行ない再起動を図ることが出来る。

【００４５】なお、実施の形態４ではリセット要求がペ
ンディングされてからの時間が所定時間以上のときに強
制リセットを実施するようにしたが、時間の代わりに他
のパラメータを用いることも出来る。例えば、リセット
要求の回数が所定回数以上のときに強制リセットを行な
うなど、所定動作の回数検出に基づいて強制リセットを
実施するようにしても良い。即ち、時間あるいは回数な
どの所定期間経過後に強制リセットを実施すれば良い。
この場合ペンディング時間監視部は、ペンディング期間
監視部を構成する。

【００４６】

【発明の効果】以上のように、この発明によれば、書込
み時にリセット要求が発生しても確実にデータの保護が
出来るメモリ装置及びその保護方法を提供することがで
きる。

【００４７】また、この発明によれば、リセットを禁止
した状態で異常が生じた場合であっても強制リセットを
実施出来るメモリ装置及びその保護装置を提供すること
が出来る。

【図面の簡単な説明】

【図１】 実施の形態１の構成を示すブロック図であ
る。

【図２】 実施の形態２の構成を示すブロック図であ
る。

【図３】 実施の形態３の構成を示すブロック図であ
る。

【図４】 実施の形態４の構成を示すブロック図であ
る。

【図５】 従来のメモリ装置を示すブロック図である。

【符号の説明】

１ 中央演算処理ユニット、２ メモリコントローラ、
３ メモリ、４ モニタ部、５ リセット要求部、６
リセット判断部、７ 保護領域設定部、８ リセット禁
止設定部、９ ペンディング時間監視部、１０１ 中央
演算処理ユニット、１０２ 入出力装置、１０３ 入出
力制御装置、１０４ メモリアクセス優先順位回路、１
０５ 主記憶装置、１０６ システム再立上げ回路、１
０７ タイミング発生回路、１１１〜１２０ 信号

Claims (11)

【特許請求の範囲】
1. 【請求項１】 データを保持するメモリと、このメモリ
   にデータを書き込む書込み部と、この書込み部が書込み
   動作中であることを監視するモニタ部と、このモニタ部
   の監視結果に基づき前記書込み部が書込み動作中である
   と認識している場合は前記書込み部のリセット要求を一
   時的に拒否すると共に、前記書込み動作終了後に前記書
   込み部のリセット信号を出力するリセット判断部とを備
   えたことを特徴とするメモリ装置。
2. 【請求項２】 保護すべきメモリの領域を予め設定する
   保護領域設定部を備え、リセット判断部は、書込み部が
   予め設定されたメモリの領域に書込み動作中である場合
   は前記書込み部のリセット要求を一時的に拒否すると共
   に、前記書込み部が前記予め設定されたメモリの領域へ
   の書込み動作終了後に前記書込み部のリセット信号を出
   力することを特徴とする請求項1記載のメモリ装置。
3. 【請求項３】 保護すべきメモリの領域を任意に設定す
   るリセット禁止設定部を備え、リセット判断部は、書込
   み部が任意に設定されたメモリの領域に書込み動作中で
   ある場合は前記書込み部のリセット要求を一時的に拒否
   すると共に、前記書込み部が前記任意に設定されたメモ
   リの領域への書込み動作終了後に前記書込み部のリセッ
   ト信号を出力することを特徴とする請求項1記載のメモ
   リ装置。
4. 【請求項４】 リセット要求に同期して予め定められた
   所定期間を計測するペンディング期間監視部を備え、リ
   セット判断部は、前記予め定められた所定期間の計測後
   に書込み部のリセット信号を出力することを特徴とする
   請求項1記載のメモリ装置。
5. 【請求項５】 書込み部は、中央演算処理装置及びこの
   中央演算処理装置の外部に設けられデータバッファを備
   えた外部メモリ書込み装置を含むことを特徴とする請求
   項１記載のメモリ装置。
6. 【請求項６】 データを保持するメモリと、このメモリ
   の保護領域を有する保護領域決定部と、前記メモリにデ
   ータを書き込む書込み部と、前記メモリのアクセスして
   いる位置を監視するモニタ部と、このモニタ部の監視結
   果に基づき前記メモリのアクセスしている位置が前記保
   護領域であると認識している場合は前記書込み部のリセ
   ット要求を一時的に拒否すると共に、前記保護領域への
   アクセス終了後に前記書込み部のリセット信号を出力す
   るリセット判断部とを備えたことを特徴とするメモリ装
   置。
7. 【請求項７】 メモリにデータを書き込むステップと、
   書込み部が書込み動作中であることを監視するステップ
   と、この監視ステップの結果に基づき前記書込み部が書
   込み動作中であると認識している場合は前記書込み部の
   リセット要求を一時的に拒否すると共に、前記書込み動
   作終了後に前記書込み部のリセット信号を出力するステ
   ップとを備えたことを特徴とするメモリ装置の保護方
   法。
8. 【請求項８】 保護すべきメモリの領域を予め設定する
   ステップを備え、書込み部が予め設定されたメモリの領
   域に書込み動作中である場合は前記書込み部のリセット
   要求を一時的に拒否すると共に、前記書込み部が前記予
   め設定されたメモリの領域への書込み動作終了後に前記
   書込み部のリセット信号を出力するステップを備えたこ
   とを特徴とする請求項７記載のメモリ装置の保護方法。
9. 【請求項９】 保護すべきメモリの領域を任意に設定す
   るステップを備え、書込み部が任意に設定されたメモリ
   の領域に書込み動作中である場合は前記書込み部のリセ
   ット要求を一時的に拒否すると共に、前記書込み部が前
   記任意に設定されたメモリの領域への書込み動作終了後
   に前記書込み部のリセット信号を出力するステップを備
   えたことを特徴とする請求項７記載のメモリ装置の保護
   方法。
10. 【請求項１０】 リセット要求に同期して予め定められ
    た所定期間を計測するステップを備え、前記予め定めら
    れた所定期間の計測後に書込み部のリセット信号を出力
    するステップを備えたことを特徴とする請求項７記載の
    メモリ装置の保護方法。
11. 【請求項１１】 データを保持するメモリの保護領域を
    決定するステップと、前記メモリのアクセスしている位
    置を監視するステップと、このモニタ部の監視結果に基
    づき前記メモリのアクセスしている位置が前記保護領域
    であると認識している場合は前記書込み部のリセット要
    求を一時的に拒否すると共に、前記保護領域へのアクセ
    ス終了後に前記書込み部のリセット信号を出力するステ
    ップとを備えたことを特徴とするメモリ装置の保護方
    法。