JP2003046805A

JP2003046805A - 信号変換処理方法および装置並びに映像信号処理装置

Info

Publication number: JP2003046805A
Application number: JP2001234355A
Authority: JP
Inventors: Makoto Yamada; 誠山田; Masatake Fukushima; 正剛福島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-08-02
Filing date: 2001-08-02
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】非標準信号の周期に同期するタイミング信号
により、非標準信号を１周期分単位でメモリに書き込
み、書き込んだ非標準信号を、内部基準信号に同期する
タイミング信号によりメモリから読み出して、内部基準
信号に同期する標準信号に変換する装置において、信号
の乱れを最小限に抑える。【解決手段】非標準信号の周期が、内部基準信号の周
期よりも長いときには、非標準信号の１周期分のメモリ
からの読み出し開始を、非標準信号の１周期分の前記メ
モリへの書き込みが終了した後となるように待機して、
読み出しを書き込みに追従させるようにする。非標準信
号の周期が、内部同期信号の周期よりも短いときには、
読み出しを書き込みとは独立に行なうと共に、メモリか
らの非標準信号の読み出しをメモリへの非標準信号の書
き込みが追い越してしまうようなときには、追い越しが
生じる周期はスキップするようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、フレー
ム周期が標準よりも長かったり、短かったりして、一定
ではない非標準のフレーム周期の同期信号を有する映像
信号を、フレーム周期が一定の内部基準信号に同期する
映像信号に変換して処理する方法および装置、また、こ
の装置を搭載する例えばビデオカメラなどの映像信号処
理装置に関する。

【０００２】

【従来の技術】ビデオカメラなどの映像信号処理装置に
おいては、ライン入力端子からの外部映像信号をＬＣＤ
（ＬｉｑｕｉｄＣｙｓｔａｌＤｉｓｐｌａｙ）など
の表示デバイスに表示したり、記録媒体に記録したりす
る機能を備えるものがある。

【０００３】そして、最近は、映像信号コンテンツとし
て種々のものが現れ、それらの映像信号コンテンツの中
には、フレーム周期が標準よりも長かったり、短かった
りして、一定ではない非標準のフレーム周期の同期信号
を有する映像信号も存在する。

【０００４】この明細書では、この非標準のフレーム周
期の映像信号のように、フレームなどの周期が一定では
ない信号を非標準信号と称し、また、フレームなどの周
期が一定である信号を標準信号と称することとする。そ
して、特に映像信号については、非標準信号は非標準同
期映像信号と称し、また、標準信号は標準同期映像信号
と称することにする。

【０００５】図９は、この非標準同期映像信号を標準同
期映像信号との比較において説明するための図である。
図９（Ａ）は、標準同期映像信号を示すもので、フレー
ム周期は一定である。１フレームの映像信号は、トップ
フィールド（第１フィールド）と、ボトムフィールド
（第２フィールド）とからなるが、図９（Ａ）の標準同
期映像信号の場合には、第１フィールドと第２フィール
ドの時間長は等しい。したがって、標準同期映像信号に
ついてのフレーム同期信号は、図９（Ａ）の上側に示す
ように、周期が一定で、かつ、デューティ比が５０％の
矩形波信号となる。

【０００６】一方、図９（Ｂ）は、非標準同期映像信号
を示すもので、フレーム周期は、同図に示すように、一
定ではない。また、第１フィールドと第２フィールドの
時間長も、等しいとは限らない。したがって、非標準同
期映像信号についてのフレーム同期信号は、図９（Ｂ）
の上側に示すように、周期が一定ではなく、かつ、デュ
ーティ比も一定ではない矩形波信号となる。

【０００７】ところで、このような周期が一定ではない
信号を、ビデオカメラなどのＡＶ機器の内部で処理でき
るようにしようとする場合には、処理タイミング信号を
不定期なフレーム周期に同期させる必要があるため、処
理サイクルが間に合わないなどの理由により、内部処理
で破綻が生じる可能性がある。

【０００８】そこで、従来からビデオカメラなどの映像
信号処理装置では、内部回路において、非標準同期映像
信号を標準同期映像信号に変換して標準同期映像信号と
同様に取り扱える機能を設けて、非標準同期映像信号
も、ライン入力端子から入力可能としたものが存在す
る。

【０００９】従来のこの種の映像信号処理装置の内部構
成例を、ビデオカメラの場合について図１０に示す。

【００１０】この従来のビデオカメラの構成において
は、ＣＣＤ（ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉ
ｃｅ）撮像素子１から得られる撮像信号は、カメラ処理
回路２に供給されて適当な処理が施された後、システム
処理回路３に供給される。

【００１１】システム処理回路３は、マイクロコンピュ
ータを搭載すると共に、ＬＳＩで構成されており、これ
には、フレームメモリ４と、表示回路５と、画像処理回
路６とが接続されている。画像処理回路９も、ＬＳＩで
構成されている。

【００１２】そして、システム処理回路３は、カメラ処
理回路２からの映像信号データを受け取ると、その受け
取ったデジタル映像信号を、一時、フレームメモリ４に
記憶し、そのフレームメモリ４から標準同期映像信号と
して読み出す。そして、その読み出した標準同期映像信
号のデジタル信号をアナログ映像信号に変換して表示回
路５に供給することにより、例えばＬＣＤ（Ｌｉｑｕｉ
ｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）などの表示画面に
表示する。

【００１３】また、システム処理回路３は、デジタル映
像信号を圧縮などする場合には、フレームメモリ４から
読み出したデジタル映像信号を画像処理回路６に供給す
る。画像処理回路６では、例えばＭＰＥＧ（Ｍｏｖｉｎ
ｇＰｉｃｔｕｒｅＥｘｐｅｒｔｓＧｒｏｕｐ）方
式による画像圧縮処理やグラフィックス処理などを行な
う。

【００１４】非標準同期映像信号などの外部入力映像信
号は、ライン入力端子７を通じてＡ／Ｄ変換器８に供給
されて、デジタル映像信号に変換される。このデジタル
映像信号は、専用ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩ
ｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）で構成される同
期変換回路９に供給される。

【００１５】同期変換回路９は、内部構成としてフレー
ム同期制御回路９１と、フレーム同期用メモリ９２とを
備える。フレーム同期用メモリ９２は、少なくとも１フ
レーム分の映像信号を記憶できる容量を有するものとさ
れ、通常は、２個のフレームメモリが、書き込み用と読
み出し用とに１フレーム毎に交互に切り換えられて使用
されるようにされる。

【００１６】同期変換回路９のフレーム同期制御回路９
１では、Ａ／Ｄ変換器８からのデジタル映像信号のフレ
ーム同期信号に同期したクロック信号ＣＫｗを生成し、
このクロック信号ＣＫｗに基づいて、Ａ／Ｄ変換器８か
らのデジタル映像信号の１フレーム分をフレーム同期用
メモリ９２に書き込む。

【００１７】そして、フレーム同期制御回路９１は、内
部基準信号としての、標準のフレーム周期に合致するク
ロック信号ＣＫｒを備え、このクロック信号ＣＫｒに基
づいて、フレーム同期用メモリ９２に書き込まれている
デジタル映像信号を読み出すことにより、標準同期映像
信号に変換し、システム処理回路３に供給する。

【００１８】この場合に、従来は、一般に、フレーム同
期用メモリ９２からの読み出しと書き込みとは独立に実
行されているため、非標準同期映像信号の非標準のフレ
ーム周期が、標準のフレーム周期よりも長い（遅い）場
合には、書き込みよりも読み出しの方が早いことから、
読み出しが書き込みを追い越してしまう状態が生じる。

【００１９】そこで、従来は、そのような状態が生じる
おそれがあるときには、フレーム同期用メモリ９２か
ら、同じフレームのデジタル映像信号を２フレーム、続
けて繰り返し読み出すことにより、読み出し結果として
の映像信号に不連続が生じないようにしている。

【００２０】また、逆に、非標準同期映像信号の非標準
のフレーム周期が、標準のフレーム周期よりも短い（早
い）場合には、書き込みよりも読み出しの方が遅いため
に、書き込みが読み出しを追い越して、１フレーム前の
信号を上書きしてメモリから消去してしまう状態が生じ
る。

【００２１】そこで、従来は、そのような状態が生じる
おそれがあるときには、書き込みが読み出しを追い越し
てしまうおそれがあるフレームを飛び越して、次のフレ
ームを読み出すようにして、読み出し結果としての映像
信号に不連続が生じないようにしている。

【００２２】以上のようにして、標準同期映像信号に変
換されたデジタル映像信号は、システム処理回路３に供
給される。システム処理回路３は、同期変換回路９から
の標準同期映像信号に変換されたデジタル映像信号を受
け取り、カメラ処理回路２からの映像信号と同様にし
て、その受け取った信号を、一時、フレームメモリ４に
記憶し、そのフレームメモリ４から読み出したデジタル
映像信号をアナログ映像信号に変換して表示回路５に供
給することにより、例えばＬＣＤ（ＬｉｑｕｉｄＣｒｙ
ｓｔａｌＤｉｓｐｌａｙ）などの表示画面に表示す
る。また、フレームメモリ７から読み出したデジタル映
像信号を画像圧縮処理のために画像処理回路６に供給す
るようにする。

【００２３】

【発明が解決しようとする課題】上述した従来の装置の
場合における、非標準同期映像信号を標準同期映像信号
に変換する際の変換アルゴリズムにおいては、非標準同
期映像信号の非標準のフレーム周期が、標準のフレーム
周期よりも遅い場合には、同じフレームのデジタル映像
信号を２フレーム、続けて繰り返し読み出すことによ
り、読み出し結果としての映像信号に不連続が生じない
ようにしているが、このように同じフレームが繰り返さ
れる部分では出力画像に乱れが生じていることになる。

【００２４】また、同様に、非標準同期映像信号の非標
準のフレーム周期が、標準のフレーム周期よりも早い場
合には、書き込みが読み出しを追い越してしまうおそれ
があるフレームを飛び越して、次のフレームを読み出す
ようにして、読み出し結果としての映像信号に不連続が
生じないようにしているが、その飛び越しフレームの部
分では出力画像に乱れが生じることになる。

【００２５】このように、従来の変換アルゴリズムにお
いては、非標準同期映像信号の非標準のフレーム周期
が、標準のフレーム周期よりも遅い場合と早い場合のい
ずれにおいても、同じフレームを繰り返したり、フレー
ムを飛び越したりするなど、画像の乱れの原因となる処
理が必要であった。このため、より、出力画像の乱れが
少なくなる変換アルゴリズムが要望されている。

【００２６】また、上述のように、従来の映像信号処理
装置においては、非標準同期映像信号を標準同期映像信
号に変換する回路は、フレームメモリを含めた大規模な
専用ハードウエアにより構成されていた。そして、この
専用ハードウエアとしては、上述したように専用ＬＳＩ
が用いられることが多い。

【００２７】このように映像信号処理装置に専用ＬＳＩ
を搭載することは、システムの小型化、低消費電力化、
低コスト化には、非常に不利となっていた。また、専用
ＬＳＩなどのハードウエアのみにより、非標準同期映像
信号を標準同期映像信号に変換する回路を構成した場
合、ＬＳＩなどのハードウエアが出来上がった後では、
システム検証時において、細かい動作パラメータの変更
等を柔軟に行なうことが困難であるという問題もあっ
た。

【００２８】この発明は、以上の問題点を一層できる方
法および装置を提供することを目的とする。

【００２９】

【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、１周期の時間が一定である標準
信号の処理機能を備える装置で、前記１周期の時間が一
定ではない非標準信号を処理するに際し、前記非標準信
号の周期に同期するタイミング信号により、前記非標準
信号を１周期分単位でメモリに書き込むと共に、前記メ
モリに書き込まれている前記非標準信号を、前記装置の
内部基準信号に同期するタイミング信号により読み出
し、前記標準信号と同等の信号に変換して処理する方法
であって、前記非標準信号の前記メモリへの書き込み
は、前記非標準信号の１周期分毎に連続的に行なうと共
に、前記非標準信号の前記メモリからの読み出しは、前
記非標準信号の周期が、前記標準信号の周期よりも長い
ときには、前記非標準信号の１周期分の前記メモリから
の読み出し開始を、前記非標準信号の１周期分の前記メ
モリへの書き込みが終了した後となるように待機するよ
うにして、前記書き込みに追従させるようにし、前記非
標準信号の周期が、前記標準信号の周期よりも短いとき
には、前記書き込みとは独立に行なうと共に、前記メモ
リからの前記非標準信号の読み出しを、前記メモリへの
前記非標準信号の書き込みが追い越してしまうようなと
きには、前記追い越しが生じる周期はスキップするよう
にすることを特徴とする信号変換処理方法を提供するも
のである。

【００３０】この発明による信号変換処理方法によれ
ば、非標準信号の周期が、内部基準信号の周期よりも長
い（遅い）ときには、非標準信号の１周期分のメモリか
らの読み出し開始を、前記非標準信号の１周期分の前記
メモリへの書き込みが終了した後となるように待機する
ようにして、メモリからの読み出しを、書き込みに追従
させるようにしたので、同じフレームを繰り返したり、
フレームを飛び越したりするなどの、画像の乱れの原因
となる処理は行われない。

【００３１】したがって、非標準信号の周期が、内部基
準信号の周期よりも長い（遅い）ときには、出力信号の
乱れは生じない。一方、非標準信号の周期が、内部同期
信号の周期よりも短いときには、従来と同様の方法によ
り、１フレーム分をスキップすることにより、不具合を
調整する。したがって、この請求項１の発明によれば、
非標準信号の周期が、内部基準信号の周期よりも長い
（遅い）ときと、短いときとの両方を合わせて従来の方
法に比較した場合、信号の乱れが軽減されるものであ
る。

【００３２】また、請求項８の発明は、１フレーム分以
上のメモリ容量を備えるフレームメモリと、外部から入
力され、フレーム周期が一定ではない非標準フレーム周
期の入力映像信号を、第１のデジタル映像信号に変換す
るＡ／Ｄ変換手段と、内部的に処理されて得られた第２
のデジタル映像信号を、フレーム周期の時間が一定であ
る標準フレーム周期の映像信号として処理する機能を備
えると共に、前記入力映像信号のフレーム周期に同期す
る第１のタイミング信号に基づいて、前記第１のデジタ
ル映像信号を前記フレームメモリに書き込み、前記フレ
ームメモリに書き込まれている前記第１のデジタル映像
信号を、内部基準信号に同期するタイミング信号に基づ
いて読み出しを行ない、読み出した前記第２のデジタル
映像信号を所定の外部回路に出力するシステム処理手段
とを備えることを特徴とする映像信号処理装置を提供す
るものである。

【００３３】上述の構成のこの発明による映像信号処理
装置によれば、非標準同期映像信号を標準同期映像信号
に変換する手段として、専用のハードウエアを設けるの
ではなく、内部的に処理されて得られた第２のデジタル
映像信号を処理するシステム処理手段で、非標準同期映
像信号も処理するようにするので、従来のような専用Ｌ
ＳＩが不要になり、システムの小型化、低消費電力化、
低コスト化が容易になるという効果がある。

【００３４】また、請求項１０の発明は、請求項８また
は請求項９において、前記システム処理手段は、マイク
ロコンピュータと、前記第１のタイミング信号を生成す
る回路部と、前記第２のタイミング信号を生成する回路
部とを備える集積回路からなることを特徴とする。

【００３５】この請求項１０の発明によれば、非標準同
期映像信号を標準同期映像信号に変換する手段は、マイ
クロコンピュータのソフトウエアとして実現されるの
で、システム検証時において、細かい動作パラメータの
変更等を柔軟に行なうことができる。

【００３６】

【発明の実施の形態】以下、この発明による周期性信号
の同期変換方法および装置をビデオカメラに適用した実
施の形態について、図を参照しながら説明する。また、
このビデオカメラは、この発明による映像信号処理装置
の実施の形態でもある。

【００３７】［ビデオカメラの構成例］図１は、実施の
形態のビデオカメラの構成例を示すもので、この実施の
形態では、非標準同期映像信号を標準同期映像信号に変
換するための手段は、従来のような専用のハードウエア
としてのＬＳＩにより構成するのではなく、システム処
理回路の構成を若干変更すると共に、主としてソフトウ
エアにより構成するようにしている。

【００３８】ＣＣＤ撮像素子１１から得られる撮像信号
は、従来と同様に、カメラ処理回路１２に供給されて適
当な処理が施された後、システム処理回路１００に供給
される。図示を省略したが、カメラ処理回路１２には、
撮像信号の処理のためのメモリが接続されている。

【００３９】また、ビデオ入力端子（ライン入力端子）
１３およびビデオ出力端子１４が設けられる。これら、
ビデオ入力端子（ライン入力端子）１３およびビデオ出
力端子１４は、アナログビデオインターフェース１５に
接続される。このアナログビデオインターフェース１５
を通じて入力される、非標準同期映像信号を含む外部入
力映像信号は、Ａ／Ｄ変換器１６に供給されてデジタル
映像信号とされ、マイクロコンピュータを備えると共に
ＬＳＩとして構成されるシステム処理回路１００に供給
される。すなわち、この実施の形態では、従来のような
専用ＬＳＩで構成されるハードウエアで構成される同期
変換回路は設けられない。

【００４０】後述するように、システム処理回路１００
からは、アナログ映像信号が出力されるが、そのアナロ
グ映像信号は、アナログビデオインターフェース１５を
通じて、ビデオ出力端子１４に導出される。

【００４１】システム処理回路１００は、マイクロコン
ピュータと，ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）とを内部に備えたＬＳＩの構成と
されている。そして、前述した従来の例と同様に、シス
テム処理回路１００には、フレームメモリを構成するＳ
ＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲ
ａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）２１が接続
されると共に、画像処理回路２２が接続される。前述の
例と同様に、画像処理回路２２は、ＬＳＩで構成されて
いる。画像処理回路２２には、この例では、画像圧縮処
理に用いるために２個のＳＤＲＡＭ２３，２４が接続さ
れている。

【００４２】また、この実施の形態においては、システ
ム処理回路１００は、ＩＥＥＥ（ＴｈｅＩｎｓｔｉｔ
ｕｔｅＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒ
ｏｎｉｃｓＥｎｇｉｎｅｅｒｓ，Ｉｎｃ．）１３９４
インターフェース２５を通じてＩＥＥＥ１３９４コネク
タ２６に接続されている。さらに、システム処理回路１
００には、ＡＴＡＰＩ（ＡｄｖａｎｃｅｄＴｅｃｈｎ
ｏｌｏｇｙＡｔｔａｃｈｍｅｎｔＰａｃｋｅｔＩ
ｎｔｅｒｆａｃｅ）が接続され、例えば磁気テープ記録
再生装置などのＡＴＡＰＩドライブ（記憶装置）が接続
されている。

【００４３】また、さらに、システム処理回路１００に
は、表示ドライブ回路２９を介してＬＣＤ３０が接続さ
れると共に、ＥＶＦ（Ｅｌｅｃｔｒｏ−ｖｉｅｗｆｉｎ
ｄｅｒ；電子ビューファインダ）ドライブ回路３１を介
して、電子ビューファインダ３２が接続され、システム
処理回路１００からのアナログビデオ信号が表示ドライ
ブ回路２９およびＥＶＦドライブ回路３１に供給され
る。

【００４４】なお、図１においては、オーディオ信号の
系や、カメラ制御部およびユーザインターフェースとし
ての操作部などの部分は、説明を簡単にするために省略
した。

【００４５】このビデオカメラの動作を簡単に説明す
る。まず、カメラ撮影録画について説明する。

【００４６】すなわち、ユーザが、図示しない操作手段
を用いてカメラ撮影録画操作をしたときには、ＣＣＤ撮
像素子１１からの撮像信号は、カメラ処理回路１２を通
じてシステム処理回路１００に供給される。システム処
理回路１００では、カメラ処理回路１２からのデジタル
映像信号を、一時、フレームメモリ４に記憶し、そのフ
レームメモリ４から標準同期映像信号として読み出し、
画像処理回路２２に供給して、画像データ圧縮する。

【００４７】そして、圧縮した画像データを、ＡＴＡＰ
Ｉ２７を介してドライブ回路２８に送り、テープなどの
記憶媒体に記録する。また、このとき、同時に、システ
ム処理回路１００では、撮像信号に基づいて生成された
デジタル映像信号（標準同期映像信号）をアナログ映像
信号に変換して、ドライブ回路２９を介してＬＣＤ３０
に供給し、あるいはドライブ回路３１を介して電子ビュ
ーファインダ３２に供給し、その画面に表示する。

【００４８】次に、ライン入力端子１３から入力される
外部入力映像信号としての非標準同期映像信号の処理に
ついて説明する。

【００４９】ライン入力端子１３から入力された非標準
同期映像信号は、アナログビデオインターフェース１５
を通じてＡ／Ｄ変換器１６に供給されて、デジタル映像
信号に変換される。このデジタル映像信号は、システム
処理回路１００に供給される。Ａ／Ｄ変換器１６は、こ
の例では、非標準同期映像信号を、輝度信号データと色
信号データとのコンポーネントデータとしてシステム処
理回路１００に供給する。

【００５０】また、Ａ／Ｄ変換器１６は、さらに、入力
非標準同期映像信号のフレームおよびフィールド周期に
同期する非標準フレーム同期信号ＯＥａを生成してシス
テム処理回路１００に供給すると共に、この非標準フレ
ーム同期信号ＯＥａに同期する外部クロック信号ＣＫａ
を、システム処理回路１００に供給する。

【００５１】このシステム処理回路１００では、後で詳
述するようにして、主としてソフトウエア処理により、
フレームメモリ２１に対する書き込みおよび読み出しを
制御して、いわゆるフレームシンクロナイザの機能を実
行し、非標準同期映像信号を、標準同期映像信号に変換
する。

【００５２】そして、変換後のデジタル映像信号（標準
同期映像信号）をアナログ映像信号に変換して、ドライ
ブ回路２９を介してＬＣＤ３０に供給し、あるいはドラ
イブ回路３１を介して電子ビューファインダ３２に供給
し、その画面に表示する。また、ユーザ指示が録画であ
った場合には、変換後のデジタル映像信号を画像処理回
路２２に供給して、画像データ圧縮し、その圧縮した画
像データを、ＡＴＡＰＩ２７を介してドライブ回路２８
に送り、テープなどの記憶媒体に記録する。

【００５３】［システム処理回路１００の構成例］図２
は、信号変換処理装置の実施の形態としてのシステム処
理回路１００の内部構成例を示すものである。すなわ
ち、この実施の形態のシステム処理回路１００は、マイ
クロコンピュータ１０１と、制御回路１０２と、入力バ
ッファ１０３と、出力バッファ１０４と、Ｄ／Ａ変換回
路１０５とからなる。制御回路１０２と、入力バッファ
１０３と、出力バッファ１０４と、Ｄ／Ａ変換回路１０
５と課なる部分は、図１でＤＳＰと示したように、小規
模のハードウエアとしてマイクロコンピュータ１０１と
は、別にＬＳＩ内に構成される。

【００５４】制御回路１０２は、内部制御用カウンタ回
路１０６と、非標準入力同期カウンタ回路１０７とを含
む。

【００５５】内部制御用カウンタ回路１０６は、マイク
ロコンピュータ１０１からのシーケンス起動命令信号Ｆ
ＲＭｓｔを受けると、以下に説明する同期変換動作のた
めのシーケンスを起動する。

【００５６】すなわち、内部制御用カウンタ回路１０６
は、シーケンス起動命令信号ＦＲＭｓｔを受けると、内
部基準信号としての水晶発振器からの高精度の水平周期
のクロックをカウントすることにより、標準同期映像信
号の水平ライン番号に相当するカウンタ出力ＣＴｓを生
成し、それに基づいてシステム処理回路１００内で使用
する標準フレーム周期の標準フレーム同期信号ＯＥｓお
よび内部用同期信号ＦＳＹＭを生成する。

【００５７】標準フレーム同期信号ＯＥｓは、後述する
ように、カウンタ出力ＣＴｓの水平ライン番号の垂直同
期信号位置に位相を合わせたフレーム周期の信号であ
り、また、内部用同期信号ＦＳＹＭは、後述するよう
に、有効画像データの先頭部分に位相を合わせたフレー
ム周期の信号である。

【００５８】標準フレーム同期信号ＯＥｓは、図示を省
略したレジスタを介してマイクロコンピュータ１０１に
供給される。また、内部用同期信号ＦＳＹＭは、マイク
ロコンピュータ１０１に供給されると共に、画像処理回
路２２に供給される。

【００５９】また、内部制御用カウンタ回路１０６は、
出力バッファ１０４にバッファ制御信号Ｂｏを供給し
て、出力バッファ１０４の書き込みおよび読み出しを制
御して出力制御を行なうと共に、標準フレーム同期信号
ＯＥｓをＤ／Ａ変換回路１０５に供給する。

【００６０】非標準入力同期カウンタ回路１０７は、Ａ
／Ｄ変換器１６からの非標準フレーム同期信号ＯＥａ
と、外部クロック信号ＣＫａとを受け、非標準同期映像
信号の水平ライン番号に相当するカウンタ出力ＣＴａを
生成して、それに基づき、入力された非標準同期映像信
号の非標準のフレーム周期に同期した非標準同期信号Ｆ
ＳＹＳを生成し、図示を省略したレジスタを介してマイ
クロコンピュータ１０１に供給する。

【００６１】この非標準同期信号ＦＳＹＳは、非標準同
期映像信号の有効画像区間の先頭位相に合わせた非標準
フレーム周期の信号である。なお、非標準フレーム同期
信号ＯＥａは、非標準同期映像信号の垂直同期信号に位
相が合っている信号である。

【００６２】また、非標準入力同期カウンタ回路１０７
は、入力バッファ１０３にバッファ制御信号Ｂｉを供給
して、その書き込みおよび読み出しを制御する。

【００６３】マイクロコンピュータ１０１は、内部制御
用カウンタ回路１０６からの信号ＯＥｓｔａｔおよび非
標準入力同期カウンタ回路１０７からの非標準同期信号
ＦＳＹＳとから、後述する内部制御用カウンタ回路１０
６のシーケンスをスタートさせるための信号ＦＲＭｓｔ
を発生し、図示を省略したレジスタを介して内部制御用
カウンタ回路１０６に供給する。

【００６４】また、マイクロコンピュータ１０１は、Ｓ
ＤＲＡＭ２１に選択制御信号およびアドレス信号を供給
する。システム処理回路１００に接続されるＳＤＲＡＭ
２１は、図示のように、２個のフレームメモリ２１１と
２１２とを備えると共に、それらをフレーム単位で書き
込み用と、読み出し用とに切り替えるためのセレクタ２
１３と２１４とを備える。

【００６５】そして、マイクロコンピュータ１０１から
の選択制御信号によりセレクタ２１３および２１４が選
択制御されると共に、フレームメモリ２１１および２１
２に書き込みアドレス信号および読み出しアドレス信号
が供給される。マイクロコンピュータ１０１は、非標準
同期信号ＦＳＹＳに基づいたタイミングで書き込みアド
レスを発生すると共に、標準同期信号ＦＳＹＭに基づい
たタイミングで読み出しアドレスを発生し、ＳＤＲＡＭ
２１に供給する。

【００６６】ＳＤＲＡＭ２１では、このマイクロコンピ
ュータ１０１からの制御の下に、入力バッファ１０３か
らのデジタル映像信号をフレームメモリ２１１，２１２
のいずれかに書き込み、また、フレームメモリ２１１，
２１２のいずれかからそれに書き込まれているデジタル
映像信号を読み出して、出力バッファ１０５に供給す
る。

【００６７】この場合において、ＳＤＲＡＭ２１では、
フレームメモリ２１１と２１２との一方にデータを書き
込んでいるときに、他方からデータを読み出すようにす
る動作状態だけでなく、データの書き込みと読み出しを
同じフレームメモリから行なう動作状態もある。

【００６８】入力バッファ１０３は、１ライン分の容量
を有するもので、非標準入力同期カウンタ１０７からの
バッファ制御信号Ｂｉによる書き込み／読み出しの制御
の下で、Ａ／Ｄ変換器１６からの外部クロック信号ＣＫ
ａにより、Ａ／Ｄ変換器１６からの非標準同期のデジタ
ル映像信号を順次書き込むと共に、読み出して、その読
み出したデジタル映像信号データは、フレームメモリ２
１に供給する。

【００６９】出力バッファ１０４も、１ライン分の容量
を有するもので、内部制御用カウンタ回路１０６からの
バッファ制御信号Ｂｏに基づいて、フレームメモリ２１
からのデジタル信号を書き込み、また、読み出しを行な
う。そして、読み出されたデジタル信号は、表示系に渡
すために、Ｄ／Ａ変換回路１０５に供給される。

【００７０】また、出力バッファ１０４から読み出され
たデジタル映像信号は、内部標準同期信号ＦＳＹＭと共
に、画像処理回路２２に供給される場合もある。画像処
理回路２２では、前述したように、ＳＤＲＡＭ２３，２
４が用いられて、この例では、ＭＰＥＧ２方式による画
像圧縮処理がなされる。

【００７１】これら入力バッファ１０３および出力バッ
ファ１０４は、システム処理回路１００の内部と外部と
のインターフェース仕様の違いを吸収するためのバッフ
ァである。

【００７２】Ｄ／Ａ変換回路１０５は、出力バッファ１
０４からのデジタル映像信号をアナログ映像信号に変換
して、ＬＣＤ３０や電子ビューファインダ３２に表示す
るために、ドライブ回路２９やドライブ回路３１に供給
する。このとき、Ｄ／Ａ変換回路１０５は、内部制御用
カウンタ回路１０６からの標準のフレーム周期の同期信
号ＯＥｓから、同期信号を生成し、出力アナログ映像信
号に付加して出力する。

【００７３】［信号変換処理動作の説明］（１）非標準同期映像信号のフレーム周期が、標準のフ
レーム周期よりも長い（遅い）場合図３は、非標準同期映像信号のフレーム周期が、標準の
フレーム周期よりも長い（遅い）場合におけるシステム
処理回路１００での信号変換処理を説明するための図で
ある。

【００７４】この図３において、「書き込みフレーム
１」は、ＳＤＲＡＭ２１１に映像信号データが書き込ま
れるフレームを示し、「書き込みフレーム２」は、ＳＤ
ＲＡＭ２１２に映像信号データが書き込まれるフレーム
を示している。また、「読み出しフレーム１」は、ＳＤ
ＲＡＭ２１１から映像信号データが読み出されるフレー
ムを示し、「読み出しフレーム２」は、ＳＤＲＡＭ２１
２から映像信号データが読み出されるフレームを示して
いる。なお、後述の図４および図５においても同様であ
る。

【００７５】ビデオ入力端子１３を通じて非標準同期映
像信号が入力されると、非標準入力同期カウンタ回路１
０７では、Ａ／Ｄ変換器１６からの非標準フレーム同期
信号ＯＥａから、非標準同期信号ＦＳＹＳ（図３
（Ａ））が生成され、マイクロコンピュータ１０１に供
給されると共に、入力バッファ１０３に制御信号Ｂｉが
供給される。これにより、Ａ／Ｄ変換器１６からの非標
準同期映像信号のデジタル信号は、入力バッファ１０３
を介して、ＳＤＲＡＭ２１に供給される。

【００７６】また、生成された非標準同期信号ＦＳＹＳ
と、内部制御用カウンタ回路１０６からの信号ＯＥｓｔ
ａｔとから、マイクロコンピュータ１０１ではシーケン
ス起動命令信号ＦＲＭｓｔが発生する。そして、この信
号ＦＲＭｓｔが内部制御用カウンタ回路１０６に供給さ
れることにより、この内部制御用カウンタ回路１０６か
ら、標準フレーム同期信号ＯＥｓおよび内部用同期信号
ＦＳＹＭ（図３（Ｂ））が発生する。

【００７７】そして、ＳＤＲＡＭ２１においては、シス
テム処理回路１００のマイクロコンピュータ１０１によ
る、非標準同期信号ＦＳＹＳを基準にしたセレクタ選択
制御信号およびアドレス制御信号により、フレームメモ
リ２１１およびフレームメモリ２１２に、入力された非
標準同期映像信号が、１フレーム毎に交互に書き込まれ
る（図３（Ｃ）および（Ｄ）の実線部参照））。

【００７８】この書き込みと並行して、システム処理回
路１００のマイクロコンピュータ１０１による、非標準
同期信号ＦＳＹＳを基準にしたセレクタ選択制御信号お
よびアドレス制御信号により、フレームメモリ２１１お
よびフレームメモリ２１２に書き込まれたデジタル映像
信号が、書き込みが行なわれていない方のフレームメモ
リから読み出され、出力バッファ１０４に転送される
（図３（Ｃ）および（Ｄ）の破線部参照））。

【００７９】この図３の場合、書き込み側（非標準入力
側）の方が読み出し側（標準出力側）に対して遅いた
め、この実施の形態では、読み出し側は、書き込み側に
追従するようにする。すなわち、図３（Ｃ），（Ｄ）の
破線部の読み出しにおいて「待機」と記したように、読
み出し側は、書き込み側のフレームメモリへの映像信号
データの１フレームの書き込みが終了するまで待つ。

【００８０】図３に示すように、非標準同期映像信号の
フレーム周期が、標準のフレーム周期よりも長い（遅
い）場合には、以上の動作を繰り返すことにより、非標
準同期信号ＦＳＹＳ（図３（Ａ））に内部標準同期信号
ＦＳＹＭ（図３（Ｂ））が追従してゆくようなものとな
る。したがって、入力された非標準同期映像信号は、同
じフレームの繰り返しやフレームスキップのような破綻
を生じることなく、すべて読み出されて出力される。

【００８１】そして、この場合に、「待機」を除く読み
出し部分においては、内部基準信号に同期した処理サイ
クルにより映像信号データは、ＳＤＲＡＭ２１から読み
出されるので、処理に破綻が生じるようなことはない。
また、後述するように、「待機」の部分は、垂直ブラン
キング期間で生じるので、出力バッファ１０４からＤ／
Ａ変換回路１０５を介して表示系に供給されたものが、
正しく表示画面に表示される。

【００８２】なお、この実施の形態の場合、後述もする
ように、標準のフレーム周期に対する非標準フレーム同
期信号ＯＥａの周期の誤差が、±１％（標準フレーム周
期に対して、非標準フレーム同期信号ＯＥａの周期が長
いときの誤差を正とする）の範囲内であれば、非標準フ
レーム同期信号ＯＥａは、標準フレーム同期信号ＯＥｓ
に同期していると見なして差し支えないとしている。す
なわち、この実施の形態では、誤差の基準値は−１％と
されている。

【００８３】図３の例は、標準フレーム同期信号ＯＥｓ
に対する非標準フレーム同期信号ＯＥａの誤差が、−１
％よりも大きい場合に適用されるものである。

【００８４】（２）非標準同期映像信号のフレーム周期
が、標準のフレーム周期よりも短い（早い）場合図４は、非標準同期映像信号のフレーム周期が、標準の
フレーム周期よりも短い（早い）場合におけるシステム
処理回路１００での同期変換処理を説明するための図で
あり、前述の図３の場合と同様に、非標準同期信号ＦＳ
ＹＳ（図３（Ａ））と、内部用同期信号ＦＳＹＭ（図３
（Ｂ））と、フレームメモリ２１２および２１１のアド
レスにより、書き込み状態（図４（Ｃ）および（Ｄ）の
実線部参照））および読み出し状態（図４（Ｃ）および
（Ｄ）の破線部参照））を示している。

【００８５】この場合には、ＳＤＲＡＭ２１のフレーム
メモリ２１１および２１２からの読み出しを、図３の例
と同様にその書き込みに追従させようとすると、１フレ
ーム時間内に行なう必要がある、システム処理回路１０
０内での他の処理が間に合わなくなり、システムの動作
が破綻してしまう可能性がある。そこで、この図４の場
合の例では、前述の例のような追従動作は行なわず、書
き込みと、読み出しとを独立に動作させるようにする。

【００８６】そして、この図４の例の場合、書き込み側
（非標準入力側）の方が読み出し側（標準出力側）より
も早いので、図４（Ｄ）の点Ｐに示すように、読み出し
アドレスを書き込みアドレスが追い越してしまうように
なる。

【００８７】このような追越を生じるかどうかは、次の
フレームの読み出し開始に先立ち、非標準フレーム同期
信号ＯＥａと標準フレーム同期信号ＯＥｓとの誤差と、
読み出しを開始しようとするフレームメモリの書き込み
アドレスと読み出しアドレスとの差を検出して、判別す
ることができる。

【００８８】そして、このような追い越しが生じると判
別したときには、読み出しを開始しようとしたフレーム
メモリではない方のフレームメモリから映像信号データ
を読み出す。つまり、同じフレームメモリから２フレー
ム分を続けて読み出すようにする。このようにすれば、
読み出しを開始しようとしていたフレームはスキップさ
れてしまうが、映像信号は連続して読み出されることに
なり、画像の乱れを防ぐことができる。

【００８９】なお、前述もしたように、標準フレーム周
期に対する非標準フレーム同期信号ＯＥａの誤差が、±
１％の範囲内であれば、非標準フレーム同期信号ＯＥａ
は、標準フレーム同期信号ＯＥｓに同期していると見な
すことができ、図３の例のような追従動作が可能である
ので、この図４の例は、標準フレーム周期に対する非標
準フレーム同期信号ＯＥａの誤差が、−１％よりも小さ
い場合に適用されるものである。

【００９０】（３）図４の例の独立動作から、図３の例
の追従動作への以降（再同期）図５は、非標準同期映像信号のフレーム周期が、標準の
フレーム周期よりも短い（早い）状態で、図４を用いて
説明した書き込み及び読み出し独立動作の状態から、書
き込み側と読み出し側との位相差が小さくなった場合に
おけるシステム処理回路１００での同期変換処理を説明
するための図であり、前述の例と同様に、非標準同期信
号ＦＳＹＳ（図５（Ａ））と、内部用同期信号ＦＳＹＭ
（図５（Ｂ））と、フレームメモリ２１２および２１１
のアドレスにより、書き込み状態（図５（Ｃ）および
（Ｄ）の実線部参照））および読み出し状態（図５
（Ｃ）および（Ｄ）の破線部参照））を示している。

【００９１】この図５の例においては、図５の左半分に
おいては、非標準同期映像信号のフレーム周期が、標準
のフレーム周期よりも基準値（−１％）以上短いため、
独立動作を行なっている。そして、同じフレームメモリ
についての書き込みアドレスと読み出しアドレスの位相
差は、予め追従可能とされる大きさよりも大きい状態と
なっている。

【００９２】この状態から、非標準同期映像信号のフレ
ーム周期が、標準のフレーム周期よりも遅くなると、同
じフレームメモリについての書き込みアドレスと読み出
しアドレスの位相差は、図５に示すように、徐々に小さ
くなる。

【００９３】そして、システム処理回路１００のマイク
ロコンピュータ１０１では、同じフレームメモリについ
ての書き込みアドレスと読み出しアドレスの位相差は、
予め追従可能とされる大きさよりも小さくなったことを
検出したときには、ＳＤＲＡＭ２１に対する書き込みお
よび読み出し動作を、図３を用いて説明した追従動作を
行なわせるように切り換える。この動作を、この明細書
では再同期と呼ぶことにする。

【００９４】以上のようにして、この実施の形態では、
マイクロコンピュータ１０１は、ＳＤＲＡＭ２１の書き
込みおよび読み出しを独立動作させていた場合、その状
態を継続するのではなく、書き込みアドレスと読み出し
アドレスの位相差を監視して、前記位相差が予め定めた
値よりも小さくなったときに、追従動作に移行するよう
に、再同期させるので、独立動作時に生じる画像のスキ
ップは、必要最小限とすることができる。

【００９５】［システム処理回路１００での同期変換ア
ルゴリズムの詳細］次に、図６および図７を用いて、さ
らに、この実施の形態における同期変換アルゴリズムに
ついて説明を加える。これら図６および図７は、映像信
号がＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏ
ｎＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）信号の場合で
ある。

【００９６】図６は、非標準同期映像信号のフレーム周
期が、標準のフレーム周期よりも、基準値（−１％）以
上長い（遅い）場合の、タイミングチャートを示すもの
であり、また、図７は、非標準同期映像信号のフレーム
周期が、標準のフレーム周期よりも、基準値（−１％）
以上短い（早い）場合の、タイミングチャートを示すも
のである。

【００９７】図６（Ａ）および図７（Ａ）は、非標準フ
レーム同期信号ＯＥａを示すものである。この非標準フ
レーム同期信号ＯＥａは、トップフィールドではハイレ
ベル、ボトムフィールドではローレベルとなる信号であ
る。

【００９８】図６（Ｂ）および図７（Ｂ）は、非標準入
力同期カウンタ回路１０７において得られる入力非標準
同期映像信号の水平ライン番号に相当するカウント値Ｃ
Ｔａを示すものである。このカウント値ＣＴａは、図示
のように、非標準フレーム同期信号ＯＥａの立ち上がり
および立ち下がりで、リセットされる。この例では、垂
直同期信号区間に位相を合わせるように、カウント値Ｃ
Ｔａは、「１３」および「２７５」に、リセットされ
る。

【００９９】非標準入力同期カウンタ回路１０７は、前
述したように、このカウント値ＣＴａから、非標準同期
信号ＦＳＹＳを生成するが、この例では、図６（Ｃ）お
よび図７（Ｃ）に示すように、この非標準同期信号ＦＳ
ＹＳは、カウント値ＣＴａが「２２」の時に立ち下が
り、「２８５」のときに立ち上がる信号とされる。

【０１００】したがって、図６（Ｄ）および図７（Ｄ）
に示す非標準同期映像信号（輝度信号Ｙと色信号Ｃ）の
有効画像データ区間との対比から明らかなように、非標
準同期信号ＦＳＹＳは、入力非標準同期映像信号の水平
ライン番号「２３」および「２８６」から始まる２４０
水平ライン分の有効画像データの先頭に位相が合致する
信号である。非標準入力同期カウンタ回路１０７は、こ
の信号ＦＳＹＳを、マイクロコンピュータ１０１に供給
することにより、マイクロコンピュータ１０１に対し
て、入力非標準同期映像信号のフィールドの変化を通知
する。

【０１０１】図６（Ｅ）および図７（Ｅ）は、内部制御
用カウンタ回路１０６において、水晶発振器からのクロ
ックをカウントすることにより得られるカウント値ＣＴ
ｓを示すものである。このカウント値ＣＴｓは、マイク
ロコンピュータ１０１からの信号ＦＲＭｓｔがハイレベ
ルになることにより、この例では「４」にリセットされ
る。

【０１０２】内部制御用カウンタ回路１０６は、その内
部に設けられるデコーダによりこのカウント値ＣＴｓを
デコードして、標準フレーム同期信号ＯＥｓ（図６
（Ｉ）および図７（Ｉ））および内部用同期信号ＦＳＹ
Ｍ（図６（Ｆ）および図７（Ｆ））を作り出す。

【０１０３】この例においては、標準フレーム同期信号
ＯＥｓは、カウント値ＣＴｓが「４」のときに立ち上が
り、「２６６」のときに立ち下がる信号である。内部用
同期信号ＦＳＹＭは、カウント値ＣＴｓが「２２」の時
に立ち下がり、「２８５」のときに立ち上がる信号とさ
れる。この標準フレーム同期信号ＯＥｓは、Ｄ／Ａ変換
回路１０５に、出力バッファ１０４からの出力デジタル
映像信号（標準同期映像信号）と共に、供給される。

【０１０４】したがって、図６（Ｈ）および図７（Ｈ）
に示す出力標準同期映像信号（Ｙ，Ｃ）の有効画像デー
タ区間との対比から明らかなように、内部用同期信号Ｆ
ＳＹＭは、出力標準同期映像信号の水平ライン番号「２
３」および「２８６」から始まる２４０水平ライン分の
有効画像データの先頭に位相が合致する信号である。

【０１０５】標準フレーム同期信号ＯＥｓは、Ｄ／Ａ変
換回路１０５に、出力バッファ１０４からの出力デジタ
ル映像信号（標準同期映像信号）と共に、供給される。
また、内部用同期信号ＦＳＹＭは、マイクロコンピュー
タ１０１に供給されると共に、画像処理回路２２の同期
信号として使用される。

【０１０６】図６（Ｇ）および図７（Ｇ）に示す信号Ｂ
ＳＹは、システム処理回路１００内で使用される同期信
号であり、この信号ＢＳＹは、画像処理回路２２でのＭ
ＰＥＧ圧縮を行なう際のマクロブロック周期の信号であ
り、約２４μ秒毎にローレベルになる信号である。マイ
クロコンピュータ１０１は、この信号（以下、ブロック
同期信号という）ＢＳＹの立ち下がり周期で動作する。
１水平周期が約６４μ秒であるので、図６および図７で
は、このブロック同期信号ＢＳＹは、拡大されて示され
ている。

【０１０７】図６（Ｊ）および図７（Ｊ）に示す信号Ｆ
ＳＹＳｃｎｔおよび図６（Ｋ）および図７（Ｋ）に示す
信号ＯＥｃｎｔは、マイクロコンピュータ１０１内部で
のソフトウエアカウンタのカウント値である。これらの
カウント値は、ブロック同期信号ＢＳＹの立ち下がり毎
に１ずつ増加する。

【０１０８】カウント値ＦＳＹＳｃｎｔは、非標準同期
信号ＦＳＹＳの立ち下がり時に「０」にリセットされ
る。

【０１０９】カウント値ＯＥｃｎｔは、非標準同期信号
ＦＳＹＳの立ち下がり時の値が、基準値内（−１％＜誤
差）のときには、カウント値ＦＳＹＳｃｎｔと共に、非
標準同期信号ＦＳＹＳの立ち下がり時に「０」にリセッ
トされる。しかし、カウント値０Ｅｃｎｔの非標準同期
信号ＦＳＹＳの立ち下がり時の値が、基準値外（誤差＜
−１％）のときには、カウント値ＯＥｃｎｔのリセット
は行なわれず、その後、カウント値０Ｅｃｎｔの値が、
基準値（誤差＝−１％）に達してからリセットが行なわ
れる。

【０１１０】カウント値ＦＲＭｃｎｔおよびカウント値
０Ｅｃｎｔがリセットされると、信号ＦＲＭｓｔ＝１と
なり、内部制御用カウンタ回路１０６のカウント値ＣＴ
ｓが「４」にリセットされる。

【０１１１】さらに、図６（Ｌ）および図７（Ｌ）に示
す信号ＦＳＹＳｕｄは、マイクロコンピュータ１０１内
部でのソフトウエアフラグである。このフラグＦＳＹＳ
ｕｄは、非標準同期信号ＦＳＹＳの立ち下がり時におけ
るカウント値０Ｅｃｎｔが前記基準値外（誤差＜−１
％）のときにハイレベルとなり、カウント値０Ｅｃｎｔ
が、基準値（誤差＝−１％）に達したときにローレベル
となる。

【０１１２】図６は、非標準フレーム同期信号ＯＥａ
の、標準フレーム同期信号ＯＥｓに対する誤差が、−１
％よりも大きいときであるので、前述の図３に示したよ
うに、非標準フレーム同期信号ＯＥａに追従してもシス
テム処理回路１００での処理に破綻は起きない。そこ
で、ＳＤＲＡＭ２１では、マイクロコンピュータ１０１
の制御の下に、フレームメモリ２１１または２１２への
書き込みに追従して、これらフレームメモリ２１１また
は２１２からの読み出しが行なわれる。

【０１１３】すなわち、このとき、図６のタイミングチ
ャートに示すように、マイクロコンピュータ１０１で
は、非標準入力同期カウンタ回路１０７からの非標準同
期信号ＦＳＹＳの立ち下がりを検出すると、ソフトウエ
アカウンタのカウント値ＦＳＹＳｃｎｔを「０」にリセ
ットすると共に、そのときのカウント値ＯＥｃｎｔは基
準値内（誤差＞−１％）であるので、このカウント値Ｏ
Ｅｃｎｔも、同時にリセットする。

【０１１４】そして、カウント値ＯＥｃｎｔが基準値内
で、そのリセットが可能であると判別すると、マイクロ
コンピュータ１０１は、シーケンス起動命令信号ＦＲＭ
ｓｔをハイレベルにし、内部制御用カウンタ回路１０６
に供給する。このシーケンス起動命令信号ＦＲＭｓｔが
ハイレベルになったことにより、内部制御用カウンタ回
路１０６のカウント値ＣＴｓは「４」にリセットされ、
そのカウント値ＣＴｓから標準同期信号ＦＳＹＭおよび
標準フレーム同期信号ＯＥｓが生成される。

【０１１５】したがって、図６の場合には、非標準同期
信号ＦＳＹＳの立ち下がりに、標準同期信号ＦＳＹＭの
立ち下がりが同期するようになり、フレームメモリの書
き込みに、その読み出しが追従するように動作する。

【０１１６】このとき、図６の右側に示したように、内
部制御用カウンタ回路１０６のカウント値ＣＴｓがリセ
ット値「４」を超えるようになる場合が生じるが、非標
準同期信号ＦＳＹＳの立ち下がりが、カウント値ＣＴｓ
が「２２」になる前に到来すれば、標準同期信号ＦＳＹ
Ｍは立ち下がることなく、カウント値ＣＴｓが「４」に
リセットされることにより、標準同期信号ＦＳＹＭは、
非標準同期信号ＦＳＹＳの立ち下がりに同期して立ち下
がる。内部制御用カウンタ回路１０６のカウント値ＣＴ
ｓがリセット値４を超えるようになる状態が、前述の図
３に示した待機状態である。

【０１１７】次に、図７の場合には、非標準フレーム同
期信号ＯＥａの標準フレーム同期信号ＯＥｓに対する誤
差が、−１％よりも小さいときであり、これは、図４に
示した状態の時に対応する。前述したように、このとき
には、ＳＤＲＡＭ２１では、フレームメモリ２１１，２
１２への書き込みと読み出しとが独立に行なわれる。

【０１１８】すなわち、図７のタイミングチャートの右
側に示すように、マイクロコンピュータ１０１では、非
標準入力同期カウンタ回路１０７からの非標準同期信号
ＦＳＹＳの立ち下がりを検出すると、ソフトウエアカウ
ンタのカウント値ＦＳＹＳｃｎｔを「０」にリセットす
るが、そのときのカウント値ＯＥｃｎｔは基準値外（誤
差＜−１％）であるので、この非標準同期信号ＦＳＹＳ
の立ち下がり時点ではリセットされず、カウント値０Ｅ
ｃｎｔが、基準値（誤差＝−１％）に達したときに、こ
のカウント値ＯＥｃｎｔがリセットされる。

【０１１９】そして、このカウント値ＯＥｃｎｔのリセ
ットに応じて、シーケンス起動命令信号ＦＲＭｓｔがハ
イレベルになり、これにより、内部制御用カウンタ回路
１６のカウント値ＣＴｓが「４」にリセットされる。

【０１２０】したがって、この図７の場合には、マイク
ロコンピュータ１０１の内部ソフトウエアカウンタのカ
ウント値ＦＳＹＳｃｎｔおよびＯＥｃｎｔは同時にリセ
ットされず、フレームメモリ２１１および２１２の書き
込み動作と読み出し動作とは、追従せずに、独立動作と
なる。

【０１２１】そして、このとき、独立動作を行なってい
ることは、ソフトウエアフラグＦＳＹＳｕｄがハイレベ
ルとなることにより示される。非標準同期信号ＦＳＹＳ
の立ち下がり時のマイクロコンピュータ１０１のソフト
ウエアカウント値ＯＥｃｎｔの値が基準値内になると、
追従動作の状態に再同期され、このフラグＦＳＹＳｕｄ
がローレベルとされる。

【０１２２】［マイクロコンピュータ１０１での処理ア
ルゴリズムの説明］以上説明した非標準同期映像信号に
ついての同期変換動作のアルゴリズムを、図８のフロー
チャートを参照しながら説明する。この図８のアルゴリ
ズムは、マイクロコンピュータ１０１においてブロック
同期信号ＢＳＹの立ち下がり周期で行われる割り込み処
理である。

【０１２３】すなわち、まず、ブロック同期信号ＢＳＹ
の立ち下がりを検出すると（ステップＳ１）、内部ソフ
トウエアカウンタのカウント値ＯＥｃｎｔおよびカウン
ト値ＦＳＹＳｃｎｔの値を「１」だけインクリメントす
る（ステップＳ２）。そして、次の読み出しアドレスを
セットし（ステップＳ３）、次いで、書き込みアドレス
をセットする（ステップＳ４）。

【０１２４】次に、非標準同期信号ＦＳＹＳの立ち下が
りを検出したか否か判別し（ステップＳ５）、立ち下が
りを検出したときには、ソフトウエアカウンタのカウン
ト値ＯＥｃｎｔの値が基準値内か否か判別する（ステッ
プＳ６）。基準値内であれば、シーケンス起動命令信号
ＦＲＭｓｔをハイレベル（「１」）にして、内部制御用
カウンタ回路１０６のカウント値ＣＴｓをリセットする
ことにより、標準同期信号ＦＳＹＭおよび標準フレーム
同期信号ＯＥｓをリセットする（ステップＳ７）。

【０１２５】そして、ソフトウエアカウンタのカウント
値ＯＥｃｎｔを「０」にリセットする（ステップＳ
８）。次いで、ソフトウエアカウンタのカウント値ＦＳ
ＹＳｃｎｔを「０」にリセットし（ステップＳ１０）、
このルーチンを抜ける。

【０１２６】また、ステップＳ６で、非標準同期信号Ｆ
ＳＹＳの立ち下がりを検出した時のソフトウエアカウン
タのカウント値ＯＥｃｎｔが基準値内でないときには、
フラグＦＳＹＳｕｄをハイレベルにし（ステップＳ
９）、その後、ソフトウエアカウンタのカウント値ＦＳ
ＹＳｃｎｔのみを「０」にリセットし（ステップＳ１
０）、このルーチンを抜ける（ステップＳ１６）。

【０１２７】また、ステップＳ５で、非標準同期信号Ｆ
ＳＹＳの立ち下がりではないと判別したときには、フラ
グＦＳＹＳｕｄがハイレベルとなっているか否か判別す
る（ステップＳ１１）。そして、フラグＦＳＹＳｕｄが
ローレベルであると判別したときには、このルーチンを
抜ける（ステップＳ１６）。

【０１２８】また、ステップＳ１１で、フラグＦＳＹＳ
ｕｄがハイレベルであると判別したときには、ソフトウ
エアカウンタのカウント値ＯＥｃｎｔが基準値内である
か否か判別し（ステップＳ１２）、基準値内であれば、
シーケンス起動命令信号ＦＲＭｓｔを「１」にして、内
部制御用カウンタ回路１０６のカウント値ＣＴｓをリセ
ットすることにより、標準同期信号ＦＳＹＭおよび標準
フレーム同期信号ＯＥｓをリセットする（ステップＳ１
３）。

【０１２９】そして、ソフトウエアカウンタのカウント
値ＯＥｃｎｔを「０」にリセットする（ステップＳ１
４）。次いで、フラグＦＳＹＳｕｄをローレベルにし
（ステップＳ１５）、このルーチンを抜ける。

【０１３０】［その他の実施の形態］以上の説明では、
システム処理回路１００に接続されるメモリ（ＳＤＲＡ
Ｍ２１）は、２個のフレームメモリで構成するようにし
たが、これは、１メモリアクセス内に書き込みと読み出
しが可能な１個のフレームメモリを用いても構成可能で
ある。

【０１３１】また、以上の説明は、周期性を有する信号
として映像信号の場合を例にとって説明したが、この発
明は、周期性を有するものであれば、対象とすることが
できるものである。

【０１３２】

【発明の効果】以上説明したように、この発明によれ
ば、繰り返し周期が一定ではない非標準の周期性信号
を、内部基準信号に同期した標準信号に変換するに当た
って、従来のような飛び越し表示や繰り返し表示を少な
くすることが可能であり、画像の乱れを最小限に抑える
ことができる。

【０１３３】また、従来のような専用のハードウエアを
用いて標準信号に変換するのではなく、ソフトウエア
と、小規模のハードウエア回路により、同期変換装置を
実現することができるので、コスト削減、小型化、シス
テム全体の低消費電力化ができると共に、必要に応じて
同期変換の際のパラメータの変更を行なうことも容易で
あるというメリットがある。

【図面の簡単な説明】

【図１】この発明による映像信号処理装置の実施の形態
のビデオカメラを示すブロック図である。

【図２】この発明による周期性信号の同期変換装置の実
施の形態の構成例を示す図である。

【図３】図２の実施の形態の動作説明のための図であ
る。

【図４】図２の実施の形態の動作説明のための図であ
る。

【図５】図２の実施の形態の動作説明のための図であ
る。

【図６】図２の実施の形態の動作説明のための図であ
る。

【図７】図２の実施の形態の動作説明のための図であ
る。

【図８】図２の実施の形態における同期変換のためのア
ルゴリズムを説明するためのフローチャートである。

【図９】標準信号と非標準信号とを説明するための図で
ある。

【図１０】非標準信号から標準信号に変換する同期変換
装置の従来の例を示すブロック図である。

【符号の説明】１００…システム処理回路、１０１…マイクロコンピュ
ータ、１０２…制御回路、１０６…内部制御用カウンタ
回路、１０７…非標準入力同期カウンタ回路、２１１，
２１２…フレームメモリ

Claims

【特許請求の範囲】

【請求項１】１周期の時間が一定である標準信号の処理
機能を備える装置で、前記１周期の時間が一定ではない
非標準信号を処理するに際し、前記非標準信号の周期に
同期するタイミング信号により、前記非標準信号を１周
期分単位でメモリに書き込むと共に、前記メモリに書き
込まれている前記非標準信号を、前記装置の内部基準信
号に同期するタイミング信号により読み出し、前記標準
信号と同等の信号に変換して処理する方法であって、前記非標準信号の前記メモリへの書き込みは、前記非標
準信号の１周期分毎に連続的に行なうと共に、前記非標準信号の前記メモリからの読み出しは、前記非標準信号の周期が、前記標準信号の周期よりも長
いときには、前記非標準信号の１周期分の前記メモリか
らの読み出し開始を、前記非標準信号の１周期分の前記
メモリへの書き込みが終了した後となるように待機する
ようにして、前記書き込みに追従させるようにし、前記非標準信号の周期が、前記標準信号の周期よりも短
いときには、前記書き込みとは独立に行なうと共に、前
記メモリからの前記非標準信号の読み出しを、前記メモ
リへの前記非標準信号の書き込みが追い越してしまうよ
うなときには、前記追い越しが生じる周期はスキップす
るようにすることを特徴とする信号変換処理方法。
【請求項２】請求項１において、前記非標準信号の周期が、前記標準信号の周期よりも短
かく、前記メモリに対する前記読み出しと前記書き込み
とを独立に行なっているときに、前記非標準信号の周期
と、前記標準信号の周期との誤差を監視し、前記誤差が
所定値以下になったときに、前記読み出しを前記書き込
みに追従させる制御に変更することを特徴とする信号変
換処理方法。
【請求項３】請求項１または請求項２において、前記標準信号および非標準信号は映像信号であって、前
記周期はフレーム周期であることを特徴とする信号変換
処理方法。
【請求項４】１周期の時間が一定である標準信号の処理
機能を備え、前記１周期の時間が一定ではない非標準信
号を、前記標準信号と同等の信号に変換して処理する装
置であって、前記非標準信号の周期に同期するタイミング信号を生成
する第１のタイミング信号生成回路と、装置の内部基準信号に同期するタイミング信号を生成す
る第２のタイミング信号生成回路と、前記非標準信号の書き込みおよび読み出しが行なわれ
る、前記非標準信号の１周期分以上の容量を有するメモ
リと、前記非標準信号を、前記第１のタイミング信号生成回路
からのタイミング信号に基づいて前記メモリに書き込む
と共に、前記メモリに書き込まれている前記非標準信号
を、前記第２のタイミング信号生成回路からのタイミン
グ信号に基づいて読み出すメモリ制御手段とを備え、前記メモリ制御手段は、前記非標準信号を、その１周期分毎に、前記メモリに連
続的に書き込むと共に、前記非標準信号の周期が、前記標準信号の周期よりも長
いときには、前記非標準信号の１周期分の前記メモリか
らの読み出し開始を、前記非標準信号の１周期分の前記
メモリへの書き込みが終了した後となるように待機する
ようにして、前記メモリからの読み出しを、前記書き込
みに追従させるようにし、前記非標準信号の周期が、前記標準信号の周期よりも短
いときには、前記メモリからの前記非標準信号の読み出
しを、前記書き込みとは独立に行なうと共に、前記メモ
リへの前記非標準信号の書き込みが前記読み出しを追い
越してしまうようなときには、前記追い越しが生じる周
期はスキップするようにすることを特徴とする信号変換
処理装置。
【請求項５】請求項４において、前記メモリ制御手段は、前記非標準信号の周期が、前記
標準信号の周期よりも短かく、前記メモリに対する前記
読み出しと前記書き込みとを独立に行なっているとき
に、前記非標準信号の周期と、前記標準信号の周期との
誤差を監視し、前記誤差が所定値以下になったときに、
前記読み出しを前記書き込みに追従させる制御に変更す
ることを特徴とする信号変換処理装置。
【請求項６】請求項４において、前記第１のタイミング信号生成回路と、第２のタイミン
グ信号生成回路と、前記メモリ制御手段とは、一つの集
積回路として構成されると共に、前記メモリ制御手段
は、マイクロコンピュータにより構成されてなることを
特徴とする信号変換処理装置。
【請求項７】請求項４〜６のいずれかにおいて、前記標準信号および非標準信号は映像信号であって、前
記周期はフレーム周期であることを特徴とする信号変換
処理装置。
【請求項８】１フレーム分以上のメモリ容量を備えるフ
レームメモリと、外部から入力され、フレーム周期が一定ではない非標準
フレーム周期の入力映像信号を、第１のデジタル映像信
号に変換するＡ／Ｄ変換手段と、内部的に処理されて得られた第２のデジタル映像信号
を、フレーム周期の時間が一定である標準フレーム周期
の映像信号として処理する機能を備えると共に、前記入
力映像信号のフレーム周期に同期する第１のタイミング
信号に基づいて、前記第１のデジタル映像信号を前記フ
レームメモリに書き込み、前記フレームメモリに書き込
まれている前記第１のデジタル映像信号を、内部基準信
号に同期するタイミング信号に基づいて読み出しを行な
い、読み出した前記第２のデジタル映像信号を所定の外
部回路に出力するシステム処理手段とを備える映像信号
処理装置。
【請求項９】請求項８において、前記システム処理手段は、前記第１のデジタル映像信号の前記フレームメモリへの
書き込みは、連続的に行なうと共に、前記入力映像信号のフレーム周期が、前記標準フレーム
周期よりも長いときには、前記第１のデジタル映像信号
のフレームの前記フレームメモリからの読み出し開始
を、前記第１のデジタル信号の１フレーム分の前記フレ
ームメモリへの書き込みが終了した後となるように待機
して読み出しを行なって、前記フレームメモリからの読
み出しを書き込みに追従させるようにし、前記入力映像信号のフレーム周期が、前記標準フレーム
周期よりも短いときには、前記フレームメモリからの読
み出しを前記書き込みとは独立に行なうと共に、前記フ
レームメモリへの書き込みが前記読み出しを追い越して
しまうようなときには、そのフレームをスキップするよ
うにして、読み出しを行なうようにすることを特徴とす
る映像信号処理装置。
【請求項１０】請求項８または請求項９において、前記システム処理手段は、マイクロコンピュータと、前
記第１のタイミング信号を生成する回路部と、前記第２
のタイミング信号を生成する回路部とを備える集積回路
からなることを特徴とする映像信号処理装置。
【請求項１１】請求項８〜１０のいずれかにおいて、撮像素子を備え、前記内部的に処理されて得られた第２
のデジタル映像信号は、前記撮像素子で撮影された映像
信号が所定のデジタル処理されたものであることを特徴
とする映像信号処理装置。