JP2003036423A - 小型両面回路の形成方法 - Google Patents
小型両面回路の形成方法Info
- Publication number
- JP2003036423A JP2003036423A JP2001222560A JP2001222560A JP2003036423A JP 2003036423 A JP2003036423 A JP 2003036423A JP 2001222560 A JP2001222560 A JP 2001222560A JP 2001222560 A JP2001222560 A JP 2001222560A JP 2003036423 A JP2003036423 A JP 2003036423A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bumps
- terminal
- pair
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 表裏の回線を接続してアンテナ回路を形成す
ることと、アンテナ回路にＩＣ回路を接続することを同
時に行うことができる小型両面回路の形成方法を提供す
る。 【解決手段】 ４つのバンプ（Ａ，Ｂ，イ，ロ）を備
え、そのうちの１対のバンプ（イ，ロ）は互いに電気的
に接続されており、残り１対のバンプＡ，Ｂの各々はＩ
Ｃチップの端子部につながるＩＣチップを用い、第１の
回路の一方の端末をＩＣ回路の端子部につながる１対の
バンプのうちの１つ（Ａ）に接続し、他方の端末を前記
互いに電気的に接続された一対のバンプのうちの１つ
（イ）に接続する。第２の回路の一方の端末をＩＣ回路
の端子部につながる一対のバンプの残りの１つ（Ｂ）に
接続し、他方の端末を前記互いに電気的に接続された一
対のバンプのうちの残りの１つ（Ｂ）に接続する。
ることと、アンテナ回路にＩＣ回路を接続することを同
時に行うことができる小型両面回路の形成方法を提供す
る。 【解決手段】 ４つのバンプ（Ａ，Ｂ，イ，ロ）を備
え、そのうちの１対のバンプ（イ，ロ）は互いに電気的
に接続されており、残り１対のバンプＡ，Ｂの各々はＩ
Ｃチップの端子部につながるＩＣチップを用い、第１の
回路の一方の端末をＩＣ回路の端子部につながる１対の
バンプのうちの１つ（Ａ）に接続し、他方の端末を前記
互いに電気的に接続された一対のバンプのうちの１つ
（イ）に接続する。第２の回路の一方の端末をＩＣ回路
の端子部につながる一対のバンプの残りの１つ（Ｂ）に
接続し、他方の端末を前記互いに電気的に接続された一
対のバンプのうちの残りの１つ（Ｂ）に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は小型両面回路の形成
方法に関し、更に詳しくは基材の片面に第１の回路を備
え、反対側の面に第２の回路を備え、両回路はＩＣ回路
を介して連続している小型両面回路の形成方法に関す
る。
方法に関し、更に詳しくは基材の片面に第１の回路を備
え、反対側の面に第２の回路を備え、両回路はＩＣ回路
を介して連続している小型両面回路の形成方法に関す
る。
【０００２】
【従来の技術】従来よりＲＦＩＤデータキャリアはコイ
ル状のアンテナ回路とアンテナ回路に搭載したＩＣたチ
ップにより構成される。その場合において、一般にコイ
ル状に形成した回線の始端と終端を基材の裏面を接続し
て回路の形成すると共に回路の途中にＩＣチップ搭載部
を形成しアンテナ回路とＩＣ回路を電気的に接続してＲ
ＦＩＤデータキャリアパターンを形成していた。
ル状のアンテナ回路とアンテナ回路に搭載したＩＣたチ
ップにより構成される。その場合において、一般にコイ
ル状に形成した回線の始端と終端を基材の裏面を接続し
て回路の形成すると共に回路の途中にＩＣチップ搭載部
を形成しアンテナ回路とＩＣ回路を電気的に接続してＲ
ＦＩＤデータキャリアパターンを形成していた。
【０００３】また、基材の両面にコイル状の回線を形成
する場合には、表裏のコイル状回線を直列に接続し、直
列に接続した回線の始端と終端を電気的に接続して回路
を形成すると共に回路の途中にＩＣチップ搭載部を形成
しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤ
データキャリアパターンを形成していた。
する場合には、表裏のコイル状回線を直列に接続し、直
列に接続した回線の始端と終端を電気的に接続して回路
を形成すると共に回路の途中にＩＣチップ搭載部を形成
しアンテナ回路とＩＣ回路を電気的に接続してＲＦＩＤ
データキャリアパターンを形成していた。
【０００４】また、ＩＣチップの搭載はベアチップ実
装、即ち、ベア（裸）のＩＣを実装基板に実装する実装
技術によりアンテナ回路に接続されていた。ベアチップ
実装の接続技術は、ワイヤボンディング方式とフリップ
チップ方式がある。接続後に信頼性を確保するために樹
脂封止が行われる。
装、即ち、ベア（裸）のＩＣを実装基板に実装する実装
技術によりアンテナ回路に接続されていた。ベアチップ
実装の接続技術は、ワイヤボンディング方式とフリップ
チップ方式がある。接続後に信頼性を確保するために樹
脂封止が行われる。
【０００５】ベアチップ実装は、電子部品を小型、薄
型、軽量化するために使用される。さらにベアチップ実
装は、パッケージ品と比べ高密度実装が可能である。Ｉ
Ｃと回路基板の接続距離を短くでき、より高速なシステ
ムへ対応できる。従って、電卓、時計、携帯機器などの
汎用品から、高速のコンピュータ向けまでの幅広い範囲
で適用されている。
型、軽量化するために使用される。さらにベアチップ実
装は、パッケージ品と比べ高密度実装が可能である。Ｉ
Ｃと回路基板の接続距離を短くでき、より高速なシステ
ムへ対応できる。従って、電卓、時計、携帯機器などの
汎用品から、高速のコンピュータ向けまでの幅広い範囲
で適用されている。
【０００６】しかしながら従来のフリップチップは、Ｉ
Ｃチップの電極パッド上に突起状電極（バンプ）を形成
し、相対する基板上の電極パッドに対して位置合わせし
て実装するように構成されたもので、ＩＣチップを回路
に接続する手段しか備えていないもので、基材の表裏に
形成した２つの回線を電気的に接続する手段は備えてい
ない。
Ｃチップの電極パッド上に突起状電極（バンプ）を形成
し、相対する基板上の電極パッドに対して位置合わせし
て実装するように構成されたもので、ＩＣチップを回路
に接続する手段しか備えていないもので、基材の表裏に
形成した２つの回線を電気的に接続する手段は備えてい
ない。
【０００７】
【発明が解決しようとする課題】本発明の目的は表裏の
回線を接続してアンテナ回路を形成することと、アンテ
ナ回路にＩＣ回路を接続することを同時に行うことがで
きる小型両面回路の形成方法を提供することである。
回線を接続してアンテナ回路を形成することと、アンテ
ナ回路にＩＣ回路を接続することを同時に行うことがで
きる小型両面回路の形成方法を提供することである。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、上記の課題の解決するもので、基材の片面に第１の
回路を備え、反対側の面に第２の回路を備え、両回路は
ＩＣ回路を介して連続している小型両面回路の形成方法
であって、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そ
のうちの１対のバンプ（イ，ロ）は互いに電気的に接続
されており、残り１対のバンプＡ，Ｂの各々はＩＣチッ
プの端子部につながるＩＣチップを用い、第１の回路の
一方の端末をＩＣ回路の端子部につながる１対のバンプ
のうちの１つ（Ａ）に接続し、他方の端末を前記互いに
電気的に接続された一対のバンプのうちの１つ（イ）に
接続し、第２の回路の一方の端末をＩＣ回路の端子部に
つながる一対のバンプの残りの１つ（Ｂ）に接続し、他
方の端末を前記互いに電気的に接続された一対のバンプ
のうちの残りの１つ（Ｂ）に接続することを特徴とす
る。
は、上記の課題の解決するもので、基材の片面に第１の
回路を備え、反対側の面に第２の回路を備え、両回路は
ＩＣ回路を介して連続している小型両面回路の形成方法
であって、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、そ
のうちの１対のバンプ（イ，ロ）は互いに電気的に接続
されており、残り１対のバンプＡ，Ｂの各々はＩＣチッ
プの端子部につながるＩＣチップを用い、第１の回路の
一方の端末をＩＣ回路の端子部につながる１対のバンプ
のうちの１つ（Ａ）に接続し、他方の端末を前記互いに
電気的に接続された一対のバンプのうちの１つ（イ）に
接続し、第２の回路の一方の端末をＩＣ回路の端子部に
つながる一対のバンプの残りの１つ（Ｂ）に接続し、他
方の端末を前記互いに電気的に接続された一対のバンプ
のうちの残りの１つ（Ｂ）に接続することを特徴とす
る。
【０００９】本発明の方法において、フレキシブル基板
の両面に金属層を積層してなる母材を用意し、フォトエ
ッチング法により一方の面に第１の回路を形成すると共
に反対側の面に第２の回路を形成し、第１の回路の両端
末に対応する位置に反対面側から前記端末に至るスルー
ホールをドライエッチングまたはウェットエッチングに
より形成し、第２の回路を設けた側からＩＣチップを、
ＩＣチップの電極パッド上に形成されたバンプの一つは
スルーホールを介して第１の回路の端末に接続し、もう
一つは第２の回路の端子部につながるように位置合わせ
して搭載し、前記バンプをそれぞれ第１の回路の端末及
び第２の回路の端末に接続し、第１の回路のもう１つの
端子部及び第２の回路のもう１つの端子部は前記互いに
電気的に接続された一対のバンプに夫々接続することに
より表裏の回線の接続とアンテナ回路にＩＣ回路を接続
することを同時に行うことができる。
の両面に金属層を積層してなる母材を用意し、フォトエ
ッチング法により一方の面に第１の回路を形成すると共
に反対側の面に第２の回路を形成し、第１の回路の両端
末に対応する位置に反対面側から前記端末に至るスルー
ホールをドライエッチングまたはウェットエッチングに
より形成し、第２の回路を設けた側からＩＣチップを、
ＩＣチップの電極パッド上に形成されたバンプの一つは
スルーホールを介して第１の回路の端末に接続し、もう
一つは第２の回路の端子部につながるように位置合わせ
して搭載し、前記バンプをそれぞれ第１の回路の端末及
び第２の回路の端末に接続し、第１の回路のもう１つの
端子部及び第２の回路のもう１つの端子部は前記互いに
電気的に接続された一対のバンプに夫々接続することに
より表裏の回線の接続とアンテナ回路にＩＣ回路を接続
することを同時に行うことができる。
【００１０】
【発明の実施の形態】以下図面を用いて本発明について
詳細に説明する。
詳細に説明する。
【００１１】図１は本発明の方法において用いるＩＣチ
ップ１の背面図を示す。このＩＣチップ１は４つのバン
プ（Ａ，Ｂ，イ，ロ）を備え、そのうちの１対のバンプ
（イ，ロ）は互いにワイヤ２を介して電気的に接続され
ており、残り１対のバンプ（Ａ，Ｂ）はＩＣチップの端
子部につながるものである。尚、イとロの接続はＩＣ回
路内の導通によってもよい。
ップ１の背面図を示す。このＩＣチップ１は４つのバン
プ（Ａ，Ｂ，イ，ロ）を備え、そのうちの１対のバンプ
（イ，ロ）は互いにワイヤ２を介して電気的に接続され
ており、残り１対のバンプ（Ａ，Ｂ）はＩＣチップの端
子部につながるものである。尚、イとロの接続はＩＣ回
路内の導通によってもよい。
【００１２】図２は図１に示すＩＣチップを用いて表裏
の回線を接続してアンテナ回路を形成することと、アン
テナ回路にＩＣ回路を接続することを同時に行った状態
を示す。ＩＣチップ１のバンプ（Ａ）は第１の回路（表
回路）の一方の端子部４ａにスルーホール６を通して接
続され、バンプ（Ｂ）は第２の回路（裏回路）の端子部
５ａに接続されている。また第２の回路の他方の端部
（図示せず）は図示しないバンプ（イ）に接続される。
一方第１の回路の他方の端部４ｂはバンプ（イ）に電気
的に接続されたバンプ（ロ）にスルーホール７を通して
接続され、図３に示すような回路が形成される。
の回線を接続してアンテナ回路を形成することと、アン
テナ回路にＩＣ回路を接続することを同時に行った状態
を示す。ＩＣチップ１のバンプ（Ａ）は第１の回路（表
回路）の一方の端子部４ａにスルーホール６を通して接
続され、バンプ（Ｂ）は第２の回路（裏回路）の端子部
５ａに接続されている。また第２の回路の他方の端部
（図示せず）は図示しないバンプ（イ）に接続される。
一方第１の回路の他方の端部４ｂはバンプ（イ）に電気
的に接続されたバンプ（ロ）にスルーホール７を通して
接続され、図３に示すような回路が形成される。
【００１３】図５及び図６は第１の回路及び第２の回路
の一例を示す。尚、図面において８はアンテナコイルの
内側の領域を示す。
の一例を示す。尚、図面において８はアンテナコイルの
内側の領域を示す。
【００１４】以上述べたように本発明の方法によればＩ
Ｃチップを搭載し、接続するだけで表裏の回線を接続し
てアンテナ回路を形成することと、アンテナ回路にＩＣ
回路を接続することを同時に行うことができる。
Ｃチップを搭載し、接続するだけで表裏の回線を接続し
てアンテナ回路を形成することと、アンテナ回路にＩＣ
回路を接続することを同時に行うことができる。
【００１５】図６は基材の表裏に第１の回路及び第２の
回路を形成する過程を示す。ＰＥＴ、ＰＩ等の絶縁性プ
ラスチックフィルムからなる基材３の両面に銅箔、アル
ミニウム箔等の金属２１を積層した母材２２を用意する
（図６（ａ））。次いでこの母材２２の両面にレジスト
パターン２３，２４を取り付け（図６（ｂ））、ウエッ
トエッチングによりエッチングした後レジスト２５，２
６を剥離して第１の回路４及び第２の回路５を形成する
（図６（ｃ））。最後にエキシマレーザ、インパクト炭
酸ガスレーザによりスルーホール６、７を形成する（図
６（ｄ））。
回路を形成する過程を示す。ＰＥＴ、ＰＩ等の絶縁性プ
ラスチックフィルムからなる基材３の両面に銅箔、アル
ミニウム箔等の金属２１を積層した母材２２を用意する
（図６（ａ））。次いでこの母材２２の両面にレジスト
パターン２３，２４を取り付け（図６（ｂ））、ウエッ
トエッチングによりエッチングした後レジスト２５，２
６を剥離して第１の回路４及び第２の回路５を形成する
（図６（ｃ））。最後にエキシマレーザ、インパクト炭
酸ガスレーザによりスルーホール６、７を形成する（図
６（ｄ））。
【００１６】
【発明の効果】以上詳細に説明したように、本発明の方
法より、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、その
うちの１対のバンプ（イ，ロ）は互いに電気的に接続さ
れており、残り１対のバンプＡ，Ｂの各々はＩＣチップ
の端子部につながるＩＣチップを用い、第１の回路の一
方の端末をＩＣ回路の端子部につながる１対のバンプの
うちの１つ（Ａ）に接続し、他方の端末を前記互いに電
気的に接続された一対のバンプのうちの１つ（イ）に接
続し。第２の回路の一方の端末をＩＣ回路の端子部につ
ながる一対のバンプの残りの１つ（Ｂ）に接続し、他方
の端末を前記互いに電気的に接続された一対のバンプの
うちの残りの１つ（Ｂ）に接続することにより、表裏の
回線を接続してアンテナ回路を形成することと、アンテ
ナ回路にＩＣ回路を接続することを同時に行うことがで
きる。
法より、４つのバンプ（Ａ，Ｂ，イ，ロ）を備え、その
うちの１対のバンプ（イ，ロ）は互いに電気的に接続さ
れており、残り１対のバンプＡ，Ｂの各々はＩＣチップ
の端子部につながるＩＣチップを用い、第１の回路の一
方の端末をＩＣ回路の端子部につながる１対のバンプの
うちの１つ（Ａ）に接続し、他方の端末を前記互いに電
気的に接続された一対のバンプのうちの１つ（イ）に接
続し。第２の回路の一方の端末をＩＣ回路の端子部につ
ながる一対のバンプの残りの１つ（Ｂ）に接続し、他方
の端末を前記互いに電気的に接続された一対のバンプの
うちの残りの１つ（Ｂ）に接続することにより、表裏の
回線を接続してアンテナ回路を形成することと、アンテ
ナ回路にＩＣ回路を接続することを同時に行うことがで
きる。
【図１】本発明の方法において用いるＩＣチップの背面
図である。
図である。
【図２】本発明の方法によって表裏の回線を接続してア
ンテナ回路を形成し、同時にアンテナ回路にＩＣ回路を
接続した状態を示す略図である。
ンテナ回路を形成し、同時にアンテナ回路にＩＣ回路を
接続した状態を示す略図である。
【図３】本発明の方法により形成した回路の回路図であ
る。
る。
【図４】第１の回路の平面図である。
【図５】第２の回路の平面図である。
【図６】第１及び第２の回路の形成過程を示す。
１ ＩＣチップ
Ａ，Ｂ，イ，ロ バンプ
２ ワイヤ
３ 基材
４ａ、４ｂ 第１の回路の端子部
５ａ、５ｂ 第２の回路の端子部
６、７ スルーホール
３ 基材
２１ 金属
２２ 母材
２３、２４ レジストパターン
４ 第１の回路
５ 第２の回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/32 Ｇ０６Ｋ 19/00 Ｋ
3/40 Ｈ０１Ｌ 23/12 Ｑ
Ｆターム(参考） 2C005 MA18 MB10 NA08 NA36 NB01
NB26 RA22
5B035 AA04 BA05 BB09 CA08 CA23
5E317 AA21 BB01 BB12 CC60 CD25
CD32 CD34 GG16
5E319 AA03 AA07 AB06 AC03 GG15
5E339 AA02 AB02 AC01 AD03 AE01
BC02 BC03 BD11 BE13 CE12
CG01
Claims (3)
- 【請求項１】 基材の片面に第１の回路を備え、反対側
の面に第２の回路を備え、両回路はＩＣ回路を介して連
続している小型両面回路の形成方法であって、４つのバ
ンプ（Ａ，Ｂ，イ，ロ）を備え、そのうちの１対のバン
プ（イ，ロ）は互いに電気的に接続されており、残り１
対のバンプＡ，Ｂの各々はＩＣチップの端子部につなが
るＩＣチップを用い、第１の回路の一方の端末をＩＣ回
路の端子部につながる１対のバンプのうちの１つ（Ａ）
に接続し、他方の端末を前記互いに電気的に接続された
一対のバンプのうちの１つ（イ）に接続し、第２の回路
の一方の端末をＩＣ回路の端子部につながる一対のバン
プの残りの１つ（Ｂ）に接続し、他方の端末を前記互い
に電気的に接続された一対のバンプのうちの残りの１つ
（Ｂ）に接続することを特徴とする小型両面回路の形成
方法。 - 【請求項２】 フレキシブル基板の両面に金属層を積層
してなる母材を用意し、フォトエッチング法により一方
の面に第１の回路を形成すると共に反対側の面に第２の
回路を形成し、第１の回路の両端末に対応する位置に反
対面側から前記端末に至るスルーホールをドライエッチ
ングまたはウェットエッチングにより形成し、第２の回
路を設けた側からＩＣチップを、ＩＣチップの電極パッ
ド上に形成されたバンプの一つはスルーホールを介して
第１の回路の端末に接続し、もう一つは第２の回路の端
子部につながるように位置合わせして搭載し、前記バン
プをそれぞれ第１の回路の端末及び第２の回路の端末に
接続し、第１の回路のもう１つの端子部及び第２の回路
のもう１つの端子部は前記互いに電気的に接続された一
対のバンプに夫々接続することを特徴とする請求項１に
記載の小型両面回路の形成方法。 - 【請求項３】 第１および第２の回路が直列につながる
アンテナ回路であることを特徴とする請求項１または２
に記載の小型両面回路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036423A true JP2003036423A (ja) | 2003-02-07 |
| JP4835892B2 JP4835892B2 (ja) | 2011-12-14 |
Family
ID=19056024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222560A Expired - Fee Related JP4835892B2 (ja) | 2001-07-24 | 2001-07-24 | 小型両面回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4835892B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154546A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | 非接触タグ製造時のｉｃチップ電極接続方法 |
| JP2000048153A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 非接触ｉｃカード |
| JP2001084348A (ja) * | 1999-09-09 | 2001-03-30 | Mitsui High Tec Inc | 非接触型記録媒体 |
-
2001
- 2001-07-24 JP JP2001222560A patent/JP4835892B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154546A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | 非接触タグ製造時のｉｃチップ電極接続方法 |
| JP2000048153A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 非接触ｉｃカード |
| JP2001084348A (ja) * | 1999-09-09 | 2001-03-30 | Mitsui High Tec Inc | 非接触型記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4835892B2 (ja) | 2011-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473950B (en) | Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine | |
| JP2008177351A (ja) | 電子装置および電子装置の製造方法 | |
| JPH05198732A (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JP4276740B2 (ja) | 多層配線基板 | |
| JP2003036423A (ja) | 小型両面回路の形成方法 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JP2711664B2 (ja) | Ｉｃカードの製造方法 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JP2000259805A (ja) | Ｉｃカード | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2003037348A (ja) | 回路の形成方法 | |
| JPH02257648A (ja) | 配線基板 | |
| JP2002236900A (ja) | 接触・非接触兼用型ｉｃモジュールとその製造方法 | |
| JP2004185229A (ja) | 非接触型ｉｃカード及びその製造方法 | |
| JP2004228353A (ja) | 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器 | |
| JP2002230506A (ja) | 接触・非接触兼用型ｉｃモジュールとその製造方法 | |
| JP2002343923A (ja) | 半導体モジュール及びその製造方法 | |
| KR0173931B1 (ko) | 센터 본딩패드를 갖는 적층칩 패키지용 기판 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JP2002141460A (ja) | 集積回路及び電子部品の実装構造 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2004363153A (ja) | 配線基板、積層配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002183696A (ja) | Ｉｃカードのコイル製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |