JP2003018478A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2003018478A JP2003018478A JP2001203015A JP2001203015A JP2003018478A JP 2003018478 A JP2003018478 A JP 2003018478A JP 2001203015 A JP2001203015 A JP 2001203015A JP 2001203015 A JP2001203015 A JP 2001203015A JP 2003018478 A JP2003018478 A JP 2003018478A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- digital
- synchronous
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
像装置を提供する。 【解決手段】 撮像素子101からの出力信号S11に
基づいて、テレビジョン放送方式等の走査方式に基づく
走査ライン数よりも多い走査ライン数をもつ映像信号S
22を生成する映像信号生成部130と、この映像信号
生成部130から出力される映像信号S22をテレビジ
ョン放送方式等の走査方式に適合した走査ライン数をも
つ映像信号S32に変換する走査変換手段(同期変換回
路(2)110、デジタル信号処理回路(3)111)
とを備え、映像信号生成部130と走査変換手段が、そ
れぞれ同期クロック変換処理を行うことで、各同期系に
おける処理に必要なクロック周波数とすることができ
る。
Description
方式等の所望の走査方式に基づく走査ライン数より多い
ライン数を有する多画素CCDを備えたビデオカメラ等
の撮像装置に関する。
方式)等の走査方式に基づく走査ライン数より多いライ
ン数を有する多画素CCDを備えたビデオカメラについ
ては、例えば、特開平11−191859号公報に記載
されたものが知られている。
づく撮像素子からの出力信号を、そのクロックに基づき
処理して映像信号として生成する映像信号生成手段と、
この映像信号生成手段から出力される映像信号を、テレ
ビジョン放送方式等の走査方式に適合した走査ライン数
をもつ映像信号に変換する走査変換手段とを備え、例え
ば、手ぶれ補正を必要としないときには手ぶれ補正領域
を活用して高画質な動画が得られるようにしている。
撮像装置においては、手振れ補正領域も含んだ固体撮像
素子の全撮像領域の信号を利用して映像信号を生成して
動画の高画質化を図り、その後、テレビジョン放送方式
に適合する変換を行っている。
撮像装置において動画を得る場合、TV放送方式におけ
る1フィールド期間にTV放送方式の走査方式に基づく
走査ライン数より多いライン数を固体撮像素子から読み
出す必要が有り、高い周波数のクロックを用いる必要が
ある。さらにこの高い周波数のクロックを用いて撮像素
子出力信号から映像信号を生成するために、撮像素子駆
動部分及び信号処理部分において消費電力が増加する。
て、ライン数の多い撮像素子を備えた撮像装置におい
て、動画を作成する場合における消費電力の増加を抑圧
することを目的とする。
の課題を解決するために、次のように構成している。
力信号に基づいて、TV放送方式等の所望の走査方式に
基づく走査ライン数よりも多い走査ライン数をもつ映像
信号を生成する映像信号生成手段と、この映像信号生成
手段から出力される映像信号を前記所望の走査方式に適
合した走査ライン数をもつ映像信号に変換する走査変換
手段とを備えたものである。
からの出力信号に基づいて、所望の走査方式に基づく走
査ライン数よりも多い走査ライン数をもつ映像信号を生
成する映像信号生成手段と、この映像信号生成手段から
出力される映像信号を前記所望の走査方式に適合した走
査ライン数をもつ映像信号に変換する走査変換手段と、
動画撮影モードと静止画撮影モードを選択する撮影モー
ド選択手段とを備えたものである。
て、図面を用いて説明する。
発明に係る実施の形態1による撮像装置のブロック図を
示し、図1において、101は撮像素子、102は撮像
素子駆動回路、103は撮像素子駆動制御回路、104
はノイズ除去,ゲイン制御を行うアナログ信号処理回
路、105はアナログ信号をディジタル信号に変換する
アナログディジタル変換回路(以下、A/Dと称す)、
106はディジタル信号処理を行う次の構成要素107
〜114から構成されるディジタル信号処理部、107
は第1のディジタル信号処理を行うディジタル信号処理
回路(1)、108は第1の同期変換処理を行う同期変
換回路(1)、109は第2のディジタル信号処理を行
うディジタル信号処理回路(2)、110は第2の同期
変換処理を行う同期変換回路(2)、111は第3のデ
ィジタル信号処理を行うディジタル信号処理回路
(3)、112は第1の同期信号作成回路(1)、11
3は第2の同期信号作成回路(2)、114は第3の同
期信号作成回路(3)、130は上記ディジタル信号処
理回路(1)107、同期変換回路(1)108、ディ
ジタル信号処理回路(2)109、同期信号作成回路
(1)112、同期信号作成回路(2)113から構成
される映像信号生成部、115は上記回路を制御する全
体制御回路である。
て、以下その動作を述べる。
駆動制御回路103及び撮像素子駆動回路102により
撮像素子駆動同期系(ここで同期系とはクロック周波
数,水平画素数,ライン数の組み合わせを示す)で駆動
され、その出力信号はアナログ信号処理回路104でノ
イズを除去する相関2重サンプリング処理,信号振幅の
拡大処理等を施され、A/D105にてディジタル信号
に変換されてディジタル信号処理部106に入力され
る。ディジタル信号処理部106は3つの同期系を有
し、それらはDigital(ディジタル)第1同期
系、Digital(ディジタル)第2同期系、Dig
ital(ディジタル)第3同期系と称す。
系における有効信号の概要を示す。図2において撮像素
子駆動同期系とDigital第1同期系は等しく、ク
ロック周波数,水平信号画素数,信号ライン数はそれぞ
れfck1,n1画素,m1ラインとし、以下Digi
tal第2同期系におけるクロック周波数,水平信号画
素数,信号ライン数をそれぞれfck2,n2画素,m
1ライン、Digital第3同期系におけるクロック
周波数,水平信号画素数,信号ライン数をそれぞれfc
k3,n3画素,m3ラインとする。ここでfck1>
fck2>fck3,n1>n2>n3,m1>m3の
関係がある。
した各同期系のフィールド期間,水平期間,クロック期
間の関係を示す。図3はDigital第1同期系とD
igital第2同期系を示しており、Digital
第1同期系の1フィールド期間,1水平期間,1クロッ
ク期間をそれぞれTv1,Th1,t1とし、Digi
tal第2同期系の1フィールド期間,1水平期間,1
クロック期間をそれぞれTv2,Th2,t2とする
と、1フィールド期間及び同期ライン数は等しく、水平
クロック数はDigital第1同期系に対しDigi
tal第2同期系の方が少なく、Tv1=Tv2,Th
1=Th2,t1<t2の関係となる。図4はDigi
tal第2同期系とDigital第3同期系を示して
おり、Digital第3同期系の1フィールド期間,
1水平期間,1クロック期間をそれぞれTv3,Th
3,t3とすると、1フィールド期間は等しく、同期ラ
イン数及び水平クロック数はDigital第2同期系
に対しDigital第3同期系の方が少なく、Tv2
=Tv3,Th2<Th3,t2<t3の関係となる。
る同期ライン数、水平クロック数、クロック周波数の関
係を説明する。
ルド期間は略1/60[sec]であり、この場合の各
同期系の一例としてはDigital第1同期系におい
て、同期ライン数(L1)=350,水平クロック数
(k1)=1716,クロック周波数(fck1)=3
6MHz、Digital第2同期系において、同期ラ
イン数(L2)=350,水平クロック数(k2)=1
287,クロック周波数(fck2)=27MHz、D
igital第3同期系において、同期ライン数(L
3)=262.5,水平クロック数(k3)=858,
クロック周波数(fck3)=13.5MHzの場合が
ある。
ィジタル信号処理部106に入力された信号(図中S1
1)に対し、まずDigital第1同期系での信号処
理が行われる。Digital第1同期系では撮像素子
駆動制御回路103からの基準同期信号(CCDVD,
CCDHD)を用いて同期信号作成回路(1)112が
撮像素子駆動同期系と略等しい基準信号(VD1,HD
1)を作成し、この基準信号のもとディジタル信号処理
回路(1)107では撮像素子101の信号に対して所
望処理を施す。ここでは、撮像素子101の信号そのま
まで処理するのに相応しい処理、例えば黒レベルやキズ
画素の検出を行う。次にディジタル信号処理回路(1)
107の出力信号(図中S12)は同期変換回路(1)
108に入力されDigital第2同期系への同期変
換が行われる。この同期変換(1)ではクロック変換
(fck1→fck2,fck1>fck2),水平信
号画素数変換(n1→n2,n1>n2)を行い、撮像
素子からの出力信号(n1画素)のなかの必要とする部
分の信号(n2画素)を低い周波数のクロック(fck
2)を用いて切り出す(図中S21)。この時基準同期
信号(VD1,HD1)もDigital第2同期系に
変換され(図中VD12,HD12)、この信号を用い
て同期信号作成回路(2)113が第2同期系基準信号
(VD2,HD2)を作成する。この同期変換(1)で
の水平信号画素数の切り出しの目的としては、撮像素子
101からの出力信号の領域が所定の比率(例えば垂直
領域:水平領域=3:4)に合致していない場合、中央
部分を切り出して所定の比率に合わせる。またはこの切
り出し位置を手ぶれ等による揺れを抑圧する位置に制御
することで手ぶれ補正を行う。なお、手ぶれ補正のため
に切り出しを行う場合は、撮像素子101から読み出す
信号の垂直方向領域を手ぶれ等による揺れを抑圧する位
置に制御することが一般的に行われている。
第2同期系基準信号(VD2,HD2)のもとディジタ
ル信号処理回路(2)109では切り出された撮像素子
出力信号(図中S21)に対し撮像信号処理を行い、R
/G/B信号または輝度(Y)/色(C)信号を作成す
る。これらの処理は、撮像素子101からの信号そのま
まを用いる必要がなく、クロック周波数を低減した状態
で処理することで、消費電力を低減することができる。
また、信号ライン数は、変換されていないので、垂直方
向の周波数特性が劣化することもない。ここまでが撮像
素子出力信号から映像信号を作成する映像信号生成部1
30に相当する。
の出力信号(図中S22)は同期変換回路(2)110
に入力されDigital第3同期系への同期変換が行
われる。この同期変換(2)ではクロック変換(fck
2→fck3,fck2>fck3),水平信号画素数
変換(n2→n3,n2>n3),信号ライン数変換
(m1→m3,m1>m3)を行い、ディジタル信号処
理部106の出力信号の同期系に等しい信号(図中S3
1)に変換する。この時基準同期信号(VD2,HD
2)もDigital第3同期系に変換され(図中VD
23,HD23)、この信号を用いて同期信号作成回路
(3)114が第3同期系基準信号(VD3,HD3)
を作成する。
3同期系基準信号(VD3,HD3)のもとディジタル
信号処理回路(3)111でディジタル信号処理部10
6の出力信号仕様に合致した(例えば黒レベル/白レベ
ル等)映像信号(図中S32)を作成する。このように
して、ディジタル信号処理部106の出力映像信号は最
終の出力フォーマット(例えばTV放送方式に合致する
表示フォーマットや記録媒体に合致する所望の記録フォ
ーマット)に適合させることが可能となる。
ィジタル信号処理部106においてディジタル第1同期
系,ディジタル第2同期系,ディジタル第3同期系とい
う3つの同期系を有し、それぞれの同期系はその同期系
での信号処理に必要なクロック周波数,水平画素数,ラ
イン数を保持しつつ、各同期系でのクロック周波数をf
ck1(ディジタル第1同期系)>fck2(ディジタ
ル第2同期系)>fck3(ディジタル第3同期系)と
各同期系で必要最小限の周波数に低減することで、ディ
ジタル部の消費電力の低減を実現することができる。
制御回路103からの基準同期信号(CCDVD,CC
DHD)を用いて同期信号作成回路(1)112が撮像
素子駆動同期系と略等しい基準信号(VD1,HD1)
を作成する場合を説明したが、これに限るものでなく、
例えば撮像素子駆動制御回路103からの基準同期信号
(CCDVD,CCDHD)をそのままDigital
第1同期系の基準信号として使用することで同期信号作
成回路(1)112を削減することが可能である。
発明に係る実施の形態2による撮像装置のブロック図を
示し、実施の形態1と異なる点を中心に説明する。な
お、図1に示す実施の形態1の構成と対応する部分には
同一の符号を付す。
は撮像素子駆動回路、103は撮像素子駆動制御回路、
104はノイズ除去,ゲイン制御を行うアナログ信号処
理回路、105はアナログ信号をディジタル信号に変換
するアナログディジタル変換回路(以下、A/Dと称
す)、116はディジタル信号処理を行う次の構成要素
107,108,117〜123から構成されるディジ
タル信号処理部、107は第1のディジタル信号処理を
行うディジタル信号処理回路(1)、108は第1の同
期変換処理を行う同期変換回路(1)、117は第2の
ディジタル信号処理を行うディジタル信号処理回路
(A)、131は上記ディジタル信号処理回路(1)1
07、同期変換回路(1)108、ディジタル信号処理
回路(A)117から構成される映像信号生成部、11
8は第2の同期変換処理を行う同期変換回路(A)、1
19は第3のディジタル信号処理を行うディジタル信号
処理回路(B)、120は第3の同期変換処理を行う同
期変換回路(B)、121は第4のディジタル信号処理
を行うディジタル信号処理回路(C)、122は同期信
号作成回路(A)、123は同期信号作成回路(B)、
124は上記回路を制御する全体制御回路である。
て、以下その動作を述べる。
駆動制御回路103及び撮像素子駆動回路102により
撮像素子駆動同期系(ここで同期系とはクロック周波
数,水平画素数,ライン数の組み合わせを示す)で駆動
され、その出力信号はアナログ信号処理回路104でノ
イズを除去する相関2重サンプリング処理,信号振幅の
拡大処理等を施されA/D105にてディジタル信号に
変換されてディジタル信号処理部116に入力される。
ディジタル信号処理部116は4つの同期系を有し、そ
れらをDigital(ディジタル)第1同期系、Di
gital(ディジタル)第2同期系、Digital
(ディジタル)第3同期系、Digital(ディジタ
ル)第4同期系と称す。
系における有効信号の概要を示す。図6において、撮像
素子駆動同期系とDigital第1同期系は等しく、
クロック周波数,水平信号画素数,信号ライン数をそれ
ぞれfck1,n1画素,m1ラインとし、以下Dig
ital第2同期系におけるクロック周波数,水平信号
画素数,信号ライン数をそれぞれfck2,n2画素,
m1ライン、Digital第3同期系におけるクロッ
ク周波数,水平信号画素数,信号ライン数をそれぞれf
ck2,n3画素,m3ライン、Digital第4同
期系におけるクロック周波数,水平信号画素数,信号ラ
イン数をそれぞれfck3,n4画素,m3ラインとす
る。ここで、fck1>fck2>fck3,n1>n
2>n3>n4,m1>m3の関係がある。
6に示した各同期系のフィールド期間,水平期間,クロ
ック期間の関係を示す。図7はDigital第1同期
系とDigital第2同期系を示しており、Digi
tal第1同期系の1フィールド期間,1水平期間,1
クロック期間をそれぞれTv1,Th1,t1とし、D
igital第2同期系の1フィールド期間,1水平期
間,1クロック期間をそれぞれTv2,Th2,t2と
すると、1フィールド期間及び同期ライン数は等しく、
水平クロック数はDigital第1同期系に対しDi
gital第2同期系の方が少なく、Tv1=Tv2,
Th1=Th2,t1<t2の関係となる。図8はDi
gital第2同期系とDigital第3同期系を示
しており、Digital第3同期系の1フィールド期
間,1水平期間,1クロック期間をそれぞれTv3,T
h3,t3とすると、1フィールド期間は等しく、同期
ライン数はDigital第2同期系に対しDigit
al第3同期系の方が少なく、Tv2=Tv3,Th2
<Th3,t2=t3の関係となる。図9はDigit
al第3同期系とDigital第4同期系を示してお
り、Digital第4同期系の1フィールド期間,1
水平期間,1クロック期間をそれぞれTv4,Th4,
t4とすると、1フィールド期間及び同期ライン数は等
しく、水平クロック数はDigital第3同期系に対
しDigital第4同期系の方が少なく、Tv3=T
v4,Th3=Th4,t3<t4の関係となる。
における同期ライン数、水平クロック数、クロック周波
数の関係を説明する。
ド期間は1/50[sec]であり、この場合の各同期
系の一例としてはDigital第1同期系において、
同期ライン数(L1)=450,水平クロック数(k
1)=1600,クロック周波数(fck1)=36M
Hz、Digital第2同期系において、同期ライン
数(L2)=450,水平クロック数(k2)=120
0,クロック周波数(fck2)=27MHz、Dig
ital第3同期系において、同期ライン数(L3)=
312.5,水平クロック数(k3)=1728,クロ
ック周波数(fck3)=27MHz、Digital
第4同期系において、同期ライン数(L4)=312.
5,水平クロック数(k4)=864,クロック周波数
(fck4)=13.5MHzの場合がある。
ィジタル信号処理部116に入力された信号(図中S1
1)に対し、まずDigital第1同期系での信号処
理が行われる。Digital第1同期系では、撮像素
子駆動制御回路103からの基準同期信号(CCDV
D,CCDHD)のもとディジタル信号処理回路(1)
107において、撮像素子101の信号に対して例えば
黒レベルやキズ画素の検出を行う。次にディジタル信号
処理回路(1)107の出力信号(図中S12)は同期
変換回路(1)108に入力されDigital第2同
期系への同期変換が行われる。この同期変換(1)では
クロック変換(fck1→fck2,fck1>fck
2),水平信号画素数変換(n1→n2,n1>n2)
を行い、撮像素子からの出力信号(n1画素)のなかの
必要とする部分の信号(n2画素)を低い周波数のクロ
ック(fck2)を用いて切り出す(図中S21)。こ
の時基準同期信号(CCDVD,CCDHD)もDig
ital第2同期系の第2同期系基準信号(VD2,H
D2)に変換される。この同期変換(1)での水平信号
画素数の切り出しの目的としては、実施の形態1で説明
した撮像素子101からの出力信号の領域の比率合わ
せ、切り出し位置の制御による手ぶれ補正がある。
2同期系基準信号(VD2,HD2)のもとディジタル
信号処理回路(A)117では切り出された撮像素子出
力信号(図中S21)に対し撮像信号処理を行い、R/
G/B信号または輝度(Y)/色(C)信号等の映像信
号を作成する。ここまでが撮像素子出力信号から映像信
号を作成する映像信号生成部131に相当する。
の出力信号(図中S22)は同期変換回路(A)118
に入力されDigital第3同期系への同期変換が行
われる。この同期変換(A)では水平信号画素数変換
(n2→n3,n2>n3),信号ライン数変換(m1
→m3,m1>m3)を行い、ディジタル信号処理部1
16の出力信号のライン数に等しい信号(図中S31)
に変換する。この時同期信号作成回路(A)122が基
準同期信号(VD2,HD2)を用いて、第3同期系基
準信号(VD3,HD3)を作成する。
3同期系基準信号(VD3,HD3)のもとディジタル
信号処理回路(B)119でライン数変換及び画素数変
換された映像信号(図中S31)に対し、例えばディテ
ィール処理等を行う。次にディジタル信号処理回路
(B)119の出力信号(図中S32)は同期変換回路
(B)120に入力されDigital第4同期系への
同期変換が行われる。この同期変換(B)ではクロック
変換(fck2→fck3,fck2>fck3),水
平信号画素数変換(n3→n4,n3>n4)を行い、
ディジタル信号処理部116の出力信号の同期系に等し
い信号(図中S41)に変換する。この時基準同期信号
(VD3,HD3)もDigital第4同期系に変換
され(図中VD34,HD34)、この信号を用いて同
期信号作成回路(B)123が第4同期系基準信号(V
D4,HD4)を作成する。
4同期系基準信号(VD4,HD4)のもとディジタル
信号処理回路(C)121でディジタル信号処理部11
6の出力信号仕様に合致した(例えば、黒レベル/白レ
ベルなど)映像信号(図中S42)を作成する。このよ
うにしてディジタル信号処理部116の出力映像信号は
最終の出力フォーマット(例えばTV放送方式に合致す
る表示フォーマットや記録媒体に合致する記録フォーマ
ット)に適合させることが可能となる。
を図10、図11を用いて説明する。図10は同期変換
(1)及び同期変換(B)におけるクロック変換と水平
信号画素数変換の構成例、図11は同期変換(A)にお
ける水平信号画素数変換とライン数変換の構成例であ
る。
方向メモリ、202は同期基準信号Write(ライ
ト)制御回路、203は同期基準信号Read(リー
ド)制御回路、204は映像信号用水平方向メモリ、2
05は映像信号Write(ライト)制御回路、206
は映像信号Read(リード)制御回路である。
て、以下その動作を述べる。
クと水平信号画素数をそれぞれfck1,n1、変換後
の同期系のクロックと水平信号画素数をそれぞれfck
2,n2とする。ここで変換前同期系においてはfck
1のクロックによって、まず変換前の同期基準信号は基
準信号用水平方向メモリ201、同期基準信号Writ
e制御回路202及び映像信号Write制御回路20
5に入力され、同期基準信号Write制御回路202
では基準信号用水平方向メモリ201に対するWrit
e制御信号を作成し変換前の同期基準信号が記録され、
映像信号Write制御回路205では映像信号用水平
方向メモリ204に対するWrite制御信号を作成し
変換前の映像信号(水平画素数n1)が映像信号用水平
方向メモリ204に記録される。また同期基準信号Wr
ite制御回路202から制御スタートタイミング信号
が変換後の同期系(クロックfck2)で動作する同期
基準信号Read制御回路203に送られ、この信号を
用いて同期基準信号Read制御回路203では基準信
号用水平方向メモリ201に対するRead制御信号を
作成し変換後の同期基準信号を読み出す。次にこの読み
出された同期基準信号を用いて映像信号Read制御回
路206では映像信号用水平方向メモリ204に対する
Read制御信号を作成しメモリ内の必要な領域の映像
信号(水平画素数n2)を変換後の映像信号として読み
出す。
換前クロックと変換後のクロックの差を吸収し、変換後
のクロックに対応した同期基準信号を得、さらに変換後
の画素数の映像信号を得ることができる。
信号作成回路、302は映像信号内挿回路、303は映
像信号用垂直方向メモリ、304は映像信号Write
(ライト)制御回路、305は映像信号Read(リー
ド)制御回路である。
て、以下その動作を述べる。
号画素数と信号ライン数をそれぞれn1,m1、変換後
の同期系の水平信号画素数と信号ライン数をそれぞれn
2,m2とする、クロックは変換前後で共通である。こ
こで変換前同期系においては、まず変換前の同期基準信
号は同期基準信号作成回路301と映像信号Write
制御回路304に入力され、映像信号Write制御回
路304では映像信号用垂直方向メモリ303に対する
Write制御信号を作成し変換前の映像信号が映像信
号用垂直方向メモリ303に記録される。ここで、この
映像信号用垂直方向メモリ303に記録される映像信号
は、変換前同期系の映像信号(水平画素数n1,垂直ラ
イン数m1)から映像信号内挿回路302によって変換
後の同期系(水平画素数n2,垂直ライン数m2)に合
った映像信号である。また同期基準信号作成回路301
では入力された変換前の同期基準信号をスタートタイミ
ング信号として使用して変換後の同期基準信号を作成す
る。次にこの変換後の同期基準信号を用いて映像信号R
ead制御回路305では映像信号用垂直方向メモリ3
03に対するRead制御信号を作成しメモリ内の変換
後の同期系(水平画素数n2,垂直ライン数m2)に合
った映像信号を読み出す。
換前の同期系に合った映像信号から変換後の同期系に合
った映像信号を得ることができる。なお、メモリを用い
て変換後の同期系に合った映像信号を得る方法として
は、映像信号内挿回路302によって作成された変換後
の同期系に合った映像信号のみをWrite制御によっ
てメモリに書き込み、Read側は変換後の同期信号に
合わせて読み出す、あるいは映像信号内挿回路302に
よって作成された変換後の同期系に合った映像信号を使
用しない無効な映像信号とともに変更前の同期信号に合
わせて書き込み、変換後の同期系のRead制御によっ
て変換後の同期系に合った映像信号のみを読み出す方法
等がある。
ィジタル信号処理部116においてディジタル第1同期
系,ディジタル第2同期系,ディジタル第3同期系,デ
ィジタル第4同期系という4つの同期系を有し、それぞ
れの同期系はその同期系での信号処理に必要なクロック
周波数,水平画素数,ライン数を保持しつつ、各同期系
でのクロック周波数をfck1(ディジタル第1同期
系)>fck2(ディジタル第2,第3同期系)>fc
k3(ディジタル第3同期系)と各同期系で必要最小限
の周波数に低減することで、ディジタル部の消費電力の
低減を実現することができる。
(B)において水平信号画素数を変換する場合を説明し
たが、同期変換(A)において水平信号画素数を最終出
力画素数と等しい画素数に変換することも可能であり、
この場合は同期変換(B)においてはクロック変換のみ
を行い水平信号画素数の変換を行わない構成となる。
期信号(CCDVD,CCDHD)をそのままDigi
tal第1同期系の基準信号として使用する場合を説明
したが、これに限るものでなく例えば実施の形態1のよ
うに撮像素子駆動制御回路103からの基準同期信号
(CCDVD,CCDHD)を用いて同期信号作成回路
(1)112が撮像素子駆動同期系と略等しい基準信号
(VD1,HD1)を作成することも可能である。
変換回路(1)の水平信号画素数の切り出しの目的とし
て、垂直領域と水平領域の比率合わせと手ぶれ補正の2
つの場合を説明したが、これに限るものでなく例えば撮
像素子から信号を読み出すためには垂直方向の転送時間
を確保するため、また有効画素以外にOpticalB
lack(オプティカルブラック)の基準信号を得るた
めのOB画素や読み出しを安定させるための領域のダミ
ー画素を読み出すために早い周波数のクロックを使用す
ることが必要である。そこで同期変換回路(1)におい
てOB画素やダミー画素を取り除いてディジタル信号処
理が可能な最小周波数に変換する場合等がある。
ィジタル信号処理回路(2),ディジタル信号処理回路
(3)及びディジタル信号処理回路(4)の処理内容も
上記説明内容に限るものでないことも明らかである。
式の撮像装置での各同期系における同期ライン数、水平
クロック数、クロック周波数の関係の一例を説明し、上
記実施の形態2では、PAL方式の撮像装置での各同期
系における同期ライン数、水平クロック数、クロック周
波数の関係の一例を説明したが、これに限るものでない
ことは明らかであり、例えば実施の形態1で示した3つ
の同期系を有するNTSC方式の撮像装置で、Digi
tal第1同期系において、同期ライン数(L1)=3
50,水平クロック数(k1)=1716,クロック周
波数(fck1)=36MHz、Digital第2同
期系において、同期ライン数(L2)=262.5,水
平クロック数(k2)=1716,クロック周波数(f
ck2)=27MHz、Digital第3同期系にお
いて、同期ライン数(L3)=262.5,水平クロッ
ク数(k3)=858,クロック周波数(fck3)=
13.5MHzのような同期系とこの同期系に合った信
号処理を行う場合においても、同様の効果を得ることは
可能である。
の発明に係る実施の形態3による撮像装置のブロック図
を示し、実施の形態1と異なる点を中心に説明する。図
12に示す実施の形態1の構成と対応する部分には同一
の符号を付す。
なる点は、ディジタル信号処理回路(2)109からの
静止画画像用の出力信号S23と、クロック作成選択回
路126と、クロック作成選択回路126を含むディジ
タル信号処理部127と、クロック作成選択回路126
を含めて全体を制御する全体制御回路128と、撮影モ
ード選択手段129であり、撮影モード選択手段129
により選択された撮影モード(動画撮影モードあるいは
静止画撮影モード)によって全体制御回路128はクロ
ック作成選択回路126に対して第1同期系,第2同期
系,第3同期系へ出力するクロックであるfck1,f
ck2,fck3を制御する。他は図1と同様であるの
で説明は省略する。
て、以下その動作を述べる。
子駆動制御回路103及び撮像素子駆動回路102によ
り撮像素子駆動同期系(ここで同期系とはクロック周波
数,水平画素数,ライン数の組み合わせを示す)で駆動
され、その出力信号はアナログ信号処理回路104でノ
イズを除去する相関2重サンプリング処理,信号振幅の
拡大処理等を施されA/D105にてディジタル信号に
変換されてディジタル信号処理部127に入力される。
ディジタル信号処理部127は3つの同期系を有し、そ
れらはDigital(ディジタル)第1同期系、Di
gital(ディジタル)第2同期系、Digital
(ディジタル)第3同期系と称す。
同期系における有効信号の概要を示す。図13におい
て、図13(a)は動画撮影モード時、図13(b)は
静止画撮影モード時である。図13(a)に示す動画撮
影モード時は、図2と等しく撮像素子駆動同期系とDi
gital第1同期系は等しく、クロック周波数,水平
信号画素数,信号ライン数はそれぞれfck1,n1画
素,m1ラインとし、以下Digital第2同期系に
おけるクロック周波数,水平信号画素数,信号ライン数
をそれぞれfck2,n2画素,m1ライン、Digi
tal第3同期系におけるクロック周波数,水平信号画
素数,信号ライン数をそれぞれfck3,n3画素,m
3ラインとする。ここでfck1>fck2>fck
3,n1>n2>n3,m1>m3の関係がある。一
方、図13(b)に示す静止画撮影モード時は、撮像素
子駆動同期系とDigital第1同期系は等しく、ク
ロック周波数,水平信号画素数,信号ライン数はそれぞ
れfck1,n1画素,m1ラインとし、以下Digi
tal第2同期系におけるクロック周波数,水平信号画
素数,信号ライン数をそれぞれfck2,n2画素,m
1ライン、Digital第3同期系におけるクロック
周波数,水平信号画素数,信号ライン数をそれぞれfc
k3,n3画素,m3ラインとする。ここでfck1=
fck2>fck3,n1=n2>n3,m1>m3の
関係がある。
13に示した静止画撮影モード時の各同期系のフィール
ド期間,水平期間,画素期間の関係を示す。なお動画撮
影時の各同期系のフィールド期間,水平期間,画素期間
の関係は、図3、図4と等しいのでここでの説明は省略
する。図14はDigital第1同期系とDigit
al第2同期系を示しており、Digital第1同期
系の1フィールド期間,1水平期間,1画素期間をそれ
ぞれTv1,Th1,t1とし、Digital第2同
期系の1フィールド期間,1水平期間,1画素期間をそ
れぞれTv2,Th2,t2とすると、1フィールド期
間及び信号ライン数及び水平信号画素数は等しく、Tv
1=Tv2,Th1=Th2,t1=t2の関係とな
る。図15はDigital第2同期系とDigita
l第3同期系を示しており、Digital第3同期系
の1フィールド期間,1水平期間,1画素期間をそれぞ
れTv3,Th3,t3とすると、1フィールド期間は
等しく、信号ライン数及び水平信号画素数はDigit
al第2同期系に対しDigital第3同期系の方が
少なく、Tv2=Tv3,Th2<Th3,t2<t3
の関係となる。
27に入力された信号(図中S11)に対し、まずDi
gital第1同期系での信号処理が行われる。Dig
ital第1同期系では撮像素子駆動制御回路103か
らの基準同期信号(CCDVD,CCDHD)を用いて
同期信号作成回路(1)112が撮像素子駆動同期系と
略等しい基準信号(VD1,HD1)を作成し、この基
準信号のもとディジタル信号処理回路(1)107では
撮像素子101の信号に対して例えば黒レベルやキズ画
素の検出を行う。次にディジタル信号処理回路(1)1
07の出力信号(図中S12)は同期変換回路(1)1
08に入力されDigital第2同期系への同期変換
が行われる。
動画撮影モードを選択している場合について説明する。
おいてクロック変換(fck1→fck2,fck1>
fck2),水平信号画素数変換(n1→n2,n1>
n2)を行い、撮像素子からの出力信号(n1画素)の
なかの必要とする部分の信号(n2画素)を低い周波数
のクロック(fck2)を用いて切り出す(図中S2
1)。この時基準同期信号(VD1,HD1)もDig
ital第2同期系に変換され(図中VD12,HD1
2)、この信号を用いて同期信号作成回路(2)113
が第2同期系基準信号(VD2,HD2)を作成する。
第2同期系基準信号のもとディジタル信号処理回路
(2)109では切り出された撮像素子出力信号(図中
S21)に対し動画処理に適した撮像信号処理を行い、
R/G/B信号または輝度(Y)/色(C)信号を作成
する。ここまでが撮像素子出力信号から映像信号を作成
する映像信号生成部130に相当する。
の出力信号(図中S22)は同期変換回路(2)110
に入力されDigital第3同期系への同期変換が行
われる。この同期変換(2)ではクロック変換(fck
2→fck3,fck2>fck3),水平信号画素数
変換(n2→n3,n2>n3),信号ライン数変換
(m1→m3,m1>m3)を行い、ディジタル信号処
理部127の出力信号の同期系に等しい信号(図中S3
1)に変換する。この時基準同期信号(VD2,HD
2)もDigital第3同期系に変換され(図中VD
23,HD23)、この信号を用いて同期信号作成回路
(3)114が第3同期系基準信号(VD3,HD3)
を作成する。
3同期系基準信号のもとディジタル信号処理回路(3)
111でディジタル信号処理部127の出力信号仕様に
合致した(例えば黒レベル/白レベル等)映像信号(図
中S32)を作成する。このようにしてディジタル信号
処理部127の出力映像信号は最終の出力フォーマット
(例えばTV放送方式に合致する表示フォーマットや記
録媒体に合致する記録フォーマット)に適合させること
が可能となる。
影モードを選択している場合について説明する。
成するために撮像素子101からの出力信号を全て使用
することが多い。このために同期変換(1)においてク
ロック変換,水平信号画素数変換を行わず、クロック作
成選択回路126は第2同期系のクロック(fck2)
を第1同期系のクロック(fck1)と等しくし、同期
変換(1)においては撮像素子101からの全ての出力
信号(n1画素)を第1同期系と等しい周波数のクロッ
ク(fck2=fck1)の第2同期系に受け渡す(図
中S21)。またこの時基準同期信号も第1同期系と第
2同期系で等しいので、第2同期系に変換された図中V
D12,HD12は第1同期系の基準同期信号VD1,
HD1と等しく、この信号を用いて同期信号作成回路
(2)113が作成する第2同期系基準信号(VD2,
HD2)も第1同期系の基準同期信号VD1,HD1と
等しくなる。
第1同期系と等しい第2同期系基準信号のもとディジタ
ル信号処理回路(2)109では全ての撮像素子出力信
号(図中S21)に対し静止画処理に適した撮像信号処
理を行いR/G/B信号または輝度(Y)/色(C)信
号を作成する。ここでディジタル信号処理回路(2)1
09では静止画信号(図中S23)を静止画経路で出力
すると共に、動画撮影モード時と同様の信号(図中S2
2)を動画経路に出力する。ここまでが撮像素子出力信
号から映像信号を作成する映像信号生成部130に相当
する。
路(2)110に入力されDigital第3同期系へ
の同期変換が行われる。この同期変換(2)ではクロッ
ク変換(fck1→fck3,fck1>fck3),
水平信号画素数変換(n1→n3,n1>n3),信号
ライン数変換(m1→m3,m1>m3)を行い、ディ
ジタル信号処理部127の出力信号の同期系に等しい信
号(図中S31)に変換する。この時基準同期信号(V
D2,HD2)もDigital第3同期系に変換され
(図中VD23,HD23)、この信号を用いて同期信
号作成回路(3)114が第3同期系基準信号(VD
3,HD3)を作成する。
撮影モード時と同様に前記第3同期系基準信号のもとデ
ィジタル信号処理回路(3)111でディジタル信号処
理部127の出力信号仕様に合致した(例えば黒レベル
/白レベル等)映像信号(図中S32)を作成する。こ
のようにしてディジタル信号処理部127の出力映像信
号は最終の出力フォーマット(例えばTV放送方式に合
致する表示フォーマットや記録媒体に合致する記録フォ
ーマット)に適合させることが可能となる。
影モード選択手段とクロック作成選択回路126を備
え、またディジタル信号処理部127においてはディジ
タル第1同期系,ディジタル第2同期系,ディジタル第
3同期系という3つの同期系を有し、それぞれの同期系
では動画撮影モード時及び静止画撮影モード時において
その同期系での信号処理に必要なクロック周波数,水平
画素数,ライン数を保持しつつ、各同期系でのクロック
周波数を各同期系で必要最小限の周波数に低減すること
で、動画撮影時及び静止画撮影時のディジタル部の消費
電力の低減を実現することができる。
基準同期信号(VD2,HD2)を同期変換回路(2)
110を用いてDigital第3同期系に変換し(図
中VD23,HD23)、この信号を用いて同期信号作
成回路(3)114が第3同期系基準信号(VD3,H
D3)を作成する場合を説明したが、第3同期系基準信
号(VD3,HD3)はディジタル信号処理部127の
出力映像信号の同期系基準信号であり、このディジタル
信号処理部127の出力映像信号のフォーマットがTV
放送方式のように汎用的なフォーマットである場合は第
3同期系基準信号の基となる信号を外部から入力するこ
とも可能である。この場合を図16を用いて簡単に説明
する。
た撮像装置のブロック図に対してDigital第3同
期系の作成方法が異なる場合の構成例を示すブロック図
である。図16において、図12と対応する部分には同
一の符号を付す。異なる点は、同期変換回路(C)13
2、同期変換回路(D)133、同期信号作成回路
(C)134とディジタル信号処理部135であり、他
は図12と同様であるので説明は省略する。
て、以下図12と異なる点を中心に動画撮影モード時の
動作を述べる。
撮像素子駆動制御回路103が撮像素子駆動の基準同期
信号(CCDVD,CCDHD)とTV放送方式に対応
したDigital第3同期系の基準同期信号の基とな
る基準同期信号(TVVD,TVHD)を作成する。撮
像素子101の出力信号は図12と同様にアナログ信号
処理回路104、A/D105を経てDigital信
号処理部135に入力される。ディジタル信号処理部1
35におけるDigital第1同期系、Digita
l第2同期系での処理内容は、図12と同様である。
基準同期信号(TVVD,TVHD)は、同期変換回路
(D)133に入力されDigital第3同期系への
同期変換が行われる。この同期変換回路(D)ではクロ
ック変換(fck1→fck3,fck1>fck3)
が行われ、Digital第3同期系に変換され(図中
VD23,HD23)、この信号を用いて同期信号作成
回路(C)134が第3同期系基準信号(VD3,HD
3)を作成する。
9の出力信号(図中S22)は同期変換回路(C)13
2に入力されDigital第3同期系への同期変換が
行われる。この同期変換回路(C)では、Digita
l第2同期系のクロック(fck2),基準同期信号
(VD2,HD2)とDigital第3同期系のクロ
ック(fck3),基準同期信号(VD3,HD3)を
用いてクロック変換(fck2→fck3,fck2>
fck3),水平信号画素数変換(n2→n3,n2>
n3),信号ライン数変換(m1→m3,m1>m3)
を行い、ディジタル第3同期系の信号(図中S31)に
変換する。
3同期系基準信号のもとディジタル信号処理回路(3)
111でディジタル信号処理部127の出力信号仕様に
合致した(例えば黒レベル/白レベル等)映像信号(図
中S32)を作成する。
信号処理部127の出力映像信号は最終の出力フォーマ
ット(例えばTV放送方式に合致する表示フォーマット
や記録媒体に合致する記録フォーマット)に適合させる
ことが可能となる。
御回路103がTV放送方式に対応したDigital
第3同期系の基準同期信号の基となる基準同期信号(T
VVD,TVHD)を作成する場合を説明したが、これ
に限らず他の基準信号作成回路(図示せず)が第3同期
系の基準同期信号の基となる基準同期信号(TVVD,
TVHD)を作成することも可能である。またDigi
tal第3同期系の基準同期信号の基となる基準同期信
号としてTV放送方式に対応した場合を説明したがこれ
に限らないことは明らかである。
の形態1と同様に撮像素子駆動制御回路103からの基
準同期信号(CCDVD,CCDHD)を用いて同期信
号作成回路(1)112が撮像素子駆動同期系と略等し
い基準信号(VD1,HD1)を作成する場合を説明し
たが、これに限るものでなく、例えば撮像素子駆動制御
回路103からの基準同期信号(CCDVD,CCDH
D)をそのままDigital第1同期系の基準信号と
して使用することで同期信号作成回路(1)112を削
減することが可能である。
基準信号の作成方法として動画撮影時と同様に、第2同
期系に変換された第1同期系の基準同期信号VD1,H
D1と略等しいVD12,HD12を用いて同期信号作
成回路(2)113が第1同期系の基準同期信号VD
1,HD1と等しい第2同期系基準信号(VD2,HD
2)を作成する場合を説明したが、これに限るものでな
く、例えば第2同期系に変換されたVD12,HD12
をそのままDigital第2同期系の基準信号として
使用することも可能であるので、この場合は動画撮影モ
ード時と静止画撮影モード時とで同期信号作成回路
(2)113が作成したVD2,HD2と第2同期系に
変換されたVD12,HD12とを選択回路等を用いて
選択すれば良い。
画撮影時において第1同期系の基準同期信号VD1,H
D1を同期変換回路(1)を用いて第1同期系の基準同
期信号と略等しい第2同期系の信号VD12,HD12
に変換する場合を説明したが、これに限るものでなく例
えば第1同期系の基準同期信号VD1,HD1をそのま
まDigital第2同期系の基準信号として使用する
ことも可能であるが、この場合は周波数は等しいクロッ
クfck1とfck2の位相を管理する必要がある。一
方同期変換回路(1)が実施形態2の図10に示したよ
うにメモリを用いて基準同期信号に対して第1同期系の
クロックfck1で書き込み処理を行い第2同期系のク
ロックfck2で読み出し処理を行う場合はクロックの
位相を管理する必要は無い。
画撮影モード時においてディジタル信号処理回路(2)
109から静止画画像信号(図中S23)と動画撮影モ
ード時と同様の信号(図中S22)を出力する場合を示
したが、これをもう少し補足するとこの静止画画像信号
は図示されていない静止画処理ブロックで静止画特有の
処理(例えばJPEG処理)を施され静止画用記録媒体
に記録、一方動画撮影モード時と同様の信号は動画信号
を記録する記録媒体に記録または撮影画像の確認用とし
てモニターへ出力される場合等が考えられる。
形態1の撮像装置を基に動画撮影モードと静止画撮影モ
ードの選択が可能な構成を示したが、実施の形態2に対
しても同様の構成とすることで同様の効果を得ることが
可能である。
像素子101として、単板システム,3板システム等に
対して言及してないが、単板、3板等の制約はなく、単
板システム、2板システム、3板システムにおいても同
等の効果を得ることは可能である。
を奏する。
ル信号処理部において少なくとも3つの同期系を有し、
それぞれの同期系においてその同期系での信号処理に必
要なクロック周波数,水平画素数,ライン数を保持しつ
つ、各同期系でのクロック周波数を各同期系で必要最小
限の周波数に低減することで、高画質な画像の作成を行
いつつディジタル部の消費電力の低減を実現することが
可能である。
ド選択手段とクロック作成選択回路を備え、ディジタル
信号処理部において少なくとも3つの同期系を有し、そ
れぞれの同期系では動画撮影モード時及び静止画撮影モ
ード時においてその同期系での信号処理に必要なクロッ
ク周波数,水平画素数,ライン数を保持しつつ、各同期
系でのクロック周波数を各同期系で必要最小限の周波数
に低減することで、高画質な動画撮影及び静止画撮影を
行いつつ、ディジタル部の消費電力の低減を実現するこ
とが可能である。
示すブロック図
の概要図
ィジタル第2同期系の関係図
ィジタル第3同期系の関係図
示すブロック図
の概要図
ィジタル第2同期系の関係図
ィジタル第3同期系の関係図
ィジタル第4同期系の関係図
変換と水平信号画素数変換の構成例を示す図
画素数変換とライン数変換の構成例を示す図
を示すブロック図
号の概要図
ィジタル第1同期系とディジタル第2同期系の関係図
ィジタル第2同期系とディジタル第3同期系の関係図
を示すブロック図
信号作成回路 115 全体制御回路 130 映像信号生成部
Claims (7)
- 【請求項1】 撮像素子からの出力信号に基づいて、所
望の走査方式に基づく走査ライン数よりも多い走査ライ
ン数をもつ映像信号を生成する映像信号生成手段と、前
記映像信号生成手段から出力される映像信号を前記所望
の走査方式に適合した走査ライン数をもつ映像信号に変
換する走査変換手段とを備え、 前記映像信号生成手段と前記走査変換手段とが、それぞ
れ同期クロック変換処理を行うことを特徴とする撮像装
置。 - 【請求項2】 撮像素子からの出力信号に基づいて、所
望の走査方式に基づく走査ライン数よりも多い走査ライ
ン数をもつ映像信号を生成する映像信号生成手段と、前
記映像信号生成手段から出力される映像信号を前記所望
の走査方式に適合した走査ライン数をもつ映像信号に変
換する走査変換手段とを備え、 前記映像信号生成手段と前記走査変換手段とが、それぞ
れ同期クロック変換処理を行い、 前記映像信号生成手段は、同期クロック変換処理の後に
少なくとも所定の信号処理を行うことを特徴とする撮像
装置。 - 【請求項3】 撮像素子からの出力信号に基づいて、所
望の走査方式に基づく走査ライン数よりも多い走査ライ
ン数をもつ映像信号を生成する映像信号生成手段と、前
記映像信号生成手段から出力される映像信号を前記所望
の走査方式に適合した走査ライン数をもつ映像信号に変
換する走査変換手段と、動画撮影モードと静止画撮影モ
ードを選択する撮影モード選択手段とを備え、 前記撮影モード選択手段が動画撮影モードの場合は前記
映像信号生成手段と前記走査変換手段とが、それぞれ同
期クロック変換処理を行い、 前記撮影モード選択手段が静止画撮影モードの場合は前
記映像信号生成手段または前記走査変換手段が、同期ク
ロック変換処理を行うことを特徴とする撮像装置。 - 【請求項4】 同期クロック変換処理は、映像信号と同
期基準信号を書き込み/読み出す水平方向のメモリを有
することを特徴とする請求項1、2または3記載の撮像
装置。 - 【請求項5】 同期クロック変換処理は、変換前の映像
信号のライン数をm1、水平方向の画素数をn1、サンプリ
ングクロックの周波数をf1とし、変換後の映像信号のラ
イン数をm2、水平方向の画素数をn2、サンプリングクロ
ックの周波数をf2とした場合に、 m1×n1×(1/f1)=m2×n2×(1/f2) m1=m2 の条件を満たすように、両者の関係が設定されているこ
とを特徴とする請求項1、2、3または4記載の撮像装
置。 - 【請求項6】 走査変換手段は、映像信号を書き込み/
読み出す垂直方向のメモリを有することを特徴とする請
求項1、2または3記載の撮像装置。 - 【請求項7】 走査変換手段は、変換前の映像信号のラ
イン数をm1、水平方向の画素数をn1、サンプリングクロ
ックの周波数をf1とし、変換後の映像信号のライン数を
m2、水平方向の画素数をn2、サンプリングクロックの周
波数をf2とした場合に、 m1×n1×(1/f1)=m2×n2×(1/f2) f1=f2 の条件を満たすように、両者の関係が設定されているこ
とを特徴とする請求項1、2、3または6記載の撮像装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203015A JP2003018478A (ja) | 2001-07-04 | 2001-07-04 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203015A JP2003018478A (ja) | 2001-07-04 | 2001-07-04 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003018478A true JP2003018478A (ja) | 2003-01-17 |
Family
ID=19039721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203015A Pending JP2003018478A (ja) | 2001-07-04 | 2001-07-04 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003018478A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514820A (ja) * | 1991-06-28 | 1993-01-22 | Sony Corp | 固体撮像装置 |
JPH0898150A (ja) * | 1994-09-26 | 1996-04-12 | Sharp Corp | 画像処理装置 |
JPH10210425A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | レート変換装置及び撮像装置 |
JPH10336519A (ja) * | 1997-06-02 | 1998-12-18 | Sony Corp | 撮像素子及び撮像装置 |
JPH11191859A (ja) * | 1997-12-25 | 1999-07-13 | Matsushita Electric Ind Co Ltd | 撮像装置 |
JPH11284914A (ja) * | 1998-03-30 | 1999-10-15 | Sanyo Electric Co Ltd | 固体撮像装置 |
JP2000032332A (ja) * | 1998-07-07 | 2000-01-28 | Casio Comput Co Ltd | 電子カメラ |
JP2000092361A (ja) * | 1998-07-17 | 2000-03-31 | Sony Corp | 撮像装置 |
-
2001
- 2001-07-04 JP JP2001203015A patent/JP2003018478A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514820A (ja) * | 1991-06-28 | 1993-01-22 | Sony Corp | 固体撮像装置 |
JPH0898150A (ja) * | 1994-09-26 | 1996-04-12 | Sharp Corp | 画像処理装置 |
JPH10210425A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | レート変換装置及び撮像装置 |
JPH10336519A (ja) * | 1997-06-02 | 1998-12-18 | Sony Corp | 撮像素子及び撮像装置 |
JPH11191859A (ja) * | 1997-12-25 | 1999-07-13 | Matsushita Electric Ind Co Ltd | 撮像装置 |
JPH11284914A (ja) * | 1998-03-30 | 1999-10-15 | Sanyo Electric Co Ltd | 固体撮像装置 |
JP2000032332A (ja) * | 1998-07-07 | 2000-01-28 | Casio Comput Co Ltd | 電子カメラ |
JP2000092361A (ja) * | 1998-07-17 | 2000-03-31 | Sony Corp | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001086391A (ja) | 撮像装置 | |
JP2002247593A (ja) | 画像処理装置 | |
JP4105967B2 (ja) | デジタルスチルカメラ | |
JP2007104623A (ja) | 映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法 | |
JP2004336608A (ja) | 画像データの変換方法および変換回路と、電子カメラ | |
JP2001086394A (ja) | 撮像装置 | |
JP4697094B2 (ja) | 画像信号出力装置及びその制御方法 | |
JP2010147774A (ja) | 撮像装置 | |
TWI379587B (en) | Image pickup apparatus and image pickup method | |
JP2003018478A (ja) | 撮像装置 | |
JPH08317295A (ja) | デジタル画像記録装置およびデジタル画像再生装置 | |
JPH0918790A (ja) | カメラ装置 | |
JP2677118B2 (ja) | 固体撮像装置 | |
JP2000023007A (ja) | 画像入力装置及び画像入力方法並びにメモリ媒体 | |
JPH11191859A (ja) | 撮像装置 | |
JP2006171524A (ja) | 画像処理装置 | |
JP2000078457A (ja) | 撮像装置 | |
JPH11313239A (ja) | 撮像装置 | |
JP3351804B2 (ja) | ビデオカメラ装置 | |
JPH11308535A (ja) | 撮像装置 | |
JP3029675B2 (ja) | Pal方式信号出力付きntsc方式ビデオカメラ | |
JP3603683B2 (ja) | ビデオエンコーダ回路及びテレビジョン方式変換方法 | |
JP4261666B2 (ja) | 画像処理装置 | |
JPH10108207A (ja) | 撮像装置および縦縞除去方法 | |
JP3281454B2 (ja) | 撮像記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080818 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |