JP2003018478A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 低消費電力で高解像度な画像を撮影できる撮
像装置を提供する。 【解決手段】 撮像素子１０１からの出力信号Ｓ１１に
基づいて、テレビジョン放送方式等の走査方式に基づく
走査ライン数よりも多い走査ライン数をもつ映像信号Ｓ
２２を生成する映像信号生成部１３０と、この映像信号
生成部１３０から出力される映像信号Ｓ２２をテレビジ
ョン放送方式等の走査方式に適合した走査ライン数をも
つ映像信号Ｓ３２に変換する走査変換手段（同期変換回
路（２）１１０、デジタル信号処理回路（３）１１１）
とを備え、映像信号生成部１３０と走査変換手段が、そ
れぞれ同期クロック変換処理を行うことで、各同期系に
おける処理に必要なクロック周波数とすることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビション放送
方式等の所望の走査方式に基づく走査ライン数より多い
ライン数を有する多画素ＣＣＤを備えたビデオカメラ等
の撮像装置に関する。

【０００２】

【従来の技術】従来、テレビジョン放送方式（ＴＶ放送
方式）等の走査方式に基づく走査ライン数より多いライ
ン数を有する多画素ＣＣＤを備えたビデオカメラについ
ては、例えば、特開平１１−１９１８５９号公報に記載
されたものが知られている。

【０００３】この従来の技術では、所定のクロックに基
づく撮像素子からの出力信号を、そのクロックに基づき
処理して映像信号として生成する映像信号生成手段と、
この映像信号生成手段から出力される映像信号を、テレ
ビジョン放送方式等の走査方式に適合した走査ライン数
をもつ映像信号に変換する走査変換手段とを備え、例え
ば、手ぶれ補正を必要としないときには手ぶれ補正領域
を活用して高画質な動画が得られるようにしている。

【０００４】

【発明が解決しようとする課題】上記のように、従来の
撮像装置においては、手振れ補正領域も含んだ固体撮像
素子の全撮像領域の信号を利用して映像信号を生成して
動画の高画質化を図り、その後、テレビジョン放送方式
に適合する変換を行っている。

【０００５】しかし、ライン数の多い撮像素子を備えた
撮像装置において動画を得る場合、ＴＶ放送方式におけ
る１フィールド期間にＴＶ放送方式の走査方式に基づく
走査ライン数より多いライン数を固体撮像素子から読み
出す必要が有り、高い周波数のクロックを用いる必要が
ある。さらにこの高い周波数のクロックを用いて撮像素
子出力信号から映像信号を生成するために、撮像素子駆
動部分及び信号処理部分において消費電力が増加する。

【０００６】本発明は、上記課題を解決するものであっ
て、ライン数の多い撮像素子を備えた撮像装置におい
て、動画を作成する場合における消費電力の増加を抑圧
することを目的とする。

【０００７】

【課題を解決するための手段】本発明の撮像装置は、こ
の課題を解決するために、次のように構成している。

【０００８】本発明の第１の発明は、撮像素子からの出
力信号に基づいて、ＴＶ放送方式等の所望の走査方式に
基づく走査ライン数よりも多い走査ライン数をもつ映像
信号を生成する映像信号生成手段と、この映像信号生成
手段から出力される映像信号を前記所望の走査方式に適
合した走査ライン数をもつ映像信号に変換する走査変換
手段とを備えたものである。

【０００９】さらに、本発明の第２の発明は、撮像素子
からの出力信号に基づいて、所望の走査方式に基づく走
査ライン数よりも多い走査ライン数をもつ映像信号を生
成する映像信号生成手段と、この映像信号生成手段から
出力される映像信号を前記所望の走査方式に適合した走
査ライン数をもつ映像信号に変換する走査変換手段と、
動画撮影モードと静止画撮影モードを選択する撮影モー
ド選択手段とを備えたものである。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。

【００１１】（実施の形態１）図１は、本発明の第１の
発明に係る実施の形態１による撮像装置のブロック図を
示し、図１において、１０１は撮像素子、１０２は撮像
素子駆動回路、１０３は撮像素子駆動制御回路、１０４
はノイズ除去，ゲイン制御を行うアナログ信号処理回
路、１０５はアナログ信号をディジタル信号に変換する
アナログディジタル変換回路（以下、Ａ／Ｄと称す）、
１０６はディジタル信号処理を行う次の構成要素１０７
〜１１４から構成されるディジタル信号処理部、１０７
は第１のディジタル信号処理を行うディジタル信号処理
回路（１）、１０８は第１の同期変換処理を行う同期変
換回路（１）、１０９は第２のディジタル信号処理を行
うディジタル信号処理回路（２）、１１０は第２の同期
変換処理を行う同期変換回路（２）、１１１は第３のデ
ィジタル信号処理を行うディジタル信号処理回路
（３）、１１２は第１の同期信号作成回路（１）、１１
３は第２の同期信号作成回路（２）、１１４は第３の同
期信号作成回路（３）、１３０は上記ディジタル信号処
理回路（１）１０７、同期変換回路（１）１０８、ディ
ジタル信号処理回路（２）１０９、同期信号作成回路
（１）１１２、同期信号作成回路（２）１１３から構成
される映像信号生成部、１１５は上記回路を制御する全
体制御回路である。

【００１２】以上のように構成された撮像装置につい
て、以下その動作を述べる。

【００１３】図１において、撮像素子１０１は撮像素子
駆動制御回路１０３及び撮像素子駆動回路１０２により
撮像素子駆動同期系（ここで同期系とはクロック周波
数，水平画素数，ライン数の組み合わせを示す）で駆動
され、その出力信号はアナログ信号処理回路１０４でノ
イズを除去する相関２重サンプリング処理，信号振幅の
拡大処理等を施され、Ａ／Ｄ１０５にてディジタル信号
に変換されてディジタル信号処理部１０６に入力され
る。ディジタル信号処理部１０６は３つの同期系を有
し、それらはＤｉｇｉｔａｌ（ディジタル）第１同期
系、Ｄｉｇｉｔａｌ（ディジタル）第２同期系、Ｄｉｇ
ｉｔａｌ（ディジタル）第３同期系と称す。

【００１４】ここで、図２を用いて図１に示した各同期
系における有効信号の概要を示す。図２において撮像素
子駆動同期系とＤｉｇｉｔａｌ第１同期系は等しく、ク
ロック周波数，水平信号画素数，信号ライン数はそれぞ
れｆｃｋ１，ｎ１画素，ｍ１ラインとし、以下Ｄｉｇｉ
ｔａｌ第２同期系におけるクロック周波数，水平信号画
素数，信号ライン数をそれぞれｆｃｋ２，ｎ２画素，ｍ
１ライン、Ｄｉｇｉｔａｌ第３同期系におけるクロック
周波数，水平信号画素数，信号ライン数をそれぞれｆｃ
ｋ３，ｎ３画素，ｍ３ラインとする。ここでｆｃｋ１＞
ｆｃｋ２＞ｆｃｋ３，ｎ１＞ｎ２＞ｎ３，ｍ１＞ｍ３の
関係がある。

【００１５】また、図３、図４を用いて図１、図２に示
した各同期系のフィールド期間，水平期間，クロック期
間の関係を示す。図３はＤｉｇｉｔａｌ第１同期系とＤ
ｉｇｉｔａｌ第２同期系を示しており、Ｄｉｇｉｔａｌ
第１同期系の１フィールド期間，１水平期間，１クロッ
ク期間をそれぞれＴｖ１，Ｔｈ１，ｔ１とし、Ｄｉｇｉ
ｔａｌ第２同期系の１フィールド期間，１水平期間，１
クロック期間をそれぞれＴｖ２，Ｔｈ２，ｔ２とする
と、１フィールド期間及び同期ライン数は等しく、水平
クロック数はＤｉｇｉｔａｌ第１同期系に対しＤｉｇｉ
ｔａｌ第２同期系の方が少なく、Ｔｖ１＝Ｔｖ２，Ｔｈ
１＝Ｔｈ２，ｔ１＜ｔ２の関係となる。図４はＤｉｇｉ
ｔａｌ第２同期系とＤｉｇｉｔａｌ第３同期系を示して
おり、Ｄｉｇｉｔａｌ第３同期系の１フィールド期間，
１水平期間，１クロック期間をそれぞれＴｖ３，Ｔｈ
３，ｔ３とすると、１フィールド期間は等しく、同期ラ
イン数及び水平クロック数はＤｉｇｉｔａｌ第２同期系
に対しＤｉｇｉｔａｌ第３同期系の方が少なく、Ｔｖ２
＝Ｔｖ３，Ｔｈ２＜Ｔｈ３，ｔ２＜ｔ３の関係となる。

【００１６】また、図３、図４に示した各同期系におけ
る同期ライン数、水平クロック数、クロック周波数の関
係を説明する。

【００１７】ＮＴＳＣ方式の撮像装置の場合、１フィー
ルド期間は略１／６０［ｓｅｃ］であり、この場合の各
同期系の一例としてはＤｉｇｉｔａｌ第１同期系におい
て、同期ライン数（Ｌ１）＝３５０，水平クロック数
（ｋ１）＝１７１６，クロック周波数（ｆｃｋ１）＝３
６ＭＨｚ、Ｄｉｇｉｔａｌ第２同期系において、同期ラ
イン数（Ｌ２）＝３５０，水平クロック数（ｋ２）＝１
２８７，クロック周波数（ｆｃｋ２）＝２７ＭＨｚ、Ｄ
ｉｇｉｔａｌ第３同期系において、同期ライン数（Ｌ
３）＝２６２．５，水平クロック数（ｋ３）＝８５８，
クロック周波数（ｆｃｋ３）＝１３．５ＭＨｚの場合が
ある。

【００１８】このような同期系のもと図１において、デ
ィジタル信号処理部１０６に入力された信号（図中Ｓ１
１）に対し、まずＤｉｇｉｔａｌ第１同期系での信号処
理が行われる。Ｄｉｇｉｔａｌ第１同期系では撮像素子
駆動制御回路１０３からの基準同期信号（ＣＣＤＶＤ，
ＣＣＤＨＤ）を用いて同期信号作成回路（１）１１２が
撮像素子駆動同期系と略等しい基準信号（ＶＤ１，ＨＤ
１）を作成し、この基準信号のもとディジタル信号処理
回路（１）１０７では撮像素子１０１の信号に対して所
望処理を施す。ここでは、撮像素子１０１の信号そのま
まで処理するのに相応しい処理、例えば黒レベルやキズ
画素の検出を行う。次にディジタル信号処理回路（１）
１０７の出力信号（図中Ｓ１２）は同期変換回路（１）
１０８に入力されＤｉｇｉｔａｌ第２同期系への同期変
換が行われる。この同期変換（１）ではクロック変換
（ｆｃｋ１→ｆｃｋ２，ｆｃｋ１＞ｆｃｋ２），水平信
号画素数変換（ｎ１→ｎ２，ｎ１＞ｎ２）を行い、撮像
素子からの出力信号（ｎ１画素）のなかの必要とする部
分の信号（ｎ２画素）を低い周波数のクロック（ｆｃｋ
２）を用いて切り出す（図中Ｓ２１）。この時基準同期
信号（ＶＤ１，ＨＤ１）もＤｉｇｉｔａｌ第２同期系に
変換され（図中ＶＤ１２，ＨＤ１２）、この信号を用い
て同期信号作成回路（２）１１３が第２同期系基準信号
（ＶＤ２，ＨＤ２）を作成する。この同期変換（１）で
の水平信号画素数の切り出しの目的としては、撮像素子
１０１からの出力信号の領域が所定の比率（例えば垂直
領域：水平領域＝３：４)に合致していない場合、中央
部分を切り出して所定の比率に合わせる。またはこの切
り出し位置を手ぶれ等による揺れを抑圧する位置に制御
することで手ぶれ補正を行う。なお、手ぶれ補正のため
に切り出しを行う場合は、撮像素子１０１から読み出す
信号の垂直方向領域を手ぶれ等による揺れを抑圧する位
置に制御することが一般的に行われている。

【００１９】次にＤｉｇｉｔａｌ第２同期系では、前記
第２同期系基準信号（ＶＤ２，ＨＤ２）のもとディジタ
ル信号処理回路（２）１０９では切り出された撮像素子
出力信号（図中Ｓ２１）に対し撮像信号処理を行い、Ｒ
／Ｇ／Ｂ信号または輝度（Ｙ）／色（Ｃ）信号を作成す
る。これらの処理は、撮像素子１０１からの信号そのま
まを用いる必要がなく、クロック周波数を低減した状態
で処理することで、消費電力を低減することができる。
また、信号ライン数は、変換されていないので、垂直方
向の周波数特性が劣化することもない。ここまでが撮像
素子出力信号から映像信号を作成する映像信号生成部１
３０に相当する。

【００２０】次にディジタル信号処理回路（２）１０９
の出力信号（図中Ｓ２２）は同期変換回路（２）１１０
に入力されＤｉｇｉｔａｌ第３同期系への同期変換が行
われる。この同期変換（２）ではクロック変換（ｆｃｋ
２→ｆｃｋ３，ｆｃｋ２＞ｆｃｋ３），水平信号画素数
変換（ｎ２→ｎ３，ｎ２＞ｎ３），信号ライン数変換
（ｍ１→ｍ３，ｍ１＞ｍ３）を行い、ディジタル信号処
理部１０６の出力信号の同期系に等しい信号（図中Ｓ３
１）に変換する。この時基準同期信号（ＶＤ２，ＨＤ
２）もＤｉｇｉｔａｌ第３同期系に変換され（図中ＶＤ
２３，ＨＤ２３）、この信号を用いて同期信号作成回路
（３）１１４が第３同期系基準信号（ＶＤ３，ＨＤ３）
を作成する。

【００２１】次にＤｉｇｉｔａｌ第３同期系では前記第
３同期系基準信号（ＶＤ３，ＨＤ３）のもとディジタル
信号処理回路（３）１１１でディジタル信号処理部１０
６の出力信号仕様に合致した（例えば黒レベル／白レベ
ル等）映像信号（図中Ｓ３２）を作成する。このように
して、ディジタル信号処理部１０６の出力映像信号は最
終の出力フォーマット（例えばＴＶ放送方式に合致する
表示フォーマットや記録媒体に合致する所望の記録フォ
ーマット）に適合させることが可能となる。

【００２２】以上のように、この実施の形態１では、デ
ィジタル信号処理部１０６においてディジタル第１同期
系，ディジタル第２同期系，ディジタル第３同期系とい
う３つの同期系を有し、それぞれの同期系はその同期系
での信号処理に必要なクロック周波数，水平画素数，ラ
イン数を保持しつつ、各同期系でのクロック周波数をｆ
ｃｋ１（ディジタル第１同期系）＞ｆｃｋ２（ディジタ
ル第２同期系）＞ｆｃｋ３（ディジタル第３同期系）と
各同期系で必要最小限の周波数に低減することで、ディ
ジタル部の消費電力の低減を実現することができる。

【００２３】なお上記実施の形態１では、撮像素子駆動
制御回路１０３からの基準同期信号（ＣＣＤＶＤ，ＣＣ
ＤＨＤ）を用いて同期信号作成回路（１）１１２が撮像
素子駆動同期系と略等しい基準信号（ＶＤ１，ＨＤ１）
を作成する場合を説明したが、これに限るものでなく、
例えば撮像素子駆動制御回路１０３からの基準同期信号
（ＣＣＤＶＤ，ＣＣＤＨＤ）をそのままＤｉｇｉｔａｌ
第１同期系の基準信号として使用することで同期信号作
成回路（１）１１２を削減することが可能である。

【００２４】（実施の形態２）図５は、本発明の第１の
発明に係る実施の形態２による撮像装置のブロック図を
示し、実施の形態１と異なる点を中心に説明する。な
お、図１に示す実施の形態１の構成と対応する部分には
同一の符号を付す。

【００２５】図５において、１０１は撮像素子、１０２
は撮像素子駆動回路、１０３は撮像素子駆動制御回路、
１０４はノイズ除去，ゲイン制御を行うアナログ信号処
理回路、１０５はアナログ信号をディジタル信号に変換
するアナログディジタル変換回路（以下、Ａ／Ｄと称
す）、１１６はディジタル信号処理を行う次の構成要素
１０７，１０８，１１７〜１２３から構成されるディジ
タル信号処理部、１０７は第１のディジタル信号処理を
行うディジタル信号処理回路（１）、１０８は第１の同
期変換処理を行う同期変換回路（１）、１１７は第２の
ディジタル信号処理を行うディジタル信号処理回路
（Ａ）、１３１は上記ディジタル信号処理回路（１）１
０７、同期変換回路（１）１０８、ディジタル信号処理
回路（Ａ）１１７から構成される映像信号生成部、１１
８は第２の同期変換処理を行う同期変換回路（Ａ）、１
１９は第３のディジタル信号処理を行うディジタル信号
処理回路（Ｂ）、１２０は第３の同期変換処理を行う同
期変換回路（Ｂ）、１２１は第４のディジタル信号処理
を行うディジタル信号処理回路（Ｃ）、１２２は同期信
号作成回路（Ａ）、１２３は同期信号作成回路（Ｂ）、
１２４は上記回路を制御する全体制御回路である。

【００２６】以上のように構成された撮像装置につい
て、以下その動作を述べる。

【００２７】図５において、撮像素子１０１は撮像素子
駆動制御回路１０３及び撮像素子駆動回路１０２により
撮像素子駆動同期系（ここで同期系とはクロック周波
数，水平画素数，ライン数の組み合わせを示す）で駆動
され、その出力信号はアナログ信号処理回路１０４でノ
イズを除去する相関２重サンプリング処理，信号振幅の
拡大処理等を施されＡ／Ｄ１０５にてディジタル信号に
変換されてディジタル信号処理部１１６に入力される。
ディジタル信号処理部１１６は４つの同期系を有し、そ
れらをＤｉｇｉｔａｌ（ディジタル）第１同期系、Ｄｉ
ｇｉｔａｌ（ディジタル）第２同期系、Ｄｉｇｉｔａｌ
（ディジタル）第３同期系、Ｄｉｇｉｔａｌ（ディジタ
ル）第４同期系と称す。

【００２８】ここで、図６を用いて図５に示した各同期
系における有効信号の概要を示す。図６において、撮像
素子駆動同期系とＤｉｇｉｔａｌ第１同期系は等しく、
クロック周波数，水平信号画素数，信号ライン数をそれ
ぞれｆｃｋ１，ｎ１画素，ｍ１ラインとし、以下Ｄｉｇ
ｉｔａｌ第２同期系におけるクロック周波数，水平信号
画素数，信号ライン数をそれぞれｆｃｋ２，ｎ２画素，
ｍ１ライン、Ｄｉｇｉｔａｌ第３同期系におけるクロッ
ク周波数，水平信号画素数，信号ライン数をそれぞれｆ
ｃｋ２，ｎ３画素，ｍ３ライン、Ｄｉｇｉｔａｌ第４同
期系におけるクロック周波数，水平信号画素数，信号ラ
イン数をそれぞれｆｃｋ３，ｎ４画素，ｍ３ラインとす
る。ここで、ｆｃｋ１＞ｆｃｋ２＞ｆｃｋ３，ｎ１＞ｎ
２＞ｎ３＞ｎ４，ｍ１＞ｍ３の関係がある。

【００２９】また、図７、図８、図９を用いて図５、図
６に示した各同期系のフィールド期間，水平期間，クロ
ック期間の関係を示す。図７はＤｉｇｉｔａｌ第１同期
系とＤｉｇｉｔａｌ第２同期系を示しており、Ｄｉｇｉ
ｔａｌ第１同期系の１フィールド期間，１水平期間，１
クロック期間をそれぞれＴｖ１，Ｔｈ１，ｔ１とし、Ｄ
ｉｇｉｔａｌ第２同期系の１フィールド期間，１水平期
間，１クロック期間をそれぞれＴｖ２，Ｔｈ２，ｔ２と
すると、１フィールド期間及び同期ライン数は等しく、
水平クロック数はＤｉｇｉｔａｌ第１同期系に対しＤｉ
ｇｉｔａｌ第２同期系の方が少なく、Ｔｖ１＝Ｔｖ２，
Ｔｈ１＝Ｔｈ２，ｔ１＜ｔ２の関係となる。図８はＤｉ
ｇｉｔａｌ第２同期系とＤｉｇｉｔａｌ第３同期系を示
しており、Ｄｉｇｉｔａｌ第３同期系の１フィールド期
間，１水平期間，１クロック期間をそれぞれＴｖ３，Ｔ
ｈ３，ｔ３とすると、１フィールド期間は等しく、同期
ライン数はＤｉｇｉｔａｌ第２同期系に対しＤｉｇｉｔ
ａｌ第３同期系の方が少なく、Ｔｖ２＝Ｔｖ３，Ｔｈ２
＜Ｔｈ３，ｔ２＝ｔ３の関係となる。図９はＤｉｇｉｔ
ａｌ第３同期系とＤｉｇｉｔａｌ第４同期系を示してお
り、Ｄｉｇｉｔａｌ第４同期系の１フィールド期間，１
水平期間，１クロック期間をそれぞれＴｖ４，Ｔｈ４，
ｔ４とすると、１フィールド期間及び同期ライン数は等
しく、水平クロック数はＤｉｇｉｔａｌ第３同期系に対
しＤｉｇｉｔａｌ第４同期系の方が少なく、Ｔｖ３＝Ｔ
ｖ４，Ｔｈ３＝Ｔｈ４，ｔ３＜ｔ４の関係となる。

【００３０】また、図７、図８、図９に示した各同期系
における同期ライン数、水平クロック数、クロック周波
数の関係を説明する。

【００３１】ＰＡＬ方式の撮像装置の場合、１フィール
ド期間は１／５０［ｓｅｃ］であり、この場合の各同期
系の一例としてはＤｉｇｉｔａｌ第１同期系において、
同期ライン数（Ｌ１）＝４５０，水平クロック数（ｋ
１）＝１６００，クロック周波数（ｆｃｋ１）＝３６Ｍ
Ｈｚ、Ｄｉｇｉｔａｌ第２同期系において、同期ライン
数（Ｌ２）＝４５０，水平クロック数（ｋ２）＝１２０
０，クロック周波数（ｆｃｋ２）＝２７ＭＨｚ、Ｄｉｇ
ｉｔａｌ第３同期系において、同期ライン数（Ｌ３）＝
３１２．５，水平クロック数（ｋ３）＝１７２８，クロ
ック周波数（ｆｃｋ３）＝２７ＭＨｚ、Ｄｉｇｉｔａｌ
第４同期系において、同期ライン数（Ｌ４）＝３１２．
５，水平クロック数（ｋ４）＝８６４，クロック周波数
（ｆｃｋ４）＝１３．５ＭＨｚの場合がある。

【００３２】このような同期系のもと図５において、デ
ィジタル信号処理部１１６に入力された信号（図中Ｓ１
１）に対し、まずＤｉｇｉｔａｌ第１同期系での信号処
理が行われる。Ｄｉｇｉｔａｌ第１同期系では、撮像素
子駆動制御回路１０３からの基準同期信号（ＣＣＤＶ
Ｄ，ＣＣＤＨＤ）のもとディジタル信号処理回路（１）
１０７において、撮像素子１０１の信号に対して例えば
黒レベルやキズ画素の検出を行う。次にディジタル信号
処理回路（１）１０７の出力信号（図中Ｓ１２）は同期
変換回路（１）１０８に入力されＤｉｇｉｔａｌ第２同
期系への同期変換が行われる。この同期変換（１）では
クロック変換（ｆｃｋ１→ｆｃｋ２，ｆｃｋ１＞ｆｃｋ
２），水平信号画素数変換（ｎ１→ｎ２，ｎ１＞ｎ２）
を行い、撮像素子からの出力信号（ｎ１画素）のなかの
必要とする部分の信号（ｎ２画素）を低い周波数のクロ
ック（ｆｃｋ２）を用いて切り出す（図中Ｓ２１）。こ
の時基準同期信号（ＣＣＤＶＤ，ＣＣＤＨＤ）もＤｉｇ
ｉｔａｌ第２同期系の第２同期系基準信号（ＶＤ２，Ｈ
Ｄ２）に変換される。この同期変換（１）での水平信号
画素数の切り出しの目的としては、実施の形態１で説明
した撮像素子１０１からの出力信号の領域の比率合わ
せ、切り出し位置の制御による手ぶれ補正がある。

【００３３】次にＤｉｇｉｔａｌ第２同期系では前記第
２同期系基準信号（ＶＤ２，ＨＤ２）のもとディジタル
信号処理回路（Ａ）１１７では切り出された撮像素子出
力信号（図中Ｓ２１）に対し撮像信号処理を行い、Ｒ／
Ｇ／Ｂ信号または輝度（Ｙ）／色（Ｃ）信号等の映像信
号を作成する。ここまでが撮像素子出力信号から映像信
号を作成する映像信号生成部１３１に相当する。

【００３４】次にディジタル信号処理回路（Ａ）１１７
の出力信号（図中Ｓ２２）は同期変換回路（Ａ）１１８
に入力されＤｉｇｉｔａｌ第３同期系への同期変換が行
われる。この同期変換（Ａ）では水平信号画素数変換
（ｎ２→ｎ３，ｎ２＞ｎ３），信号ライン数変換（ｍ１
→ｍ３，ｍ１＞ｍ３）を行い、ディジタル信号処理部１
１６の出力信号のライン数に等しい信号（図中Ｓ３１）
に変換する。この時同期信号作成回路（Ａ）１２２が基
準同期信号（ＶＤ２，ＨＤ２）を用いて、第３同期系基
準信号（ＶＤ３，ＨＤ３）を作成する。

【００３５】次にＤｉｇｉｔａｌ第３同期系では前記第
３同期系基準信号（ＶＤ３，ＨＤ３）のもとディジタル
信号処理回路（Ｂ）１１９でライン数変換及び画素数変
換された映像信号（図中Ｓ３１）に対し、例えばディテ
ィール処理等を行う。次にディジタル信号処理回路
（Ｂ）１１９の出力信号（図中Ｓ３２）は同期変換回路
（Ｂ）１２０に入力されＤｉｇｉｔａｌ第４同期系への
同期変換が行われる。この同期変換（Ｂ）ではクロック
変換（ｆｃｋ２→ｆｃｋ３，ｆｃｋ２＞ｆｃｋ３），水
平信号画素数変換（ｎ３→ｎ４，ｎ３＞ｎ４）を行い、
ディジタル信号処理部１１６の出力信号の同期系に等し
い信号（図中Ｓ４１）に変換する。この時基準同期信号
（ＶＤ３，ＨＤ３）もＤｉｇｉｔａｌ第４同期系に変換
され（図中ＶＤ３４，ＨＤ３４）、この信号を用いて同
期信号作成回路（Ｂ）１２３が第４同期系基準信号（Ｖ
Ｄ４，ＨＤ４）を作成する。

【００３６】次にＤｉｇｉｔａｌ第４同期系では前記第
４同期系基準信号（ＶＤ４，ＨＤ４）のもとディジタル
信号処理回路（Ｃ）１２１でディジタル信号処理部１１
６の出力信号仕様に合致した（例えば、黒レベル／白レ
ベルなど）映像信号（図中Ｓ４２）を作成する。このよ
うにしてディジタル信号処理部１１６の出力映像信号は
最終の出力フォーマット(例えばＴＶ放送方式に合致す
る表示フォーマットや記録媒体に合致する記録フォーマ
ット)に適合させることが可能となる。

【００３７】次に、図５に示した同期変換回路の構成例
を図１０、図１１を用いて説明する。図１０は同期変換
（１）及び同期変換（Ｂ）におけるクロック変換と水平
信号画素数変換の構成例、図１１は同期変換（Ａ）にお
ける水平信号画素数変換とライン数変換の構成例であ
る。

【００３８】図１０において、２０１は基準信号用水平
方向メモリ、２０２は同期基準信号Ｗｒｉｔｅ（ライ
ト）制御回路、２０３は同期基準信号Ｒｅａｄ（リー
ド）制御回路、２０４は映像信号用水平方向メモリ、２
０５は映像信号Ｗｒｉｔｅ（ライト）制御回路、２０６
は映像信号Ｒｅａｄ（リード）制御回路である。

【００３９】このように構成された同期変換回路につい
て、以下その動作を述べる。

【００４０】図１０において、変換前の同期系のクロッ
クと水平信号画素数をそれぞれｆｃｋ１，ｎ１、変換後
の同期系のクロックと水平信号画素数をそれぞれｆｃｋ
２，ｎ２とする。ここで変換前同期系においてはｆｃｋ
１のクロックによって、まず変換前の同期基準信号は基
準信号用水平方向メモリ２０１、同期基準信号Ｗｒｉｔ
ｅ制御回路２０２及び映像信号Ｗｒｉｔｅ制御回路２０
５に入力され、同期基準信号Ｗｒｉｔｅ制御回路２０２
では基準信号用水平方向メモリ２０１に対するＷｒｉｔ
ｅ制御信号を作成し変換前の同期基準信号が記録され、
映像信号Ｗｒｉｔｅ制御回路２０５では映像信号用水平
方向メモリ２０４に対するＷｒｉｔｅ制御信号を作成し
変換前の映像信号（水平画素数ｎ１）が映像信号用水平
方向メモリ２０４に記録される。また同期基準信号Ｗｒ
ｉｔｅ制御回路２０２から制御スタートタイミング信号
が変換後の同期系（クロックｆｃｋ２）で動作する同期
基準信号Ｒｅａｄ制御回路２０３に送られ、この信号を
用いて同期基準信号Ｒｅａｄ制御回路２０３では基準信
号用水平方向メモリ２０１に対するＲｅａｄ制御信号を
作成し変換後の同期基準信号を読み出す。次にこの読み
出された同期基準信号を用いて映像信号Ｒｅａｄ制御回
路２０６では映像信号用水平方向メモリ２０４に対する
Ｒｅａｄ制御信号を作成しメモリ内の必要な領域の映像
信号（水平画素数ｎ２）を変換後の映像信号として読み
出す。

【００４１】このようにして、メモリを用いることで変
換前クロックと変換後のクロックの差を吸収し、変換後
のクロックに対応した同期基準信号を得、さらに変換後
の画素数の映像信号を得ることができる。

【００４２】次に、図１１において、３０１は同期基準
信号作成回路、３０２は映像信号内挿回路、３０３は映
像信号用垂直方向メモリ、３０４は映像信号Ｗｒｉｔｅ
（ライト）制御回路、３０５は映像信号Ｒｅａｄ（リー
ド）制御回路である。

【００４３】このように構成された同期変換回路につい
て、以下その動作を述べる。

【００４４】図１１において、変換前の同期系の水平信
号画素数と信号ライン数をそれぞれｎ１，ｍ１、変換後
の同期系の水平信号画素数と信号ライン数をそれぞれｎ
２，ｍ２とする、クロックは変換前後で共通である。こ
こで変換前同期系においては、まず変換前の同期基準信
号は同期基準信号作成回路３０１と映像信号Ｗｒｉｔｅ
制御回路３０４に入力され、映像信号Ｗｒｉｔｅ制御回
路３０４では映像信号用垂直方向メモリ３０３に対する
Ｗｒｉｔｅ制御信号を作成し変換前の映像信号が映像信
号用垂直方向メモリ３０３に記録される。ここで、この
映像信号用垂直方向メモリ３０３に記録される映像信号
は、変換前同期系の映像信号（水平画素数ｎ１，垂直ラ
イン数ｍ１）から映像信号内挿回路３０２によって変換
後の同期系（水平画素数ｎ２，垂直ライン数ｍ２）に合
った映像信号である。また同期基準信号作成回路３０１
では入力された変換前の同期基準信号をスタートタイミ
ング信号として使用して変換後の同期基準信号を作成す
る。次にこの変換後の同期基準信号を用いて映像信号Ｒ
ｅａｄ制御回路３０５では映像信号用垂直方向メモリ３
０３に対するＲｅａｄ制御信号を作成しメモリ内の変換
後の同期系（水平画素数ｎ２，垂直ライン数ｍ２）に合
った映像信号を読み出す。

【００４５】このようにして、メモリを用いることで変
換前の同期系に合った映像信号から変換後の同期系に合
った映像信号を得ることができる。なお、メモリを用い
て変換後の同期系に合った映像信号を得る方法として
は、映像信号内挿回路３０２によって作成された変換後
の同期系に合った映像信号のみをＷｒｉｔｅ制御によっ
てメモリに書き込み、Ｒｅａｄ側は変換後の同期信号に
合わせて読み出す、あるいは映像信号内挿回路３０２に
よって作成された変換後の同期系に合った映像信号を使
用しない無効な映像信号とともに変更前の同期信号に合
わせて書き込み、変換後の同期系のＲｅａｄ制御によっ
て変換後の同期系に合った映像信号のみを読み出す方法
等がある。

【００４６】以上のように、この実施の形態２では、デ
ィジタル信号処理部１１６においてディジタル第１同期
系，ディジタル第２同期系，ディジタル第３同期系，デ
ィジタル第４同期系という４つの同期系を有し、それぞ
れの同期系はその同期系での信号処理に必要なクロック
周波数，水平画素数，ライン数を保持しつつ、各同期系
でのクロック周波数をｆｃｋ１（ディジタル第１同期
系）＞ｆｃｋ２（ディジタル第２，第３同期系）＞ｆｃ
ｋ３（ディジタル第３同期系）と各同期系で必要最小限
の周波数に低減することで、ディジタル部の消費電力の
低減を実現することができる。

【００４７】なお、上記実施の形態２では、同期変換
（Ｂ）において水平信号画素数を変換する場合を説明し
たが、同期変換（Ａ）において水平信号画素数を最終出
力画素数と等しい画素数に変換することも可能であり、
この場合は同期変換（Ｂ）においてはクロック変換のみ
を行い水平信号画素数の変換を行わない構成となる。

【００４８】また、撮像素子駆動制御回路からの基準同
期信号（ＣＣＤＶＤ，ＣＣＤＨＤ）をそのままＤｉｇｉ
ｔａｌ第１同期系の基準信号として使用する場合を説明
したが、これに限るものでなく例えば実施の形態１のよ
うに撮像素子駆動制御回路１０３からの基準同期信号
（ＣＣＤＶＤ，ＣＣＤＨＤ）を用いて同期信号作成回路
（１）１１２が撮像素子駆動同期系と略等しい基準信号
（ＶＤ１，ＨＤ１）を作成することも可能である。

【００４９】また、上記実施の形態１及び２では、同期
変換回路（１）の水平信号画素数の切り出しの目的とし
て、垂直領域と水平領域の比率合わせと手ぶれ補正の２
つの場合を説明したが、これに限るものでなく例えば撮
像素子から信号を読み出すためには垂直方向の転送時間
を確保するため、また有効画素以外にＯｐｔｉｃａｌＢ
ｌａｃｋ（オプティカルブラック）の基準信号を得るた
めのＯＢ画素や読み出しを安定させるための領域のダミ
ー画素を読み出すために早い周波数のクロックを使用す
ることが必要である。そこで同期変換回路（１）におい
てＯＢ画素やダミー画素を取り除いてディジタル信号処
理が可能な最小周波数に変換する場合等がある。

【００５０】また、ディジタル信号処理回路（１），デ
ィジタル信号処理回路（２），ディジタル信号処理回路
（３）及びディジタル信号処理回路（４）の処理内容も
上記説明内容に限るものでないことも明らかである。

【００５１】また、上記実施の形態１では、ＮＴＳＣ方
式の撮像装置での各同期系における同期ライン数、水平
クロック数、クロック周波数の関係の一例を説明し、上
記実施の形態２では、ＰＡＬ方式の撮像装置での各同期
系における同期ライン数、水平クロック数、クロック周
波数の関係の一例を説明したが、これに限るものでない
ことは明らかであり、例えば実施の形態１で示した３つ
の同期系を有するＮＴＳＣ方式の撮像装置で、Ｄｉｇｉ
ｔａｌ第１同期系において、同期ライン数（Ｌ１）＝３
５０，水平クロック数（ｋ１）＝１７１６，クロック周
波数（ｆｃｋ１）＝３６ＭＨｚ、Ｄｉｇｉｔａｌ第２同
期系において、同期ライン数（Ｌ２）＝２６２．５，水
平クロック数（ｋ２）＝１７１６，クロック周波数（ｆ
ｃｋ２）＝２７ＭＨｚ、Ｄｉｇｉｔａｌ第３同期系にお
いて、同期ライン数（Ｌ３）＝２６２．５，水平クロッ
ク数（ｋ３）＝８５８，クロック周波数（ｆｃｋ３）＝
１３．５ＭＨｚのような同期系とこの同期系に合った信
号処理を行う場合においても、同様の効果を得ることは
可能である。

【００５２】（実施の形態３）図１２は、本発明の第２
の発明に係る実施の形態３による撮像装置のブロック図
を示し、実施の形態１と異なる点を中心に説明する。図
１２に示す実施の形態１の構成と対応する部分には同一
の符号を付す。

【００５３】図１２において、実施の形態１の図１と異
なる点は、ディジタル信号処理回路（２）１０９からの
静止画画像用の出力信号Ｓ２３と、クロック作成選択回
路１２６と、クロック作成選択回路１２６を含むディジ
タル信号処理部１２７と、クロック作成選択回路１２６
を含めて全体を制御する全体制御回路１２８と、撮影モ
ード選択手段１２９であり、撮影モード選択手段１２９
により選択された撮影モード（動画撮影モードあるいは
静止画撮影モード）によって全体制御回路１２８はクロ
ック作成選択回路１２６に対して第１同期系，第２同期
系，第３同期系へ出力するクロックであるｆｃｋ１，ｆ
ｃｋ２，ｆｃｋ３を制御する。他は図１と同様であるの
で説明は省略する。

【００５４】以上のように構成された撮像装置につい
て、以下その動作を述べる。

【００５５】図１２において、撮像素子１０１は撮像素
子駆動制御回路１０３及び撮像素子駆動回路１０２によ
り撮像素子駆動同期系（ここで同期系とはクロック周波
数，水平画素数，ライン数の組み合わせを示す）で駆動
され、その出力信号はアナログ信号処理回路１０４でノ
イズを除去する相関２重サンプリング処理，信号振幅の
拡大処理等を施されＡ／Ｄ１０５にてディジタル信号に
変換されてディジタル信号処理部１２７に入力される。
ディジタル信号処理部１２７は３つの同期系を有し、そ
れらはＤｉｇｉｔａｌ（ディジタル）第１同期系、Ｄｉ
ｇｉｔａｌ（ディジタル）第２同期系、Ｄｉｇｉｔａｌ
（ディジタル）第３同期系と称す。

【００５６】ここで、図１３を用いて図１２に示した各
同期系における有効信号の概要を示す。図１３におい
て、図１３（ａ）は動画撮影モード時、図１３（ｂ）は
静止画撮影モード時である。図１３（ａ）に示す動画撮
影モード時は、図２と等しく撮像素子駆動同期系とＤｉ
ｇｉｔａｌ第１同期系は等しく、クロック周波数，水平
信号画素数，信号ライン数はそれぞれｆｃｋ１，ｎ１画
素，ｍ１ラインとし、以下Ｄｉｇｉｔａｌ第２同期系に
おけるクロック周波数，水平信号画素数，信号ライン数
をそれぞれｆｃｋ２，ｎ２画素，ｍ１ライン、Ｄｉｇｉ
ｔａｌ第３同期系におけるクロック周波数，水平信号画
素数，信号ライン数をそれぞれｆｃｋ３，ｎ３画素，ｍ
３ラインとする。ここでｆｃｋ１＞ｆｃｋ２＞ｆｃｋ
３，ｎ１＞ｎ２＞ｎ３，ｍ１＞ｍ３の関係がある。一
方、図１３（ｂ）に示す静止画撮影モード時は、撮像素
子駆動同期系とＤｉｇｉｔａｌ第１同期系は等しく、ク
ロック周波数，水平信号画素数，信号ライン数はそれぞ
れｆｃｋ１，ｎ１画素，ｍ１ラインとし、以下Ｄｉｇｉ
ｔａｌ第２同期系におけるクロック周波数，水平信号画
素数，信号ライン数をそれぞれｆｃｋ２，ｎ２画素，ｍ
１ライン、Ｄｉｇｉｔａｌ第３同期系におけるクロック
周波数，水平信号画素数，信号ライン数をそれぞれｆｃ
ｋ３，ｎ３画素，ｍ３ラインとする。ここでｆｃｋ１＝
ｆｃｋ２＞ｆｃｋ３，ｎ１＝ｎ２＞ｎ３，ｍ１＞ｍ３の
関係がある。

【００５７】また、図１４、図１５を用いて図１２、図
１３に示した静止画撮影モード時の各同期系のフィール
ド期間，水平期間，画素期間の関係を示す。なお動画撮
影時の各同期系のフィールド期間，水平期間，画素期間
の関係は、図３、図４と等しいのでここでの説明は省略
する。図１４はＤｉｇｉｔａｌ第１同期系とＤｉｇｉｔ
ａｌ第２同期系を示しており、Ｄｉｇｉｔａｌ第１同期
系の１フィールド期間，１水平期間，１画素期間をそれ
ぞれＴｖ１，Ｔｈ１，ｔ１とし、Ｄｉｇｉｔａｌ第２同
期系の１フィールド期間，１水平期間，１画素期間をそ
れぞれＴｖ２，Ｔｈ２，ｔ２とすると、１フィールド期
間及び信号ライン数及び水平信号画素数は等しく、Ｔｖ
１＝Ｔｖ２，Ｔｈ１＝Ｔｈ２，ｔ１＝ｔ２の関係とな
る。図１５はＤｉｇｉｔａｌ第２同期系とＤｉｇｉｔａ
ｌ第３同期系を示しており、Ｄｉｇｉｔａｌ第３同期系
の１フィールド期間，１水平期間，１画素期間をそれぞ
れＴｖ３，Ｔｈ３，ｔ３とすると、１フィールド期間は
等しく、信号ライン数及び水平信号画素数はＤｉｇｉｔ
ａｌ第２同期系に対しＤｉｇｉｔａｌ第３同期系の方が
少なく、Ｔｖ２＝Ｔｖ３，Ｔｈ２＜Ｔｈ３，ｔ２＜ｔ３
の関係となる。

【００５８】図１２において、ディジタル信号処理部１
２７に入力された信号（図中Ｓ１１）に対し、まずＤｉ
ｇｉｔａｌ第１同期系での信号処理が行われる。Ｄｉｇ
ｉｔａｌ第１同期系では撮像素子駆動制御回路１０３か
らの基準同期信号（ＣＣＤＶＤ，ＣＣＤＨＤ）を用いて
同期信号作成回路（１）１１２が撮像素子駆動同期系と
略等しい基準信号（ＶＤ１，ＨＤ１）を作成し、この基
準信号のもとディジタル信号処理回路（１）１０７では
撮像素子１０１の信号に対して例えば黒レベルやキズ画
素の検出を行う。次にディジタル信号処理回路（１）１
０７の出力信号（図中Ｓ１２）は同期変換回路（１）１
０８に入力されＤｉｇｉｔａｌ第２同期系への同期変換
が行われる。

【００５９】ここで、まず撮影モード選択手段１２９が
動画撮影モードを選択している場合について説明する。

【００６０】動画撮影モードの場合、同期変換（１）に
おいてクロック変換（ｆｃｋ１→ｆｃｋ２，ｆｃｋ１＞
ｆｃｋ２），水平信号画素数変換（ｎ１→ｎ２，ｎ１＞
ｎ２）を行い、撮像素子からの出力信号（ｎ１画素）の
なかの必要とする部分の信号（ｎ２画素）を低い周波数
のクロック（ｆｃｋ２）を用いて切り出す（図中Ｓ２
１）。この時基準同期信号（ＶＤ１，ＨＤ１）もＤｉｇ
ｉｔａｌ第２同期系に変換され（図中ＶＤ１２，ＨＤ１
２）、この信号を用いて同期信号作成回路（２）１１３
が第２同期系基準信号（ＶＤ２，ＨＤ２）を作成する。

【００６１】次にＤｉｇｉｔａｌ第２同期系では、前記
第２同期系基準信号のもとディジタル信号処理回路
（２）１０９では切り出された撮像素子出力信号（図中
Ｓ２１）に対し動画処理に適した撮像信号処理を行い、
Ｒ／Ｇ／Ｂ信号または輝度（Ｙ）／色（Ｃ）信号を作成
する。ここまでが撮像素子出力信号から映像信号を作成
する映像信号生成部１３０に相当する。

【００６２】次にディジタル信号処理回路（２）１０９
の出力信号（図中Ｓ２２）は同期変換回路（２）１１０
に入力されＤｉｇｉｔａｌ第３同期系への同期変換が行
われる。この同期変換（２）ではクロック変換（ｆｃｋ
２→ｆｃｋ３，ｆｃｋ２＞ｆｃｋ３），水平信号画素数
変換（ｎ２→ｎ３，ｎ２＞ｎ３），信号ライン数変換
（ｍ１→ｍ３，ｍ１＞ｍ３）を行い、ディジタル信号処
理部１２７の出力信号の同期系に等しい信号（図中Ｓ３
１）に変換する。この時基準同期信号（ＶＤ２，ＨＤ
２）もＤｉｇｉｔａｌ第３同期系に変換され（図中ＶＤ
２３，ＨＤ２３）、この信号を用いて同期信号作成回路
（３）１１４が第３同期系基準信号（ＶＤ３，ＨＤ３）
を作成する。

【００６３】次にＤｉｇｉｔａｌ第３同期系では前記第
３同期系基準信号のもとディジタル信号処理回路（３）
１１１でディジタル信号処理部１２７の出力信号仕様に
合致した（例えば黒レベル／白レベル等）映像信号（図
中Ｓ３２）を作成する。このようにしてディジタル信号
処理部１２７の出力映像信号は最終の出力フォーマット
（例えばＴＶ放送方式に合致する表示フォーマットや記
録媒体に合致する記録フォーマット）に適合させること
が可能となる。

【００６４】次に撮影モード選択手段１２９が静止画撮
影モードを選択している場合について説明する。

【００６５】静止画撮影モードの場合、高精細画像を作
成するために撮像素子１０１からの出力信号を全て使用
することが多い。このために同期変換（１）においてク
ロック変換，水平信号画素数変換を行わず、クロック作
成選択回路１２６は第２同期系のクロック（ｆｃｋ２）
を第１同期系のクロック（ｆｃｋ１）と等しくし、同期
変換（１）においては撮像素子１０１からの全ての出力
信号（ｎ１画素）を第１同期系と等しい周波数のクロッ
ク（ｆｃｋ２＝ｆｃｋ１）の第２同期系に受け渡す（図
中Ｓ２１）。またこの時基準同期信号も第１同期系と第
２同期系で等しいので、第２同期系に変換された図中Ｖ
Ｄ１２，ＨＤ１２は第１同期系の基準同期信号ＶＤ１，
ＨＤ１と等しく、この信号を用いて同期信号作成回路
（２）１１３が作成する第２同期系基準信号（ＶＤ２，
ＨＤ２）も第１同期系の基準同期信号ＶＤ１，ＨＤ１と
等しくなる。

【００６６】次にＤｉｇｉｔａｌ第２同期系では、前記
第１同期系と等しい第２同期系基準信号のもとディジタ
ル信号処理回路（２）１０９では全ての撮像素子出力信
号（図中Ｓ２１）に対し静止画処理に適した撮像信号処
理を行いＲ／Ｇ／Ｂ信号または輝度（Ｙ）／色（Ｃ）信
号を作成する。ここでディジタル信号処理回路（２）１
０９では静止画信号（図中Ｓ２３）を静止画経路で出力
すると共に、動画撮影モード時と同様の信号（図中Ｓ２
２）を動画経路に出力する。ここまでが撮像素子出力信
号から映像信号を作成する映像信号生成部１３０に相当
する。

【００６７】この出力信号（図中Ｓ２２）は同期変換回
路（２）１１０に入力されＤｉｇｉｔａｌ第３同期系へ
の同期変換が行われる。この同期変換（２）ではクロッ
ク変換（ｆｃｋ１→ｆｃｋ３，ｆｃｋ１＞ｆｃｋ３），
水平信号画素数変換（ｎ１→ｎ３，ｎ１＞ｎ３），信号
ライン数変換（ｍ１→ｍ３，ｍ１＞ｍ３）を行い、ディ
ジタル信号処理部１２７の出力信号の同期系に等しい信
号（図中Ｓ３１）に変換する。この時基準同期信号（Ｖ
Ｄ２，ＨＤ２）もＤｉｇｉｔａｌ第３同期系に変換され
（図中ＶＤ２３，ＨＤ２３）、この信号を用いて同期信
号作成回路（３）１１４が第３同期系基準信号（ＶＤ
３，ＨＤ３）を作成する。

【００６８】次にＤｉｇｉｔａｌ第３同期系では、動画
撮影モード時と同様に前記第３同期系基準信号のもとデ
ィジタル信号処理回路（３）１１１でディジタル信号処
理部１２７の出力信号仕様に合致した（例えば黒レベル
／白レベル等）映像信号（図中Ｓ３２）を作成する。こ
のようにしてディジタル信号処理部１２７の出力映像信
号は最終の出力フォーマット(例えばＴＶ放送方式に合
致する表示フォーマットや記録媒体に合致する記録フォ
ーマット)に適合させることが可能となる。

【００６９】以上のように、この実施の形態３では、撮
影モード選択手段とクロック作成選択回路１２６を備
え、またディジタル信号処理部１２７においてはディジ
タル第１同期系，ディジタル第２同期系，ディジタル第
３同期系という３つの同期系を有し、それぞれの同期系
では動画撮影モード時及び静止画撮影モード時において
その同期系での信号処理に必要なクロック周波数，水平
画素数，ライン数を保持しつつ、各同期系でのクロック
周波数を各同期系で必要最小限の周波数に低減すること
で、動画撮影時及び静止画撮影時のディジタル部の消費
電力の低減を実現することができる。

【００７０】なお上記実施の形態３では、第２同期系の
基準同期信号（ＶＤ２，ＨＤ２）を同期変換回路（２）
１１０を用いてＤｉｇｉｔａｌ第３同期系に変換し（図
中ＶＤ２３，ＨＤ２３）、この信号を用いて同期信号作
成回路（３）１１４が第３同期系基準信号（ＶＤ３，Ｈ
Ｄ３）を作成する場合を説明したが、第３同期系基準信
号（ＶＤ３，ＨＤ３）はディジタル信号処理部１２７の
出力映像信号の同期系基準信号であり、このディジタル
信号処理部１２７の出力映像信号のフォーマットがＴＶ
放送方式のように汎用的なフォーマットである場合は第
３同期系基準信号の基となる信号を外部から入力するこ
とも可能である。この場合を図１６を用いて簡単に説明
する。

【００７１】（実施の形態４）図１６は、図１２に示し
た撮像装置のブロック図に対してＤｉｇｉｔａｌ第３同
期系の作成方法が異なる場合の構成例を示すブロック図
である。図１６において、図１２と対応する部分には同
一の符号を付す。異なる点は、同期変換回路（Ｃ）１３
２、同期変換回路（Ｄ）１３３、同期信号作成回路
（Ｃ）１３４とディジタル信号処理部１３５であり、他
は図１２と同様であるので説明は省略する。

【００７２】以上のように構成された撮像装置につい
て、以下図１２と異なる点を中心に動画撮影モード時の
動作を述べる。

【００７３】図１６において、撮像素子駆動同期系では
撮像素子駆動制御回路１０３が撮像素子駆動の基準同期
信号（ＣＣＤＶＤ，ＣＣＤＨＤ）とＴＶ放送方式に対応
したＤｉｇｉｔａｌ第３同期系の基準同期信号の基とな
る基準同期信号（ＴＶＶＤ，ＴＶＨＤ）を作成する。撮
像素子１０１の出力信号は図１２と同様にアナログ信号
処理回路１０４、Ａ／Ｄ１０５を経てＤｉｇｉｔａｌ信
号処理部１３５に入力される。ディジタル信号処理部１
３５におけるＤｉｇｉｔａｌ第１同期系、Ｄｉｇｉｔａ
ｌ第２同期系での処理内容は、図１２と同様である。

【００７４】次に、前記撮像素子駆動同期系で作成した
基準同期信号（ＴＶＶＤ，ＴＶＨＤ）は、同期変換回路
（Ｄ）１３３に入力されＤｉｇｉｔａｌ第３同期系への
同期変換が行われる。この同期変換回路（Ｄ）ではクロ
ック変換（ｆｃｋ１→ｆｃｋ３，ｆｃｋ１＞ｆｃｋ３）
が行われ、Ｄｉｇｉｔａｌ第３同期系に変換され（図中
ＶＤ２３，ＨＤ２３）、この信号を用いて同期信号作成
回路（Ｃ）１３４が第３同期系基準信号（ＶＤ３，ＨＤ
３）を作成する。

【００７５】一方、ディジタル信号処理回路（２）１０
９の出力信号（図中Ｓ２２）は同期変換回路（Ｃ）１３
２に入力されＤｉｇｉｔａｌ第３同期系への同期変換が
行われる。この同期変換回路（Ｃ）では、Ｄｉｇｉｔａ
ｌ第２同期系のクロック（ｆｃｋ２），基準同期信号
（ＶＤ２，ＨＤ２）とＤｉｇｉｔａｌ第３同期系のクロ
ック（ｆｃｋ３），基準同期信号（ＶＤ３，ＨＤ３）を
用いてクロック変換（ｆｃｋ２→ｆｃｋ３，ｆｃｋ２＞
ｆｃｋ３），水平信号画素数変換（ｎ２→ｎ３，ｎ２＞
ｎ３），信号ライン数変換（ｍ１→ｍ３，ｍ１＞ｍ３）
を行い、ディジタル第３同期系の信号（図中Ｓ３１）に
変換する。

【００７６】次にＤｉｇｉｔａｌ第３同期系では前記第
３同期系基準信号のもとディジタル信号処理回路（３）
１１１でディジタル信号処理部１２７の出力信号仕様に
合致した（例えば黒レベル／白レベル等）映像信号（図
中Ｓ３２）を作成する。

【００７７】このようにして図１２と同様にディジタル
信号処理部１２７の出力映像信号は最終の出力フォーマ
ット(例えばＴＶ放送方式に合致する表示フォーマット
や記録媒体に合致する記録フォーマット)に適合させる
ことが可能となる。

【００７８】なお、図１６においては、撮像素子駆動制
御回路１０３がＴＶ放送方式に対応したＤｉｇｉｔａｌ
第３同期系の基準同期信号の基となる基準同期信号（Ｔ
ＶＶＤ，ＴＶＨＤ）を作成する場合を説明したが、これ
に限らず他の基準信号作成回路（図示せず）が第３同期
系の基準同期信号の基となる基準同期信号（ＴＶＶＤ，
ＴＶＨＤ）を作成することも可能である。またＤｉｇｉ
ｔａｌ第３同期系の基準同期信号の基となる基準同期信
号としてＴＶ放送方式に対応した場合を説明したがこれ
に限らないことは明らかである。

【００７９】なお、上記実施形の態３及び４では、実施
の形態１と同様に撮像素子駆動制御回路１０３からの基
準同期信号（ＣＣＤＶＤ，ＣＣＤＨＤ）を用いて同期信
号作成回路（１）１１２が撮像素子駆動同期系と略等し
い基準信号（ＶＤ１，ＨＤ１）を作成する場合を説明し
たが、これに限るものでなく、例えば撮像素子駆動制御
回路１０３からの基準同期信号（ＣＣＤＶＤ，ＣＣＤＨ
Ｄ）をそのままＤｉｇｉｔａｌ第１同期系の基準信号と
して使用することで同期信号作成回路（１）１１２を削
減することが可能である。

【００８０】また、静止画撮影時における第２同期系の
基準信号の作成方法として動画撮影時と同様に、第２同
期系に変換された第１同期系の基準同期信号ＶＤ１，Ｈ
Ｄ１と略等しいＶＤ１２，ＨＤ１２を用いて同期信号作
成回路（２）１１３が第１同期系の基準同期信号ＶＤ
１，ＨＤ１と等しい第２同期系基準信号（ＶＤ２，ＨＤ
２）を作成する場合を説明したが、これに限るものでな
く、例えば第２同期系に変換されたＶＤ１２，ＨＤ１２
をそのままＤｉｇｉｔａｌ第２同期系の基準信号として
使用することも可能であるので、この場合は動画撮影モ
ード時と静止画撮影モード時とで同期信号作成回路
（２）１１３が作成したＶＤ２，ＨＤ２と第２同期系に
変換されたＶＤ１２，ＨＤ１２とを選択回路等を用いて
選択すれば良い。

【００８１】また、上記実施の形態３及び４では、静止
画撮影時において第１同期系の基準同期信号ＶＤ１，Ｈ
Ｄ１を同期変換回路（１）を用いて第１同期系の基準同
期信号と略等しい第２同期系の信号ＶＤ１２，ＨＤ１２
に変換する場合を説明したが、これに限るものでなく例
えば第１同期系の基準同期信号ＶＤ１，ＨＤ１をそのま
まＤｉｇｉｔａｌ第２同期系の基準信号として使用する
ことも可能であるが、この場合は周波数は等しいクロッ
クｆｃｋ１とｆｃｋ２の位相を管理する必要がある。一
方同期変換回路（１）が実施形態２の図１０に示したよ
うにメモリを用いて基準同期信号に対して第１同期系の
クロックｆｃｋ１で書き込み処理を行い第２同期系のク
ロックｆｃｋ２で読み出し処理を行う場合はクロックの
位相を管理する必要は無い。

【００８２】また、上記実施の形態３及び４では、静止
画撮影モード時においてディジタル信号処理回路（２）
１０９から静止画画像信号（図中Ｓ２３）と動画撮影モ
ード時と同様の信号（図中Ｓ２２）を出力する場合を示
したが、これをもう少し補足するとこの静止画画像信号
は図示されていない静止画処理ブロックで静止画特有の
処理（例えばＪＰＥＧ処理）を施され静止画用記録媒体
に記録、一方動画撮影モード時と同様の信号は動画信号
を記録する記録媒体に記録または撮影画像の確認用とし
てモニターへ出力される場合等が考えられる。

【００８３】なお、この実施の形態３及び４は、実施の
形態１の撮像装置を基に動画撮影モードと静止画撮影モ
ードの選択が可能な構成を示したが、実施の形態２に対
しても同様の構成とすることで同様の効果を得ることが
可能である。

【００８４】また、前記の各実施の形態１〜４では、撮
像素子１０１として、単板システム，３板システム等に
対して言及してないが、単板、３板等の制約はなく、単
板システム、２板システム、３板システムにおいても同
等の効果を得ることは可能である。

【００８５】

【発明の効果】以上のように本発明によれば、次の効果
を奏する。

【００８６】（１）本発明の第１の発明では、ディジタ
ル信号処理部において少なくとも３つの同期系を有し、
それぞれの同期系においてその同期系での信号処理に必
要なクロック周波数，水平画素数，ライン数を保持しつ
つ、各同期系でのクロック周波数を各同期系で必要最小
限の周波数に低減することで、高画質な画像の作成を行
いつつディジタル部の消費電力の低減を実現することが
可能である。

【００８７】（２）本発明の第２の発明では、撮影モー
ド選択手段とクロック作成選択回路を備え、ディジタル
信号処理部において少なくとも３つの同期系を有し、そ
れぞれの同期系では動画撮影モード時及び静止画撮影モ
ード時においてその同期系での信号処理に必要なクロッ
ク周波数，水平画素数，ライン数を保持しつつ、各同期
系でのクロック周波数を各同期系で必要最小限の周波数
に低減することで、高画質な動画撮影及び静止画撮影を
行いつつ、ディジタル部の消費電力の低減を実現するこ
とが可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態１による撮像装置の構成を
示すブロック図

【図２】同撮像装置における各同期系における有効信号
の概要図

【図３】同撮像装置におけるディジタル第１同期系とデ
ィジタル第２同期系の関係図

【図４】同撮像装置におけるディジタル第２同期系とデ
ィジタル第３同期系の関係図

【図５】本発明の実施の形態２による撮像装置の構成を
示すブロック図

【図６】同撮像装置における各同期系における有効信号
の概要図

【図７】同撮像装置におけるディジタル第１同期系とデ
ィジタル第２同期系の関係図

【図８】同撮像装置におけるディジタル第２同期系とデ
ィジタル第３同期系の関係図

【図９】同撮像装置におけるディジタル第３同期系とデ
ィジタル第４同期系の関係図

【図１０】同撮像装置における同期変換回路のクロック
変換と水平信号画素数変換の構成例を示す図

【図１１】同撮像装置における同期変換回路の水平信号
画素数変換とライン数変換の構成例を示す図

【図１２】本発明の実施の形態３による撮像装置の構成
を示すブロック図

【図１３】同撮像装置における各同期系における有効信
号の概要図

【図１４】同撮像装置における静止画撮影モード時のデ
ィジタル第１同期系とディジタル第２同期系の関係図

【図１５】同撮像装置における静止画撮影モード時のデ
ィジタル第２同期系とディジタル第３同期系の関係図

【図１６】本発明の実施の形態４による撮像装置の構成
を示すブロック図

【符号の説明】

１０１ 撮像素子 １０２ 撮像素子駆動回路 １０３ 撮像素子制御回路 １０４ アナログ信号処理回路 １０５ アナログディジタル変換回路 １０６ ディジタル信号処理部 １０７、１０９、１１１ ディジタル信号処理回路 １０８、１１０ 同期変換回路 １１２〜１１４ 同期
信号作成回路 １１５ 全体制御回路 １３０ 映像信号生成部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渋谷 文紀 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C022 AB64 AB67 AC42 AC69 5C024 CY08 CY09 CY16 CY42 HX02 HX50 JX35

Claims (7)

【特許請求の範囲】
1. 【請求項１】 撮像素子からの出力信号に基づいて、所
   望の走査方式に基づく走査ライン数よりも多い走査ライ
   ン数をもつ映像信号を生成する映像信号生成手段と、前
   記映像信号生成手段から出力される映像信号を前記所望
   の走査方式に適合した走査ライン数をもつ映像信号に変
   換する走査変換手段とを備え、 前記映像信号生成手段と前記走査変換手段とが、それぞ
   れ同期クロック変換処理を行うことを特徴とする撮像装
   置。
2. 【請求項２】 撮像素子からの出力信号に基づいて、所
   望の走査方式に基づく走査ライン数よりも多い走査ライ
   ン数をもつ映像信号を生成する映像信号生成手段と、前
   記映像信号生成手段から出力される映像信号を前記所望
   の走査方式に適合した走査ライン数をもつ映像信号に変
   換する走査変換手段とを備え、 前記映像信号生成手段と前記走査変換手段とが、それぞ
   れ同期クロック変換処理を行い、 前記映像信号生成手段は、同期クロック変換処理の後に
   少なくとも所定の信号処理を行うことを特徴とする撮像
   装置。
3. 【請求項３】 撮像素子からの出力信号に基づいて、所
   望の走査方式に基づく走査ライン数よりも多い走査ライ
   ン数をもつ映像信号を生成する映像信号生成手段と、前
   記映像信号生成手段から出力される映像信号を前記所望
   の走査方式に適合した走査ライン数をもつ映像信号に変
   換する走査変換手段と、動画撮影モードと静止画撮影モ
   ードを選択する撮影モード選択手段とを備え、 前記撮影モード選択手段が動画撮影モードの場合は前記
   映像信号生成手段と前記走査変換手段とが、それぞれ同
   期クロック変換処理を行い、 前記撮影モード選択手段が静止画撮影モードの場合は前
   記映像信号生成手段または前記走査変換手段が、同期ク
   ロック変換処理を行うことを特徴とする撮像装置。
4. 【請求項４】 同期クロック変換処理は、映像信号と同
   期基準信号を書き込み／読み出す水平方向のメモリを有
   することを特徴とする請求項１、２または３記載の撮像
   装置。
5. 【請求項５】 同期クロック変換処理は、変換前の映像
   信号のライン数をm1、水平方向の画素数をn1、サンプリ
   ングクロックの周波数をf1とし、変換後の映像信号のラ
   イン数をm2、水平方向の画素数をn2、サンプリングクロ
   ックの周波数をf2とした場合に、 m1×n1×(１／f1)＝m2×n2×(１／f2) m1＝m2 の条件を満たすように、両者の関係が設定されているこ
   とを特徴とする請求項１、２、３または４記載の撮像装
   置。
6. 【請求項６】 走査変換手段は、映像信号を書き込み／
   読み出す垂直方向のメモリを有することを特徴とする請
   求項１、２または３記載の撮像装置。
7. 【請求項７】 走査変換手段は、変換前の映像信号のラ
   イン数をm1、水平方向の画素数をn1、サンプリングクロ
   ックの周波数をf1とし、変換後の映像信号のライン数を
   m2、水平方向の画素数をn2、サンプリングクロックの周
   波数をf2とした場合に、 m1×n1×(１／f1)＝m2×n2×(１／f2) f1＝f2 の条件を満たすように、両者の関係が設定されているこ
   とを特徴とする請求項１、２、３または６記載の撮像装
   置。