JPH0898150A

JPH0898150A - 画像処理装置

Info

Publication number: JPH0898150A
Application number: JP6229941A
Authority: JP
Inventors: Kazuhiko Fukui; 一彦福井; Takaiwa Nakaya; 崇厳中家
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-09-26
Filing date: 1994-09-26
Publication date: 1996-04-12

Abstract

(57)【要約】【目的】回路規模を増大させず、任意の映像信号処理
およびイメージフォーマット変換処理を行なうことがで
きる画像処理装置を提供する。【構成】イメージフォーマット変換回路２２は、ＦＰ
ＧＡで構成され、イメージ変換制御回路２４により任意
の論理にプログラムすることができる。画像検出回路２
３は、映像信号処理回路２１により処理されたデジタル
映像信号を基に画像の特徴を検出し、検出結果をイメー
ジ変換制御回路２４へ出力する。イメージ変換制御回路
２４は、画像の特徴に応じた処理をイメージフォーマッ
ト変換回路２２にプログラムし、イメージフォーマット
変換回路２２は、プログラムされた論理により所定のイ
メージフォーマットに変換した画像データＦＤを出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に関し、
特に、パソコンおよびワークステーション等のコンピュ
ータシステム、ＨＡ（ホームオートメーション）システ
ム等の家庭情報端末および携帯情報端末、および、テレ
ビ電話およびテレビ会議等のコミュニケーションシステ
ム等に好適な画像処理装置に関するものである。

【０００２】

【従来の技術】従来の画像処理装置は、コンピュータシ
ステム等に使用され、テレビ会議やテレビ電話等に使用
される画像を取込んだり、文字や図形の読取り等を行な
う。このような従来の画像処理装置は、たとえば、カメ
ラヘッド部またはスキャナ部とデジタル信号処理部とに
より構成されている。デジタル信号処理部では、映像信
号処理を行なった後、イメージフォーマット変換を行な
う。イメージフォーマット変換とは、映像信号のフォー
マット変換をするものであり、たとえば、ＣＩＦ（Ｃｏ
ｍｍｏｎＩｎｔｅｒｍｅｇｉａｔｅＦｏｒｍａｔ）
やＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａ
ｙ）等の所定のイメージフォーマット形式で出力され
る。

【０００３】以下、従来の画像処理装置に具備されるデ
ジタル信号処理部について図面を参照しながら説明す
る。図１３は、従来の画像処理装置のデジタル信号処理
部の構成を示すブロック図である。

【０００４】図１３を参照して、デジタル信号処理部１
００は、ＶＧＡ変換回路１０１、水平１／２変換回路１
０２、垂直・水平１／２変換回路１０３、スイッチＳＷ
１、ＳＷ２を含む。

【０００５】ＶＧＡ変換回路１０１には、カメラヘッド
部またはスキャナ部から入力されるデジタル画像信号Ｄ
Ｐが入力される。ＶＧＡ変換回路１０１は、デジタル画
像信号ＤＰをＶＧＡフォーマットに変換し、スイッチＳ
Ｗ１へ出力する。スイッチＳＷ１は、ＶＧＡフォーマッ
トに変換された画像データＶＧＡをそのまま出力した
り、水平１／２変換回路１０２へ出力する。水平１／２
変換回路１０２は、ＶＧＡフォーマットに変換された画
像データＶＧＡの水平方向のドット数を１／２に変換
し、ＱＶＧＡをスイッチＳＷ２へ出力する。スイッチＳ
Ｗ２は、入力した画像データＱＶＧＡをそのまま出力し
たり、または、垂直・水平１／２変換回路１０３へ出力
する。垂直・水平１／２変換回路１０３は、入力した画
像データの垂直方向のライン数を１／２にし、さらに、
水平方向のドット数を１／２に変換し、１／１６ＶＧＡ
フォーマットに対応した画像データ１／１６ＶＧＡを出
力する。

【０００６】図１３に示すイメージ変換回路は、カメラ
ヘッド部に具備される撮像素子として４１万画素のＣＣ
Ｄ（Charge Coupled Device ）を用い、動画イメージ用
として１／１６ＶＧＡ（１６０×１２０ドット）に対応
した画像データ、人物イメージ用としてＱＶＧＡ（３２
０×２４０ドット）フォーマットに対応した画像デー
タ、または、文書イメージ用としてＶＧＡ（６４０×４
８０ドット）フォーマットに対応した画像データを出力
する。

【０００７】以下、上記のように構成されたイメージ変
換回路の動作について説明する。映像信号処理されたデ
ジタル映像信号ＤＰをＶＧＡフォーマットに変換する場
合、ＶＧＡ変換回路１０１のみを用いる。このとき、ス
イッチＳＷ１は、ＶＧＡ変換回路１０１の出力をそのま
ま出力するように接続する。ＶＧＡ変換回路１０１は、
ＣＣＤの画素数に応じてデジタル映像信号ＤＰから水平
方向のドット数や垂直方向のライン数を削除する。すな
わち、奇数および偶数の各フィールドの上４ラインと下
４ラインを削除するとともに、６ドットのデータを５ド
ットに変換することによりＶＧＡフォーマットに変換す
る。

【０００８】次に、デジタル映像信号ＤＰをＱＶＧＡフ
ォーマットに変換する場合、ＶＧＡ変換回路１０１と水
平１／２変換回路１０２とを用いる。このとき、スイッ
チＳＷ１は、水平１／２変換回路１０２側を接続し、ス
イッチＳＷ２は、水平１／２変換回路１０２の出力をそ
のまま出力するように接続する。水平１／２変換回路１
０２は、ＶＧＡ変換回路１０１から入力された画像デー
タの水平方向のドット数を１／２に変換する。すなわ
ち、奇数フィールドまたは偶数フィールド、つまり片方
のフィールドのみを水平方向の６４０ドットを３２０ド
ットに変換し、垂直方向は、片フィールドのライン数２
４０ラインのままにする。この結果、ＶＧＡフォーマッ
トに変換された画像データがＱＶＧＡフォーマットの画
像データに変換される。

【０００９】次に、デジタル映像信号ＤＰを１／１６Ｖ
ＧＡフォーマットに変換する場合、ＶＧＡ変換回路１０
１を水平１／２変換回路１０２、および垂直・水平１／
２変換回路１０３を用いる。このとき、スイッチＳＷ１
は、水平１／２変換回路１０２側を接続し、スイッチＳ
Ｗ２は垂直・水平１／２変換回路１０３側を接続する。
垂直・水平１／２変換回路１０３は、水平１／２変換回
路１０２から出力される画像データの垂直方向のライン
数を１／２に変換し、水平方向のドット数を１／２に変
換する。すなわち、片フィールドのみを垂直２４０ライ
ンから１２０ラインへ変換し、さらに、水平３２０ドッ
トから１６０ドットへ変換する。この結果、ＱＶＧＡフ
ォーマットの画像データが１／１６ＶＧＡフォーマット
の画像データに変換されて出力される。

【００１０】

【発明が解決しようとする課題】上記のように従来の画
像処理装置では、映像信号を数種類のイメージフォーマ
ットに変換する場合、各フォーマットに対応した処理回
路を具備し、また、各回路の接続を制御するスイッチを
具備していた。したがって、変換すべきイメージフォー
マットの種類が増加すると、イメージ変換回路の素子数
が増大するという問題点があった。また、ハード的に固
定された処理回路を具備するため、任意のイメージフォ
ーマットの変換に対応することができないという問題点
もあった。

【００１１】また、上記の問題は、デジタル信号処理回
路についても同様であり、カメラヘッド部の撮像素子の
解像度が異なる場合、異なる解像度ごとに信号処理回路
を具備する必要があり、やはり回路規模が増大するとい
う問題点があった。また、ハード的に固定されたデジタ
ル信号処理回路を具備するため、任意の解像度に対応し
た映像信号処理を行なうことができないという問題点も
あった。

【００１２】本発明は上記課題を解決するためのもので
あって、回路規模を増大させず、任意の映像信号処理ま
たはイメージフォーマット変換処理を行なうことができ
る画像処理装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１記載の画像処理
装置は、被写体から入射される撮像光をデジタル画像信
号に変換して出力する画像信号出力手段と、任意の論理
をプログラム可能な論理手段と、論理手段を所定の論理
にプログラムするプログラム手段とを含み、上記論理手
段は、プログラム手段によりプログラムされた所定の論
理により、デジタル画像信号を所定のイメージフォーマ
ットに対応した画像データに変換して出力する。

【００１４】請求項２記載の画像処理装置は、請求項１
記載の画像処理装置の構成に加え、さらに、前記デジタ
ル画像信号を信号処理してデジタル映像信号を出力する
信号処理手段と、デジタル画像信号から画像の特徴を検
出する検出手段とを含み、上記プログラム手段は、画像
の特徴に応じたイメージフォーマットの変換処理を決定
し、決定したイメージフォーマット変換処理を実現する
所定の論理を論理手段にプログラムし、上記論理手段
は、プログラム手段によりプログラムされた所定の論理
により、信号処理手段から出力されるデジタル映像信号
にイメージフォーマットの変換処理を行ない、イメージ
フォーマットに対応した画像データ出力する。

【００１５】請求項３記載の画像処理装置は、請求項１
記載の画像処理装置の構成に加え、上記論理手段は、デ
ジタル画像信号を信号処理し、デジタル映像信号を出力
する信号処理用論理手段と、デジタル映像信号を所定の
イメージフォーマットに対応した画像データに変換して
出力するイメージ変換用論理手段とを含み、上記プログ
ラム手段は、外部から入力された制御データに応じて、
信号処理用論理手段およびイメージフォーマット変換用
論理手段を所定の論理にプログラムする。

【００１６】請求項４記載の画像処理装置は、請求項３
記載の画像処理装置の構成に加え、上記画像信号出力手
段は、所定の解像度を有する撮像手段を含み、上記制御
データは、撮像手段の解像度に関するデータを含み、上
記プログラム手段は、撮像手段の解像度に応じた所定の
論理を信号処理用論理手段およびイメージ変換用論理手
段にプログラムし、上記信号処理用論理手段は、撮像手
段の解像度に応じた信号処理を行ない、上記イメージフ
ォーマット変換用論理手段は、撮像手段の解像度に応じ
たイメージフォーマットの変換処理を行なう。

【００１７】請求項５記載の画像処理装置は、請求項１
記載の画像処理装置の構成に加え、上記画像信号出力手
段は、動画のデジタル画像信号を出力する動画像出力手
段と、静止画のデジタル画像信号を出力する静止画像出
力手段とを含み、上記画像処理装置は、さらに、動画像
出力手段から出力された動画のデジタル画像信号および
静止画像出力手段から出力される静止画のデジタル画像
信号のうち一方を選択的に出力する選択手段を含み、上
記論理手段は、選択手段から出力されるデジタル画像信
号を信号処理し、デジタル映像信号を出力する信号処理
用論理手段と、デジタル映像信号を所定のイメージフォ
ーマットに対応した画像データに変換して出力するイメ
ージ変換用論理手段とを含み、上記画像処理装置は、さ
らに、動画像出力手段から出力される動画のデジタル画
像信号がブランキング期間にあるとき、静止画像出力手
段から出力される静止画のデジタル画像信号を出力する
ように選択手段を制御し、かつ、静止画像出力手段から
出力される静止画のデジタル画像信号に適した信号処理
およびイメージフォーマットの変換処理を信号処理用論
理手段およびイメージ信号用論理手段にプログラムする
ようにプログラム手段を制御し、動画像出力手段から出
力される動画のデジタル画像信号がブランキング期間以
外の期間にあるとき、動画像出力手段から出力される動
画のデジタル画像信号を出力するように選択手段を制御
し、かつ、動画像出力手段から出力される動画のデジタ
ル画像信号に適した信号処理およびイメージフォーマッ
トの変換処理を信号処理用論理手段およびイメージ変換
用論理手段にプログラムするようにプログラム手段を制
御する制御手段を含む。

【００１８】

【作用】請求項１ないし請求項５記載の画像処理装置に
おいては、プログラム手段により論理手段を所定の論理
にプログラムし、デジタル画像信号を所定のイメージフ
ォーマットに対応した画像データに変換して出力するこ
とができる。

【００１９】請求項２記載の画像処理装置においては、
プログラム手段により論理手段を所定の論理にプログラ
ムし、画像の特徴に応じたイメージフォーマットの変換
処理を行なうことができる。

【００２０】請求項３および請求項４記載の画像処理装
置においては、外部から出力された制御データに応じて
信号処理用論理手段およびイメージ変換用論理手段が所
定の論理にプログラムされ、制御データに応じた信号処
理およびイメージフォーマットの変換処理を行なうこと
ができる。

【００２１】請求項４記載の画像処理装置においては、
プログラム手段により撮像手段の解像度に応じた所定の
論理を信号処理用論理手段およびイメージ変換用論理手
段にプログラムすることができ、撮像手段の解像度に応
じた信号処理およびイメージフォーマットの変換処理を
行なうことができる。

【００２２】請求項５記載の画像処理装置においては、
動画のデジタル画像信号がブランキング期間にあると
き、静止画のデジタル画像信号に適した信号処理および
イメージフォーマットの変換処理を行ない、ブランキン
グ期間以外にあるとき、動画のデジタル画像信号に適し
た信号処理およびイメージフォーマットの変換処理を行
なうことができる。

【００２３】

【実施例】以下、本発明の第１の実施例の画像処理装置
について図面を参照しながら説明する。図１は、本発明
の第１の実施例の画像処理装置の構成を示すブロック図
である。

【００２４】図１を参照して、画像処理装置は、カメラ
ヘッド部１、デジタル信号処理部２を含む。カメラヘッ
ド部１は、撮像素子１１、前処理回路１２、Ａ／Ｄ変換
回路１３、駆動回路１４、ヘッド部制御回路１５を含
む。デジタル信号処理部２は、映像信号処理回路２１、
イメージ変換回路２２、画像検出回路２３、イメージ変
換制御回路２４を含む。

【００２５】撮像素子１１は、レンズが捉えた光像を電
気信号に変換する。前処理回路１２は、撮像素子１１の
出力信号をサンプルホールドし、自動利得制御（ＡＧ
Ｃ）等を行なう。Ａ／Ｄ変換回路１３は、前処理回路１
２の出力信号を画素単位でデジタルデータに変換し、デ
ジタル画像信号ＤＩを出力する。駆動回路１４は、撮像
素子１１を制御するための駆動タイミングパルス、映像
信号用同期パルス、および映像信号処理パルス等を発生
する。ヘッド部制御回路１５は、Ａ／Ｄ変換回路１３、
駆動回路１６を制御し、カメラヘッド部１の動作を制御
する。

【００２６】映像信号処理回路２１は、Ａ／Ｄ変換回路
１３から出力されたデジタル画像信号ＤＩを基に、輝度
信号Ｙ、色信号Ｒ−Ｙ、Ｂ−Ｙを生成し、ホワイトバラ
ンス処理およびガンマ補正処理等を行なった後、輝度信
号Ｙと色信号Ｒ−Ｙ、Ｂ−Ｙをデジタル映像信号ＤＰと
してイメージ変換回路２０に出力する。このとき、色信
号は、Ｒ−Ｙ／Ｂ−Ｙの点順次色差として出力される。
イメージ変換回路２２は、映像信号処理回路２１から出
力される輝度信号Ｙ、色信号Ｒ−Ｙ、Ｂ−Ｙを基にし
て、イメージ変換制御回路２４により指定された画像サ
イズ、たとえば、ＣＩＦ、ＶＧＡ等の画像データＦＤに
変換して外部へ出力する。画像検出回路２３は、映像信
号処理回路２１から入力されるデジタル映像データを用
い画像の特徴を検出し、その画像の最適なイメージ変換
方法をイメージ変換制御回路２４に指定する。イメージ
変換回路２２は、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａ
ｍｍａｐｌｅＧａｔｅＡｒｒａｙ）により構成さ
れ、プログラムデータに応じた任意の論理をプログラム
することができる。イメージ変換制御回路２４は、指定
された最適なイメージ変換方法を実現する所定の論理を
イメージ変換回路２２の内部のロジック回路にプログラ
ミングする。

【００２７】次に、画像検出回路２３について詳細に説
明する。画像検出回路２３で行なわれるデジタル画像デ
ータにおける画像の特徴検出とは、たとえば、人物が主
要な画像であるか、文書が主要な画像であるか、静止画
であるか、または、動画であるか等を判断するものであ
る。具体的には以下の処理により画像の特徴を抽出する
ことができる。

【００２８】画像検出回路２３は、たとえば、２値化処
理部、フレーム差分検出部、画像面積検出部、およびフ
レームメモリにより構成される。入力されたデジタル映
像信号のＮフレーム目の輝度データを２値化処理部によ
り２値のデータに変換する。２値化されたＮフレーム目
の２値データをフレーム差分検出部を通してフレームメ
モリに格納する。フレーム差分検出部では、既に、フレ
ームメモリに格納されているＮフレーム目の２値データ
と、次に入力されるＮ＋１フレーム目の２値データの比
較を行ない、フレーム間に動きがあるか否かを検出す
る。次に、Ｎ＋１フレーム目の２値データをフレームメ
モリに格納する。上記動作を順次実行する。この結果、
フレーム差分検出部では、入力される画像に動きがある
かどうかを判定することができ、動きがある場合は動画
と判定し、動きがない場合は静止画と判定することがで
きる。

【００２９】また、画像面積検出部によりフレーム差分
検出部の２値データを基にして画像の占有する面積を計
算する。１フレームの画像データに対して画像部分が多
い場合は人物が主要な画像データであると判定し、逆に
少ない場合は文書データであると判定することができ
る。また、動画の場合は、面積の検出処理を行なわない
でそのまま動画データであると判定することもできる。
すなわち、画像面積検出部の判定方法は、白または黒に
２値化された１フレームの２値データにおいて、１フレ
ーム中に黒のデータと白のデータの占める比率を計算し
て、黒が多い場合人物を主要とする画像データとして処
理し、白が多い場合は文書を主とする画像データとして
処理する。上記の操作により、画像の特徴を検出するこ
とができる。

【００３０】次に、図１に示すイメージ変換制御回路２
４の制御動作について説明する。図２は、図１に示すイ
メージ変換制御回路の制御動作を説明するためのフロー
チャートである。

【００３１】図２を参照して、まず、ステップＳ１にお
いて、画像検出回路２３の判断結果がイメージ変換制御
回路２４に入力される。次に、ステップＳ２において、
判断結果が動画を示しているか否かが確認される。動画
を示している場合ステップＳ７へ移行し、イメージ変換
回路のイメージ変換方法を動画用に設定するため、ＦＰ
ＧＡの内部ロジック回路を所定の論理にプログラムす
る。動画でない場合、ステップＳ３において、静止画の
人物であるか否かが確認される。静止画の人物である場
合ステップＳ８へ移行し、イメージ変換回路のイメージ
変換方法を人物用に設定するため、ＦＰＧＡ内部のロジ
ック回路を所定の論理にプログラムする。

【００３２】一方、静止画でないと判断された場合、こ
の場合は静止画でかつ文書の場合であると判断すること
ができるので、ステップＳ４において、イメージ変換回
路２２のイメージ変換方法を文書用に設定するため、Ｆ
ＰＧＡの内部のロジック回路を所定の論理にプログラム
する。ここで、イメージ変換回路２２は、ＦＰＧＡ等の
プログラマブルな論理回路で構成されており、ＦＰＧＡ
に接続されたＥＥＰＲＯＭ（エレクトリックイレーザブ
ルプログラマブルリードオンリーメモリ）等のメモリの
内容を書替えることによって、または、メモリのアドレ
スを指定することによって簡単にＦＰＧＡの内部のロジ
ック回路を設定できる。

【００３３】上記ステップＳ４、Ｓ７、およびＳ８の各
処理が終了した場合、ステップＳ５において、イメージ
変換回路２２は、設定された論理に従い、所定のイメー
ジ変換方法により入力したデジタル映像信号を所定のイ
メージフォーマットに対応した画像データＦＤに変換し
て出力する。次に、ステップＳ６において、データが終
了したか否かを確認する。データが終了している場合は
処理を終了し、終了していない場合はステップＳ１に移
行し以後の処理を継続する。すなわち、次のデータがあ
る場合は、再度、画像検出回路２３の判断結果に応じて
イメージ変換回路２２の内部のロジック回路の設定を行
ない、設定された所定の論理により画像の特徴に応じた
イメージフォーマットの変換処理が実行され、所定のイ
メージフォーマットの画像データＦＤが出力される。

【００３４】次に、上記の処理により設定されたイメー
ジ変換回路２２の具体例について説明する。図３は、図
１に示すイメージ変換回路の第１の具体例の構成を示す
ブロック図である。第１の具体例は、イメージ変換制御
回路２４がイメージ変換回路２２を上記のフローチャー
トに従い文書用のイメージ変換を行なうイメージ変換回
路２２ａに設定した例である。

【００３５】図３を参照して、イメージ変換回路２２ａ
は、インタフェース（Ｉ／Ｆ）２２０、ＶＧＡ変換回路
２２１を含む。ＶＧＡ変換回路２２１は、入力したデジ
タル映像信号ＤＰの水平方向のドット数や垂直方向のラ
イン数を削減する。すなわち、奇数および偶数の各フィ
ールドの上４ラインと下３ラインとを削除するととも
に、６ドットのデータを５ドットに変換し、ＶＧＡフォ
ーマットに対応した画像データＶＧＡを出力する。イン
タフェース２２０を介して、イメージ変換制御回路２４
から出力されたプログラムデータＰＤａによりＦＰＧＡ
の内部のロジック回路がプログラムされ、ＶＧＡ変換回
路２２１が構築される。

【００３６】次に、図１に示すイメージ変換回路の第２
の具体例について説明する。図４は図１に示すイメージ
変換回路の第２の具体例の構成を示すブロック図であ
る。第２の具体例は、イメージ変換制御回路２４が上記
のフローチャートによりイメージ変換回路２２を人物用
のイメージ変換を行なうイメージ変換回路２２ｂに設定
した例である。

【００３７】図４を参照して、イメージ変換回路２２ｂ
は、インタフェース２２０、ＶＧＡ変換回路２２１、水
平１／２変換回路２２２を含む。インタフェース２２０
を介してイメージ変換制御回路２４から出力されたプロ
グラムデータＰＤｂによりＦＰＧＡ内部のロジック回路
が人物用イメージ変換を行なうように処理の論理にプロ
グラムされ、ＶＧＡ変換回路２２１および水平１／２変
換回路２２２が構築される。ＶＧＡ変換回路２２１は、
図３に示すＶＧＡ変換回路２２１と同様に、デジタル映
像信号ＤＰをＶＧＡフォーマットに対応した画像データ
に変換して水平１／２変換回路２２２へ出力する。水平
１／２変換回路２２２は、入力した画像データの水平方
向のドット数を１／２に変換してＱＶＧＡに対応した画
像データＱＶＧＡを出力する。

【００３８】次に、図１に示すイメージ変換回路の第３
の具体例について説明する。図５は、図１に示すイメー
ジ変換回路の第３の具体例の構成を示すブロック図であ
る。第３の具体例は、イメージ変換制御回路２４が上記
のフローチャートによりイメージ変換回路２２を動画用
のイメージ変換を行なうイメージ変換回路２２ｃに設定
した例である。

【００３９】図５を参照して、イメージ変換回路２２ｃ
は、インタフェース２２０、ＶＧＡ変換回路２２１、水
平１／２変換回路２２２、垂直・水平１／２変換回路２
２３を含む。インタフェース２２０を介してイメージ変
換制御回路２４から出力されたプログラムデータＰＤｃ
によりＦＰＧＡの内部のロジック回路が動画用のイメー
ジ変換を行なう所定の論理にプログラムされ、ＶＧＡ変
換回路２２１、水平１／２変換回路２２２、および垂直
・水平１／２変換回路２２３が構築される。ＶＧＡ変換
回路２２１および水平１／２変換回路２２２は、図４に
示すイメージ変換回路と同様に動作し、ＱＶＧＡフォー
マットに対応した画像データを垂直・水平１／２変換回
路２２３へ出力する。垂直・水平１／２変換回路２２３
は、入力された画像データの水平方向のライン数を１／
２に削減し、水平方向のドット数を１／２に削減して１
／１６ＶＧＡフォーマットに対応した画像データ１／１
６ＶＧＡを出力する。

【００４０】上記のように第１の実施例では、１つのＦ
ＰＧＡから構成されるイメージ変換回路２２を所定の論
理にプログラムすることにより、画像の特徴に応じたイ
メージフォーマットの変換方式に対応した画像データを
出力することができ、回路規模を増大させず、任意のイ
メージフォーマット変換処理を行なうことができる。つ
まり、図１３に示す従来のイメージ変換回路と比較した
場合、スイッチＳＷ１およびＳＷ２を設ける必要がな
く、また、他のイメージフォーマット変換たとえば、Ｃ
ＩＦ変換、ＳＩＦ変換等を行なう場合でも、各変換方式
に対応した回路を別個に設ける必要がなく、予め変換に
必要と思われる必要最小限の規模のＦＰＧＡ回路を備え
ることにより、あらゆる変換に対応したイメージ変換回
路を構築することができ、回路規模の増大を抑えること
が可能となる。

【００４１】次に、本発明の第２の実施例の画像処理装
置について図面を参照しながら説明する。図６は、本発
明の第２の実施例の画像処理装置の構成を示すブロック
図である。図６に示す画像処理装置と図１に示す画像処
理装置とで異なる点はデジタル信号処理部が外部制御装
置３からの制御信号を受けて動作するデジタル信号処理
部２ａに変更された点であり、その他の点は図１に示す
画像処理装置と同様であるので同一部分には同一符号を
付し以下の説明を省略する。

【００４２】図６を参照して、デジタル信号処理部２ａ
は、イメージ変換回路２２、デジタル信号処理回路２
５、信号処理部制御回路２６を含む。デジタル信号処理
回路２５およびイメージ変換回路２２は、任意の論理に
プログラム可能なＦＰＧＡで構成されている。信号処理
部制御回路２６には、外部制御装置３から撮像素子１１
の解像度の指定およびイメージ変換回路２２の変換方法
の指定に関する制御信号が入力される。信号処理部制御
回路２６は、入力した制御信号を基に、デジタル信号処
理回路２５へプログラムデータＰＤ１を出力するととも
に、イメージ変換回路２２へプログラムデータＰＤ２を
出力する。デジタル信号処理回路２５は、プログラムデ
ータＰＤ１に応じて内部の論理回路をプログラムし、所
定の映像信号処理を行なうデジタル信号処理回路を構築
する。また、イメージ変換回路２２は、プログラムデー
タＰＤ２に応じて内部の論理回路をプログラムし、所定
のイメージフォーマット変換処理を行なうイメージ変換
回路を構築する。デジタル信号処理回路２５には、カメ
ラヘッド部１からデジタル画像信号ＤＩが入力され、所
定の映像信号処理を行なった後、デジタル映像信号ＤＰ
を出力する。イメージ変換回路２２は、入力したデジタ
ル映像信号ＤＰに所定のイメージフォーマット変換処理
を行ない、所定のイメージフォーマットに対応した画像
データＦＤを出力する。

【００４３】次に、図６に示す信号処理部制御回路の制
御動作について説明する。図７は、図６に示す信号処理
部制御回路の制御動作を説明するためのフローチャート
である。

【００４４】図７を参照して、まずステップＳ１１にお
いて、マイコン等の外部制御装置から撮像装置１１の解
像度の指定およびイメージ変換回路２２の変換方法を指
定する制御信号が入力される。次に、ステップＳ１２に
おいて、入力した制御信号が撮像素子１１の解像度の指
定であるか、変換方法の指定であるかを判断する。変換
方法の指定の場合はステップＳ１３へ移行し、解像度の
指定の場合はステップＳ２２へ移行する。

【００４５】解像度の指定の場合、ステップＳ２２にお
いて、デジタル信号処理回路２５の制御を開始する。次
に、ステップＳ２３において、撮像素子１１の解像度が
１９万画素であるか否かが判断される。１９万画素であ
る場合はステップＳ２０へ移行し、その他の場合はステ
ップＳ２４へ移行する。１９万画素の解像度の場合、ス
テップＳ２０において、１９万画素用の映像信号処理方
法に応じてデジタル信号処理回路２５の内部のロジック
回路を設定する。一方、１９万画素でない場合、ステッ
プＳ２４において、２７万画素であるか否かが判断され
る。２７万画素である場合はステップＳ２１へ移行し、
２７万画素用の映像信号処理方法に応じてデジタル信号
処理回路２５の内部のロジック回路が設定される。一
方、２７万画素でない場合、解像度が４１万画素である
と判断し、ステップＳ２５において、４１万画素用の映
像信号処理方法に応じてデジタル信号処理回路２５の内
部のロジック回路を設定する。以上の処理により、撮像
素子１１の解像度に応じた映像信号処理を実現するデジ
タル信号処理回路２５が構築される。次に、ステップＳ
２６において、設定された映像信号処理に応じて入力し
たデジタル画像信号ＤＩを処理し、デジタル映像信号Ｄ
Ｐを出力する。次に、ステップＳ２７において、データ
の入力が終了したか否かを判断する。終了している場合
は処理を終了し、終了していない場合はステップＳ１１
へ移行し移行の処理を継続する。

【００４６】一方、ステップＳ１２で変換方法と判断さ
れた場合、ステップＳ１３において、イメージ変換回路
への制御を開始する。まず、ステップＳ１４において動
画用の変換方法であるか否かが判断される。動画用の変
換方法である場合ステップＳ１８において、動画用イメ
ージ変換方法に応じたロジック回路をデジタル信号処理
回路２５に設定する。一方、動画でない場合はステップ
Ｓ１５において静止画の人物用の変換方法であるか否か
が判断される。人物用の変換方法の場合、ステップＳ１
９において、人物用イメージ変換方法に対応したロジッ
ク回路をイメージ変換回路２２に設定する。一方、静止
画の人物用の変換方法でない場合、文書用の変換方法で
あるとステップＳ１６において、文書用イメージ変換方
法に応じたロジック回路をイメージ変換回路２２に設定
する。以上の処理により、指定された変換方法に応じた
論理回路がイメージ変換回路２２に設定される。次に、
ステップＳ１７において、設定されたイメージ変換回路
２２を用いてイメージフォーマットの変換処理を行な
い、所定のイメージフォーマットに対応した画像データ
ＦＤを出力する。次に、ステップＳ２７において、デー
タが終了しているか否かを判断し、終了していない場合
はステップＳ１１へ移行し、終了している場合は処理を
終了する。

【００４７】次に、図７に示すフローチャートにより設
定されたデジタル信号処理回路の具体例について説明す
る。図８は、図６に示すデジタル信号処理回路の第１の
具体例の構成を示すブロック図である。以下の説明で
は、図６に示す撮像素子１１として、１９万画素、２７
万画素、または４１万画素のＣＣＤを用いてデジタル信
号処理を行ない、イメージ変換回路に出力する場合を考
える。この場合、デジタル映像信号処理とは、いわゆる
映像信号処理回路と映像信号処理を行なうためのタイミ
ング発生回路との周辺回路を含むものとする。

【００４８】第１の具体例は、信号処理部制御回路２６
が上記のフローチャートによりデジタル信号処理回路２
５を１９万画素用のデジタル映像信号処理を行なうデジ
タル信号処理回路２５ａに設定した例である。

【００４９】図８を参照して、デジタル信号処理回路２
５ａは、インタフェース２５０、ＲＢＹ_L分離回路２５
１、ＲＢＹ_L色処理回路２５２、輝度信号処理回路２５
３、１９万画素タイミング発生回路２５４を含む。イン
タフェース２５０を介して信号処理部制御回路２６から
出力されるプログラムデータＰＤ１ａによりＦＰＧＡの
内部のロジック回路が所定の論理にプログラムされ、Ｒ
ＢＹ_L分離回路２５１、ＲＢＹ_L色処理回路２５２、輝
度信号処理回路２５３、１９万画素タイミング発生回路
２５４が構築される。

【００５０】Ａ／Ｄ変換回路１３から出力されるデジタ
ル画像データＤＩはＲＢＹ_L分離回路２５１へ入力さ
れ、色差信号Ｒ−Ｙ、Ｂ−Ｙが分離され、ＲＢＹ_L色処
理回路２５２へ出力される。ＲＢＹ_L色処理回路２５２
は、入力した色差信号Ｒ−Ｙ、Ｂ−Ｙのゲインや位相の
調整等を行なう。輝度信号処理回路２５３には、デジタ
ル画像信号ＤＩが入力され、輝度信号処理回路２５３
は、輝度信号Ｙのゲインやクリップレベルの調整等の処
理を行なう。また、１９万画素タイミング発生回路２５
４は、１９万画素用の映像信号処理方法に対応した所定
のタイミング信号をＲＢＹ_L分離回路２５１、ＲＢＹ_L
色処理回路２５２、および輝度信号処理回路２５３へ出
力し、ＲＢＹ_L分離回路２５１、ＲＢＹ_L色処理回路２
５２、および輝度信号処理回路２５３は入力したタイミ
ング信号に応じて上記の動作を行なう。以上の処理によ
り、１９万画素用の映像信号処理がおこなわれた輝度信
号Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙがデジタル映像信号ＤＰ
として出力される。

【００５１】次に、図６に示すデジタル信号処理回路の
第２の具体例について説明する。図９は図６に示すデジ
タル信号処理回路の第２の具体例の構成を示すブロック
図である。第２の具体例は、信号処理部制御回路２６が
図７に示すフローチャートによりデジタル信号処理回路
２５を２７万画素用のデジタル映像信号処理を行なうデ
ジタル信号処理回路２５ｂに設定した例である。

【００５２】図９に示すデジタル信号処理回路２５ｂと
図８に示すデジタル信号処理回路２５ａとで異なる点は
１９万画素タイミング発生回路２５４の代わりに２７万
画素タイミング発生回路２５５が構築されている点であ
る。その他の点は同様であるので同一部分には同一符号
を付し以下その説明を省略する。インタフェース２５０
を介して信号処理部制御回路２６から入力されるプログ
ラムデータＰＤ１ｂによりＦＰＧＡの内部のロジック回
路が所定の論理にプログラムされ、ＲＢＹ_L分離回路２
５１、ＲＢＹ_L色処理回路２５２、輝度信号処理回路２
５３、および２７万画素タイミング発生回路２５５が構
築される。２７万画素タイミング発生回路２５５は、２
７万画素用の映像信号処理に適したタイミング信号をＲ
ＢＹ_L分離回路２５１、ＲＢＹ_L色処理回路２５２、お
よび輝度信号処理回路２５３へ出力する。ＲＢＹ_L分離
回路２５１、ＲＢＹ_L色処理回路２５２、輝度信号処理
回路２５３は、入力したタイミング信号に応じて図８に
示すデジタル信号処理回路と同様に動作する。この結
果、デジタル信号処理回路２５ｂは、２７万画素用の映
像信号処理を行なったデジタル映像信号ＤＰを出力する
ことができる。

【００５３】次に、図６に示すデジタル信号処理回路の
第３の具体例について説明する。図１０は、図６に示す
デジタル信号処理回路の第３の具体例の構成を示すブロ
ック図である。第３の具体例は、信号処理部制御回路２
６が図７に示すフローチャートによりデジタル信号処理
回路２５を４７万画素用のデジタル信号処理を行なうデ
ジタル信号処理回路２５ｃに設定した例である。

【００５４】図１０に示すデジタル信号処理回路２５ｃ
と図８に示すデジタル信号処理回路２５ａとで異なる点
は、１９万画素タイミング発生回路２５４の代わりに４
１万画素タイミング発生回路２５６が構築されている点
である。その他の点は同様であるので同一部分は同一符
号を付し以下その説明を省略する。

【００５５】インタフェース２５０を介して信号処理部
制御回路２６から出力されるプログラムデータＰＤ１ｃ
によりＦＰＧＡの内部のロジック回路が所定の論理にプ
ログラムされ、ＲＢＹ_L分離回路２５１、ＲＢＹ_L色処
理回路２５２、輝度信号処理回路２５３、および４１万
画素タイミング発生回路２５６が構築される。４１万画
素タイミング発生回路２５６は、４１万画素用の映像信
号処理に適したタイミング信号をＲＢＹ_L分離回２５
１、ＲＢＹ_L色処理回路２５２、および輝度信号処理回
路２５３へ出力する。ＲＢＹ_L分離回路２５１、ＲＢＹ
_L色処理回路２５２、および輝度信号処理回路２５３
は、入力したタイミング信号に応じて図８に示すデジタ
ル信号処理回路と同様に動作する。この結果、デジタル
信号処理回路２５ｃは、４１万画素用の映像信号処理を
行なったデジタル映像信号ＤＰを出力することができ
る。

【００５６】上記のように、デジタル信号処理回路２５
は、ＦＰＧＡで構成されているので、所定のプログラム
データにより所定の論理をプログラムすることにより、
任意の映像信号処理を実現することができる。したがっ
て、１つのＦＰＧＡで任意の映像信号処理に適応するこ
とができ、回路規模を増大させず、任意の映像信号処理
を行なうことが可能となる。また、図６に示すイメージ
変換回路２２は、図１に示すイメージ変換回路と同様に
ＦＰＧＡで構成されており、信号処理部制御回路２６か
ら出力されるプログラムデータに応じて任意のイメージ
フォーマット変換処理を実現することができる。したが
って、デジタル信号処理回路２５およびイメージ変換回
路２２ともに撮像素子１１の解像度または指定された変
換方法に応じて任意の映像信号処理およびイメージフォ
ーマット変換処理を実現することができる。また、たと
えば、撮像素子１１としてスキャナに用いられるライン
センサを用いた場合でも、新たな回路を設ける必要がな
く、ラインセンサの解像度に応じた映像信号処理および
イメージフォーマット変換処理を行なうことができる。

【００５７】次に、本発明の第３の実施例の画像処理装
置について説明する。図１１は、本発明の第３の実施例
の画像処理装置の構成を示すブロック図である。

【００５８】図１１を参照して、画像処理装置は、静止
画用カメラヘッド部１ａ、動画用カメラヘッド部１ｂ、
デジタル信号処理部２ｂを含む。静止画用カメラヘッド
部１ａは、撮像素子１１ａ、前処理回路１２ａ、Ａ／Ｄ
変換回路１３ａ、駆動回路１４ａ、ヘッド部制御回路１
５ａを含む。動画用カメラヘッド部１ｂは、撮像素子１
１ｂ、前処理回路１２ｂ、Ａ／Ｄ変換回路１３ｂ、駆動
回路１４ｂ、ヘッド部制御回路１５ｂを含む。デジタル
信号処理部２ｂは、信号切換回路２７、デジタル信号処
理回路２５、イメージ変換回路２２、信号処理部制御回
路２６、制御回路２８、画像メモリ２９を含む。

【００５９】撮像素子１１ａとしては１９万画素のＣＣ
Ｄが用いられ、撮像素子１１ｂとしては４１万画素のＣ
ＣＤが用いられる。また、撮像素子１１ａとしてスキャ
ナに用いられるラインセンサ等を用いてもよい。静止画
用カメラヘッド部１ａおよび動画用カメラヘッド部１ｂ
は、図１に示すカメラヘッド部１とほぼ同様に動作し、
静止画のデジタル画像信号ＳＤＩおよび動画のデジタル
画像信号ＭＤＩをそれぞれ出力する。

【００６０】信号切換回路２７は、制御回路２８の制御
により、入力した静止画のデジタル画像信号ＳＤＩまた
は動画のデジタル画像信号ＭＤＩのうち一方を選択し、
デジタル信号処理回路２５へ出力する。デジタル信号処
理回路２５およびイメージ変換回路２２は、第２の実施
例と同様にＦＰＧＡで構成され、信号処理部制御回路２
６から出力されるプログラムデータＰＤ１およびＰＤ２
により任意の論理にプログラムすることができる。デジ
タル信号処理回路２５は、プログラムされた論理によ
り、輝度信号Ｙ、色信号Ｒ−Ｙ、Ｂ−Ｙのデジタル映像
信号ＤＰを生成するとともに、ホワイトバランス処理、
ガンマ補正処理等を行なう。イメージ変換回路２２は、
入力した輝度信号Ｙ、色信号Ｒ−Ｙ、Ｂ−Ｙを基にして
信号処理部制御回路２６により指定された画像サイズ、
たとえば、ＣＩＦ、ＶＧＡ等の画像データに変換して出
力する。画像メモリ２９は、制御回路２８により制御さ
れ、イメージ変換回路２２によりイメージ変換処理され
た静止画のデジタルデータを記憶する。信号処理部制御
回路２６は、制御回路２８により指定された解像度およ
びイメージフォーマットの変換方法に基づいて、デジタ
ル信号処理回路２５およびイメージ変換回路２２を所定
の論理にプログラムする。制御回路２８は、マイクロコ
ンピュータ等で構成され、信号処理部制御回路２６、信
号切換回路２７、および画像メモリ２９を以下のように
制御する。まず、動画のデジタル画像信号ＭＤＩがブラ
ンキング期間にある場合、信号切換回路２７は、静止画
のデジタル画像信号ＳＤＩをデジタル信号処理回路２５
へ出力する。デジタル信号処理回路２５およびイメージ
変換回路２２は、撮像素子１１ａの解像度および静止画
の処理に適した映像信号処理およびイメージフォーマッ
ト変換処理の一部を実行し、逐次、生成した画像データ
を画像メモリ２９へ記憶させる。画像メモリ２９は、入
力した画像データを蓄積してすべての処理が終わった
後、静止画データＳＦＤを出力する。また、動画のデジ
タル画像信号ＭＤＩがブランキング期間でない場合は、
信号切換回路２７は、動画のデジタル画像信号ＭＤＩを
デジタル信号処理回路２５へ出力する。デジタル信号処
理回路２５およびイメージ変換回路２２は、撮像素子１
１ｂの解像度および動画に適した映像信号処理およびイ
メージフォーマット変換処理を実行し、動画データＭＦ
Ｄが出力される。

【００６１】次に、図１１に示す制御回路の制御動作に
ついて説明する。図１２は、図１１に示す制御回路の制
御動作を説明するためのフローチャートである。

【００６２】図１１を参照して、まず、ステップＳ３１
において動画カメラである動画用ヘッドカメラ部１ｂか
ら出力される動画のデジタル画像信号ＭＤＩがブランキ
ング期間であるか否かが確認される。ブランキング期間
である場合はステップＳ３７へ移行し、その他の場合は
ステップＳ３２へ移行する。ブランキング期間以外の場
合、ステップＳ３２において、信号処理部制御回路２６
に動画用の変換方法を指定する。次に、ステップＳ３３
において、信号処理部制御回路２６に解像度は１９万画
素であることを指定する。次に、ステップＳ３５におい
て、信号処理部制御回路２６は、デジタル信号処理回路
２５およびイメージ変換回路２２を動画用の映像信号処
理およびイメージフォーマット変換処理を行なうように
設定する。次に、ステップＳ３６において設定されたデ
ジタル信号処理回路２５およびイメージ変換回路２２を
用いて動画用の処理が行なわれ動画の画像データＭＦＤ
が出力される。出力後ステップＳ３１へ戻り以降の処理
を継続する。

【００６３】一方、動画のデジタル画像信号ＭＤＩがブ
ランキング期間の場合、ステップＳ３７において、静止
画のデジタル画像信号ＳＤＩが出力されているか否かを
確認する。出力されていない場合はステップＳ３２へ移
行し以降の処理を継続し、出力されている場合はステッ
プＳ３８へ移行する。静止画のデジタル画像信号ＳＤＩ
が入力されている場合、ステップＳ３８において、信号
処理部制御回路２６に静止画用の変換方法を指定する。
次に、ステップＳ３９において、信号処理部制御回路２
６に解像度が４１万画素であることを指定する。次に、
ステップＳ４０において、信号処理部制御回路２６は、
静止画用の映像信号処理およびイメージフォーマット変
換処理に対応した論理となるようにデジタル信号処理回
路２５およびイメージ変換回路２２をプログラムする。
デジタル信号処理回路２５およびイメージ変換回路２２
は、設定された論理に従い静止画用の映像信号処理およ
びイメージフォーマット変換処理の一部を実行し、変換
された画像データを画像メモリ２９へ出力する。

【００６４】次にステップＳ４１において、画像メモリ
２９は、変換された結果を蓄積する。次に、ステップＳ
４２において、画像メモリ２９に蓄積された静止画の映
像が１枚構成されたか否かを確認する。１枚の静止画が
構成されていない場合はステップＳ３１へ移行し以降の
処理を継続し、１枚の静止画が構成されている場合はス
テップＳ４３へ移行する。次に、ステップＳ４３におい
て、画像メモリに蓄積された１枚の静止画を画像データ
ＳＦＤとして外部へ出力する。

【００６５】以上の動作により、ブランキング期間、す
なわち動画のデジタル画像信号ＭＤＩをデジタル信号処
理回路２５およびイメージ変換回路２２で処理する必要
がない間に、静止画のデジタル画像信号ＳＤＩの処理を
行なっているので、動画および静止画の処理を効率よく
行なうことができる。また、上記の処理は、ＦＰＧＡで
構成されたデジタル信号処理回路２５およびイメージ変
換回路２２により行なわれるため、回路規模が増大する
ことがない。また、第３の実施例では、撮像素子の解像
度や画像の特徴に応じた映像信号処理およびイメージフ
ォーマット変換処理を行なうことができ、最適な映像信
号処理およびイメージフォーマット変換処理を回路規模
を増大させることなく実現することが可能となる。

【００６６】また、上記実施例では、２つのカメラヘッ
ド部すなわち２種類の映像について扱っているが、デジ
タル信号処理部２ｂの処理が高速であれば、３種類の以
上の映像を処理することもできる。さらに、テレビ会議
等のコマ送り的な数種類の動画に対しては、画像メモリ
により静止画の処理を高速に行ない、全体の処理の効率
をよくすることも可能である。

【００６７】

【発明の効果】請求項１ないし請求項５記載の画像処理
装置においては、論理手段を所定の論理にプログラム
し、デジタル画像信号を所定のイメージフォーマットに
対応した画像データに変換して出力することができるの
で、回路規模を増大させず、任意の映像信号処理および
イメージフォーマット変換処理を行なうことが可能とな
る。

【００６８】請求項２記載の画像処理装置においては、
上記効果に加えて、画像の特徴に応じたイメージフォー
マットの変換処理を行なうことが可能となる。

【００６９】請求項３および請求項４記載の画像処理装
置においては、請求項１記載の画像処理装置の効果に加
え、外部から入力された制御データに応じて映像信号処
理およびイメージフォーマット変換処理を行なうことが
できる。

【００７０】請求項４記載の画像処理装置においては、
請求項３記載の画像処理装置の効果に加え、撮像手段の
解像度に応じた映像信号処理およびイメージフォーマッ
ト変換処理を行なうことができる。

【００７１】請求項５記載の画像処理装置においては、
請求項１記載の画像処理装置の効果に加え、動画のデジ
タル画像信号のブランキング期間に静止画のデジタル画
像信号を処理することができるので、動画および静止画
の処理を効率的に行なうことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の画像処理装置の構成を
示すブロック図である。

【図２】図１に示すイメージ変換制御回路の制御動作を
説明するためのフローチャートである。

【図３】図１に示すイメージ変換制御回路の第１の具体
例の構成を示すブロック図である。

【図４】図１に示すイメージ変換制御回路の第２の具体
例の構成を示すブロック図である。

【図５】図１に示すイメージ変換制御回路の第３の具体
例の構成を示すブロック図である。

【図６】本発明の第２の実施例の画像処理装置の構成を
示すブロック図である。

【図７】図６に示す信号処理部制御回路の制御動作を説
明するためのフローチャートである。

【図８】図６に示すデジタル信号処理回路の第１の具体
例の構成を示すブロック図である。

【図９】図６に示すデジタル信号処理回路の第２の具体
例の構成を示すブロック図である。

【図１０】図６に示すデジタル信号処理回路の第３の具
体例の構成を示すブロック図である。

【図１１】本発明の第３の実施例の画像処理装置の構成
を示すブロック図である。

【図１２】図１１に示す制御回路の制御動作を説明する
ためのフローチャートである。

【図１３】従来の画像処理装置のデジタル信号処理部の
イメージ変換回路の構成を示すブロック図である。

【符号の説明】

１カメラヘッド部２デジタル信号処理部１１撮像素子１２前処理回路１３Ａ／Ｄ変換回路１４駆動回路１５ヘッド部制御回路２１映像信号処理回路２２イメージ変換回路２３画像検出回路２４イメージ変換制御回路

Claims

【特許請求の範囲】

【請求項１】被写体から入射される撮像光をデジタル
画像信号に変換して出力する画像信号出力手段と、任意の論理をプログラム可能な論理手段と、前記論理手段を所定の論理にプログラムするプログラム
手段とを含み、前記論理手段は、前記プログラム手段によりプログラムされた所定の論理
により、前記デジタル画像信号を所定のイメージフォー
マットに対応した画像データに変換して出力する画像処
理装置。
【請求項２】前記画像処理装置は、さらに、前記デジタル画像信号を信号処理してデジタル映像信号
を出力する信号処理手段と、前記デジタル画像信号から画像の特徴を検出する検出手
段とを含み、前記プログラム手段は、前記画像の特徴に応じたイメージフォーマットの変換処
理を決定し、前記イメージフォーマットの変換処理を実
現する所定の論理を前記論理手段にプログラムし、前記論理手段は、前記プログラム手段によりプログラムされた所定の論理
により、前記信号処理手段から出力されるデジタル映像
信号にイメージフォーマットの変換処理を行ない、前記
イメージフォーマットに対応した画像データ出力する請
求項１記載の画像処理装置。
【請求項３】前記論理手段は、前記デジタル画像信号を信号処理し、デジタル映像信号
を出力する信号処理用論理手段と、前記デジタル映像信号を所定のイメージフォーマットに
対応した画像データに変換して出力するイメージ変換用
論理手段とを含み、前記プログラム手段は、外部から入力された制御データに応じて、前記信号処理
用論理手段および前記イメージ変換用論理手段を所定の
論理にプログラムする請求項１記載の画像処理装置。
【請求項４】前記画像信号出力手段は、所定の解像度を有する撮像手段を含み、前記制御データは、前記撮像手段の解像度に関するデータを含み、前記プログラム手段は、前記撮像手段の解像度に応じた所定の論理を前記信号処
理用論理手段および前記イメージ変換用論理手段にプロ
グラムし、前記信号処理用論理手段は、前記撮像手段の解像度に応じた信号処理を行ない、前記イメージフォーマット変換用論理手段は、前記撮像手段の解像度に応じたイメージフォーマットの
変換処理を行なう請求項３記載の画像処理装置。
【請求項５】前記画像信号出力手段は、動画のデジタル画像信号を出力する動画像出力手段と、静止画のデジタル画像信号を出力する静止画像出力手段
とを含み、前記画像処理装置は、さらに、前記動画像出力手段から出力された動画のデジタル画像
信号および前記静止画像出力手段から出力される静止画
のデジタル画像信号のうち一方を選択的に出力する選択
手段を含み、前記論理手段は、前記選択手段から出力されるデジタル画像信号を信号処
理し、デジタル映像信号を出力する信号処理用論理手段
と、前記デジタル映像信号を所定のイメージフォーマットに
対応した画像データに変換して出力するイメージ変換用
論理手段とを含み、前記画像処理装置は、さらに、前記動画像出力手段から出力される動画のデジタル画像
信号がブランキング期間にあるとき、前記静止画像出力
手段から出力される静止画のデジタル画像信号を出力す
るように前記選択手段を制御し、かつ、前記静止画像出
力手段から出力される静止画のデジタル画像信号に適し
た信号処理およびイメージフォーマットの変換処理を前
記信号処理用論理手段および前記イメージ変換用論理手
段にプログラムするように前記プログラム手段を制御
し、前記動画像出力手段から出力される動画のデジタル
画像信号がブランキング期間以外の期間にあるとき、前
記動画像出力手段から出力される動画のデジタル画像信
号を出力するように前記選択手段を制御し、かつ、前記
動画像出力手段から出力される動画のデジタル画像信号
に適した信号処理およびイメージフォーマットの変換処
理を前記信号処理用論理手段および前記イメージ変換用
論理手段にプログラムするように前記プログラム手段を
制御する制御手段を含む請求項１記載の画像処理装置。