JP2002535833A - 表面パッシベーション・システムおよび方法 - Google Patents
表面パッシベーション・システムおよび方法Info
- Publication number
- JP2002535833A JP2002535833A JP2000594145A JP2000594145A JP2002535833A JP 2002535833 A JP2002535833 A JP 2002535833A JP 2000594145 A JP2000594145 A JP 2000594145A JP 2000594145 A JP2000594145 A JP 2000594145A JP 2002535833 A JP2002535833 A JP 2002535833A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- annealing
- oxidizing
- substrate surface
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000002161 passivation Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 141
- 239000007789 gas Substances 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 230000003647 oxidation Effects 0.000 claims abstract description 64
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 64
- 230000001590 oxidative effect Effects 0.000 claims abstract description 54
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 37
- 238000000137 annealing Methods 0.000 claims abstract description 37
- 239000002019 doping agent Substances 0.000 claims abstract description 34
- 239000000203 mixture Substances 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 230000009257 reactivity Effects 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 230000005855 radiation Effects 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 8
- 229910001882 dioxygen Inorganic materials 0.000 claims description 8
- 230000004907 flux Effects 0.000 claims description 8
- 229910052756 noble gas Inorganic materials 0.000 claims 3
- 238000005452 bending Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 17
- 239000011261 inert gas Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 75
- 235000012431 wafers Nutrition 0.000 description 58
- 238000012545 processing Methods 0.000 description 20
- 238000007704 wet chemistry method Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000001035 drying Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 238000010926 purge Methods 0.000 description 9
- 239000000376 reactant Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000001994 activation Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
半導体基板の表面の反応性を効果的に低下させるプロセスを記載した。このプロセスは、（１）その深さ全体にわたって延びるドーパント濃度プロファイルを有する半導体基板の表面を酸化性環境中で酸化させること、および（２）半導体基板表面を不活性ガス環境中でアニールすることを含み、半導体基板表面の酸化およびアニールは、半導体基板のドーパント濃度プロファイルを実質的に維持するのに十分な低温で実施される。さらに表面パッシベーション装置を記載した。この装置は、基板表面を加熱する加熱源、オゾン発生装置、およびガス組成物を含む酸化性環境に基板表面を暴露するためのチャンバを含み、オゾン発生装置は、ガス組成物を使用してチャンバ内にオゾンを発生させるように構成される。
Description
【０００１】 （発明の背景） 本発明は、半導体基板表面の表面パッシベーション・システムおよびプロセス
に関する。詳細には本発明は、不活性化された半導体基板表面を形成するための
表面パッシベーション・システムおよびプロセスであって、不活性化された基板
表面の下の半導体基板層の電気的特性を効果的に評価することができるシステム
およびプロセスに関する。
に関する。詳細には本発明は、不活性化された半導体基板表面を形成するための
表面パッシベーション・システムおよびプロセスであって、不活性化された基板
表面の下の半導体基板層の電気的特性を効果的に評価することができるシステム
およびプロセスに関する。
【０００２】 半導体ウエハ処理環境の清浄度の如何にかかわりなく、電気的に活性な汚染物
質が半導体ウェハの内部または表面に到達することがある。ウェハまたはウェハ
の表面をこのような汚染物質から保護するため、一般にシリコンを含むウェハ表
面の最上位層を酸化して、保護コーティングとして機能させる。一般に知られて
いるとおり、ウェハ表面の酸化ないしパッシベーション・プロセスの間に、シリ
コンの最上位層を酸化シリコンまたはその他の半導体酸化物に転化させる。
質が半導体ウェハの内部または表面に到達することがある。ウェハまたはウェハ
の表面をこのような汚染物質から保護するため、一般にシリコンを含むウェハ表
面の最上位層を酸化して、保護コーティングとして機能させる。一般に知られて
いるとおり、ウェハ表面の酸化ないしパッシベーション・プロセスの間に、シリ
コンの最上位層を酸化シリコンまたはその他の半導体酸化物に転化させる。
【０００３】 図１に、以下で説明する表面パッシベーション技法によって形成することがで
きる二酸化シリコン（ＳｉＯ2 ）層１２（以下、相互交換可能に「酸化層」また
は「不活性化表面」と呼ぶ）がその上に配置されたバルク・シリコン層１４を有
する半導体ウェハ１０の一部分を示す。このような不活性化表面が存在すると、
ウェハ表面に到着した汚染物質は、電気的に活性な半導体層すなわちバルク・シ
リコン層１４から離れたこの新たな酸化層１２の表面までしか到達しない。しか
し、酸化層の上の汚染物質は、不活性化ウェハ表面の下にあるバルク・シリコン
層１４（議論を容易にするため以下「下層１４」と呼ぶ）の電気的特性評価の邪
魔となる。とりわけ下層１４の電気的特性は、下層に形成された活性デバイスの
電気性能にかなりの影響を及ぼすため、下層１４の電気的特性の評価、例えば最
も一般的である抵抗率の評価は、半導体ウェハおよび／またはチップの購入者ま
たは消費者が希望する重要な仕様である。
きる二酸化シリコン（ＳｉＯ2 ）層１２（以下、相互交換可能に「酸化層」また
は「不活性化表面」と呼ぶ）がその上に配置されたバルク・シリコン層１４を有
する半導体ウェハ１０の一部分を示す。このような不活性化表面が存在すると、
ウェハ表面に到着した汚染物質は、電気的に活性な半導体層すなわちバルク・シ
リコン層１４から離れたこの新たな酸化層１２の表面までしか到達しない。しか
し、酸化層の上の汚染物質は、不活性化ウェハ表面の下にあるバルク・シリコン
層１４（議論を容易にするため以下「下層１４」と呼ぶ）の電気的特性評価の邪
魔となる。とりわけ下層１４の電気的特性は、下層に形成された活性デバイスの
電気性能にかなりの影響を及ぼすため、下層１４の電気的特性の評価、例えば最
も一般的である抵抗率の評価は、半導体ウェハおよび／またはチップの購入者ま
たは消費者が希望する重要な仕様である。
【０００４】 ウェハの表面パッシベーション・プロセス、すなわち図１の酸化層１２の形成
は現在、ウェット・ケミストリまたは熱酸化によって実施されている。ウェット
・ケミストリ法によれば、一般にシリコンを含むウェハ表面を低温、例えば約８
０℃で酸化性水溶液に入れる。この溶液は、ウェハ表面を酸化すなわち不活性化
しウェハ表面に二酸化シリコン（ＳｉＯ2 ）を形成する。ウェハ表面の酸化を達
成する市販の酸化性溶液にはさまざまな組成のものがある。いくつかの市販酸化
性溶液の組成には所有権が認められている。しかし、その他の酸化性溶液の組成
はよく知られている。代表的な酸化性水溶液組成物には過酸化水素、フッ化水素
、フッ化アンモニウムなどがある。代表的な酸化性水溶液組成物にはこの他、オ
ゾン、フッ化水素などがある。ウェット・ケミストリを使用して酸化した後には
、ウェハ表面を、乾燥装置およびこのような装置に関連した追加装備を必要とす
る乾燥にかける。
は現在、ウェット・ケミストリまたは熱酸化によって実施されている。ウェット
・ケミストリ法によれば、一般にシリコンを含むウェハ表面を低温、例えば約８
０℃で酸化性水溶液に入れる。この溶液は、ウェハ表面を酸化すなわち不活性化
しウェハ表面に二酸化シリコン（ＳｉＯ2 ）を形成する。ウェハ表面の酸化を達
成する市販の酸化性溶液にはさまざまな組成のものがある。いくつかの市販酸化
性溶液の組成には所有権が認められている。しかし、その他の酸化性溶液の組成
はよく知られている。代表的な酸化性水溶液組成物には過酸化水素、フッ化水素
、フッ化アンモニウムなどがある。代表的な酸化性水溶液組成物にはこの他、オ
ゾン、フッ化水素などがある。ウェット・ケミストリを使用して酸化した後には
、ウェハ表面を、乾燥装置およびこのような装置に関連した追加装備を必要とす
る乾燥にかける。
【０００５】 ウェット・ケミストリ法は望ましい比較的に低い温度でウェハ表面を不活性化
するが、欠点もいくつかある。例えば、ウェット・ケミストリ表面法は、下層の
電気的特性の単純かつ再現可能な測定を許さない低品質の酸化層を生成する。し
たがって、破壊的な測定技法を利用しない限り、半導体ウェハおよび／またはチ
ップの購入者または消費者に下層の電気的特性が購入者または消費者の指定を満
足することを保証することは難しい。
するが、欠点もいくつかある。例えば、ウェット・ケミストリ表面法は、下層の
電気的特性の単純かつ再現可能な測定を許さない低品質の酸化層を生成する。し
たがって、破壊的な測定技法を利用しない限り、半導体ウェハおよび／またはチ
ップの購入者または消費者に下層の電気的特性が購入者または消費者の指定を満
足することを保証することは難しい。
【０００６】 他の例として、ウェット・ケミストリ溶液に暴露した後には乾燥装置を使用し
てウェハを乾燥させる。乾燥装置は、追加装備のための追加のコストおよびスペ
ースを要求する。さらに、ウェット・ケミストリ・パッシベーションおよび乾燥
段階は時間消費的であり、したがって、ウェハ表面パッシベーション・プロセス
のスループットを低下させる。ウェット・ケミストリ溶液を環境面で安全に処理
するために追加の資源を費やすとき、限られたコストおよびスペースに関連した
問題はさらに増大する。
てウェハを乾燥させる。乾燥装置は、追加装備のための追加のコストおよびスペ
ースを要求する。さらに、ウェット・ケミストリ・パッシベーションおよび乾燥
段階は時間消費的であり、したがって、ウェハ表面パッシベーション・プロセス
のスループットを低下させる。ウェット・ケミストリ溶液を環境面で安全に処理
するために追加の資源を費やすとき、限られたコストおよびスペースに関連した
問題はさらに増大する。
【０００７】 他の例として、上記のウェット・ケミストリ法が、酸化性溶液中の汚染物質を
ウェハ表面に導入する可能性もある。これらの汚染物質は溶解した金属、粒子な
どであり、下層の電気的特性を測定する問題を大きくすることがある。
ウェハ表面に導入する可能性もある。これらの汚染物質は溶解した金属、粒子な
どであり、下層の電気的特性を測定する問題を大きくすることがある。
【０００８】 熱酸化は、表面パッシベーションの実施に伝統的に使用されているもう１つの
方法である。当業者なら、熱酸化に、ウェット・ケミストリ法では実現されない
、ドライ・プロセス、すなわち酸化性水溶液を用いない処理に関連した多くの利
点があることを理解しよう。熱酸化によるドライ・プロセスの利点には、酸化性
水溶液によって生じる汚染ならびに乾燥装置および乾燥装置とともに使用される
その他の装備の必要性が排除されることなどがある。
方法である。当業者なら、熱酸化に、ウェット・ケミストリ法では実現されない
、ドライ・プロセス、すなわち酸化性水溶液を用いない処理に関連した多くの利
点があることを理解しよう。熱酸化によるドライ・プロセスの利点には、酸化性
水溶液によって生じる汚染ならびに乾燥装置および乾燥装置とともに使用される
その他の装備の必要性が排除されることなどがある。
【０００９】 熱酸化は一般に、酸化性環境を含む管状炉にウェハを装てんし、炉内温度を比
較的に高い温度、例えば９００℃以上に上げたときに開始される。酸化性環境は
例えば、酸素またはオゾンをさまざまな濃度で含む。管状炉内で使用するオゾン
・ガスはｅｘ−ｓｉｔｕ、すなわち管状炉の外部で生成され、熱酸化中に、パイ
プ、弁などの適当な装備を通して管状炉内に輸送される。必要な程度のパッシベ
ーションを達成するためには、このような高温にウェハを約２時間以上暴露する
。加熱したウェハ表面は冷却し、その後、下層の電気的特性を決定する。
較的に高い温度、例えば９００℃以上に上げたときに開始される。酸化性環境は
例えば、酸素またはオゾンをさまざまな濃度で含む。管状炉内で使用するオゾン
・ガスはｅｘ−ｓｉｔｕ、すなわち管状炉の外部で生成され、熱酸化中に、パイ
プ、弁などの適当な装備を通して管状炉内に輸送される。必要な程度のパッシベ
ーションを達成するためには、このような高温にウェハを約２時間以上暴露する
。加熱したウェハ表面は冷却し、その後、下層の電気的特性を決定する。
【００１０】 別の熱酸化技術は、約１０００℃以上の温度の急速熱酸化（ＲＴＯ）装置内で
ウェハを短時間、例えば３０秒間、酸化させることを含む。下層の電気的特性を
測定できるようにするため、酸化プロセスと同じ比較的に高い温度に維持した窒
素および／またはアルゴン・ガス環境中で酸化させたウェハ表面を短時間アニー
ル（ＲＴＡ）にかける。
ウェハを短時間、例えば３０秒間、酸化させることを含む。下層の電気的特性を
測定できるようにするため、酸化プロセスと同じ比較的に高い温度に維持した窒
素および／またはアルゴン・ガス環境中で酸化させたウェハ表面を短時間アニー
ル（ＲＴＡ）にかける。
【００１１】 残念ながら、以上に論じた熱酸化技法にもいくつかの欠点がある。例えば、熱
酸化プロセスの高い熱履歴のため、ウェハのドーパント濃度プロファイル、酸素
析出レベルおよび機械的特性が維持されない。図２に、不活性化表面を有するエ
ピタキシャル・シリコン・ウェハ２０の一部分を示す。熱酸化中の高温処理のウ
ェハに対する望ましくない効果に関する議論を容易にするため、一例として、以
下にこのウェハの層スタックについて論じる。
酸化プロセスの高い熱履歴のため、ウェハのドーパント濃度プロファイル、酸素
析出レベルおよび機械的特性が維持されない。図２に、不活性化表面を有するエ
ピタキシャル・シリコン・ウェハ２０の一部分を示す。熱酸化中の高温処理のウ
ェハに対する望ましくない効果に関する議論を容易にするため、一例として、以
下にこのウェハの層スタックについて論じる。
【００１２】 エピタキシャル・シリコン・ウェハ２０は、バルク・シリコン層２６の上に形
成されたエピタキシャル・シリコン層２４を含む。当業者なら、エピタキシャル
・シリコン層のシリコンの純度がバルク・シリコン層２６のそれよりも高く、エ
ピタキシャル層２４よりもドーパント濃度が高いためにバルク・シリコン層２６
がエピタキシャル層２４よりも導電性があることを理解しよう。さらに、純度が
高いことがエピタキシャル層を多くの応用に適したものとする。このことは一般
に、半導体ウェハおよび／またはチップの購入者または消費者が望む特徴でもあ
る。エピタキシャル・シリコン・ウェハ２０の表面の反応性を低下させるために
、エピタキシャル層２４の上に酸化層２２が図２に示すように形成される。
成されたエピタキシャル・シリコン層２４を含む。当業者なら、エピタキシャル
・シリコン層のシリコンの純度がバルク・シリコン層２６のそれよりも高く、エ
ピタキシャル層２４よりもドーパント濃度が高いためにバルク・シリコン層２６
がエピタキシャル層２４よりも導電性があることを理解しよう。さらに、純度が
高いことがエピタキシャル層を多くの応用に適したものとする。このことは一般
に、半導体ウェハおよび／またはチップの購入者または消費者が望む特徴でもあ
る。エピタキシャル・シリコン・ウェハ２０の表面の反応性を低下させるために
、エピタキシャル層２４の上に酸化層２２が図２に示すように形成される。
【００１３】 図３に、エピタキシャル層の上面からのエピタキシャル・シリコン・ウェハの
深さに対する抵抗率のグラフを示す。抵抗率は縦軸３２に、深さは横軸３４にそ
れぞれ示されている。層の抵抗率がその層のドーパント濃度に反比例することは
当業者にとって周知であり、したがって、図２のエピタキシャル・シリコン層２
４の抵抗率はシリコン・バルク層２６のそれよりも高い。これらの理由から、以
下の議論において用語「抵抗率プロファイル」と「ドーパント濃度プロファイル
」は同じ考えを伝達し、以後、用語「抵抗率プロファイル」の代わりに用語「ド
ーパント濃度プロファイル」が使用される。したがって図３には、エピタキシャ
ル・シリコン・ウェハのエピタキシャル・シリコン層、遷移幅領域４０およびバ
ルク・シリコン層を横切って延びるドーパント濃度プロファイル３６および３８
が示されている。ドーパント濃度プロファイル３８は、エピタキシャル・シリコ
ン・ウェハの製造後、ウェハを熱酸化にかける前のエピタキシャル・シリコン・
ウェハのドーパント濃度プロファイルを表す。ドーパント濃度プロファイル３６
は、表面を熱酸化にかけた後のエピタキシャル・シリコン・ウェハのドーパント
濃度プロファイルを表す。遷移幅領域４０は、エピタキシャル・シリコン層とバ
ルク・シリコン層の遷移領域を表す。
深さに対する抵抗率のグラフを示す。抵抗率は縦軸３２に、深さは横軸３４にそ
れぞれ示されている。層の抵抗率がその層のドーパント濃度に反比例することは
当業者にとって周知であり、したがって、図２のエピタキシャル・シリコン層２
４の抵抗率はシリコン・バルク層２６のそれよりも高い。これらの理由から、以
下の議論において用語「抵抗率プロファイル」と「ドーパント濃度プロファイル
」は同じ考えを伝達し、以後、用語「抵抗率プロファイル」の代わりに用語「ド
ーパント濃度プロファイル」が使用される。したがって図３には、エピタキシャ
ル・シリコン・ウェハのエピタキシャル・シリコン層、遷移幅領域４０およびバ
ルク・シリコン層を横切って延びるドーパント濃度プロファイル３６および３８
が示されている。ドーパント濃度プロファイル３８は、エピタキシャル・シリコ
ン・ウェハの製造後、ウェハを熱酸化にかける前のエピタキシャル・シリコン・
ウェハのドーパント濃度プロファイルを表す。ドーパント濃度プロファイル３６
は、表面を熱酸化にかけた後のエピタキシャル・シリコン・ウェハのドーパント
濃度プロファイルを表す。遷移幅領域４０は、エピタキシャル・シリコン層とバ
ルク・シリコン層の遷移領域を表す。
【００１４】 図３のドーパント濃度プロファイル３８の形状など、遷移幅領域のドーパント
濃度プロファイルの形状は通常、半導体ウェハおよび／またはチップの購入者ま
たは消費者によって指定される。遷移幅領域４０で、ドーパント濃度プロファイ
ル３８は抵抗率の急激な低下を示し、遷移幅領域内に、高純度で相対的に低ドー
パント濃度のシリコン層と高ドーパント濃度のバルク・シリコン層の間の境界を
描いている。しかし表面パッシベーションの間、ドーパント濃度プロファイル３
８を維持し、これによってエピタキシャル層の高いシリコン純度が維持され、エ
ピタキシャル層が意図した役割を果たすことを保証する必要がある。
濃度プロファイルの形状は通常、半導体ウェハおよび／またはチップの購入者ま
たは消費者によって指定される。遷移幅領域４０で、ドーパント濃度プロファイ
ル３８は抵抗率の急激な低下を示し、遷移幅領域内に、高純度で相対的に低ドー
パント濃度のシリコン層と高ドーパント濃度のバルク・シリコン層の間の境界を
描いている。しかし表面パッシベーションの間、ドーパント濃度プロファイル３
８を維持し、これによってエピタキシャル層の高いシリコン純度が維持され、エ
ピタキシャル層が意図した役割を果たすことを保証する必要がある。
【００１５】 しかし、ドーパント濃度プロファイル３６はこの文脈において望ましくない。
これは、ドーパント濃度プロファイル３６が、バルク・シリコン層からエピタキ
シャル・シリコン層への遷移幅領域を横断したドーパント原子の過度の拡散を指
示しているためである。ドーパント原子の過度の拡散は、エピタキシャル・シリ
コン層の特性、特に電気的特性を変化させる。熱酸化中にウェハが遭遇する高温
処理がドーパント原子のこのような過度の拡散を引き起こす。その結果、エピタ
キシャル・シリコン層とバルク・シリコン層の間に明瞭な境界が見られない。ド
ーパント濃度プロファイル３６は、熱酸化中に実施される高温処理が、高純度の
シリコン層を形成するためにかなりの時間と資源を費やした意図をだいなしにし
、熱酸化法を表面パッシベーションに対して魅力的でない方法にしていることを
示している。
これは、ドーパント濃度プロファイル３６が、バルク・シリコン層からエピタキ
シャル・シリコン層への遷移幅領域を横断したドーパント原子の過度の拡散を指
示しているためである。ドーパント原子の過度の拡散は、エピタキシャル・シリ
コン層の特性、特に電気的特性を変化させる。熱酸化中にウェハが遭遇する高温
処理がドーパント原子のこのような過度の拡散を引き起こす。その結果、エピタ
キシャル・シリコン層とバルク・シリコン層の間に明瞭な境界が見られない。ド
ーパント濃度プロファイル３６は、熱酸化中に実施される高温処理が、高純度の
シリコン層を形成するためにかなりの時間と資源を費やした意図をだいなしにし
、熱酸化法を表面パッシベーションに対して魅力的でない方法にしていることを
示している。
【００１６】 酸素析出レベルに関して、ある量の酸素析出は、例えば金属不純物のゲッタリ
ングを促進するため望ましいということに留意されたい。半導体ウェハおよび／
またはチップの購入者または消費者は一般に望ましい酸素析出の量を指定し、エ
ピタキシャル・シリコン・ウェハは、この指定の酸素析出レベルまたは適当な酸
素析出レベルを有するように製造される。しかし、熱酸化中の高温処理は酸素析
出レベルを望ましくなく変化させる。具体的には、高温が過度の酸素析出を誘発
し、これによって拡散し二酸化シリコン結晶として析出するのに十分な量の酸素
原子が生じる。
ングを促進するため望ましいということに留意されたい。半導体ウェハおよび／
またはチップの購入者または消費者は一般に望ましい酸素析出の量を指定し、エ
ピタキシャル・シリコン・ウェハは、この指定の酸素析出レベルまたは適当な酸
素析出レベルを有するように製造される。しかし、熱酸化中の高温処理は酸素析
出レベルを望ましくなく変化させる。具体的には、高温が過度の酸素析出を誘発
し、これによって拡散し二酸化シリコン結晶として析出するのに十分な量の酸素
原子が生じる。
【００１７】 当業者なら、熱酸化中のウェハ表面の高温への暴露が、ウェハの機械的特性を
望ましくなく変化させることを理解しよう。具体的には、一般に半導体ウェハお
よび／またはチップの購入者または消費者によって指定される平面度、反り、曲
がりなどのウェハの機械的特性が高温処理によって変化する。このような機械的
特性の変化が、フォトリソグラフィなど後段のウエハ製造段階後に得られるウェ
ハに悪影響を及ぼし、これによってダイ歩留りが低下することはよく知られてい
る。
望ましくなく変化させることを理解しよう。具体的には、一般に半導体ウェハお
よび／またはチップの購入者または消費者によって指定される平面度、反り、曲
がりなどのウェハの機械的特性が高温処理によって変化する。このような機械的
特性の変化が、フォトリソグラフィなど後段のウエハ製造段階後に得られるウェ
ハに悪影響を及ぼし、これによってダイ歩留りが低下することはよく知られてい
る。
【００１８】 したがって、ウェット・ケミストリおよび熱酸化に関連した欠点を被ることな
く、非破壊技法を使用して下層の電気的特性を迅速かつ再現可能に測定すること
ができる表面パッシベーション・システムおよび方法が求められている。
く、非破壊技法を使用して下層の電気的特性を迅速かつ再現可能に測定すること
ができる表面パッシベーション・システムおよび方法が求められている。
【００１９】 （発明の概要） 本発明は、下層の電気的特性を迅速かつ再現可能に測定することができる表面
パッシベーション・システムおよび方法を提供する。本発明は、ウェット・ケミ
ストリが提供する利点（例えば低温処理であること）と熱酸化が提供する利点（
例えば、単純なドライ・プロセス設計を使用することによって高品質の酸化層が
得られること）の両方を、ウェット・ケミストリおよび熱酸化に関連した欠点を
被ることなしに享受する。
パッシベーション・システムおよび方法を提供する。本発明は、ウェット・ケミ
ストリが提供する利点（例えば低温処理であること）と熱酸化が提供する利点（
例えば、単純なドライ・プロセス設計を使用することによって高品質の酸化層が
得られること）の両方を、ウェット・ケミストリおよび熱酸化に関連した欠点を
被ることなしに享受する。
【００２０】 半導体基板、例えばシリコン・ウェハ、シリコン・ゲルマニウム・ウェハまた
はエピタキシャル表面層を有するウェハを製造してから基板表面を酸化するまで
の間に、不活性化表面の下の基板層（議論を容易にするため以後「下の基板層」
と呼ぶ）の電気的特性を常に測定できるとは限らないことに留意されたい。下の
基板層の電気的特性を測定できるか否かは、製造後に基板がどのくらいの長さ反
応器の外にあって環境に露出したかによって左右される。下の基板層の電気的特
性が測定可能である場合でも、時間が経過するとこのような測定が再現可能でな
くなることが分かっている。したがって、半導体基板の特性が顧客の指定を満足
するかどうかを半導体製造設備が確信度なしに知ることは難しい。そのために本
発明は、時間、すなわち製造からパッシベーションまでの間に基板表面が環境に
露出する時間に影響されない、下の基板層の再現可能な測定を保証する表面パッ
シベーション・プロセスを提供する。
はエピタキシャル表面層を有するウェハを製造してから基板表面を酸化するまで
の間に、不活性化表面の下の基板層（議論を容易にするため以後「下の基板層」
と呼ぶ）の電気的特性を常に測定できるとは限らないことに留意されたい。下の
基板層の電気的特性を測定できるか否かは、製造後に基板がどのくらいの長さ反
応器の外にあって環境に露出したかによって左右される。下の基板層の電気的特
性が測定可能である場合でも、時間が経過するとこのような測定が再現可能でな
くなることが分かっている。したがって、半導体基板の特性が顧客の指定を満足
するかどうかを半導体製造設備が確信度なしに知ることは難しい。そのために本
発明は、時間、すなわち製造からパッシベーションまでの間に基板表面が環境に
露出する時間に影響されない、下の基板層の再現可能な測定を保証する表面パッ
シベーション・プロセスを提供する。
【００２１】 一実施態様によれば本発明は、半導体基板の表面の反応性を効果的に低下させ
るプロセスを提供する。このプロセスは、（１）その深さ全体にわたって延びる
ドーパント濃度プロファイルを有する半導体基板の表面を酸化性環境中で酸化さ
せること、および（２）半導体基板表面を不活性ガス環境中でアニールすること
を含み、半導体基板表面の酸化およびアニールが比較的に低温で実施される。本
発明の一実施態様では、酸化の温度とアニールの温度を同じにすることができ、
これらの温度が、半導体基板のドーパント濃度プロファイルを実質的に維持する
のに十分な低い温度である。本発明の他の実施態様では、これらの温度が、半導
体基板の酸素析出レベルを実質的に維持するのに十分な低い温度である。他の実
施態様では、これらの温度が、基板の機械的特性を実質的に維持するのに十分な
低い温度である。
るプロセスを提供する。このプロセスは、（１）その深さ全体にわたって延びる
ドーパント濃度プロファイルを有する半導体基板の表面を酸化性環境中で酸化さ
せること、および（２）半導体基板表面を不活性ガス環境中でアニールすること
を含み、半導体基板表面の酸化およびアニールが比較的に低温で実施される。本
発明の一実施態様では、酸化の温度とアニールの温度を同じにすることができ、
これらの温度が、半導体基板のドーパント濃度プロファイルを実質的に維持する
のに十分な低い温度である。本発明の他の実施態様では、これらの温度が、半導
体基板の酸素析出レベルを実質的に維持するのに十分な低い温度である。他の実
施態様では、これらの温度が、基板の機械的特性を実質的に維持するのに十分な
低い温度である。
【００２２】 ウェット・ケミストリおよび熱酸化の欠点のため、１枚または２枚の半導体基
板が基板生産ロットの試験基板として使用され、この試験基板の下の基板層の電
気的特性が基板生産ロットを代表すると見なされることは注目に値する。基板生
産ロットとは、実質的に同じ処理条件下で一緒に処理される約２５枚の半導体基
板の集合を言う。熱酸化を使用して基板表面パッシベーションを実施する場合、
一般に、試験基板だけが前述の高温サイクルを受け、生産ロットの残りの基板は
同じ高温にかけることなく不活性化される。したがって、先に述べたように試験
基板のドーパント濃度プロファイル、酸素析出レベルおよび機械的特性の変化に
より、試験基板の特性が基板生産ロット全体をもはや代表しなくなる。電気的特
性の測定は非接触および非破壊技法によって実施されるが、試験基板の変化した
特性では顧客の指定の遵守を保証することができないため、試験基板は廃棄され
る。これは、製品歩留りの低下および利益の損失につながる。
板が基板生産ロットの試験基板として使用され、この試験基板の下の基板層の電
気的特性が基板生産ロットを代表すると見なされることは注目に値する。基板生
産ロットとは、実質的に同じ処理条件下で一緒に処理される約２５枚の半導体基
板の集合を言う。熱酸化を使用して基板表面パッシベーションを実施する場合、
一般に、試験基板だけが前述の高温サイクルを受け、生産ロットの残りの基板は
同じ高温にかけることなく不活性化される。したがって、先に述べたように試験
基板のドーパント濃度プロファイル、酸素析出レベルおよび機械的特性の変化に
より、試験基板の特性が基板生産ロット全体をもはや代表しなくなる。電気的特
性の測定は非接触および非破壊技法によって実施されるが、試験基板の変化した
特性では顧客の指定の遵守を保証することができないため、試験基板は廃棄され
る。これは、製品歩留りの低下および利益の損失につながる。
【００２３】 ウェット・ケミストリに関連した低温処理の利点および熱酸化に関連したドラ
イ・プロセスの利点を備えるため、本発明は、基板生産ロットの全ての基板を実
質的に同じ処理条件下でパッシベーションにかけることができる。本発明は、全
ての基板表面に、下の基板層の電気的特性の再現可能な非接触測定に適した高品
質の酸化層を形成する。その結果、基板生産ロットの任意の基板を下の基板層の
電気的特性を測定する試験基板とすることができる。さらに、本発明に基づく表
面パッシベーション中、どの基板も高温を受けていないので、本発明に基づいて
処理した基板は電気的特性の非接触または非破壊測定の完了後に廃棄しなくとも
よい。その結果、生産品質を監視するために試験基板を使用する必要性が完全に
排除される。
イ・プロセスの利点を備えるため、本発明は、基板生産ロットの全ての基板を実
質的に同じ処理条件下でパッシベーションにかけることができる。本発明は、全
ての基板表面に、下の基板層の電気的特性の再現可能な非接触測定に適した高品
質の酸化層を形成する。その結果、基板生産ロットの任意の基板を下の基板層の
電気的特性を測定する試験基板とすることができる。さらに、本発明に基づく表
面パッシベーション中、どの基板も高温を受けていないので、本発明に基づいて
処理した基板は電気的特性の非接触または非破壊測定の完了後に廃棄しなくとも
よい。その結果、生産品質を監視するために試験基板を使用する必要性が完全に
排除される。
【００２４】 他の態様では、本発明は表面パッシベーション装置を提供する。この装置は、
（１）基板表面を加熱する加熱源、（２）オゾン発生装置、および（３）ガス組
成物を含む酸化性環境に基板表面を暴露するためのチャンバを含む。本発明のオ
ゾン発生装置は、前記ガス組成物を使用してチャンバ内にオゾンを発生させるよ
うに構成させる。したがって、オゾン・ガスが生成されるチャンバ外の場所から
チャンバにオゾン・ガスを輸送するのに必要な装備の必要性は排除される。表面
パッシベーション中にオゾン・ガスを必要とする従来技術の設計は全て、基板処
理チャンバの外側に位置するオゾン発生装置を有することを覚えておくことは重
要である。
（１）基板表面を加熱する加熱源、（２）オゾン発生装置、および（３）ガス組
成物を含む酸化性環境に基板表面を暴露するためのチャンバを含む。本発明のオ
ゾン発生装置は、前記ガス組成物を使用してチャンバ内にオゾンを発生させるよ
うに構成させる。したがって、オゾン・ガスが生成されるチャンバ外の場所から
チャンバにオゾン・ガスを輸送するのに必要な装備の必要性は排除される。表面
パッシベーション中にオゾン・ガスを必要とする従来技術の設計は全て、基板処
理チャンバの外側に位置するオゾン発生装置を有することを覚えておくことは重
要である。
【００２５】 加熱源には、それぞれのランプが例えば約１０００ワット未満の電力で動作す
る１つまたは複数の赤外線加熱ランプが含まれる。あるいは他の実施態様では、
このランプが約１０００ワット以上の電力で動作する。オゾン発生装置は例えば
、前記チャンバ内でオゾンを発生させたときにオゾン・フリーに維持される紫外
（ＵＶ）周波発生ランプである。表面パッシベーション装置の好ましい実施態様
は、チャンバとオゾン発生装置の間に配置されたＵＶ透過層を含む。ＵＶ透過層
はＵＶ放射に対して少なくとも大幅に透明であり、ＵＶランプによって生み出さ
れたＵＶ放射の少なくともかなりの部分を透過させる。チャンバは、ガス注入口
およびガス排出口を備えることができ、それによって、前記チャンバ内で前記ガ
ス組成物の実質的に均一なフローが維持される。
る１つまたは複数の赤外線加熱ランプが含まれる。あるいは他の実施態様では、
このランプが約１０００ワット以上の電力で動作する。オゾン発生装置は例えば
、前記チャンバ内でオゾンを発生させたときにオゾン・フリーに維持される紫外
（ＵＶ）周波発生ランプである。表面パッシベーション装置の好ましい実施態様
は、チャンバとオゾン発生装置の間に配置されたＵＶ透過層を含む。ＵＶ透過層
はＵＶ放射に対して少なくとも大幅に透明であり、ＵＶランプによって生み出さ
れたＵＶ放射の少なくともかなりの部分を透過させる。チャンバは、ガス注入口
およびガス排出口を備えることができ、それによって、前記チャンバ内で前記ガ
ス組成物の実質的に均一なフローが維持される。
【００２６】 本発明のこれらの特徴およびその他の特徴を以下の発明の詳細な説明の中で図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００２７】 添付図面に本発明を例示する。ただし図面は本発明を限定するものではない。
【００２８】 （好ましい実施形態の説明） ここで本発明は、添付の図面に例示されるように、それらのいくつかの好まし
い実施形態を参照しながら詳細に記載される。以下の記載において、本発明の完
全な理解を提供するために、数多くの具体的な詳細が述べられている。しかしな
がら当業者には、本発明をこれらの具体的な詳細の一部またはすべてを必要とせ
ずに実施することができることは明らかなはずである。他の例では、本発明を不
必要に分かりにくくしないために、よく知られているプロセス・ステップおよび
／または構造は詳細には記載されていない。
い実施形態を参照しながら詳細に記載される。以下の記載において、本発明の完
全な理解を提供するために、数多くの具体的な詳細が述べられている。しかしな
がら当業者には、本発明をこれらの具体的な詳細の一部またはすべてを必要とせ
ずに実施することができることは明らかなはずである。他の例では、本発明を不
必要に分かりにくくしないために、よく知られているプロセス・ステップおよび
／または構造は詳細には記載されていない。
【００２９】 本発明の一実施形態に従って、図４は表面活性化装置１００を示す。表面活性
化装置１００は、上側チャンバ１０２および下側チャンバ１０４を含む。上側チ
ャンバ１０２は紫外線周波数放射生成ランプ１０６（考察を助けるために以後は
ＵＶランプと呼ぶ）を収容し、ガス・インレット・ポート１０８およびガス・ア
ウトレット・ポート１１０を備える。一実施形態では、ＵＶランプ１０６は約１
００〜約３００ナノメートル（ｎｍ）の範囲の周波数を含む紫外線を生成する。
基板１１６を保護するための基板ホルダ１１４は、下側チャンバ１０４に設けら
れており、反応ガス・インレット１２２、パージガス・インレット１１８および
排出ガス・アウトレット１２０を含む。本発明の好ましい実施形態では、下側チ
ャンバ１０４内部の反応ガスの安定した状態の流れを保証するために、反応ガス
・インレット１２２は排出ガス・アウトレット１２０と共に適切な大きさにされ
構成される。同様に、本発明のパージガス・インレット１１８および排出ガス・
アウトレット１２０の配置が、基板１１６の下のパージガスの安定した状態の流
れを可能する。
化装置１００は、上側チャンバ１０２および下側チャンバ１０４を含む。上側チ
ャンバ１０２は紫外線周波数放射生成ランプ１０６（考察を助けるために以後は
ＵＶランプと呼ぶ）を収容し、ガス・インレット・ポート１０８およびガス・ア
ウトレット・ポート１１０を備える。一実施形態では、ＵＶランプ１０６は約１
００〜約３００ナノメートル（ｎｍ）の範囲の周波数を含む紫外線を生成する。
基板１１６を保護するための基板ホルダ１１４は、下側チャンバ１０４に設けら
れており、反応ガス・インレット１２２、パージガス・インレット１１８および
排出ガス・アウトレット１２０を含む。本発明の好ましい実施形態では、下側チ
ャンバ１０４内部の反応ガスの安定した状態の流れを保証するために、反応ガス
・インレット１２２は排出ガス・アウトレット１２０と共に適切な大きさにされ
構成される。同様に、本発明のパージガス・インレット１１８および排出ガス・
アウトレット１２０の配置が、基板１１６の下のパージガスの安定した状態の流
れを可能する。
【００３０】 図４の実施形態は２つの異なるインレット、すなわち反応ガス・インレット１
２２およびパージガス・インレット１１８を示しているが、本発明の他の実施形
態は、パージおよび反応ガスの両方を下側チャンバ１０４内部に導入するための
ただ１つのインレットであることを当業者は理解するはずである。これらの実施
形態では、１つのガス・インレットおよび排出ガス・アウトレット１２０は、下
側チャンバ１０４内部のパージおよび反応ガスの安定した状態の流れを保証する
ような大きさにされるのが好ましい。
２２およびパージガス・インレット１１８を示しているが、本発明の他の実施形
態は、パージおよび反応ガスの両方を下側チャンバ１０４内部に導入するための
ただ１つのインレットであることを当業者は理解するはずである。これらの実施
形態では、１つのガス・インレットおよび排出ガス・アウトレット１２０は、下
側チャンバ１０４内部のパージおよび反応ガスの安定した状態の流れを保証する
ような大きさにされるのが好ましい。
【００３１】 下側チャンバ１０４は温度調節メカニズム、たとえば図４に示されるような赤
外線（ＩＲ）ランプ１２４、および基板の表面温度を調節するための抵抗加熱を
含む。ＩＲランプ１２４は、約１０００ワットの出力定格を有してよい。前述の
ように、ＩＲランプ１２４の出力定格は約１０００ワットより低いかまたは高く
てよい。基板ホルダ１１４の下にＩＲランプ１２４を配置することは制約のある
こととして考えられるべきではなく、このような加熱メカニズムは、基板１１６
が所望の温度に達する限りは、下側チャンバ１０４内部にどのような形状で置か
れてもよい。
外線（ＩＲ）ランプ１２４、および基板の表面温度を調節するための抵抗加熱を
含む。ＩＲランプ１２４は、約１０００ワットの出力定格を有してよい。前述の
ように、ＩＲランプ１２４の出力定格は約１０００ワットより低いかまたは高く
てよい。基板ホルダ１１４の下にＩＲランプ１２４を配置することは制約のある
こととして考えられるべきではなく、このような加熱メカニズムは、基板１１６
が所望の温度に達する限りは、下側チャンバ１０４内部にどのような形状で置か
れてもよい。
【００３２】 上側チャンバ１０２と下側チャンバ１０４の間には、上側チャンバ１０２内で
生成される紫外線を下側チャンバ１０４に透過させるように構成されている紫外
線透過材料１１２が配設されている。したがって紫外線透過材料１１２は、充分
に透明であるかまたはたとえば紫外線バルブ１０６によって生成される紫外線を
透過させる、いかなる材料からも作成することができる。本発明の好ましい一実
施形態では、紫外線透過材料１１２はその付随物である紫外線を約９０％以上透
過する。しかしながら好ましい実施形態は、紫外線透過材料１１２は高純度のシ
リカである。
生成される紫外線を下側チャンバ１０４に透過させるように構成されている紫外
線透過材料１１２が配設されている。したがって紫外線透過材料１１２は、充分
に透明であるかまたはたとえば紫外線バルブ１０６によって生成される紫外線を
透過させる、いかなる材料からも作成することができる。本発明の好ましい一実
施形態では、紫外線透過材料１１２はその付随物である紫外線を約９０％以上透
過する。しかしながら好ましい実施形態は、紫外線透過材料１１２は高純度のシ
リカである。
【００３３】 本発明の一実施形態によれば、たとえば半導体基板１１６が基板ホルダ１１４
上に置かれたときに、表面活性化プロセスが始まる。ガス・インレット１０８お
よびガス・アウトレット１１０をバルブと共に使用して、上側チャンバ１０２の
内側および外側に不活性ガスの安定した状態の均質な流れを生成し、上側チャン
バ１０２全体の内側、特に紫外線ランプ１０６の周辺にオゾンのない環境を生成
する。以下に記載されるように、前述のような不活性ガスの流れは下側チャンバ
の基板プロセシング中続く可能性がある。
上に置かれたときに、表面活性化プロセスが始まる。ガス・インレット１０８お
よびガス・アウトレット１１０をバルブと共に使用して、上側チャンバ１０２の
内側および外側に不活性ガスの安定した状態の均質な流れを生成し、上側チャン
バ１０２全体の内側、特に紫外線ランプ１０６の周辺にオゾンのない環境を生成
する。以下に記載されるように、前述のような不活性ガスの流れは下側チャンバ
の基板プロセシング中続く可能性がある。
【００３４】 上側チャンバ１０２では、パージガス・インレット１１８および排出ガス・ア
ウトレット１２０は同様に、パージガス、たとえば窒素ガスと混合したアルゴン
ガスの安定した状態の均質な流れを助長し、下側チャンバ１０４内で酸素がない
不活性環境が維持されることを保証する。当然ながら、ガス組成物を導入して下
側チャンバ１０４内に酸化環境を作成することを担っている、反応ガス・インレ
ット１２２はこの時点では塞がれている。下側チャンバ１０４内部に適切な不活
性環境が作成された後、基板１１６は予熱され選択された加熱メカニズムを使用
して所望の温度に維持される。
ウトレット１２０は同様に、パージガス、たとえば窒素ガスと混合したアルゴン
ガスの安定した状態の均質な流れを助長し、下側チャンバ１０４内で酸素がない
不活性環境が維持されることを保証する。当然ながら、ガス組成物を導入して下
側チャンバ１０４内に酸化環境を作成することを担っている、反応ガス・インレ
ット１２２はこの時点では塞がれている。下側チャンバ１０４内部に適切な不活
性環境が作成された後、基板１１６は予熱され選択された加熱メカニズムを使用
して所望の温度に維持される。
【００３５】 次いで酸化剤混合物または反応ガス組成物は反応ガス・インレット１２２を通
じて下側チャンバ１０４内部に導入されて、チャンバ内に反応ガスの安定した状
態の均質な流れを作成し、下側チャンバ１０４の排出ガスは排出ガス・ポート１
２０を使用して取り除かれる。本発明の一実施形態では、基板表面のアニーリン
グが始まる前までに、この反応ガス組成物はこの点から下側チャンバ１０４を通
って連続的に流れる。パージガス・インレット１１８からの不活性ガスの流れは
、酸化ステップを通じて続き、下側チャンバ１０４内部の酸素の適切な濃度を維
持する可能性がある。代替方法として、本発明の他の実施形態では、反応ガス組
成物の連続的な流れによって維持されていない不活性な酸化環境で酸化が行われ
る。
じて下側チャンバ１０４内部に導入されて、チャンバ内に反応ガスの安定した状
態の均質な流れを作成し、下側チャンバ１０４の排出ガスは排出ガス・ポート１
２０を使用して取り除かれる。本発明の一実施形態では、基板表面のアニーリン
グが始まる前までに、この反応ガス組成物はこの点から下側チャンバ１０４を通
って連続的に流れる。パージガス・インレット１１８からの不活性ガスの流れは
、酸化ステップを通じて続き、下側チャンバ１０４内部の酸素の適切な濃度を維
持する可能性がある。代替方法として、本発明の他の実施形態では、反応ガス組
成物の連続的な流れによって維持されていない不活性な酸化環境で酸化が行われ
る。
【００３６】 次に本発明の一実施形態によれば、紫外線ランプ１０６が活性化されて紫外線
が生成すると、その紫外線が紫外線透過材料１１２を通して下側チャンバ１０４
に透過する。下側チャンバ１０４内部の反応ガス組成物を使用する紫外線放射に
よって、下側チャンバ１０４内部にオゾンガスまたは適切な酸化環境を生成する
。酸化環境にさらされて、基板表面が不活性化される。充分な時間が経過して、
基板表面が所望の程度に不活性化されたり、または所望の厚さの酸化層が基板表
面上に製作されると、反応ガスの供給および紫外線ランプ１０６は止められる。
が生成すると、その紫外線が紫外線透過材料１１２を通して下側チャンバ１０４
に透過する。下側チャンバ１０４内部の反応ガス組成物を使用する紫外線放射に
よって、下側チャンバ１０４内部にオゾンガスまたは適切な酸化環境を生成する
。酸化環境にさらされて、基板表面が不活性化される。充分な時間が経過して、
基板表面が所望の程度に不活性化されたり、または所望の厚さの酸化層が基板表
面上に製作されると、反応ガスの供給および紫外線ランプ１０６は止められる。
【００３７】 基板表面のアニーリングを促進するために下側チャンバ１０４内部の温度が変
更する前に、不活性ガス環境を生み出してもよい。例として、ＩＲランプ１２４
は下側チャンバ内部の温度を引き上げて、基板表面の温度を上昇させる。当然な
がら、酸化ステップの終了後、下側チャンバ１０４内部の温度がアニーリング温
度と同じであるならば、その温度を変更する必要はない。基板表面のアニーリン
グは、不活性ガス環境において行われる。しかしながら本発明の好ましい実施形
態では、アニーリングは新規なガス環境において行われる。例として、不活性環
境はアルゴンおよび／または窒素ガスを含む。アニーリングに効果的な温度およ
び環境は、酸化された表面が安定することを保証するのに充分な時間だけ、下側
チャンバ１０４内部で維持することができる。基板表面のアニーリングが終了し
た後、基板表面は冷却され、下側チャンバ内部の温度を次の基板表面の加工用に
調整することができる。
更する前に、不活性ガス環境を生み出してもよい。例として、ＩＲランプ１２４
は下側チャンバ内部の温度を引き上げて、基板表面の温度を上昇させる。当然な
がら、酸化ステップの終了後、下側チャンバ１０４内部の温度がアニーリング温
度と同じであるならば、その温度を変更する必要はない。基板表面のアニーリン
グは、不活性ガス環境において行われる。しかしながら本発明の好ましい実施形
態では、アニーリングは新規なガス環境において行われる。例として、不活性環
境はアルゴンおよび／または窒素ガスを含む。アニーリングに効果的な温度およ
び環境は、酸化された表面が安定することを保証するのに充分な時間だけ、下側
チャンバ１０４内部で維持することができる。基板表面のアニーリングが終了し
た後、基板表面は冷却され、下側チャンバ内部の温度を次の基板表面の加工用に
調整することができる。
【００３８】 表１は、本発明の一実施形態による、表面活性化プロセスにおけるさまざまな
パラメータのおよその値を示す。表１のパラメータには温度、ガスの合計流量、
酸素ガスの濃度、時間、約１００と３００ナノメートルの間の波長の紫外線フラ
ックス、紫外線フラックスの合計がある。表１の温度、合計ガス流量および時間
の範囲は基板表面の酸化およびアニーリングの両方に適用されることを覚えてお
くべきである。これらのパラメータの値は同じであるかまたは異なる可能性があ
り、これらのパラメータの値が酸化およびアニーリング中を通じて必ず同じ値で
あるとは解釈されるべきではない。
パラメータのおよその値を示す。表１のパラメータには温度、ガスの合計流量、
酸素ガスの濃度、時間、約１００と３００ナノメートルの間の波長の紫外線フラ
ックス、紫外線フラックスの合計がある。表１の温度、合計ガス流量および時間
の範囲は基板表面の酸化およびアニーリングの両方に適用されることを覚えてお
くべきである。これらのパラメータの値は同じであるかまたは異なる可能性があ
り、これらのパラメータの値が酸化およびアニーリング中を通じて必ず同じ値で
あるとは解釈されるべきではない。
【００３９】
【表１】
【００４０】 温度は、たとえば下側チャンバ１０４における酸化およびアニーリングステッ
プ最中の基板表面の加工温度を意味する。基板表面の酸化およびアニーリング最
中の所望の温度は、次のうちの少なくとも１つを保つほど一般に充分低い。それ
はドーパントの濃度プロフィール、酸素析出レベル、および基板の機械的特性で
ある。例として、基板の機械的特性には、基板表面の平坦度、ゆがみ、たわみが
ある。エピタキシャル・シリコンウエハの場合、基板の表面不活性化の後に、ド
ーパントの濃度プロフィール、酸素析出レベル、および基板の機械的特性は、不
活性化前またはエピタキシャル層がエピタキシャル・シリコンウエハ上で作製さ
れた後とほぼ同じである。しかしながら好ましい実施形態では温度範囲は約９０
０℃以下、より好ましい実施形態では温度範囲は約６００℃以下、最も好ましい
実施形態では温度範囲は約２００℃以下である。
プ最中の基板表面の加工温度を意味する。基板表面の酸化およびアニーリング最
中の所望の温度は、次のうちの少なくとも１つを保つほど一般に充分低い。それ
はドーパントの濃度プロフィール、酸素析出レベル、および基板の機械的特性で
ある。例として、基板の機械的特性には、基板表面の平坦度、ゆがみ、たわみが
ある。エピタキシャル・シリコンウエハの場合、基板の表面不活性化の後に、ド
ーパントの濃度プロフィール、酸素析出レベル、および基板の機械的特性は、不
活性化前またはエピタキシャル層がエピタキシャル・シリコンウエハ上で作製さ
れた後とほぼ同じである。しかしながら好ましい実施形態では温度範囲は約９０
０℃以下、より好ましい実施形態では温度範囲は約６００℃以下、最も好ましい
実施形態では温度範囲は約２００℃以下である。
【００４１】 ガスの合計流量は、酸化ステップの最中に下側チャンバ１０４に導入されるす
べての反応ガスまたは酸化剤ガス混合物の流量に相当する。アニーリングの最中
の下側チャンバ１０４へのアニーリングガスの合計流量は、酸化剤混合物の流量
と同じ範囲内であってよい。一般にガスの合計流量は、１分当たり約０〜約５０
０標準リットルの範囲であり、好ましくは１分当たり約０〜約１００標準リット
ルの範囲であり、最も好ましくは１分当たり約０〜約５０標準リットルの範囲で
ある。前述の流量は標準温度と圧力、すなわち２５℃１気圧の下で行われる。本
発明の酸化ステップを大気圧下で行うことができるが、従来技術の表面不活性化
の設計では真空条件下での酸化が必要であることを覚えておくことは価値がある
。それゆえ本発明は、従来技術の酸化の設計を実施するために必要な、複雑な真
空生成システムなどの必要性を除去する。
べての反応ガスまたは酸化剤ガス混合物の流量に相当する。アニーリングの最中
の下側チャンバ１０４へのアニーリングガスの合計流量は、酸化剤混合物の流量
と同じ範囲内であってよい。一般にガスの合計流量は、１分当たり約０〜約５０
０標準リットルの範囲であり、好ましくは１分当たり約０〜約１００標準リット
ルの範囲であり、最も好ましくは１分当たり約０〜約５０標準リットルの範囲で
ある。前述の流量は標準温度と圧力、すなわち２５℃１気圧の下で行われる。本
発明の酸化ステップを大気圧下で行うことができるが、従来技術の表面不活性化
の設計では真空条件下での酸化が必要であることを覚えておくことは価値がある
。それゆえ本発明は、従来技術の酸化の設計を実施するために必要な、複雑な真
空生成システムなどの必要性を除去する。
【００４２】 酸素ガスの濃度は、酸化ステップの最中に下側チャンバ１０４に導入される酸
化剤ガス混合物の流量中の酸素の濃度を意味する。基板表面の予熱およびアニー
リング中は、下側チャンバ１０４では酸素は必要とされないことを覚えておくこ
とは重要である。本発明の一実施形態によれば、合計ガス流量中の酸素ガスの濃
度は約１０-4（１ｐｐｍ）と約１００％の間の範囲の値であり、好ましい実施形
態では酸化剤ガスの濃度が約１と約２５％間の範囲であり、さらに好ましい実施
形態では約２と約５％間の範囲である。
化剤ガス混合物の流量中の酸素の濃度を意味する。基板表面の予熱およびアニー
リング中は、下側チャンバ１０４では酸素は必要とされないことを覚えておくこ
とは重要である。本発明の一実施形態によれば、合計ガス流量中の酸素ガスの濃
度は約１０-4（１ｐｐｍ）と約１００％の間の範囲の値であり、好ましい実施形
態では酸化剤ガスの濃度が約１と約２５％間の範囲であり、さらに好ましい実施
形態では約２と約５％間の範囲である。
【００４３】 時間は基板表面が酸化環境にさらされる時間、および基板表面がアニーリング
用の不活性ガス環境にさらされる時間を意味する。一般に時間は約３０と約９０
０秒の間の範囲であり、好ましくは約４５と約２４０秒の間の範囲であり、さら
に好ましくは約６０と約１２０秒の間の範囲である。
用の不活性ガス環境にさらされる時間を意味する。一般に時間は約３０と約９０
０秒の間の範囲であり、好ましくは約４５と約２４０秒の間の範囲であり、さら
に好ましくは約６０と約１２０秒の間の範囲である。
【００４４】 約１００と３００ナノメートルの間の周波数でのＵＶフラックスは、一般に約
０．１ワット／平方メートルと約１キロワット／平方メートルの間であり、好ま
しくは約５０ワット／平方メートルと約７００ワット／平方メートルの間であり
、さらに好ましくは約５００ワット／平方メートルと約７００ワット／平方メー
トルの間である。
０．１ワット／平方メートルと約１キロワット／平方メートルの間であり、好ま
しくは約５０ワット／平方メートルと約７００ワット／平方メートルの間であり
、さらに好ましくは約５００ワット／平方メートルと約７００ワット／平方メー
トルの間である。
【００４５】 合計ＵＶフラックスは、一般に約０．１ワット／平方メートルと約１０キロワ
ット／平方メートルの間であり、好ましくは約５００ワット／平方メートルと約
７０００ワット／平方メートルの間であり、さらに好ましくは約５０００ワット
／平方メートルと約７０００ワット／平方メートルの間である。本発明を実行す
るために、ＵＶ生成が必要であると解釈されるべきではない。実際、元の位置か
らはずれて生成したオゾンを低温に保たれている下側チャンバ１０４に移送して
表面の酸化を誘起することができる。しかしながら好ましい実施形態では、ＵＶ
ソースを使用してオゾンを生成させることができ、さらに好ましい実施形態では
、図４に示されるような表面機器を使用して元の位置でオゾンを生成させること
ができる。
ット／平方メートルの間であり、好ましくは約５００ワット／平方メートルと約
７０００ワット／平方メートルの間であり、さらに好ましくは約５０００ワット
／平方メートルと約７０００ワット／平方メートルの間である。本発明を実行す
るために、ＵＶ生成が必要であると解釈されるべきではない。実際、元の位置か
らはずれて生成したオゾンを低温に保たれている下側チャンバ１０４に移送して
表面の酸化を誘起することができる。しかしながら好ましい実施形態では、ＵＶ
ソースを使用してオゾンを生成させることができ、さらに好ましい実施形態では
、図４に示されるような表面機器を使用して元の位置でオゾンを生成させること
ができる。
【００４６】 本発明の表面不活性化プロセスは、一般に約０．１００と約１５００トールの
間の圧力で行われ、好ましくは約１００と約８００トールの間の圧力、さらに好
ましくは約１００と約７６０トールの間の圧力で行われる。
間の圧力で行われ、好ましくは約１００と約８００トールの間の圧力、さらに好
ましくは約１００と約７６０トールの間の圧力で行われる。
【００４７】 基板が冷却されると、接触角度の減少を介して、基板表面の反応性の安定また
は消失を確認することができる。接触角度測定のよく知られている技法によると
、小さい接触角度、すなわち約３０度以下の角度が不活性化された表面上で観察
される。このような小さい接触角度は、本発明の不活性化された表面が親水性で
安定していることを示している。本発明の不活性化された表面は、従来技術の熱
酸化および湿式化学の表面不活性化プロセスによって生成される不活性化された
表面よりも安定している。したがって、湿式化学または熱酸化に従って不活性化
された表面の下にある基板層と比較して、本発明の不活性化された表面の下にあ
る基板層の電気特性を測定することは比較的容易である。本発明の不活性化され
た基板表面の安定性は、Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ（ＸＰＳ）、Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ
（ＡＦＭ）、Ｓｃａｎｎｉｎｇ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＦＭ）
、または偏光解析法を使用してさらに確認される。
は消失を確認することができる。接触角度測定のよく知られている技法によると
、小さい接触角度、すなわち約３０度以下の角度が不活性化された表面上で観察
される。このような小さい接触角度は、本発明の不活性化された表面が親水性で
安定していることを示している。本発明の不活性化された表面は、従来技術の熱
酸化および湿式化学の表面不活性化プロセスによって生成される不活性化された
表面よりも安定している。したがって、湿式化学または熱酸化に従って不活性化
された表面の下にある基板層と比較して、本発明の不活性化された表面の下にあ
る基板層の電気特性を測定することは比較的容易である。本発明の不活性化され
た基板表面の安定性は、Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ（ＸＰＳ）、Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ
（ＡＦＭ）、Ｓｃａｎｎｉｎｇ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＦＭ）
、または偏光解析法を使用してさらに確認される。
【００４８】 使用されている技法によって測定される表面の反応性に関係なく、本発明に従
って加工される半導体基板は効果的に不活性化されて、熱酸化によって生成され
る酸化層と少なくとも同等の質かまたはそれより質の良い高品質の酸化表面層を
含むことが分かっている。酸化層は有利には、たとえば不活性化された表面の下
にある基板層の抵抗などの電気特性の非接触または非破壊測定に向いている。下
にある基板層の電気特性は、容易で迅速な再現性のある方法で測定され、これは
不活性化された基板表面が環境にさらされる時間とは完全に独立している。した
がって、新しいまたは変更されたエピタキシャル・シリコンの生産に関する変数
のインプット値を提供するフィードバック・ループは、エピタキシャル層の被着
に関するリアクタのプロセス制御を即座に提供する。
って加工される半導体基板は効果的に不活性化されて、熱酸化によって生成され
る酸化層と少なくとも同等の質かまたはそれより質の良い高品質の酸化表面層を
含むことが分かっている。酸化層は有利には、たとえば不活性化された表面の下
にある基板層の抵抗などの電気特性の非接触または非破壊測定に向いている。下
にある基板層の電気特性は、容易で迅速な再現性のある方法で測定され、これは
不活性化された基板表面が環境にさらされる時間とは完全に独立している。した
がって、新しいまたは変更されたエピタキシャル・シリコンの生産に関する変数
のインプット値を提供するフィードバック・ループは、エピタキシャル層の被着
に関するリアクタのプロセス制御を即座に提供する。
【００４９】 さらに、基板生産ロットにおいて試験用基板として働くために選択される基板
は、熱酸化の下にあったはずなので高温処理にかけられない。したがって、ドー
パントの濃度プロフィール、酸素析出レベル、および基板の機械的特性ははぼ保
たれる。特にエピタキシャル・シリコンウェハの場合、比較的低温での本発明に
従った加工は、不活性化された表面の下にあるエピタキシャル・シリコン層の特
性がほぼ保たれることを保証する。
は、熱酸化の下にあったはずなので高温処理にかけられない。したがって、ドー
パントの濃度プロフィール、酸素析出レベル、および基板の機械的特性ははぼ保
たれる。特にエピタキシャル・シリコンウェハの場合、比較的低温での本発明に
従った加工は、不活性化された表面の下にあるエピタキシャル・シリコン層の特
性がほぼ保たれることを保証する。
【００５０】 さらに、本発明に従った基板加工は１度に１枚、またはほぼ同時または同時に
複数の基板の表面不活性化の柔軟性を与える。この意味では、前述のように管状
の炉を使用する熱酸化は１枚の基板の加工ではなく複数の基板に向いているか、
または典型的にはバッチ・プロセシングが行われ、迅速な熱酸化（ＲＴＯ）装置
がバッチ・プロセシングではなく１度に１枚の基板を加工するために設計されて
いる。
複数の基板の表面不活性化の柔軟性を与える。この意味では、前述のように管状
の炉を使用する熱酸化は１枚の基板の加工ではなく複数の基板に向いているか、
または典型的にはバッチ・プロセシングが行われ、迅速な熱酸化（ＲＴＯ）装置
がバッチ・プロセシングではなく１度に１枚の基板を加工するために設計されて
いる。
【００５１】 したがって、新しくて新規な表面不活性化プロセスおよび装置が記載されてい
ることが理解できるであろう。本明細書の教示から、ここに記載された発明を取
り込んだ無数の代替方法および均等物が存在することが当業者には理解できるは
ずである。その結果、本発明は前述の例示的な実施形態によって制限されるもの
ではなく、以下の特許請求の範囲によってのみ制限される。
ることが理解できるであろう。本明細書の教示から、ここに記載された発明を取
り込んだ無数の代替方法および均等物が存在することが当業者には理解できるは
ずである。その結果、本発明は前述の例示的な実施形態によって制限されるもの
ではなく、以下の特許請求の範囲によってのみ制限される。
【図１】 不活性化表面ないし二酸化シリコン表面層を有するシリコン・ウェハの断面図
である。
である。
【図２】 不活性化表面ないし二酸化シリコン表面層を有するエピタキシャル・シリコン
・ウェハの断面図である。
・ウェハの断面図である。
【図３】 エピタキシャル層の上面からのエピタキシャル・シリコン・ウェハの深さに対
する抵抗のグラフである。
する抵抗のグラフである。
【図４】 本発明の一実施形態に基づく表面パッシベーション装置を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーバー，ウォルター アメリカ合衆国・94087・カリフォルニア 州・サニイベイル・トリングトン ドライ ブ・695 Ｆターム(参考） 5F058 BA05 BC02 BF54 BF55 BF62 BF69 BF75 BH04 BJ01
Claims (52)
- 【請求項１】 半導体基板の表面の反応性を効果的に低減する方法であって
、 半導体基板の深さまで延在するドーパント濃度プロファイルを有する前記半導
体基板表面を酸化環境内で酸化すること 不活性ガス環境内で前記半導体基板表面をアニールすること を含み、前記半導体基板表面の前記酸化および前記アニーリングが、前記半導体
基板での前記ドーパント濃度プロファイルを実質的に保持するのに十分低い温度
で実施される方法。 - 【請求項２】 前記半導体基板表面の前記酸化またはアニーリング時の温度
が約９００℃未満である請求項１に記載の方法。 - 【請求項３】 前記半導体基板表面の前記酸化またはアニーリング時の温度
が約６００℃未満である請求項２に記載の方法。 - 【請求項４】 前記酸化またはＣ表面での温度が約２００℃未満である請求
項３に記載の方法。 - 【請求項５】 前記半導体基板表面の前記酸化の前に、ガス組成物全体の約
１０-4％〜約１００％（体積で）の範囲にある濃度で酸素ガスを導入して、前記
酸化環境を生成する請求項１に記載の方法。 - 【請求項６】 ガス組成物全体の約１％〜約２５％（体積で）の範囲にある
濃度で酸素ガスを導入して、前記酸化環境を生成する請求項５に記載の方法。 - 【請求項７】 ガス組成物全体の約２％〜約５％（体積で）の範囲にある濃
度で酸素ガスを導入して、前記酸化環境を生成する請求項６に記載の方法。 - 【請求項８】 半導体基板表面の前記酸化またはアニーリングが、約３０秒
〜約９００秒の範囲にある期間にわたって実施される請求項１に記載の方法。 - 【請求項９】 前記期間が約４５秒〜約２４０秒の範囲にある請求項８に記
載の方法。 - 【請求項１０】 前記期間が約６０秒〜約１２０秒の範囲にある請求項９に
記載の方法。 - 【請求項１１】 前記酸化環境が、毎分約０〜約５００標準リットルの範囲
にある流量でガスを導入することによって生成される請求項１に記載の方法。 - 【請求項１２】 前記流量が毎分約０〜約１００標準リットルの範囲にある
請求項１１に記載の方法。 - 【請求項１３】 前記流量が毎分約０〜約５０標準リットルの範囲にある請
求項１２に記載の方法。 - 【請求項１４】 前記半導体基板表面の前記アニーリングが希ガス環境内で
実施される請求項１に記載の方法。 - 【請求項１５】 前記半導体基板表面を酸化することが、約０．１ワット／
ｍ2〜約１０キロワット／ｍ2の範囲にあるフラックスを有するＵＶ放射線を向け
ることによって前記酸化環境内でオゾンを生成することを含む請求項１に記載の
方法。 - 【請求項１６】 前記ＵＶフラックスが約５００ワット〜約７キロワット／
ｍ2の範囲にある請求項１５に記載の方法。 - 【請求項１７】 前記ＵＶフラックスが約５キロワット／ｍ2〜約７キロワ
ット／ｍ2の範囲にある請求項１６に記載の方法。 - 【請求項１８】 前記半導体基板表面を酸化することが、約１００ナノメー
トル〜約３００ナノメートルの範囲にある周波数を有するＵＶ放射線を含めたＵ
Ｖ放射線を向けることによって前記酸化環境内でオゾンを生成することを含む請
求項１に記載の方法。 - 【請求項１９】 前記ＵＶ放射線が約０．１ワット／ｍ2〜約１キロワット
／ｍ2の範囲にあるフラックスを有する請求項１８に記載の方法。 - 【請求項２０】 前記酸化が、前記酸化環境外部でオゾンを生成し、次いで
前記オゾンを前記酸化環境内に移送することを含む請求項１に記載の方法。 - 【請求項２１】 前記酸化が大気圧で行われる請求項１に記載の方法。
- 【請求項２２】 前記半導体基板が、エピタキシャル・シリコン層と、前記
エピタキシャル・シリコン層の下方に配置されたバルク・シリコン層との中まで
延在する前記ドーパント濃度プロファイルを有するエピタキシャル・シリコン・
ウェハであり、前記ドーパント濃度プロファイルが、前記エピタキシャル・シリ
コン・ウェハの前記酸化および前記アニーリング後も実質的に保持される請求項
１に記載の方法。 - 【請求項２３】 半導体基板の表面の反応性を効果的に低減する方法であっ
て、 ある酸素析出レベルを有する前記半導体基板の表面を酸化環境内で酸化するこ
と、 不活性ガス環境内で前記半導体基板表面をアニールすること を含み、前記半導体基板表面の酸化およびアニーリングが、前記半導体基板の前
記酸素析出レベルを実質的に保持するのに十分低い温度で行われる方法。 - 【請求項２４】 前記半導体基板表面の前記酸化またはアニーリング時の温
度が約９００℃未満である請求項２３に記載の方法。 - 【請求項２５】 前記半導体基板表面の前記酸化の前に、ガス組成物全体の
約１０-4％〜約１００％（体積で）の範囲にある濃度で酸素ガスを導入して、前
記酸化環境を生成する請求項２３に記載の方法。 - 【請求項２６】 半導体基板表面の前記酸化またはアニーリングが、約３０
秒〜約９００秒の範囲にある期間にわたって実施される請求項２３に記載の方法
。 - 【請求項２７】 前記酸化環境が、毎分約１〜約２０標準リットルの範囲に
ある流量でガスを導入することによって生成される請求項２３に記載の方法。 - 【請求項２８】 前記半導体基板表面の前記アニーリングが希ガス環境内で
実施される請求項１に記載の方法。 - 【請求項２９】 半導体基板の表面の反応性を効果的に低減する方法であっ
て、 特定の機械的特性を有する前記半導体基板表面を酸化環境内で酸化すること、 不活性ガス環境内で前記半導体基板表面をアニールすること を含み、前記半導体基板表面の前記酸化および前記アニーリングが、前記半導体
基板の前記機械的特性を実質的に保持するのに十分低い温度で行われる方法。 - 【請求項３０】 前記機械的特性が、前記半導体基板表面の平面度、前記半
導体基板表面の反りおよび曲がりの度合からなる群から選択される少なくとも１
つの特性を含む請求項２９に記載の方法。 - 【請求項３１】 前記半導体基板表面の前記酸化またはアニーリング時の温
度が約９００℃未満である請求項２９に記載の方法。 - 【請求項３２】 前記半導体基板表面の前記酸化の前に、ガス組成物全体の
約１０-4％〜約１００％（体積で）の範囲にある濃度で酸素ガスを導入して、前
記酸化環境を生成する請求項２９に記載の方法。 - 【請求項３３】 半導体基板表面の前記酸化またはアニーリングが、約３０
秒〜約９００秒の範囲にある期間にわたって実施される請求項２９に記載の方法
。 - 【請求項３４】 前記酸化環境が、毎分約１〜約２０標準リットルの範囲に
ある流量でガスを導入することによって生成される請求項２９に記載の方法。 - 【請求項３５】 前記半導体基板表面の前記アニーリングが希ガス環境内で
実施される請求項２９に記載の方法。 - 【請求項３６】 基板表面を加熱するための加熱源と、 オゾン発生器と、 ガス組成物を含む酸化環境に基板表面を露出するためのチャンバと を備え、前記オゾン発生器が、前記ガス組成物を使用して前記チャンバ内にオゾ
ンを生成するように構成されている表面パッシベーション装置。 - 【請求項３７】 前記加熱源が赤外線加熱ランプを含む請求項３６に記載の
装置。 - 【請求項３８】 前記赤外線加熱ランプが約１０００ワット以下のパワーで
動作する請求項３７に記載の装置。 - 【請求項３９】 前記赤外線加熱ランプが約１０００ワット以上のパワーで
動作する請求項３６に記載の装置。 - 【請求項４０】 前記オゾン発生器が紫外線（ＵＶ）周波発生ランプである
請求項３６に記載の装置。 - 【請求項４１】 前記紫外線（ＵＶ）周波発生ランプが、前記ＵＶ周波発生
ランプが前記チャンバ内部でオゾンを生成するときにオゾン・フリーに維持され
る請求項３６に記載の装置。 - 【請求項４２】 ＵＶ透過層が前記チャンバと前記オゾン発生器との間に配
置され、前記ＵＶ透過層が、ＵＶ放射線に対して少なくとも実質的に透明であり
、ＵＶランプによって生成されたＵＶ放射線の少なくとも大部分を透過する請求
項４１に記載の装置。 - 【請求項４３】 ＵＶ透過層が、ＵＶランプによって生成されたＵＶ放射線
の少なくとも９０％を透過する請求項４１に記載の装置。 - 【請求項４４】 前記チャンバが、前記ガス組成物の実質的に均一な流れが
前記チャンバ内部で維持されるようにガス入口およびガス排出口を備える請求項
３６に記載の装置。 - 【請求項４５】 基板表面を加熱する手段と、 オゾンを発生する手段と、 ガス組成物を含む酸化環境に基板表面を露出する手段と を備え、前記オゾン発生手段が、前記ガス組成物を使用して前記露出手段内部に
オゾンを生成するように構成されている表面パッシベーション装置。 - 【請求項４６】 前記加熱手段が赤外線加熱ランプを含む請求項４５に記載
の装置。 - 【請求項４７】 前記赤外線加熱ランプが約１０００ワット以下のパワーで
動作する請求項４６に記載の方法。 - 【請求項４８】 前記オゾン発生手段が紫外線（ＵＶ）周波発生ランプであ
る請求項４５に記載の装置。 - 【請求項４９】 前記紫外線（ＵＶ）周波発生ランプが、前記ＵＶ周波発生
ランプが前記チャンバ内部でオゾンを生成するときにオゾン・フリーに維持され
る請求項４８に記載の装置。 - 【請求項５０】 ＵＶ透過層が前記露出手段とＵＶ周波発生ランプとの間に
配置され、前記ＵＶ透過層が、ＵＶ放射線に対して少なくとも実質的に透明であ
り、ＵＶ周波発生ランプによって生成されるＵＶ放射線の大部分を透過する請求
項４５に記載の装置。 - 【請求項５１】 ＵＶ透過層が、ＵＶランプによって生成されるＵＶ放射線
の少なくとも９０％を透過する請求項４５に記載の装置。 - 【請求項５２】 前記露出手段が、前記ガス組成物の実質的に均一な流れが
前記露出手段内部で維持されるようにガス入口およびガス排出口を備える請求項
４５に記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/229,137 US6511921B1 (en) | 1999-01-12 | 1999-01-12 | Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate |
| US09/229,137 | 1999-01-12 | ||
| PCT/US2000/000185 WO2000042644A1 (en) | 1999-01-12 | 2000-01-05 | System and method for surface passivation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002535833A true JP2002535833A (ja) | 2002-10-22 |
Family
ID=22859971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000594145A Pending JP2002535833A (ja) | 1999-01-12 | 2000-01-05 | 表面パッシベーション・システムおよび方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6511921B1 (ja) |
| EP (1) | EP1142007A1 (ja) |
| JP (1) | JP2002535833A (ja) |
| WO (1) | WO2000042644A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511096A (ja) * | 2002-10-30 | 2006-03-30 | アンバーウェーブ システムズ コーポレイション | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
| KR20190043179A (ko) * | 2016-09-16 | 2019-04-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 7nm 미만 cmos 제조에서 비소 가스방출 제어를 위한 uv 방사선 시스템 및 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6408535B1 (en) * | 1999-08-26 | 2002-06-25 | Semitool, Inc. | Ozone conversion in semiconductor manufacturing |
| JP4914536B2 (ja) * | 2001-02-28 | 2012-04-11 | 東京エレクトロン株式会社 | 酸化膜形成方法 |
| JP4973133B2 (ja) * | 2005-11-10 | 2012-07-11 | 株式会社Ｓｕｍｃｏ | エピタキシャル層の前処理方法およびエピタキシャル層の評価方法並びにエピタキシャル層の評価装置 |
| JP4940737B2 (ja) * | 2006-04-11 | 2012-05-30 | 株式会社Ｓｕｍｃｏ | 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法 |
| JP2010087475A (ja) * | 2008-09-03 | 2010-04-15 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び製造装置 |
| CN101728239B (zh) * | 2009-11-10 | 2013-01-30 | 上海宏力半导体制造有限公司 | 一种晶片表面水汽去除方法 |
| KR101235419B1 (ko) * | 2011-05-26 | 2013-02-20 | 주식회사 엘지실트론 | 에피택셜 웨이퍼의 표면 처리방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4409260A (en) * | 1979-08-15 | 1983-10-11 | Hughes Aircraft Company | Process for low-temperature surface layer oxidation of a semiconductor substrate |
| JPS61234532A (ja) | 1985-04-11 | 1986-10-18 | Nec Corp | シリコン酸化膜光化学気相成長装置 |
| JPS63129633A (ja) | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体表面処理方法 |
| EP0306069A3 (en) * | 1987-08-31 | 1990-12-27 | Koninklijke Philips Electronics N.V. | A method of forming an oxide layer on a substrate |
| JPH031322A (ja) * | 1989-05-30 | 1991-01-08 | Nippon Sheet Glass Co Ltd | 磁気記録媒体およびその製造方法 |
| JPH07118522B2 (ja) * | 1990-10-24 | 1995-12-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 基板表面を酸化処理するための方法及び半導体の構造 |
| KR930009549B1 (ko) * | 1990-11-28 | 1993-10-06 | 현대전자산업 주식회사 | 고저항용 다결정 실리콘의 저항치 유지방법 |
| US6146135A (en) * | 1991-08-19 | 2000-11-14 | Tadahiro Ohmi | Oxide film forming method |
| JPH05306455A (ja) * | 1992-04-30 | 1993-11-19 | Shimadzu Corp | 成膜装置 |
| US5294571A (en) | 1992-07-22 | 1994-03-15 | Vlsi Technology, Inc. | Rapid thermal oxidation of silicon in an ozone ambient |
| CN100465742C (zh) * | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| US5264396A (en) * | 1993-01-14 | 1993-11-23 | Micron Semiconductor, Inc. | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 |
| JP2953263B2 (ja) | 1993-07-16 | 1999-09-27 | 信越半導体株式会社 | ｎ型シリコンエピタキシャル層の抵抗率測定方法 |
| US5946588A (en) * | 1994-12-07 | 1999-08-31 | Micron Technology, Inc. | Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides |
| JP2937817B2 (ja) * | 1995-08-01 | 1999-08-23 | 松下電子工業株式会社 | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 |
| US5709754A (en) * | 1995-12-29 | 1998-01-20 | Micron Technology, Inc. | Method and apparatus for removing photoresist using UV and ozone/oxygen mixture |
| US5738909A (en) | 1996-01-10 | 1998-04-14 | Micron Technology, Inc. | Method of forming high-integrity ultrathin oxides |
| US6168961B1 (en) | 1998-05-21 | 2001-01-02 | Memc Electronic Materials, Inc. | Process for the preparation of epitaxial wafers for resistivity measurements |
-
1999
- 1999-01-12 US US09/229,137 patent/US6511921B1/en not_active Expired - Lifetime
-
2000
- 2000-01-05 EP EP00903112A patent/EP1142007A1/en not_active Withdrawn
- 2000-01-05 JP JP2000594145A patent/JP2002535833A/ja active Pending
- 2000-01-05 WO PCT/US2000/000185 patent/WO2000042644A1/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006511096A (ja) * | 2002-10-30 | 2006-03-30 | アンバーウェーブ システムズ コーポレイション | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
| KR20190043179A (ko) * | 2016-09-16 | 2019-04-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 7nm 미만 cmos 제조에서 비소 가스방출 제어를 위한 uv 방사선 시스템 및 방법 |
| KR102683234B1 (ko) * | 2016-09-16 | 2024-07-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 7nm 미만 cmos 제조에서 비소 가스방출 제어를 위한 uv 방사선 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6511921B1 (en) | 2003-01-28 |
| EP1142007A1 (en) | 2001-10-10 |
| WO2000042644A1 (en) | 2000-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5620559A (en) | Hydrogen radical processing | |
| US10714333B2 (en) | Apparatus and method for selective oxidation at lower temperature using remote plasma source | |
| JP2007142442A (ja) | シリコン基板の高速昇降温処理（ｒｔｐ）方法 | |
| US20070065593A1 (en) | Multi-source method and system for forming an oxide layer | |
| JPH0277125A (ja) | 有機物の灰化方法 | |
| CN100338744C (zh) | 形成氧化物薄膜的方法及其装置 | |
| JP2004523134A (ja) | 誘電体膜の形成方法 | |
| WO2006016642A1 (ja) | 半導体装置の製造方法およびプラズマ酸化処理方法 | |
| WO2006049199A1 (ja) | 絶縁膜形成方法および基板処理方法 | |
| JP2002535833A (ja) | 表面パッシベーション・システムおよび方法 | |
| US9431238B2 (en) | Reactive curing process for semiconductor substrates | |
| WO2000042644A9 (en) | System and method for surface passivation | |
| US7501352B2 (en) | Method and system for forming an oxynitride layer | |
| JP2001521284A (ja) | 高速昇降温処理（ｒｔｐ）システムにおける半導体ウェーハの酸化方法 | |
| WO2011104904A1 (ja) | 加圧式ランプアニール装置、薄膜の製造方法及び加圧式ランプアニール装置の使用方法 | |
| US7517814B2 (en) | Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently | |
| US6124209A (en) | Method for treating a surface of a silicon single crystal and a method for manufacturing a silicon single crystal thin film | |
| Buiu et al. | Structural analysis of silicon dioxide and silicon oxynitride films produced using an oxygen plasma | |
| JPH0697157A (ja) | シリコン基板上に塩化物がドープされた二酸化ケイ素膜を製造するための塩化オキサリルの使用 | |
| JP3317247B2 (ja) | 結晶成長装置および半導体素子の製造方法 | |
| JP4305800B2 (ja) | シリコンウエハ表面の窒化物評価方法 | |
| JP2008251956A (ja) | 酸化膜の形成方法及びその装置 | |
| JP4401466B2 (ja) | シリコンウェーハの製造方法 | |
| Nishiguchi et al. | Rapid and uniform SiO2 film growth on 4 inch si wafer using 100%-O3 gas | |
| Cui et al. | A thermal processing system for microelectronic materials |