JP2002534805A - 薄膜コンデンサのサイドウォールの化学量論を向上させる方法 - Google Patents
薄膜コンデンサのサイドウォールの化学量論を向上させる方法Info
- Publication number
- JP2002534805A JP2002534805A JP2000592873A JP2000592873A JP2002534805A JP 2002534805 A JP2002534805 A JP 2002534805A JP 2000592873 A JP2000592873 A JP 2000592873A JP 2000592873 A JP2000592873 A JP 2000592873A JP 2002534805 A JP2002534805 A JP 2002534805A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film material
- dielectric constant
- high dielectric
- constant thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 142
- 239000003990 capacitor Substances 0.000 title claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 81
- 239000002019 doping agent Substances 0.000 claims abstract description 57
- 229910052712 strontium Inorganic materials 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 229910052788 barium Inorganic materials 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 18
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 127
- 239000010936 titanium Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229910052791 calcium Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052745 lead Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 5
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims 10
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims 10
- 229910052737 gold Inorganic materials 0.000 claims 4
- 229910052763 palladium Inorganic materials 0.000 claims 4
- 229910002367 SrTiO Inorganic materials 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000003253 isopropoxy group Chemical group [H]C([H])([H])C([H])(O*)C([H])([H])[H] 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
高誘電率材料にドーパントをイオン注入してサイドウォールの化学量論を向上させる方法を開示する。特に、本発明は、Ｔｉドーパントを用いた（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）のイオン注入に関する。また、本発明は、高誘電率材料をステップ状の構造の上全体に亘って形成するときに高誘電率材料に対して一様なドーピングを行うためにドーパントのイオン注入角度を変更する方法も提供する。さらに、本発明は、ＢＳＴの水平区分の上全体に亘ってキャップ層を形成して、ＢＳＴ膜の水平区分へのドーパントの注入を軽減する。また、本発明は、コンデンサ構造において絶縁層として化学量論的に使用される向上したサイドウォールを有する高誘電率材料の薄膜の集積回路に関する。
Description
【０００１】
本発明は、一般に、３次元形態上に堆積した高誘電率薄膜のサイドウォール化
学量論を向上させるために高誘電率材料へのドーパントのイオン注入に関する。
本発明は、特に、ＢＳＴ薄膜のサイドウォール化学量論を向上させるためにドー
パントの注入角を変更することによる（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）薄膜へ
のＴｉの注入に関する。また、本発明は、例えばコンデンサの絶縁層として使用
されるドーピングされた高誘電率材料薄膜を有する集積回路に関する。
学量論を向上させるために高誘電率材料へのドーパントのイオン注入に関する。
本発明は、特に、ＢＳＴ薄膜のサイドウォール化学量論を向上させるためにドー
パントの注入角を変更することによる（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）薄膜へ
のＴｉの注入に関する。また、本発明は、例えばコンデンサの絶縁層として使用
されるドーピングされた高誘電率材料薄膜を有する集積回路に関する。
【０００２】
高誘電率（ＨＤＣ）材料は、ＤＲＡＭ、埋込式ＤＲＡＭ、ＳＲＡＭ，ＦｅＲＡ
Ｍ、オンチップキャパシタ、高周波キャパシタ等の複数のマイクロエレクトロニ
クスアプリケーションを有する。典型的には、これらアプリケーションは、コン
デンサ構造でＨＤＣ材料を採用するが、本発明は、コンデンサの一部ではない向
上した特性のＨＤＣ薄膜を形成するのに用いることができる。
Ｍ、オンチップキャパシタ、高周波キャパシタ等の複数のマイクロエレクトロニ
クスアプリケーションを有する。典型的には、これらアプリケーションは、コン
デンサ構造でＨＤＣ材料を採用するが、本発明は、コンデンサの一部ではない向
上した特性のＨＤＣ薄膜を形成するのに用いることができる。
【０００３】 比較的小さいメモリセルを有する比較的大きいＤＲＡＭを形成するためには、
比較的小さくスペースに必要な電荷を蓄積するキャパシタ構造及び材料が必要と
される。この目的を達成するための最も有望な方法の一つは、ＨＤＣ材料の分野
である。ＨＤＣ材料は、５０より上の誘電率を有する。特別なＨＤＣ材料の例は
、チタン酸鉛ジルコニウム(lead zirconate titanate: PZT)、チタン酸バリウム
(barium titanate: BaTiO3)、チタン酸ストロンチウム(strontium titanate: Sr
TiO3)、チタン酸バリウムストロンチウム(barium strontium titanate: BST)等
の酸化金属材料である。電極上に形成することができるとともに（著しい障害を
有することなく）基礎となる構造を形成することができるそのような材料は、Ｄ
ＲＡＭ又は他のマイクロエレクトロニクスアプリケーションで使用される場合、
好ましくは、低いリーク電流特性及び長寿命を有し、大抵のアプリケーションに
対して、高誘電率を保持する。本発明は、向上したサイドウォール化学量論を有
するＨＤＣ薄膜、例えば、ＢＳＴ誘電薄膜を形成する方法に関するものである。
比較的小さくスペースに必要な電荷を蓄積するキャパシタ構造及び材料が必要と
される。この目的を達成するための最も有望な方法の一つは、ＨＤＣ材料の分野
である。ＨＤＣ材料は、５０より上の誘電率を有する。特別なＨＤＣ材料の例は
、チタン酸鉛ジルコニウム(lead zirconate titanate: PZT)、チタン酸バリウム
(barium titanate: BaTiO3)、チタン酸ストロンチウム(strontium titanate: Sr
TiO3)、チタン酸バリウムストロンチウム(barium strontium titanate: BST)等
の酸化金属材料である。電極上に形成することができるとともに（著しい障害を
有することなく）基礎となる構造を形成することができるそのような材料は、Ｄ
ＲＡＭ又は他のマイクロエレクトロニクスアプリケーションで使用される場合、
好ましくは、低いリーク電流特性及び長寿命を有し、大抵のアプリケーションに
対して、高誘電率を保持する。本発明は、向上したサイドウォール化学量論を有
するＨＤＣ薄膜、例えば、ＢＳＴ誘電薄膜を形成する方法に関するものである。
【０００４】 ＢＳＴ材料をバルク形態で製造していた間、ＢＳＴ材料を半導体装置上で（一
般に５μｍ未満の）薄膜として形成したときの材料の物理的な特性及び電気的な
特性は十分に理解されていない。（Ｂａ，Ｓｒ）ＴｉＯ３材料を形成する方法は
、適切な前駆体を用いた金属・有機化学気相成長（ＭＯＣＶＤ）プロセスを用い
た堆積ステップを有する。典型的なＢＳＴのＭＯＣＶＤは、Ｂａ（ビス（２，２
，２，６−テトラメチル−３，５−ヘプタンジオネート））２−テトラエチレン
グリコールジメチルエチル(Ba(bis(2,2,2,6-tetramethyl-3,5-heptanedionate)) 2 -tetraethylene glycol dimethyl ether)、Ｓｒ（ビス（２，２，２，６−テト
ラメチル−３，５−へプタンジオネート））２(Sr(bis(2,2,2,6-tetramethyl-3,
5-heptanedionate))2-tetraethylene glycol dimethyl ether)及びＴｉ（ビス（
イソプロポキ））２ビス（２，３，３，６−テトラメチル−３，５−ヘプタンジ
オネート）２(Ti(bis(isopropoxy))2bis(2,2,2,6-tetramethyl-3,5-heptanedion
ate)2の前駆体を使用する。液体輸送装置は、前駆体を高圧の室温で混合し、計
量し及び加熱区域に搬送し、この場合、前駆体は、揮発してキャリアガス（定型
的にはアルゴン）と混合して、温度制御された低圧蒸気流を形成する。その後、
ガス流は、反応装置の混合用多岐管に流され、この場合、ガス流は、酸化剤のガ
ス(oxidizer gas)と混合される。典型的には、酸化剤のガスをＯ２及びＮ２Ｏと
する。ガス流及び酸化剤のガスの混合物は、シャワーヘッドインジェクタを通じ
て堆積チャンバに送られる。ＭＯＣＶＤにおいて、揮発した液体中の有機金属化
合物の濃度の比及び堆積状態は、最終的な薄膜の化学量論を決定する。しかしな
がら、ＢＳＴのＭＯＣＶＤプロセスは、３次元構造の化学量論（Ａ：Ｂ比）が不
均一になる。
般に５μｍ未満の）薄膜として形成したときの材料の物理的な特性及び電気的な
特性は十分に理解されていない。（Ｂａ，Ｓｒ）ＴｉＯ３材料を形成する方法は
、適切な前駆体を用いた金属・有機化学気相成長（ＭＯＣＶＤ）プロセスを用い
た堆積ステップを有する。典型的なＢＳＴのＭＯＣＶＤは、Ｂａ（ビス（２，２
，２，６−テトラメチル−３，５−ヘプタンジオネート））２−テトラエチレン
グリコールジメチルエチル(Ba(bis(2,2,2,6-tetramethyl-3,5-heptanedionate)) 2 -tetraethylene glycol dimethyl ether)、Ｓｒ（ビス（２，２，２，６−テト
ラメチル−３，５−へプタンジオネート））２(Sr(bis(2,2,2,6-tetramethyl-3,
5-heptanedionate))2-tetraethylene glycol dimethyl ether)及びＴｉ（ビス（
イソプロポキ））２ビス（２，３，３，６−テトラメチル−３，５−ヘプタンジ
オネート）２(Ti(bis(isopropoxy))2bis(2,2,2,6-tetramethyl-3,5-heptanedion
ate)2の前駆体を使用する。液体輸送装置は、前駆体を高圧の室温で混合し、計
量し及び加熱区域に搬送し、この場合、前駆体は、揮発してキャリアガス（定型
的にはアルゴン）と混合して、温度制御された低圧蒸気流を形成する。その後、
ガス流は、反応装置の混合用多岐管に流され、この場合、ガス流は、酸化剤のガ
ス(oxidizer gas)と混合される。典型的には、酸化剤のガスをＯ２及びＮ２Ｏと
する。ガス流及び酸化剤のガスの混合物は、シャワーヘッドインジェクタを通じ
て堆積チャンバに送られる。ＭＯＣＶＤにおいて、揮発した液体中の有機金属化
合物の濃度の比及び堆積状態は、最終的な薄膜の化学量論を決定する。しかしな
がら、ＢＳＴのＭＯＣＶＤプロセスは、３次元構造の化学量論（Ａ：Ｂ比）が不
均一になる。
【０００５】 さらに、ＤＲＡＭのコンデンサのようなサブミクロンオーダの超小型電子回路
において、ＢＳＴ薄膜に特別な制約が課される。第１に、ＢＳＴ薄膜の焼きなま
し温度を、バルクＢＳＴセラミックスを焼成するのに通常用いられる温度よりも
著しく低く（焼きなまし温度が一般に７００℃未満であるのに対して、バルクＢ
ＳＴの焼成温度は１１００℃を超える。）して、下に存在する装置構造への損傷
を回避する。したがって、ＢＳＴ結晶格子の粒子に核形成が生じるとともに成長
が促進され、粒径が小さくなる。第２に、マイクロエレクトロニクスアプリケー
ションにおける所望の膜厚を５μｍよりも著しく小さく（、好適には、約０．０
５μｍと約０．１μｍとの間に）するおそれがある。一般にＢＳＴ膜厚の半分未
満である中間の粒径は、誘電性を一様に制御するとともにコンデンサがショート
するのを回避する必要がある。最後に、コンテナやスタッドのようなμエレクト
ロニクスアプリケーションにＢＳＴ薄膜を形成する場合、薄膜のサイドウォール
のチタン成分は、一般にコンテナ又はスタッド形態の水平方向に含まれるチタン
成分に比べて少なくなる。薄膜中のチタンの割合は、薄膜の物理的機能及び電気
的機能に関して重要である。薄膜が有益な物理特性及び電気特性を有するために
は、ＢＳＴ薄膜中のチタンの割合を約５０％と約５３．５％にする必要がある。
したがって、良好な誘電特性及び一様なチタン成分を有する薄膜構造のＢＳＴの
ようなＨＤＣ材料を製造する必要がある。
において、ＢＳＴ薄膜に特別な制約が課される。第１に、ＢＳＴ薄膜の焼きなま
し温度を、バルクＢＳＴセラミックスを焼成するのに通常用いられる温度よりも
著しく低く（焼きなまし温度が一般に７００℃未満であるのに対して、バルクＢ
ＳＴの焼成温度は１１００℃を超える。）して、下に存在する装置構造への損傷
を回避する。したがって、ＢＳＴ結晶格子の粒子に核形成が生じるとともに成長
が促進され、粒径が小さくなる。第２に、マイクロエレクトロニクスアプリケー
ションにおける所望の膜厚を５μｍよりも著しく小さく（、好適には、約０．０
５μｍと約０．１μｍとの間に）するおそれがある。一般にＢＳＴ膜厚の半分未
満である中間の粒径は、誘電性を一様に制御するとともにコンデンサがショート
するのを回避する必要がある。最後に、コンテナやスタッドのようなμエレクト
ロニクスアプリケーションにＢＳＴ薄膜を形成する場合、薄膜のサイドウォール
のチタン成分は、一般にコンテナ又はスタッド形態の水平方向に含まれるチタン
成分に比べて少なくなる。薄膜中のチタンの割合は、薄膜の物理的機能及び電気
的機能に関して重要である。薄膜が有益な物理特性及び電気特性を有するために
は、ＢＳＴ薄膜中のチタンの割合を約５０％と約５３．５％にする必要がある。
したがって、良好な誘電特性及び一様なチタン成分を有する薄膜構造のＢＳＴの
ようなＨＤＣ材料を製造する必要がある。
【０００６】
本発明は、従来の方法の決定を克服するとともに、向上したサイドウォール化
学量論を有するイオン注入された高誘電率材料を提供する。特に、本発明は、Ｍ
ＯＣＶＤ（ＢＳＴ）薄膜キャパシタの３次元形態のサイドウォールで観察される
Ｔｉ化学量論の変動を克服する。本発明者は、トレンチ（溝）又はスタッドタイ
プ構造のサイドウォールのＡ：Ｂサイトの比(A:B site ratio)の変動がＭＯＣＶ
Ｄ薄膜で示されることを観察した。典型的には、その領域において、薄膜のＴｉ
の％を所望の値未満にする。本発明は、ＢＳＴのＭＯＣＶＤプロセス後のイオン
注入によってＴｉイオンを注入することによってこれらの問題を克服する。この
技術を用いると、適切なイオン注入角度によって、好適にはサイドウォールにお
けるＢＳＴフィルムのＴｉ成分を適切にすることができる。 本発明は、Ｔｉイオン注入前に３次元構造全体に亘ってキャップ層を設けるこ
とによってサイドウォール化学量論を適合させる方法も提供し、これによって、
注入角度が変更されるイオン注入を用いてサイドウォール（側壁）の化学量論を
調整する。
学量論を有するイオン注入された高誘電率材料を提供する。特に、本発明は、Ｍ
ＯＣＶＤ（ＢＳＴ）薄膜キャパシタの３次元形態のサイドウォールで観察される
Ｔｉ化学量論の変動を克服する。本発明者は、トレンチ（溝）又はスタッドタイ
プ構造のサイドウォールのＡ：Ｂサイトの比(A:B site ratio)の変動がＭＯＣＶ
Ｄ薄膜で示されることを観察した。典型的には、その領域において、薄膜のＴｉ
の％を所望の値未満にする。本発明は、ＢＳＴのＭＯＣＶＤプロセス後のイオン
注入によってＴｉイオンを注入することによってこれらの問題を克服する。この
技術を用いると、適切なイオン注入角度によって、好適にはサイドウォールにお
けるＢＳＴフィルムのＴｉ成分を適切にすることができる。 本発明は、Ｔｉイオン注入前に３次元構造全体に亘ってキャップ層を設けるこ
とによってサイドウォール化学量論を適合させる方法も提供し、これによって、
注入角度が変更されるイオン注入を用いてサイドウォール（側壁）の化学量論を
調整する。
【０００７】
明細書中の用語「ウェファ」又は「基板」は、本発明のコンタクト電極構造を
形成する露出したシリコン表面を有する任意の半導体に基づく構造を有する。う
「ウェファ」及び「基板」を、SOI(silicon on insulator)技術、SOS(silicon o
n sapphire)技術、ドーピングした半導体、ドーピングしない半導体、ベースセ
ミコンダクタファンデーション(base semiconductor foundation)によって支持
されたシリコンのエピタキシャル層及び他の半導体構造を含むものと理解すべき
である。さらに、「ウェファ」又は「基板」を以下の説明で参照するとき、以前
の処理工程を利用して、ベースセミコンダクタ構造又はファンデーションに領域
／接合を形成することができる。また、用語「ウェファ」又は「基板」は、他の
処理を経ることができる半導体プラットホームに到達するために経る処理工程を
行ったベースセミコンダクタ構造にも関連する。
形成する露出したシリコン表面を有する任意の半導体に基づく構造を有する。う
「ウェファ」及び「基板」を、SOI(silicon on insulator)技術、SOS(silicon o
n sapphire)技術、ドーピングした半導体、ドーピングしない半導体、ベースセ
ミコンダクタファンデーション(base semiconductor foundation)によって支持
されたシリコンのエピタキシャル層及び他の半導体構造を含むものと理解すべき
である。さらに、「ウェファ」又は「基板」を以下の説明で参照するとき、以前
の処理工程を利用して、ベースセミコンダクタ構造又はファンデーションに領域
／接合を形成することができる。また、用語「ウェファ」又は「基板」は、他の
処理を経ることができる半導体プラットホームに到達するために経る処理工程を
行ったベースセミコンダクタ構造にも関連する。
【０００８】 ここで用いた用語「酸化金属」又は「高誘電率材料」(HDC)は、一般多岐な形
態ＡＢＯ３の材料を意味し、この場合Ａ及びＢをカチオンとする。この用語は、
Ａ及びＢが複数の元素を表す材料を含むことを意味し、例えば、それは、Ａ’Ａ
’’ＢＯ３及びＡＢ’Ｂ’’Ｏ３の形態の材料を含む。ここで、Ａ’，Ａ’’，
Ｂ’，Ｂ’’を、互いに相違する金属元素とする。好適には、Ａ，Ａ’，Ａ’’
を、Ｂａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａからなる群から選択した金属とし、
Ｂ，Ｂ’，Ｂ’’を、Ｔｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂからなる群から選択
した金属とする。好適には、酸化金属をペロフスカイトとする。これら酸化金属
のうちの多数は強誘電体であるが、本発明はそれに制限されるものではない。
態ＡＢＯ３の材料を意味し、この場合Ａ及びＢをカチオンとする。この用語は、
Ａ及びＢが複数の元素を表す材料を含むことを意味し、例えば、それは、Ａ’Ａ
’’ＢＯ３及びＡＢ’Ｂ’’Ｏ３の形態の材料を含む。ここで、Ａ’，Ａ’’，
Ｂ’，Ｂ’’を、互いに相違する金属元素とする。好適には、Ａ，Ａ’，Ａ’’
を、Ｂａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａからなる群から選択した金属とし、
Ｂ，Ｂ’，Ｂ’’を、Ｔｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂからなる群から選択
した金属とする。好適には、酸化金属をペロフスカイトとする。これら酸化金属
のうちの多数は強誘電体であるが、本発明はそれに制限されるものではない。
【０００９】 当業者には理解できるように、化学式ＡＢＯ３を有する大抵の結晶材料は、ペ
ロフスカイト結晶化合物である。これら構造は、理想的には、立方体のコーナー
にＡタイプのカチオンを有するとともに立方体の中心にＢタイプのカチオンを有
し、かつ、立方体の各面に配置した酸素原子を有する簡単な立方構造を形成する
単位格子を有する。しかしながら、このような理想的な構造は、温度に応じて著
しく変化するおそれがある。ペロフスカイトタイプの化合物の他の形態を、例え
ば、斜方晶、擬似立方晶、擬似正方晶、ロンボヘドラル(rombohedral)及び正方
晶として分類することができる。
ロフスカイト結晶化合物である。これら構造は、理想的には、立方体のコーナー
にＡタイプのカチオンを有するとともに立方体の中心にＢタイプのカチオンを有
し、かつ、立方体の各面に配置した酸素原子を有する簡単な立方構造を形成する
単位格子を有する。しかしながら、このような理想的な構造は、温度に応じて著
しく変化するおそれがある。ペロフスカイトタイプの化合物の他の形態を、例え
ば、斜方晶、擬似立方晶、擬似正方晶、ロンボヘドラル(rombohedral)及び正方
晶として分類することができる。
【００１０】 チタン酸バリウムストロンチウム(barium strontium titanate: BST)は、バル
クセラミックス(bulk ceramics)から測定したとき、集積回路で使用される薄膜
材料（すなわち約１０ミクロンより薄い厚さ）に比べて非常に異なる電気的な特
性を示す。バルクセラミックスは、典型的には１４００℃から１５００℃まで到
達する温度で焼成され、このような高温によって、それに応じた高い目安の欠陥
のない結晶が生じる。それに対して、薄膜は、集積回路の配線の断絶、層の相互
拡散及びクラックのおそれがあるために、一般的に約９００℃−１１００℃より
上の温度で焼成されない。薄膜は、通常、無線周波数又はDCマグネトロンスパッ
タリングのような通常のスパッタリング技術によって堆積される。微細レベルで
は、その技術によって、一様でない厚さを有する固まった材料のクランプ領域が
設けられるおそれがあり、階層構造を有する層が、近接で内割合で不適切に混合
され、その結果、成分の混合によって適切な平均的な結晶を形成することができ
ないおそれがある。したがって、薄膜電子部品においてバルクセラミックの機能
を持たそうとする試みは、電子移動機構が材料の二つの膜厚間で同一のままであ
るとしても不可能であるので、そのパラメータを再現することができない。
クセラミックス(bulk ceramics)から測定したとき、集積回路で使用される薄膜
材料（すなわち約１０ミクロンより薄い厚さ）に比べて非常に異なる電気的な特
性を示す。バルクセラミックスは、典型的には１４００℃から１５００℃まで到
達する温度で焼成され、このような高温によって、それに応じた高い目安の欠陥
のない結晶が生じる。それに対して、薄膜は、集積回路の配線の断絶、層の相互
拡散及びクラックのおそれがあるために、一般的に約９００℃−１１００℃より
上の温度で焼成されない。薄膜は、通常、無線周波数又はDCマグネトロンスパッ
タリングのような通常のスパッタリング技術によって堆積される。微細レベルで
は、その技術によって、一様でない厚さを有する固まった材料のクランプ領域が
設けられるおそれがあり、階層構造を有する層が、近接で内割合で不適切に混合
され、その結果、成分の混合によって適切な平均的な結晶を形成することができ
ないおそれがある。したがって、薄膜電子部品においてバルクセラミックの機能
を持たそうとする試みは、電子移動機構が材料の二つの膜厚間で同一のままであ
るとしても不可能であるので、そのパラメータを再現することができない。
【００１１】 DRAMアプリケーションに対する常誘電領域の動作を材料によって許容されるよ
うにするために、ＢＳＴのＢａ／Ｓｒ比を約７０／３０にする必要がある。その
理由は、これによって、材料の反応を理解するための複雑さが減少するからであ
る。したがって、ＢＳＴ材料のＢａ／Ｓｒ比の重要度は、キュリー温度(Tc)を室
温近くまで制御して、材料に高誘電率の利点を付与する。その理由は、DRAMセル
の動作温度で材料が常誘電領域に存在することを許容する間、誘電率がTc付近で
ピークを示すからである。Ｂａ／Ｓｒ比を約７０／３０に維持することによって
、（室温未満の）温度へのあり得るシフトによって強磁性にシフトするおそれが
減少する。この理由は、７０／３０のＢａ／Ｓｒの材料が室温でキュリー点を示
すが約１９０Ｋの温度まで強磁性相に移らないからである。
うにするために、ＢＳＴのＢａ／Ｓｒ比を約７０／３０にする必要がある。その
理由は、これによって、材料の反応を理解するための複雑さが減少するからであ
る。したがって、ＢＳＴ材料のＢａ／Ｓｒ比の重要度は、キュリー温度(Tc)を室
温近くまで制御して、材料に高誘電率の利点を付与する。その理由は、DRAMセル
の動作温度で材料が常誘電領域に存在することを許容する間、誘電率がTc付近で
ピークを示すからである。Ｂａ／Ｓｒ比を約７０／３０に維持することによって
、（室温未満の）温度へのあり得るシフトによって強磁性にシフトするおそれが
減少する。この理由は、７０／３０のＢａ／Ｓｒの材料が室温でキュリー点を示
すが約１９０Ｋの温度まで強磁性相に移らないからである。
【００１２】 したがって、ＢＳＴのＴｉの割合を約５０％から約５３．５％の間にすること
は重要である。ＢＳＴ薄膜中のＴｉの割合がこの範囲外であるとき、ＢＳＴ薄膜
は、良好でない物理的特性及び電気的特性を示す。例えば、ＢＳＴ薄膜中のＴｉ
の割合が規定範囲外であるとき、ＢＳＴ薄膜は、良好でない誘電率を示し、リー
ク電流の増大を示す。
は重要である。ＢＳＴ薄膜中のＴｉの割合がこの範囲外であるとき、ＢＳＴ薄膜
は、良好でない物理的特性及び電気的特性を示す。例えば、ＢＳＴ薄膜中のＴｉ
の割合が規定範囲外であるとき、ＢＳＴ薄膜は、良好でない誘電率を示し、リー
ク電流の増大を示す。
【００１３】 溝のサイドウォールに形成したＢＳＴの化学量論がターゲット値から逸脱する
おそれがあるので、サイドウォールで化学量論を維持する必要がある。これによ
って、（例えば10:1のアスペクト比の）深い溝に対して重大な問題が生じる。そ
の理由は、誘電率、リーク、緩和及び抵抗劣化のような特性がサイドウォールに
おいて半導体の他の位置から逸脱しているからである。本発明によれば、適切な
注入角度を用いることによって、サイドウォールにドーピングを行って、所望の
化学量論を達成する。したがって、適切なドーピングレベルを用いることによっ
て、サイドウォールの化学量論を、所望の物理特性を達成するように適合させる
。
おそれがあるので、サイドウォールで化学量論を維持する必要がある。これによ
って、（例えば10:1のアスペクト比の）深い溝に対して重大な問題が生じる。そ
の理由は、誘電率、リーク、緩和及び抵抗劣化のような特性がサイドウォールに
おいて半導体の他の位置から逸脱しているからである。本発明によれば、適切な
注入角度を用いることによって、サイドウォールにドーピングを行って、所望の
化学量論を達成する。したがって、適切なドーピングレベルを用いることによっ
て、サイドウォールの化学量論を、所望の物理特性を達成するように適合させる
。
【００１４】 本発明による酸化金属すなわち高誘電率材料は、ドーパントのイオン注入によ
って酸化金属すなわちHDC材料の主要な格子(host lattice)にドーピングされる
。イオン注入は、ドーパント元素を材料に注入する周知のプロセスである。ドー
パントを、特定のHDC材料に基づくＡに対してＢａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及
びＬａから選択し、Ｂに対してＴｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂから選択す
る。例えば、ＢＳＴ酸化金属において、薄膜の特定の化学量論に適合させるため
に、Ａを追加のＢａ又はＳｒとともにドープするとともにＢを追加のＴｉととも
にドープすることができる。
って酸化金属すなわちHDC材料の主要な格子(host lattice)にドーピングされる
。イオン注入は、ドーパント元素を材料に注入する周知のプロセスである。ドー
パントを、特定のHDC材料に基づくＡに対してＢａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及
びＬａから選択し、Ｂに対してＴｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂから選択す
る。例えば、ＢＳＴ酸化金属において、薄膜の特定の化学量論に適合させるため
に、Ａを追加のＢａ又はＳｒとともにドープするとともにＢを追加のＴｉととも
にドープすることができる。
【００１５】 現在要求されているコンデンサのサイズのために、DRAMセルのサイズを更に減
少させる際に制約が課されている。DRAMセルのサイズを減少させることは、集積
回路で使用されるDRAMセル密度を著しく増大させるために必須であるが、このサ
イズを減少させるためには、セルのコンデンサのサイズを更に減少させる必要が
ある。所望の誘電特性を有するコンデンサにおいて更に小さい表面積のものを許
容するために、コンデンサの誘電材料層で用いられる材料の誘電率を増大させる
ことによってコンデンサのサイズを減少させることができる。材料の誘電率を増
大させるための従来の方法を適合させることはできない。その理由は、従来の方
法では、リーク電流が増大し、それに伴って一定のバイアス電圧における誘電材
料の電流密度が増大するからである。過度のリーク電流又は電流密度によって、
集積回路のコンデンサに対する材料としては不適切となり、特に、DRAMセルのコ
ンデンサの材料としては不適切となる。ＢＳＴのような高誘電率の材料に対して
さえも、リーク電流を大幅に増大させることなく材料の誘電率を増大させる分野
において問題を抱えたままである。
少させる際に制約が課されている。DRAMセルのサイズを減少させることは、集積
回路で使用されるDRAMセル密度を著しく増大させるために必須であるが、このサ
イズを減少させるためには、セルのコンデンサのサイズを更に減少させる必要が
ある。所望の誘電特性を有するコンデンサにおいて更に小さい表面積のものを許
容するために、コンデンサの誘電材料層で用いられる材料の誘電率を増大させる
ことによってコンデンサのサイズを減少させることができる。材料の誘電率を増
大させるための従来の方法を適合させることはできない。その理由は、従来の方
法では、リーク電流が増大し、それに伴って一定のバイアス電圧における誘電材
料の電流密度が増大するからである。過度のリーク電流又は電流密度によって、
集積回路のコンデンサに対する材料としては不適切となり、特に、DRAMセルのコ
ンデンサの材料としては不適切となる。ＢＳＴのような高誘電率の材料に対して
さえも、リーク電流を大幅に増大させることなく材料の誘電率を増大させる分野
において問題を抱えたままである。
【００１６】 HDC材料にＡイオン又はＢイオンをドーピングすることによって、材料の誘電
率を維持するとともに材料から電流が漏れるのを防止することができる。本発明
の一実施の形態によるイオン注入のプロセスで用いられる実験装置を、以下説明
する。しかしながら、この装置は、ドーパントを注入することができる本発明に
よる複数のあり得る互いに相違する装置の一例にすぎない。本発明は、以下説明
する特定の装置によって制約されるものではない。
率を維持するとともに材料から電流が漏れるのを防止することができる。本発明
の一実施の形態によるイオン注入のプロセスで用いられる実験装置を、以下説明
する。しかしながら、この装置は、ドーパントを注入することができる本発明に
よる複数のあり得る互いに相違する装置の一例にすぎない。本発明は、以下説明
する特定の装置によって制約されるものではない。
【００１７】 図１を参照すると、本発明の方法によって半導体ウェファにイオンを注入する
閉じられたイオン注入装置１０を示す。イオン注入装置１０は、イオンインプラ
ンタ１６を有する。図１に示すイオンインプランタ１６の構造は例示したものに
すぎず、他のタイプのイオンインプランタ構造も適用することができる。図示し
た実施の形態において、イオンプランタ１６は、移送チャネル２６からウェファ
１８を受け取るとともに注入のためにウェファを保持するホルダ４０を有する。
ウェファ１８は、既に説明したように表面上に形成されたHDC薄膜層を有する。
イオンインプランタ１６は、イオン源４２と、アナライジングマグネット４４と
、加速管４６と、収束構造４８と、ゲートプレート５０とを有する。イオンイン
プランタ１６は、ターボ分子ポンプのような（図示しない）適切な真空源に連通
している。これによって、イオンインプランタ１６の処理チャンバ内を真空状態
にする。このような配置によって、イオン注入ビーム５２は、ウェファ１８の表
面上の高誘電率薄膜上に収束されて、（例えば、Ａに対するＢａ，Ｂｉ，Ｓｒ，
Ｐｂ，Ｃａ及びＬａ並びにＢに対するＴｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂのよ
うな）所望のドーパントを高誘電率薄膜の結晶格子構造に注入する。イオン注入
後、ウェファ１８は、ウェファホルダ４０から他の移送チャネル２８に移される
。移送チャネル２８において、ウェファ１８は装置１０から取り出される。 この時点で、ウェファ１８は、適切な導電性材料によって構成した導電層６０
と、導電層６０の上全体に亘って形成したドーピングされた誘電薄膜層６５とを
有する。さらに、第２の導電層６８を、ドーピングされた誘電薄膜層６５の上全
体に亘って形成して、図２に示すようなコンテナコンデンサ(container capacit
or)構造を形成する。導電層６０，６８を、金属すなわちＰｔ，Ｒｕ，Ｉｒ，Ｐ
ｄ，Ａｕのような任意の導電性材料又は酸化ルテニウム（ＲｕＯｘ）や酸化イリ
ジウム（ＩｒＯｘ）のような導電性酸化物によって構成する。ドーピングされた
誘電薄膜層６５を、既に説明したようなドーピングしたHDC材料によって構成す
る。
閉じられたイオン注入装置１０を示す。イオン注入装置１０は、イオンインプラ
ンタ１６を有する。図１に示すイオンインプランタ１６の構造は例示したものに
すぎず、他のタイプのイオンインプランタ構造も適用することができる。図示し
た実施の形態において、イオンプランタ１６は、移送チャネル２６からウェファ
１８を受け取るとともに注入のためにウェファを保持するホルダ４０を有する。
ウェファ１８は、既に説明したように表面上に形成されたHDC薄膜層を有する。
イオンインプランタ１６は、イオン源４２と、アナライジングマグネット４４と
、加速管４６と、収束構造４８と、ゲートプレート５０とを有する。イオンイン
プランタ１６は、ターボ分子ポンプのような（図示しない）適切な真空源に連通
している。これによって、イオンインプランタ１６の処理チャンバ内を真空状態
にする。このような配置によって、イオン注入ビーム５２は、ウェファ１８の表
面上の高誘電率薄膜上に収束されて、（例えば、Ａに対するＢａ，Ｂｉ，Ｓｒ，
Ｐｂ，Ｃａ及びＬａ並びにＢに対するＴｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂのよ
うな）所望のドーパントを高誘電率薄膜の結晶格子構造に注入する。イオン注入
後、ウェファ１８は、ウェファホルダ４０から他の移送チャネル２８に移される
。移送チャネル２８において、ウェファ１８は装置１０から取り出される。 この時点で、ウェファ１８は、適切な導電性材料によって構成した導電層６０
と、導電層６０の上全体に亘って形成したドーピングされた誘電薄膜層６５とを
有する。さらに、第２の導電層６８を、ドーピングされた誘電薄膜層６５の上全
体に亘って形成して、図２に示すようなコンテナコンデンサ(container capacit
or)構造を形成する。導電層６０，６８を、金属すなわちＰｔ，Ｒｕ，Ｉｒ，Ｐ
ｄ，Ａｕのような任意の導電性材料又は酸化ルテニウム（ＲｕＯｘ）や酸化イリ
ジウム（ＩｒＯｘ）のような導電性酸化物によって構成する。ドーピングされた
誘電薄膜層６５を、既に説明したようなドーピングしたHDC材料によって構成す
る。
【００１８】 ここで、図３を参照して説明する。この図は、本発明によるスタッドコンデン
サ(stud capacitor)形態を示す。スタッド１００のサイドウォール１０２上に形
成したＢＳＴのようなHDC薄膜のドーパントレベルは、ターゲット値から逸脱す
るおそれがある。これによって、（例えば１０：１のアスペクト比の）深い溝又
は図３に示すようなスタッドに対して重大な問題が生じる。その理由は、誘電率
やリークのような特性がサイドウォールにおいて装置の水平位置における特性の
値から逸脱するからである。本発明によれば、サイドウォール１０２上の導電層
１２０の上全体に亘って形成したHDC、例えばＢＳＴ誘電層１０５をドーピング
して、ウェファホルダ４０を適切に移動して適切な注入角度１１０−１１９に設
定することによって所望の化学量論を達成することができる。（図示しない）第
２電極を、コンデンサ構造に到達するようにHDC例えばＢＳＴ層１０５の上全体
に亘って形成することができる。したがって、適切なドーピングレベルに設定す
ることによって、サイドウォール１０２上の導電層１２０を被覆するHDC層１０
５を、所望の物理特性を達成するように適合させる。
サ(stud capacitor)形態を示す。スタッド１００のサイドウォール１０２上に形
成したＢＳＴのようなHDC薄膜のドーパントレベルは、ターゲット値から逸脱す
るおそれがある。これによって、（例えば１０：１のアスペクト比の）深い溝又
は図３に示すようなスタッドに対して重大な問題が生じる。その理由は、誘電率
やリークのような特性がサイドウォールにおいて装置の水平位置における特性の
値から逸脱するからである。本発明によれば、サイドウォール１０２上の導電層
１２０の上全体に亘って形成したHDC、例えばＢＳＴ誘電層１０５をドーピング
して、ウェファホルダ４０を適切に移動して適切な注入角度１１０−１１９に設
定することによって所望の化学量論を達成することができる。（図示しない）第
２電極を、コンデンサ構造に到達するようにHDC例えばＢＳＴ層１０５の上全体
に亘って形成することができる。したがって、適切なドーピングレベルに設定す
ることによって、サイドウォール１０２上の導電層１２０を被覆するHDC層１０
５を、所望の物理特性を達成するように適合させる。
【００１９】 ここで、図４を参照する。この図は、本発明の第２の実施の形態を示す。スタ
ッド２００のサイドウォール２０２上に形成したＢＳＴのドーパントレベルはタ
ーゲット値から逸脱するおそれがある。これによって、（例えば１０：１のアス
ペクト比の）深い溝又はスタッドに対して重大な問題が生じる。その理由は、誘
電率やリークのような特性がサイドウォールにおいて装置の水平位置における特
性の値から逸脱するからである。図４に示すように、パッシベーション膜２５０
を、スタッド２００の水平区分接待に亘って配置する。パッシベーション膜２５
０を任意の材料によって形成することができ、これによって、パッシベーション
膜２５０の下に形成したＢＳＴ誘電層２０５を、イオン注入から十分シールドす
る。
ッド２００のサイドウォール２０２上に形成したＢＳＴのドーパントレベルはタ
ーゲット値から逸脱するおそれがある。これによって、（例えば１０：１のアス
ペクト比の）深い溝又はスタッドに対して重大な問題が生じる。その理由は、誘
電率やリークのような特性がサイドウォールにおいて装置の水平位置における特
性の値から逸脱するからである。図４に示すように、パッシベーション膜２５０
を、スタッド２００の水平区分接待に亘って配置する。パッシベーション膜２５
０を任意の材料によって形成することができ、これによって、パッシベーション
膜２５０の下に形成したＢＳＴ誘電層２０５を、イオン注入から十分シールドす
る。
【００２０】 ここで、図５を参照する。本発明の第２の実施の形態によれば、サイドウォー
ル２０２上の導電層２２０の上全体に亘って形成したＢＳＴ誘電層２０５に対し
て適切な注入角度２１０−２１９でドーピングして、所望の化学量論を達成する
ことができる。図１の装置において示したように、ウェファホルダ４０を適切に
移動させることによって、適切な注入角度２１０−２１９を設定する。パッシベ
ーション膜２５０は、スタッド２００の水平領域を被覆するＢＳＴフィルムにド
ーパントが注入されるのを防止する。
ル２０２上の導電層２２０の上全体に亘って形成したＢＳＴ誘電層２０５に対し
て適切な注入角度２１０−２１９でドーピングして、所望の化学量論を達成する
ことができる。図１の装置において示したように、ウェファホルダ４０を適切に
移動させることによって、適切な注入角度２１０−２１９を設定する。パッシベ
ーション膜２５０は、スタッド２００の水平領域を被覆するＢＳＴフィルムにド
ーパントが注入されるのを防止する。
【００２１】 その後、図６に示すように、パッシベーション２５０を、スタッド２００の水
平面から除去する。（図示しない）第２の電極を、キャパシタ構造に到達するよ
うにＢＳＴ層２０５全体に亘って形成することができる。したがって、ドーピン
グレベルを適切に設定することによって、サイドウォール２０２上の導電層２２
０を被覆するＢＳＴ層２０５は、所望の物理特性を達成するように適合される。
平面から除去する。（図示しない）第２の電極を、キャパシタ構造に到達するよ
うにＢＳＴ層２０５全体に亘って形成することができる。したがって、ドーピン
グレベルを適切に設定することによって、サイドウォール２０２上の導電層２２
０を被覆するＢＳＴ層２０５は、所望の物理特性を達成するように適合される。
【００２２】 本発明は、薄膜のリークを減少させるとともに抵抗の悪化を軽減するHDC材料
に対するドーパントのイオン注入方法を提供する。また、本発明は、高誘電率材
料をステップ状の構造の上全体に亘って形成するときに高誘電率材料に対して一
様なドーピングを行うためにドーパントのイオン注入角度を変更する方法も提供
する。
に対するドーパントのイオン注入方法を提供する。また、本発明は、高誘電率材
料をステップ状の構造の上全体に亘って形成するときに高誘電率材料に対して一
様なドーピングを行うためにドーパントのイオン注入角度を変更する方法も提供
する。
【００２３】 本発明を、特にDRAM回路及びコンテナコンデンサを参照して説明したが、本発
明は、広大な用途を有し、コンデンサのような任意の集積回路で使用される。同
様に、上記プロセスは、使用しうる複数の方法のうちの一つにすぎない。さらに
、本発明を、本発明で用いることができる好適なHDC材料としてＢＳＴを参照し
て説明したが、本発明は、任意のHDC材料に対して幅広い用途を有する。したが
って、上記説明及び添付図面は、本発明の特徴および利点を達成することができ
る好適な実施の形態を示したにすぎない。本発明は、ここに図示した詳細に説明
した実施の形態に制限されるものではない。本発明は、特許請求の範囲によって
設定される。
明は、広大な用途を有し、コンデンサのような任意の集積回路で使用される。同
様に、上記プロセスは、使用しうる複数の方法のうちの一つにすぎない。さらに
、本発明を、本発明で用いることができる好適なHDC材料としてＢＳＴを参照し
て説明したが、本発明は、任意のHDC材料に対して幅広い用途を有する。したが
って、上記説明及び添付図面は、本発明の特徴および利点を達成することができ
る好適な実施の形態を示したにすぎない。本発明は、ここに図示した詳細に説明
した実施の形態に制限されるものではない。本発明は、特許請求の範囲によって
設定される。
【図１】 本発明で用いられる装置の一実施の形態の線形図である。
【図２】 本発明によって形成したコンテナキャパシタの断面図である。
【図３】 スタッド形態を有する半導体装置のサイドウォールのイオン注入の断
面図である。
面図である。
【図４】 本発明の第２の実施の形態によるスタッド形態を有する半導体装置の
サイドウォールのイオン注入を示す断面図である。
サイドウォールのイオン注入を示す断面図である。
【図５】 図４に示した工程の次の処理工程におけるスタッド形態を有する半導
体装置の一部のイオン注入工程を示す断面図である。
体装置の一部のイオン注入工程を示す断面図である。
【図６】 図５に示した工程の次の処理工程におけるスタッド形態を有する半導
体装置の一部のイオン注入工程を示す断面図である。
体装置の一部のイオン注入工程を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ， ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，Ｌ Ｃ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，Ｔ Ｊ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ ，ＹＵ，ＺＡ，ＺＷ
Claims (93)
- 【請求項１】 ３次元的な基板上に形成した高誘電率薄膜材料の化学量論を維持
する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上に高誘電率薄膜材料を形成するステップと、 前記高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜材料に
対してイオン注入によってドーパントをドーピングするステップとを具えること
を特徴とする方法。 - 【請求項２】 前記高誘電率薄膜材料を、前記ドーパントの注入角度を変更する
ことによってドーピングすることを特徴とする請求項１記載の方法。 - 【請求項３】 前記高誘電率薄膜材料を、ＢＳＴ，ＳＢＴ，ＳｒＴｉＯ３及びＰ
ＺＴからなる群から選択することを特徴とする請求項２記載の方法。 - 【請求項４】 前記高誘電率薄膜材料をＢＳＴとすることを特徴とする請求項３
記載の方法。 - 【請求項５】 前記ドーパントを、バリウム、ストロンチウム及びチタンからな
る群から選択することを特徴とする請求項４記載の方法。 - 【請求項６】 前記高誘電率薄膜材料を化学式ＡＢＯ３のペロフスカイトとし、
Ａが、Ｂａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａから選択した金属を表し、Ｂが、
Ｔｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂから選択した金属を表すことを特徴とする
請求項２記載の方法。 - 【請求項７】 前記ドーピングステップが、前記高誘電率薄膜材料のＡに対して
Ｂａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａからなる群から選択したドーパントをド
ーピングするステップを有することを特徴とする請求項６記載の方法。 - 【請求項８】 前記ドーピングステップが、前記高誘電率薄膜材料のＢに対して
Ｔｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂからなる群から選択したドーパントをドー
ピングするステップを有することを特徴とする請求項６記載の方法。 - 【請求項９】 前記ペロフスカイトをチタン酸バリウムストロンチウムとし、前
記ドーピングステップが、Ｂａ及びＳｒからなる群から選択したドーパントをＡ
にドーピングするステップを有することを特徴とする請求項６記載の方法。 - 【請求項１０】 前記ペロフスカイトをチタン酸バリウムストロンチウムとし、
前記ドーピングステップが、ＴｉをＢにドーピングするステップを有することを
特徴とする請求項６記載の方法。 - 【請求項１１】 前記チタン酸バリウムストロンチウムにＴｉをドーピングして
、前記チタン酸バリウムストロンチウム中のＴｉの割合を約５０％から５３．５
％にすることを特徴とする請求項１０記載の方法。 - 【請求項１２】 Ｓｒに対するＢａの比を約７０：３０とすることを特徴とする
請求項１１記載の方法。 - 【請求項１３】 ３次元的な基板上に形成した高誘電率薄膜材料の化学量論を維
持する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上に高誘電率薄膜材料を形成するステップと、 前記基板の第１レベル及び第２レベル全体に亘ってキャップ層を形成するステ
ップと、 前記高誘電率薄膜材料の化学量論を維持するために、前記サイドウォール上に
形成した前記高誘電率薄膜材料に対してイオン注入によってドーパントをドーピ
ングするステップとを具えることを特徴とする方法。 - 【請求項１４】 前記高誘電率薄膜材料を、前記ドーパントの注入角度を変更す
ることによってドーピングすることを特徴とする請求項１３記載の方法。 - 【請求項１５】 前記高誘電率薄膜材料を、ＢＳＴ，ＳＢＴ，ＳｒＴｉＯ３及び
ＰＺＴからなる群から選択することを特徴とする請求項１４記載の方法。 - 【請求項１６】 前記高誘電率薄膜材料をＢＳＴとすることを特徴とする請求項
１５記載の方法。 - 【請求項１７】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項１６記載の方法。 - 【請求項１８】 前記高誘電率薄膜材料を化学式ＡＢＯ３のペロフスカイトとし
、Ａが、Ｂａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａから選択した金属を表し、Ｂが
、Ｔｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂから選択した金属を表すことを特徴とす
る請求項１４記載の方法。 - 【請求項１９】 前記ドーピングステップが、前記高誘電率薄膜材料のＡに対し
てＢａ，Ｂｉ，Ｓｒ，Ｐｂ，Ｃａ及びＬａからなる群から選択したドーパントを
ドーピングするステップを有することを特徴とする請求項１８記載の方法。 - 【請求項２０】 前記ドーピングステップが、前記高誘電率薄膜材料のＢに対し
てＴｉ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ及びＮｂからなる群から選択したドーパントをド
ーピングするステップを有することを特徴とする請求項１８記載の方法。 - 【請求項２１】 前記ペロフスカイトをチタン酸バリウムストロンチウムとし、
前記ドーピングステップが、Ｂａ及びＳｒからなる群から選択したドーパントを
Ａにドーピングするステップを有することを特徴とする請求項１８記載の方法。 - 【請求項２２】 前記ペロフスカイトをチタン酸バリウムストロンチウムとし、
前記ドーピングステップが、ＴｉをＢにドーピングするステップを有することを
特徴とする請求項１８記載の方法。 - 【請求項２３】 前記チタン酸バリウムストロンチウムにＴｉをドーピングして
、前記チタン酸バリウムストロンチウム中のＴｉの割合を約５０％から５３．５
％にすることを特徴とする請求項２２記載の方法。 - 【請求項２４】 Ｓｒに対するＢａの比を約７０：３０とすることを特徴とする
請求項２３記載の方法。 - 【請求項２５】 ３次元的な基板上に形成したＢＳＴ高誘電率薄膜材料の化学量
論を維持する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によってドーパントをドーピングするステップとを具え
ることを特徴とする方法。 - 【請求項２６】 前記ＢＳＴ高誘電率薄膜材料を、前記ドーパントの注入角度を
変更することによってドーピングすることを特徴とする請求項２５記載の方法。 - 【請求項２７】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項２６記載の方法。 - 【請求項２８】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングするステップを有することを特徴とする請求項
２７記載の方法。 - 【請求項２９】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングするステップ
を有することを特徴とする請求項２７記載の方法。 - 【請求項３０】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングして、前記Ｂ
ＳＴ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にするこ
とを特徴とする請求項２２記載の方法。 - 【請求項３１】 Ｓｒに対するＢａの比を約７０：３０とすることを特徴とする
請求項３０記載の方法。 - 【請求項３２】 ３次元的な基板上に形成したＢＳＴ高誘電率薄膜材料の化学量
論を維持する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記基板の第１レベル及び第２レベル全体に亘ってキャップ層を形成するステ
ップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によってドーパントをドーピングするステップとを具え
ることを特徴とする方法。 - 【請求項３３】 前記ＢＳＴ高誘電率薄膜材料を、前記ドーパントの注入角度を
変更することによってドーピングすることを特徴とする請求項３２記載の方法。 - 【請求項３４】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項３３記載の方法。 - 【請求項３５】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングするステップを有することを特徴とする請求項
３４記載の方法。 - 【請求項３６】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングするステップ
を有することを特徴とする請求項３４記載の方法。 - 【請求項３７】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングして、前記Ｂ
ＳＴ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にするこ
とを特徴とする請求項３６記載の方法。 - 【請求項３８】 Ｓｒに対するＢａの比を約７０：３０とすることを特徴とする
請求項３７記載の方法。 - 【請求項３９】 少なくとも一つの水平成分及び少なくとも一つの垂直成分を有
する基板を設けるステップと、 前記基板上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によってドーパントをドーピングするステップとによっ
て形成した、向上したサイドウォール化学量論を有するＢＳＴ高誘電率薄膜材料
。 - 【請求項４０】 前記ＢＳＴ高誘電率薄膜材料を、前記ドーパントの注入角度を
変更することによってドーピングしたことを特徴とする請求項３９記載のＢＳＴ
高誘電率薄膜材料。 - 【請求項４１】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項４０記載のＢＳＴ高誘電率薄膜材料
。 - 【請求項４２】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングしたことを特徴とする請求項４０記載のＢＳＴ
高誘電率薄膜材料。 - 【請求項４３】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングしたことを特
徴とする請求項４０記載のＢＳＴ高誘電率薄膜材料。 - 【請求項４４】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にしたこと
を特徴とする請求項４３記載のＢＳＴ高誘電率薄膜材料。 - 【請求項４５】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項４４記載のＢＳＴ高誘電率薄膜材料。 - 【請求項４６】 前記ＢＳＴ高誘電率薄膜材料をＤＲＡＭセルに含めたことを特
徴とする請求項４０記載のＢＳＴ高誘電率薄膜材料。 - 【請求項４７】 前記ＢＳＴ高誘電率薄膜材料をコンデンサに形成したことを特
徴とする請求項４０記載のＢＳＴ高誘電率薄膜材料。 - 【請求項４８】 第１レベル及び第２レベルを有する基板を設け、これら第１レ
ベル及び第２レベルが前記第１レベルと第２レベルとの間のサイドウォール領域
によって接続されているステップと、 前記基板上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記基板の第１レベル及び第２レベル全体に亘ってキャップ層を形成するステ
ップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によってドーパントをドーピングするステップとによっ
て形成した、向上したサイドウォール化学量論を有するＢＳＴ高誘電率薄膜材料
。 - 【請求項４９】 前記ＢＳＴ高誘電率薄膜材料を、前記ドーパントの注入角度を
変更することによってドーピングしたことを特徴とする請求項４８記載のＢＳＴ
高誘電率薄膜材料。 - 【請求項５０】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項４９記載のＢＳＴ高誘電率薄膜材料
。 - 【請求項５１】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングしたことを特徴とする請求項４９記載のＢＳＴ
高誘電率薄膜材料。 - 【請求項５２】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングしたことを特
徴とする請求項４９記載のＢＳＴ高誘電率薄膜材料。 - 【請求項５３】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にしたこと
を特徴とする請求項５２記載のＢＳＴ高誘電率薄膜材料。 - 【請求項５４】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項５３記載のＢＳＴ高誘電率薄膜材料。 - 【請求項５５】 前記ＢＳＴ高誘電率薄膜材料をＤＲＡＭセルに含めたことを特
徴とする請求項４９記載のＢＳＴ高誘電率薄膜材料。 - 【請求項５６】 前記ＢＳＴ高誘電率薄膜材料をコンデンサに形成したことを特
徴とする請求項４９記載のＢＳＴ高誘電率薄膜材料。 - 【請求項５７】 高誘電率薄膜集積回路コンデンサを製造する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上に第１電極を形成するステップと、 前記第１電極上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によってドーパントをドーピングするステップと、 前記ＢＳＴ高誘電率薄膜上に第２電極を形成して、前記集積回路コンデンサを
形成するステップとを具えることを特徴とする方法。 - 【請求項５８】 前記ＢＳＴ高誘電率薄膜材料を、前記ドーパントの注入角度を
変更することによってドーピングしたことを特徴とする請求項５７記載の方法。 - 【請求項５９】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項５８記載の方法。 - 【請求項６０】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングしたことを特徴とする請求項５９記載の方法。 - 【請求項６１】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングしたことを特
徴とする請求項５９記載の方法。 - 【請求項６２】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にしたこと
を特徴とする請求項６１記載の方法。 - 【請求項６３】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項６２記載の方法。 - 【請求項６４】 前記第１及び第２電極を、Ｐｔ，Ｒｕ，Ｉｒ，Ｐｄ，Ａｕ、酸
化ルテニウム及び酸化イリジウムからなる群から選択したことを特徴とする請求
項５８記載の方法。 - 【請求項６５】 前記集積回路キャパシタをＤＲＡＭセルに形成することを特徴
とする請求項５８記載の方法。 - 【請求項６６】 高誘電率薄膜集積回路コンデンサを製造する方法であって、 第１レベル及び第２レベルを有する基板を設け、これら第１レベル及び第２レ
ベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続さ
れているステップと、 前記基板上に第１電極を形成するステップと、 前記第１電極上にＢＳＴ高誘電率薄膜材料を形成するステップと、 前記ＢＳＴ高誘電率薄膜材料の第１レベル及び第２レベル全体に亘ってキャッ
プ層を形成するステップと、 前記ＢＳＴ高誘電率薄膜材料の化学量論を維持するために、前記高誘電率薄膜
材料に対してイオン注入によって注入角度を変更しながらドーパントをドーピン
グするステップと、 前記キャップ層を除去するとともに前記ＢＳＴ高誘電率薄膜上に第２電極を形
成して、前記集積回路コンデンサを形成するステップとを具えることを特徴とす
る方法。 - 【請求項６７】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項６６記載の方法。 - 【請求項６８】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングすることを特徴とする請求項６７記載の方法。 - 【請求項６９】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングすることを特
徴とする請求項６７記載の方法。 - 【請求項７０】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にすること
を特徴とする請求項６９記載の方法。 - 【請求項７１】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項７０記載の方法。 - 【請求項７２】 前記第１及び第２電極を、Ｐｔ，Ｒｕ，Ｉｒ，Ｐｄ，Ａｕ、酸
化ルテニウム及び酸化イリジウムからなる群から選択したことを特徴とする請求
項６６記載の方法。 - 【請求項７３】 前記集積回路キャパシタをＤＲＡＭセルに形成したことを特徴
とする請求項６６記載の方法。 - 【請求項７４】 集積回路コンデンサであって、 第１レベル及び第２レベルを有し、これら第１レベル及び第２レベルが前記第
１レベルと第２レベルとの間のサイドウォール領域によって接続された基板と、 前記基板上に形成した第１電極と、 前記第１電極上に形成され、化学量論を維持するためにイオン注入によってド
ーパントをドーピングしたＢＳＴ高誘電率薄膜材料と、 前記集積回路コンデンサを形成するために前記ＢＳＴ高誘電率薄膜上に形成し
た第２電極とを具えることを特徴とする集積回路コンデンサ。 - 【請求項７５】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項７４記載の集積回路コンデンサ。 - 【請求項７６】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングしたことを特徴とする請求項７５記載の集積回
路コンデンサ。 - 【請求項７７】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングしたことを特
徴とする請求項７５記載の集積回路コンデンサ。 - 【請求項７８】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にしたこと
を特徴とする請求項７６記載の集積回路コンデンサ。 - 【請求項７９】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項７８記載の集積回路コンデンサ。 - 【請求項８０】 前記第１及び第２電極を、Ｐｔ，Ｒｕ，Ｉｒ，Ｐｄ，Ａｕ、酸
化ルテニウム及び酸化イリジウムからなる群から選択したことを特徴とする請求
項７４記載の集積回路コンデンサ。 - 【請求項８１】 前記集積回路キャパシタをコンテナキャパシタとしたことを特
徴とする請求項７４記載の集積回路コンデンサ。 - 【請求項８２】 前記集積回路キャパシタをスタッド上に形成したことを特徴と
する請求項７４記載の集積回路コンデンサ。 - 【請求項８３】 前記集積回路キャパシタをＤＲＡＭセルに形成したことを特徴
とする請求項７４記載の集積回路コンデンサ。 - 【請求項８４】 第１レベル及び第２レベルを有し、これら第１レベル及び第２
レベルが前記第１レベルと第２レベルとの間のサイドウォール領域によって接続
された基板と、 前記基板上に形成した第１電極と、 前記第１電極上に形成され、イオン注入によってドーパントをドーピングした
ＢＳＴ高誘電率薄膜材料と、 集積回路コンデンサを形成するために前記ＢＳＴ高誘電率薄膜上に形成した第
２電極とを具えることを特徴とする集積回路。 - 【請求項８５】 前記ドーパントを、バリウム、ストロンチウム及びチタンから
なる群から選択することを特徴とする請求項８４記載の集積回路。 - 【請求項８６】 前記ＢＳＴ高誘電率薄膜材料に、Ｂａ及びＳｒからなる群から
選択したドーパントをドーピングしたことを特徴とする請求項８５記載の集積回
路。 - 【請求項８７】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングしたことを特
徴とする請求項８５記載の集積回路。 - 【請求項８８】 前記ＢＳＴ高誘電率薄膜材料にＴｉをドーピングし、前記ＢＳ
Ｔ高誘電率薄膜材料全体に亘るＴｉの割合を約５０％から５３．５％にしたこと
を特徴とする請求項８６記載の集積回路。 - 【請求項８９】 Ｓｒに対するＢａの比を約７０：３０としたことを特徴とする
請求項８８記載の集積回路。 - 【請求項９０】 前記第１及び第２電極を、Ｐｔ，Ｒｕ，Ｉｒ，Ｐｄ，Ａｕ、酸
化ルテニウム及び酸化イリジウムからなる群から選択したことを特徴とする請求
項８４記載の集積回路。 - 【請求項９１】 前記集積回路キャパシタをコンテナキャパシタとしたことを特
徴とする請求項８４記載の集積回路。 - 【請求項９２】 前記集積回路キャパシタをスタッド上に形成したことを特徴と
する請求項８４記載の集積回路。 - 【請求項９３】 前記集積回路キャパシタをＤＲＡＭセルに形成したことを特徴
とする請求項８４記載の集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/228,293 | 1999-01-08 | ||
| US09/228,293 US6194229B1 (en) | 1999-01-08 | 1999-01-08 | Method for improving the sidewall stoichiometry of thin film capacitors |
| PCT/US2000/000242 WO2000041232A1 (en) | 1999-01-08 | 2000-01-07 | Method for improving the sidewall stoichiometry of thin film capacitors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002534805A true JP2002534805A (ja) | 2002-10-15 |
Family
ID=22856575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000592873A Abandoned JP2002534805A (ja) | 1999-01-08 | 2000-01-07 | 薄膜コンデンサのサイドウォールの化学量論を向上させる方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6194229B1 (ja) |
| EP (1) | EP1149414A1 (ja) |
| JP (1) | JP2002534805A (ja) |
| KR (1) | KR100698854B1 (ja) |
| AU (1) | AU2491600A (ja) |
| WO (1) | WO2000041232A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935674B2 (ja) * | 2005-07-29 | 2012-05-23 | Ｔｄｋ株式会社 | 薄膜コンデンサの製造方法 |
| US9027170B2 (en) | 2008-12-09 | 2015-05-12 | Dainese S.P.A. | Personal protection device and garment incorporating said device |
| US9554602B2 (en) | 2008-12-09 | 2017-01-31 | Dainese S.P.A. | Garment combined with a device for the personal protection of a user |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194229B1 (en) * | 1999-01-08 | 2001-02-27 | Micron Technology, Inc. | Method for improving the sidewall stoichiometry of thin film capacitors |
| US6258655B1 (en) * | 1999-03-01 | 2001-07-10 | Micron Technology, Inc. | Method for improving the resistance degradation of thin film capacitors |
| US6348373B1 (en) * | 2000-03-29 | 2002-02-19 | Sharp Laboratories Of America, Inc. | Method for improving electrical properties of high dielectric constant films |
| US7527982B1 (en) * | 2000-07-14 | 2009-05-05 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide |
| KR20020009332A (ko) * | 2000-07-26 | 2002-02-01 | 주승기 | 강유전체 박막의 결정화 방법 |
| US20050191765A1 (en) * | 2000-08-04 | 2005-09-01 | Cem Basceri | Thin film capacitor with substantially homogenous stoichiometry |
| US6617626B2 (en) * | 2001-02-28 | 2003-09-09 | Fujitsu Limited | Ferroelectric semiconductor memory device and a fabrication process thereof |
| US6410955B1 (en) * | 2001-04-19 | 2002-06-25 | Micron Technology, Inc. | Comb-shaped capacitor for use in integrated circuits |
| US6858862B2 (en) | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6624457B2 (en) * | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6888217B2 (en) * | 2001-08-30 | 2005-05-03 | Micron Technology, Inc. | Capacitor for use in an integrated circuit |
| JP4110952B2 (ja) * | 2002-01-16 | 2008-07-02 | 株式会社村田製作所 | 誘電体薄膜の形成方法 |
| JP2004095638A (ja) | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
| DE102004021578A1 (de) * | 2003-09-17 | 2005-04-21 | Aixtron Ag | Verfahren und Vorrichtung zur Abscheidung von ein-oder mehrkomponentigen Schichten und Schichtfolgen unter Verwendung von nicht-kontinuierlicher Injektion von flüssigen und gelösten Ausgangssubstanzen über eine Mehrkanalinjektionseinheit |
| KR20060079201A (ko) * | 2003-09-17 | 2006-07-05 | 아익스트론 아게 | 불연속 주입을 이용한 층의 증착 방법 및 증착 장치 |
| JP5208349B2 (ja) * | 2004-09-03 | 2013-06-12 | 富士通株式会社 | 容量素子とその製造方法 |
| JP4788960B2 (ja) * | 2006-03-10 | 2011-10-05 | Ｔｄｋ株式会社 | セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法 |
| FR2930674A1 (fr) * | 2008-04-29 | 2009-10-30 | Soitec Silicon On Insulator | Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique |
| KR101098113B1 (ko) * | 2010-07-07 | 2011-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| US10553673B2 (en) * | 2017-12-27 | 2020-02-04 | Micron Technology, Inc. | Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor |
| CN110092658B (zh) * | 2019-05-31 | 2022-03-11 | 新乡学院 | 一种铋系陶瓷的制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4466178A (en) * | 1981-06-25 | 1984-08-21 | Rockwell International Corporation | Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics |
| KR940006708B1 (ko) | 1989-01-26 | 1994-07-25 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US5241202A (en) * | 1992-03-12 | 1993-08-31 | Micron Technology, Inc. | Cell structure for a programmable read only memory device |
| JP3628041B2 (ja) * | 1994-06-29 | 2005-03-09 | テキサス インスツルメンツ インコーポレイテツド | 半導体装置の製造方法 |
| US5448090A (en) * | 1994-08-03 | 1995-09-05 | International Business Machines Corporation | Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction |
| JP3152859B2 (ja) | 1994-09-16 | 2001-04-03 | 株式会社東芝 | 半導体装置の製造方法 |
| US5635741A (en) * | 1994-09-30 | 1997-06-03 | Texas Instruments Incorporated | Barium strontium titanate (BST) thin films by erbium donor doping |
| US5453908A (en) | 1994-09-30 | 1995-09-26 | Texas Instruments Incorporated | Barium strontium titanate (BST) thin films by holmium donor doping |
| US6194229B1 (en) * | 1999-01-08 | 2001-02-27 | Micron Technology, Inc. | Method for improving the sidewall stoichiometry of thin film capacitors |
-
1999
- 1999-01-08 US US09/228,293 patent/US6194229B1/en not_active Expired - Lifetime
-
2000
- 2000-01-07 KR KR1020017008677A patent/KR100698854B1/ko not_active IP Right Cessation
- 2000-01-07 WO PCT/US2000/000242 patent/WO2000041232A1/en active IP Right Grant
- 2000-01-07 AU AU24916/00A patent/AU2491600A/en not_active Abandoned
- 2000-01-07 EP EP00903120A patent/EP1149414A1/en not_active Withdrawn
- 2000-01-07 JP JP2000592873A patent/JP2002534805A/ja not_active Abandoned
- 2000-12-26 US US09/745,936 patent/US6352866B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935674B2 (ja) * | 2005-07-29 | 2012-05-23 | Ｔｄｋ株式会社 | 薄膜コンデンサの製造方法 |
| US9027170B2 (en) | 2008-12-09 | 2015-05-12 | Dainese S.P.A. | Personal protection device and garment incorporating said device |
| US9554602B2 (en) | 2008-12-09 | 2017-01-31 | Dainese S.P.A. | Garment combined with a device for the personal protection of a user |
Also Published As
| Publication number | Publication date |
|---|---|
| US6194229B1 (en) | 2001-02-27 |
| WO2000041232A1 (en) | 2000-07-13 |
| EP1149414A1 (en) | 2001-10-31 |
| KR100698854B1 (ko) | 2007-03-22 |
| US6352866B1 (en) | 2002-03-05 |
| KR20010112236A (ko) | 2001-12-20 |
| US20020031919A1 (en) | 2002-03-14 |
| AU2491600A (en) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194229B1 (en) | Method for improving the sidewall stoichiometry of thin film capacitors | |
| US8697516B2 (en) | Capacitor and a method of manufacturing the same | |
| US7862857B2 (en) | Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material | |
| EP0709355B1 (en) | Barium and/or strontium titanate dielectric thin film comprising erbium, and formation process | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| US20040101977A1 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR20010030023A (ko) | 유전체막 및 그 제조방법 | |
| US6258655B1 (en) | Method for improving the resistance degradation of thin film capacitors | |
| JP4031552B2 (ja) | 半導体装置の膜形成方法 | |
| JP2001007103A (ja) | エピタキシャルに成長した鉛ゲルマネート膜およびその堆積方法 | |
| US6952029B1 (en) | Thin film capacitor with substantially homogenous stoichiometry | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100451011B1 (ko) | 백금 전극상의 단상 페로프스카이트 강유전 막과 이 막의 제조방법 및 강유전성 디바이스 | |
| US20050191765A1 (en) | Thin film capacitor with substantially homogenous stoichiometry | |
| Kim et al. | Electrical properties of SCT thin films prepared by RF magnetron sputtering | |
| JPH06135767A (ja) | 高誘電率薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090731 |