JP2002532879A - 環状信号転送領域を有するｄｒａｍセル - Google Patents

環状信号転送領域を有するｄｒａｍセル

Info

Publication number
JP2002532879A
JP2002532879A JP2000587372A JP2000587372A JP2002532879A JP 2002532879 A JP2002532879 A JP 2002532879A JP 2000587372 A JP2000587372 A JP 2000587372A JP 2000587372 A JP2000587372 A JP 2000587372A JP 2002532879 A JP2002532879 A JP 2002532879A
Authority
JP
Japan
Prior art keywords
region
signal transfer
trench
electrode
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000587372A
Other languages
English (en)
Other versions
JP3627008B2 (ja
Inventor
アガシ、ファリッド
シュー、ルイス
マンデルマン、ジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002532879A publication Critical patent/JP2002532879A/ja
Application granted granted Critical
Publication of JP3627008B2 publication Critical patent/JP3627008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 基板内のメモリ素子が、基板内に形成される側壁を有するトレンチを有し、ビットライン導体及びワードライン導体を含む。信号記憶ノードが、第１の電極と、トレンチ内に形成される第２の電極と、電極間に形成されるノード誘電体とを有する。信号転送素子が、i）トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端部とを有する環状信号転送領域と、ii）信号転送領域の第１の端部を信号記憶ノードの第２の電極に結合する第１の拡散領域と、iii）信号転送領域の第２の端部をビットライン導体に結合する第２の拡散領域と、iv）信号転送領域の内面を被覆するゲート絶縁体と、v）ゲート絶縁体を被覆し、ワードライン導体に結合されるゲート導体とを有する。導電結合部材が、信号転送領域を基準電圧に結合し、浮動体効果を低減する。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は一般にダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）素子
に関し、特に、環状信号転送領域を有するＤＲＡＭ素子に関する。
【０００２】
【背景技術】
半導体業界では、メモリ密度及び性能を向上させようとする絶え間ない希望が
ある。これらの目標はしばしば、ダイナミック・ランダム・アクセス・メモリ（
ＤＲＡＭ）素子をより小さな寸法及び動作電圧にスケールすることにより達成さ
れる。
【０００３】 ＤＲＡＭセルは、埋め込みストラップにより深トレンチ記憶キャパシタに結合
される、水平の平坦なＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）
を含む。こうしたＤＲＡＭセルは、８Ｆ２の基板表面積を占有し（Ｆは最小リソ
グラフィック寸法）、１Ｆ×２Ｆの断面積を有するトレンチ・キャパシタを含む
８Ｆ２の表面積が７Ｆ２に低減されると、トレンチ・キャパシタの断面積は一般
に、１Ｆ×１Ｆに低減される。８Ｆ２設計に比較して（例えば、分離及びノード
・イン・トレンチ併合すなわちＭＩＮＴ（merged-isolation and node-in-trenc
h）設計）と比較して、７Ｆ２設計は、主にＧＣ−ＤＴ（ゲート導体−深トレン
チ間）オーバレイ公差による、大きなしきい値電圧（Ｖｔ）変化の影響を受けや
すい。
【０００４】 前記の例では、トレンチ断面積に関する２縮小の要因が存在する。世代間基本
ルール・スケーリングに起因する２縮小の追加の要因が存在し得る。例えば、世
代間基本ルール・スケーリングが、最小フィーチャ・サイズを０．７倍に縮小す
る場合、１Ｆ×２Ｆ＝２Ｆ２トレンチ・コンデンサは最初に１Ｆ×１Ｆ＝１Ｆ２
に縮小され、次に更に、０．７Ｆ×０．７Ｆ＝０．４９Ｆ２に縮小される。こう
したスケーリングは記憶キャパシタンスの低減、動作電圧の低減、しきい値電圧
（Ｖｔ）の非スケーラビリティ、及び大きなＶｔ変化を生じる。これらの要因の
複合作用が、検出信頼性、並びにノイズ及びソフト・エラーに対する耐性の減少
を生じる。
【０００５】 記憶キャパシタンスの低減は、ＤＲＡＭセルをより小さな寸法にスケーリング
することにより、直接引き起こされる。なぜなら、キャパシタが小さくなると、
記憶する電荷量が減少するからである。更に、記憶キャパシタンスは信頼性条件
により、キャパシタ・ノード誘電体の厚さが比例的にスケールされないことによ
っても低減される。
【０００６】 記憶キャパシタンスを低減することなく、メモリ密度を増加するために、垂直
メモリ素子が提案された。垂直メモリ素子は、トレンチ内に形成される信号記憶
ノード及び信号転送素子を有することにより形成される。図１は、Kimuraらによ
る米国特許第５１７７５７６号で開示されるように、基板１０内のトレンチ内に
形成される垂直メモリ素子１００を表す。
【０００７】 図１に示されるメモリ素子１００の信号記憶ノードは、トレンチ内に形成され
る第１の電極及び第２の電極の両方を有する。第１の電極１１は、絶縁層９及び
１４に覆われている。第２の電極１５は、絶縁層１４の内側上に形成される。第
１の電極１１は拡散層１２により、他の装置の第１の電極に結合される。
【０００８】 信号記憶ノード第２の電極１５は、信号転送素子によりビットライン２０、２
８に結合される。信号転送素子は拡散領域２３、２４と、チャネル領域２２とを
含む。チャネル領域２２はトレンチの側壁に沿った絶縁膜１９、及びトレンチの
内側において絶縁層２５で覆われている。図１のメモリ素子１００のチャネル領
域２２は、ゲート電極２６に結合されるワードライン３０により制御される。ゲ
ート電極２６の底部は絶縁体２５１により、信号記憶ノードから分離される。
【０００９】 図１に示されるメモリ素子１００は、浮動体（floating body）（浮動チャネ
ル）効果により、長期保存時間のＤＲＡＭアプリケーションでは動作できない。
浮動体効果は、絶縁体上シリコン（ＳＯＩ：silicon-on-insulator）技術におい
て、長期保存時間ＤＲＡＭアプリケーションにとって、非常に有害であると認識
されている。図１のメモリ素子１００はＳＯＩ技術を使用しないが、セルの形状
は、ＳＯＩ技術における浮動体に類似した設計をもたらす。なぜなら、チャネル
領域２２が基準電圧に結合されないからである。例えば、本体電荷が基板１０か
ら分離されているので、チャネル領域２２内の本体電荷は、信号転送素子の動作
履歴に応じて変化し得る。この構成は、信号記憶ノードからの動的な電荷リーク
を生じ得、このことが長期保存時間アプリケーションにおいて、メモリ素子１０
０の確実な動作を妨げる。
【００１０】
【発明の開示】
従って、本発明の第１の態様に従い提供されるメモリ素子は、 ビットライン導体と、 ワードライン導体と、 基板内に形成される側壁を有するトレンチを含む基板と、 第１の電極と、前記トレンチ内に形成される第２の電極と、前記第１及び第２
の電極間に形成されるノード誘電体とを有する信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
部とを有する環状信号転送領域と、 ii）前記信号転送領域の前記第１の端部を前記信号記憶ノードの前記第２の電
極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を前記ビットライン導体に結合する
第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
体と を含む、信号転送素子と、 前記信号転送領域の外面の一部を基準電位に結合する導電結合部材と を含む。
【００１１】 好適には、メモリ素子はトレンチに隣接して、基板内に形成される信号記憶ノ
ードの第１の電極を有する。好適には、メモリ素子は同じｐ型シリコンまたはｎ
型シリコンから構成される第１の電極及び第２の電極を有する。
【００１２】 メモリ素子において好適には、信号転送素子の信号転送領域が、完全空乏化モ
ードで動作する不純物濃度にドープされる。
【００１３】 メモリ素子において好適には、信号転送素子の第１の拡散領域が、トレンチの
側壁の内部に形成される。
【００１４】 メモリ素子は好適には、トレンチの側壁に隣接する外面と、第２の電極の上部
に隣接する内面と、ノード誘電体の端部に隣接する第１の端部と、信号転送領域
の第１の端部に隣接する第２の端部とを有する環状カラー酸化物を含み、第２の
電極が多結晶シリコンを含み、信号転送領域がエピタキシャル・シリコンから成
り、第２の電極及び信号転送領域が併合領域内で併合し、第１の拡散領域が併合
領域内において、トレンチの側壁の内部に形成される。
【００１５】 メモリ素子において好適には、信号転送素子が、トレンチの側壁の周囲の距離
として定義される幅と、第１の拡散領域から第２の拡散領域までの距離として定
義される長さと、２：１よりも大きな幅対長さの比とを有する。
【００１６】 メモリ素子は好適には、更に、信号転送領域の外面に隣接する酸化物分離領域
を含む。
【００１７】 本発明の第２の態様に従い提供されるメモリ素子は、 ビットライン導体と、 ワードライン導体と、 トレンチ内に形成される側壁を有するトレンチを含む基板と、 第１の電極と、前記トレンチ内に形成される多結晶シリコンから成る第２の電
極と、前記第１及び第２の電極間に形成されるノード誘電体とを有する信号記憶
ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
部とを有し、エピタキシャル・シリコンから成る環状信号転送領域と、 ii）前記トレンチの側壁の内部にあって、前記信号転送領域の前記第１の端部
を前記信号記憶ノードの前記第２の電極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を前記ビットライン導体に結合する
第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
体と を含む、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位に結合する導電結合部材と、 前記トレンチの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面
と、前記ノード誘電体の端部に隣接する第１の端部と、前記信号転送領域の前記
第１の端部に隣接する第２の端部とを有する環状カラー酸化物と、 を含み、 前記第２の電極及び前記信号転送領域が併合領域内で併合し、前記第１の拡散
領域が前記併合領域内に形成される。
【００１８】 第２の態様のメモリ素子では、信号転送素子の信号転送領域が、好適には、完
全空乏化モードで動作する不純物濃度にドープされる。
【００１９】 第２の態様のメモリ素子は、好適には更に、導電結合部材に結合される一部を
除き、信号転送領域の外面に隣接する酸化物分離領域を含む。
【００２０】 本発明の第３の態様によれば、メモリ素子のアレイが提供され、各メモリ素子
は、 ビットライン導体と、 ワードライン導体と、 基板内に形成される縁部の無い側壁を有するトレンチを含む基板と、 前記トレンチに隣接して前記基板内に形成される第１の電極と、前記トレンチ
内に形成される多結晶シリコンから成る第２の電極と、前記第１及び第２の電極
間に形成されるノード誘電体とを有し、前記第１の電極及び第２の電極の両方が
同一のｐ型シリコンまたはｎ型シリコンから構成される、信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
部とを有し、完全空乏化モードで動作する不純物濃度にドープされる、エピタキ
シャル・シリコンから成る環状信号転送領域と、 ii）前記トレンチの側壁の内部にあって、前記信号転送領域の前記第１の端部
を、前記信号記憶ノードの前記第２の電極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を前記ビットライン導体に結合する
第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
体と を含み、 前記信号転送素子が前記トレンチの側壁の周囲の幅と、前記第１の拡散領域か
ら前記第２の拡散領域までの長さと、２：１よりも大きな幅対長さの比とを有す
る、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位と、前記メモリ素子のアレイ内
の少なくとも１つの他のメモリ素子の前記信号転送領域とに結合する導電結合部
材と、 前記トレンチの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面
と、前記ノード誘電体の端部に隣接する第１の端部と、前記信号転送領域の前記
第１の端部に隣接する第２の端部とを有する環状カラー酸化物とを含み、 前記第２の電極及び前記信号転送領域が併合領域内で併合し、前記第１の拡散
領域が併合領域内に形成されており、更に、 前記導電結合部材に結合される前記外面の一部を除き、前記信号転送領域の前
記外面に隣接して形成される酸化物分離領域と を含む。
【００２１】 本発明の第４の態様によれば、メモリ素子を製造するプロセスが提供され、こ
れは、 ａ）基板を提供するステップと、 ｂ）側壁を有するトレンチを前記基板内に形成するステップと、 ｃ）第１の電極と、前記第１の電極からノード誘電体及びカラー酸化物層によ
り分離されて、前記トレンチ内に形成される第２の電極とを有する信号記憶ノー
ドを形成するステップと、 ｄ）前記第２の電極に結合される第１の拡散領域と、前記第１の拡散領域に結
合される第１の端部を有し、前記トレンチの側壁に隣接して形成される信号転送
領域と、前記信号転送領域の第２の端部に結合される第２の拡散領域とを有する
信号転送素子を、前記トレンチ内に形成するステップと、 ｅ）前記信号転送領域を基準電位に結合する導電結合部材を形成するステップ
と を含む。
【００２２】 第４の態様に従いメモリ素子を製造するプロセスにおいて、ステップｄ）が、
環状信号転送領域を半導体のエピタキシャル成長により製造するステップを含む
。
【００２３】 第４の態様に従いメモリ素子を製造するプロセスにおいて、環状信号転送領域
が、半導体の低温エピタキシャル成長により形成される。
【００２４】 第４の態様に従いメモリ素子を製造するプロセスが、好適には更に、トレンチ
の側壁に隣接して、信号転送領域の反対側に酸化物分離領域を形成するステップ
を含む。
【００２５】 第４の態様に従いメモリ素子を製造するプロセスが、好適には更に、信号転送
領域を、完全空乏化モードで動作する不純物濃度にドープするステップを含む。
【００２６】 第４の態様に従いメモリ素子を製造するプロセスにおいて、好適には、第２の
電極がポリシリコンを含み、 ステップｃ）が、トレンチの側壁に隣接する外面と、第２の電極の上部に隣接
する内面と、ノード誘電体の端部に隣接する第１の端部と、信号転送領域の第１
の端部に隣接する第２の端部とを有する環状カラー酸化物を形成するステップを
含み、 ステップｄ）が、環状エピタキシャル信号転送領域をトレンチの側壁に隣接し
て、及びカラー酸化物の第２の端部に隣接して成長させるステップを含み、ポリ
シリコンが第２の電極上に凝集して（nucleate）、第２の電極を増大させ、エピ
タキシャル領域と併合して、併合領域を形成し、第１の拡散領域が併合領域内に
形成される。
【００２７】 第４の態様に従いメモリ素子を製造するプロセスにおいて、ステップｂ）は、
トレンチの側壁の周囲の幅Ｗを有するトレンチを形成するステップを含み、ステ
ップｄ）は、第１の拡散領域から第２の拡散領域までの長さＬを有する環状信号
転送領域を形成するステップを含み、Ｗ：Ｌの比が２：１よりも大きい。
【００２８】 本発明の第５の態様によれば、メモリ素子を製造するプロセスが提供され、こ
れは、 ａ）基板を提供するステップと、 ｂ）側壁を有するトレンチを基板内に形成するステップと、 ｃ）第１の電極と、第１の電極からノード誘電体及び環状カラー酸化物層によ
り分離され、前記トレンチ内に形成されるポリシリコンの第２の電極とを有する
信号記憶ノードを形成するステップであって、前記カラー酸化物層が前記トレン
チの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面と、前記ノー
ド誘電体の端部に隣接する第１の端部と、第２の端部とを有し、 ｄ）信号転送素子を形成するステップであって、 i）前記トレンチの側壁に隣接する外面と、内面と、前記カラー酸化物の前
記第２の端部に隣接する第１の端部と、第２の端部と、中央エピタキシャル領域
とを有する環状エピタキシャル領域を成長させるステップと、 ii）ポリシリコンを前記第２の電極上に凝集して、前記第２の電極を増大さ
せ、前記エピタキシャル領域の前記第１の端部と併合させて、前記トレンチの側
壁の内部に、前記カラー酸化物に隣接して併合領域を形成するステップと、 iii）ドーパントを前記エピタキシャル領域の前記第２の端部内に拡散し、
第２の拡散領域を形成するステップと、 iv）前記中央エピタキシャル領域を、前記信号転送素子が完全空洞化モード
で動作する不純物濃度にドープするステップと v）ゲートを形成して、前記信号転送素子を制御するステップと を含み、 ｅ）前記中央エピタキシャル領域の前記外面を基準電位に結合する導電結合部
材を形成するステップと、 ｆ）前記トレンチの側壁に隣接して、前記信号転送領域の反対側に酸化物分離
領域を形成するステップと を含む。
【００２９】 本発明の第６の態様に従い提供されるメモリ素子は、 ビットライン導体と、 ワードライン導体と、 基板内に形成される側壁を有するトレンチを含むｐ型シリコン基板と、 ｎ＋ポリシリコン第１電極と、前記トレンチ内に形成されるｎ＋ポリシリコン
第２電極と、前記第１及び第２の電極間に形成される酸化物ノード誘電体とを有
する信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
部とを有する環状ｐ型エピタキシャル・シリコン信号転送領域と、 ii）前記信号転送領域の前記第１の端部を、前記信号記憶ノードの前記第２の
電極に結合するｎ＋第１拡散領域と、 iii）前記信号転送領域の前記第２の端部を、前記ビットライン導体に結合す
るｎ＋第２拡散領域と、 iv）前記信号転送領域の内面を被覆する酸化物ゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
体とを含む、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位に結合する導電結合部材と を含む。
【００３０】 本発明は従って１態様では、基板内に形成されるメモリ素子が、基板内に形成
される側壁を有するトレンチを含む。メモリ素子は、ビットライン導体及びワー
ドライン導体を含む。信号記憶ノードが第１の電極と、トレンチ内に形成される
第２の電極と、第１及び第２の電極間に形成されるノード誘電体を有する。信号
転送素子が、i）トレンチの側壁に隣接する外面と、内面と、第１の端部と、第
２の端部とを有する環状信号転送領域と、ii）信号転送領域の第１の端部を信号
記憶ノードの第２の電極に結合する第１の拡散領域と、iii）信号転送領域の第
２の端部をビットライン導体に結合する第２の拡散領域と、iv）信号転送領域の
内面を被覆するゲート絶縁体と、v）ゲート絶縁体を被覆し、ワードライン導体
に結合されるゲート導体とを含む。導電結合部材が信号転送領域の外面の一部を
、基準電位に結合する。
【００３１】 様々な態様において、本発明は従って、改善された電荷保存特性を有するＤＲ
ＡＭ素子、こうしたＤＲＡＭ素子を製造するプロセス、縮小された半導体表面積
を占有する一方、十分な記憶ノード・キャパシタンスを保持するＤＲＡＭ素子、
大きな幅対長さの比を有する信号転送素子を有するＤＲＡＭ素子、環状信号転送
領域を有する信号転送素子を有するＤＲＡＭ素子、ワードライン上に高架された
ビットライン導体を有するＤＲＡＭ素子、更に、ほぼ理想的な準Ｖｔ勾配及びほ
ぼ０の基板感度のために、完全空乏化動作が可能なＤＲＡＭ素子を提供する。
【００３２】
【発明を実施するための最良の形態】
素子： 図面を通じて、同一の参照番号は同一の要素を表す。図２は、本発明の典型的
な実施例に従うメモリ素子２００の上面図である。図２に示される典型的な実施
例では、２つのメモリ素子２００が互いに結合領域２０１を通じて結合される。
直線２Ｂ−２Ｂ、２Ｃ−２Ｃ、及び２Ｄ−２Ｄに沿う典型的なメモリ素子２００
の断面が、それぞれ図３、図４及び図５に示される。
【００３３】 図３、図４及び図５に示されるように、典型的なメモリ素子２００は、側壁２
１２を有する深トレンチ（ＤＴ：deep trench）を用いて形成される。ＤＴはｐ
型シリコン基板２０３内に形成される。当業者であればわかるように、本発明の
教示は、ｎ型シリコン基板内おけるメモリ素子の形成にも適用可能であり、また
他の半導体材料を使用してもよい。従って、本発明は、典型的な実施例の説明に
おいて使用される特定の材料に限られるものではない。
【００３４】 メモリ素子２００の信号記憶ノードは、第１の電極２０２を含み、これはノー
ド誘電体２０６及びカラー酸化物２１０により、第２の電極２０４から分離され
る。１メモリ素子２００の第１の電極２０２は、導電バンド２０８により、他の
メモリ素子２００の第１の電極に結合される。当業者には既知のように、第１の
電極２０２を形成するプロセスは、別のメモリ素子２００の第１の電極２０２と
併合する１メモリ素子２００の第１の電極２０２を生成するために、変更され得
る。別のメモリ素子２００の第１の電極２０２が併合するとき、導電バンド２０
８が除去される。カラー酸化物２１０はトレンチの側壁２１２に沿って、第２の
電極２０４の上部２０５に隣接して形成される。
【００３５】 信号転送素子は、第１の拡散領域２１８と、第２の拡散領域２２０と、信号転
送領域２２２とを含む。第１及び第２の拡散領域２１８、２２０は、信号転送領
域２２２により一緒に結合される。信号転送素子のチャネルは、メモリ素子２０
０の動作の間に、信号転送領域２２２内に形成される。信号転送領域２２２は環
状の形を取り、トレンチの側壁２１２に沿って形成される。好適な実施例では、
信号転送領域２２２はエピタキシャル・シリコン領域である。
【００３６】 好適な実施例では、図３及び図４に示されるように、信号転送素子の第１の拡
散領域２１８が、信号転送領域２２２及びカラー酸化物２１０により、トレンチ
の側壁２１２から分離される。従って、第１の拡散領域２１８は、カラー酸化物
２１０の角部の背後に"タック"（tuck）される。トレンチの側壁２１２からの第
１の拡散領域２１８の分離は、１メモリ素子２００の第１の拡散領域２１８と、
別のメモリ素子２００の第１の拡散領域２１８との間のリーク電流を低減する。
【００３７】 トレンチ側壁２１２に沿って、第１の拡散領域２１８（図３参照）と導電バン
ド２０８との間に、寄生ＭＯＳＦＥＴが形成され、第２の導体２５６（図９参照
）などの、カラー酸化物２１０に隣接する第２の電極２０４の一部によりゲート
される。カラー酸化物２１０の高さは、この寄生ＭＯＳＦＥＴのしきい値電圧Ｖ
ｔを上げるように設計される。第１の拡散領域２１８は環状信号転送領域２２２
の内面上に"タック"されるので、寄生ＭＯＳＦＥＴの有効チャネル長は増加され
る。この構成はカラー酸化物２１０の高さの低減を可能にする。
【００３８】 寄生ＭＯＳＦＥＴのしきい値電圧Ｖｔは、第１の拡散領域２１８の"タック"位
置により、更に増加される。寄生ＭＯＳＦＥＴのチャネル電流は、信号転送領域
２２２と基板２０３との界面において、屈曲部を回って経路を取らなければなら
ない。この経路は、寄生ＭＯＳＦＥＴの第２の導体２５６に対して凹形になるの
で、Ｖｔは更に増加される。
【００３９】 ゲート絶縁体２２４は信号転送素子を第１のゲート導体２２６から絶縁する。
ワードライン導体２３０は第２のゲート導体２２８により、第１のゲート導体２
２６に結合される。ワードライン導体２３０に印加される信号が、信号転送領域
２２２内のチャネルの形成を制御する。ビットライン・スタッド導体２３２が、
第３の拡散領域２３４により、信号転送素子の第２の拡散領域２２２に結合され
る。ビットライン導体２４６（図６）に印加される信号は、ビットライン・スタ
ッド導体２３２を通じて、メモリ素子２００に結合される。ワードライン酸化物
キャップ２７６がワードライン導体２３０（図３及び図４）を覆う。
【００４０】 この典型的な実施例では、１メモリ素子２００の信号転送領域２２２が、導電
結合部材２３６により、別のメモリ素子２００の信号転送領域２２２に結合され
て、メモリ素子２００のリンク対を形成する。本発明の教示は、３つ以上のメモ
リ素子２００の信号転送領域２２２を結合する導電結合部材２３６を有する実施
例にも適用することができる。メモリ素子２００のリンク対の信号転送領域２２
２が、導電領域２７２により、メモリ素子２００の他のリンク対の信号転送領域
２２２に結合される。典型的な実施例では、導電領域２７２が基準電圧Ｖrefに
接続される。
【００４１】 本発明によるメモリ素子２００における浮動体効果は、信号転送領域２２２を
基準電圧Ｖrefに接続することにより低減される。信号転送領域２２２から導電
結合部材２３６及び導電領域２７２を通じて、基準電圧Ｖrefに至る導電経路が
、信号転送領域２２２内の電荷が迅速に均衡することを可能にする。この迅速な
均衡は、浮動体効果により生じる動的データ保存問題を軽減する。
【００４２】 図６は、本発明の典型的な実施例に従うメモリ素子２００のアレイの上面図で
ある。図６の各メモリ素子２００は、ビットライン・スタッド導体２３２を別の
メモリ素子２００と共用する。ビットライン・スラッド導体２３２はビットライ
ン導体２４６により、ビットライン信号（図示せず）に接続される。
【００４３】 図６に示される典型的な実施例では、ビットライン導体２４６がメモリ素子２
００の主軸Ｆ−Ｆに対して斜めに走行するように、パターン化されている。この
構成は、非常に広いビットライン導体２４６間間隔（ＢＬＳ）を可能にする。図
６に示される典型的な実施例では、ビットライン間隔ＢＬＳが２．６Ｆである。
より広いビットライン間隔ＢＬＳは、ビットライン導体２４６間で結合され得る
ノイズを最小化する。
【００４４】 基板２０３内に形成されるトレンチ２５２（図６）は、トレンチ幅ＴＷ及びト
レンチ長ＴＬを有する。図６に示される典型的な実施例では、各トレンチ２５２
が１Ｆ×２Ｆに等しいサイズＴＷ×ＴＬを有し、各ＤＲＡＭセルが、境界２８６
により画定される６Ｆ２に等しい基板２０３の表面積を占有する。
【００４５】 各メモリ素子２００は浅トレンチ分離（ＳＴＩ）領域２４０（図３、図４、図
５参照）により、隣接メモリ素子２００から絶縁される。ビットライン・スタッ
ド導体２３２は、窒化物層２４２上に形成される酸化物スペーサ２４４に覆われ
ている。第２のゲート電極２２８は酸化物スペーサ２２９に覆われている。
【００４６】 製造プロセス： 本発明に従いメモリ素子２００を製造するプロセスについて、図７乃至図２０
を参照して述べることにする。図７乃至図１４、及び図１７乃至図２０のそれぞ
れは、図２の直線２Ｂ−２Ｂに沿ったメモリ素子２００の断面図に対応する。
【００４７】 図７に示されるように、犠牲酸化物層２４８がｐ型シリコン基板２０３上に形
成される。次に、基板２０３の上面にドーパントが打ち込まれ、犠牲酸化物層２
４８の下方にＮ＋第３拡散領域２３４が形成される。当業者であればわかるよう
に、メモリ素子２００が形成されるチップ領域への打ち込みを分離するために、
厳密でない（non-critical）マスクが使用されてもよい。製造プロセスの以下の
ステップで述べるように、打ち込み領域は第３の拡散領域２３４（図３参照）を
形成するために使用される。
【００４８】 図８に示されるように、犠牲酸化物層２４８が除去され、窒化物層２４２（ま
たは窒化物パッド）が、第３の拡散領域２３４の露出面上に形成される。典型的
な実施例では、犠牲酸化物層２４８が除去されず、窒化物層２４２が犠牲酸化物
層２４８の露出面上に形成される。次に、例えばエッチングにより、側壁２１２
を有するトレンチ２５２が基板２０３内に形成される。窒化物層２４２は、トレ
ンチ２５２の外側の基板２０３の領域を、続く処理ステップから保護する。
【００４９】 標準のトレンチ記憶ＤＲＡＭ処理と同様、ＤＴマスクがパッド・スタックをパ
ターン化するために使用される。犠牲酸化物層２４８が除去されない典型的な実
施例では、パッド・スタックが犠牲酸化物層２４８及び窒化物層２４２を含む。
【００５０】 次に、トレンチ２５２の底部に、信号記憶ノードが形成される。信号記憶ノー
ドの第１の電極２０２は、トレンチ２５２の底部に隣接するように、基板２０３
内に形成される。当業者であればわかるように、第１の電極２０２は、ドーピン
グ原料物質の層をトレンチ２５２の底部に付着し、（例えばアニーリングにより
）ドーピング原料物質の層内の拡散元素を基板２０３内へ外部拡散し、次にドー
ピング原料物質を除去することにより形成される。
【００５１】 導電バンド２０８は、隣接メモリ素子２００の第１の電極２０２に結合する。
導電バンド２０８は、パッド窒化物層２４２が形成される前に、図３に示される
ような素子内に、深いＮ＋層を形成する打ち込みにより形成される。例えば、１
．５ＭｅＶ乃至２．０ＭｅＶのエネルギ・レベルでのリンの打ち込みが実行され
、約１．５×１０13ｃｍ-2乃至約３．０×１０13ｃｍ-2のドーピング量を有する
導電バンド２０８を形成する。当業者であればわかるように、第１の電極２０２
を形成するプロセスは、１メモリ素子２００の第１の電極２０２が、別のメモリ
素子２００の第１の電極２０２と併合するように、変更されてもよい。第１の電
極２０２が併合するとき、導電バンド２０８が除去される。
【００５２】 次に、複合窒化物／酸化物層などのノード誘電体２０６が、トレンチ２５２の
底部に形成される。トレンチ２５２は、Ｎ＋ポリシリコンなどの第１の導体２５
４により充填され、窒化物層２４２の頂部に合わせて平坦化される。第１の導体
２５４が、基板２０３の上面より低い位置までへこませられ、信号転送素子を形
成するための十分な深さをトレンチ２５２内に確保する。
【００５３】 次に、トレンチ２５２の側壁２１２に沿って、カラー酸化物２１０が形成され
る。カラー酸化物２１０は、例えば化学気相蒸着（ＣＶＤ）により、酸化物をト
レンチ２５２内に付着することにより形成される。次に、反応性イオン・エッチ
ング（ＲＩＥ）により、酸化物をトレンチ２５２の中央部分からエッチングし、
トレンチ２５２の側壁２１２に沿って、カラー酸化物２１０を保持する。
【００５４】 図９に示されるように、第２の導体２５６がトレンチ２５２内に付着される。
第２の導体２５６が窒化物層２４２の上面に合わせて平坦化され、次にへこませ
られる。典型的な実施例では、第２の導体２５６が第１の導体２５４の頂部上、
約０．５μｍ乃至約１．０μｍの深さまでへこませられる。次に、露出されたカ
ラー酸化物２１０が、等方性エッチングにより除去される。
【００５５】 図１０に示されるように、次に、第２の導体２５６の頂部が、残りのカラー酸
化物２１０の頂部よりも低い位置までへこませられる。典型的な実施例では、へ
こみの距離は、トレンチ２５２の側壁２１２に沿って後に形成される信号転送領
域２２２の厚さにほぼ等しい。カラー酸化物２１０より低い位置まで、第２の導
体２５６をへこませることにより、（続いて形成される）第１の拡散領域２１８
が、実質的にカラー酸化物２１０の背後にへこませられる。この構成は、１つの
メモリ素子２００の第１の拡散領域２１８と、別のメモリ素子２００の第１の拡
散領域２１８との間の、改善された分離を提供する。第１の拡散領域２１８がカ
ラー酸化物２１０の背後にへこませられる構成は、分離を改善する。なぜなら、
隣接メモリ素子２００の第１の拡散領域２１８との間の距離が増加され、またフ
ィールド・ラインがカラー酸化物２１０により、部分的にシールドされるからで
ある。
【００５６】 図１１に示されるように、選択的エピタキシャル・シリコンすなわちｅｐｉ２
６０が、トレンチ２５２の露出された側壁２１２上に成長される。典型的な実施
例では、ｅｐｉ２６０が低温エピタキシャル成長プロセスにより成長される。側
壁２１２上のｅｐｉ２６０の成長の間、ポリシリコンが第２の導体２５６の露出
面上に凝集し、第３の導体２５８を形成する。好適な実施例では、ｅｐｉ２６０
が本来真性的に付着され、非シリコン面に対するその選択性を向上させる。
【００５７】 トレンチ２５２の側壁２１２から成長されるｅｐｉ２６０は、基板２０３から
のドーパントの拡散により、そのドーピングを獲得する。例えば、ホウ素がドー
プされたｐ型基板では、ホウ素がｅｐｉ２６０内に拡散する。典型的な実施例で
は、信号転送領域２２２のドーピングを個別に適合化するために、ｅｐｉ２６０
層内のホウ素ドーピングが、ｅｐｉ２６０成長に続く斜めの打ち込みにより増強
される。或いは、ｅｐｉ２６０の成長の間に、ｅｐｉ２６０のドーピングが、そ
の場（in-situ）ドーピングにより増強されてもよい。
【００５８】 典型的な実施例では、ｅｐｉ２６０のドーピング濃度が、第３の導体２５８内
のドーピング濃度よりもほぼ２桁小さい。典型的な実施例では、ｅｐｉ２６０が
１×１０16ｃｍ-3乃至１×１０17ｃｍ-3の不純物濃度範囲にドープされ、第３の
導体２５８は、５×１０19ｃｍ-3乃至１×１０20ｃｍ-3のドーパント濃度を有す
る。この関係により、第３の導体２５８のドーピング濃度は、ｅｐｉ２６０に導
入されるドーパントにより、無視できる程度にしか影響を受けない。第３の導体
２５８のドーピング濃度は、第２の導体２５６からの外部拡散により決定される
。
【００５９】 第３の導体２５８の凝集Ｎ＋ポリシリコン面は、ｅｐｉ２６０ポリシリコン面
と併合し、信号転送素子と信号記憶ノードとの間に、ストラップを形成する。第
３の導体２５８のＮ＋ポリシリコン面内のｎ型ドーパントは、多結晶と単結晶と
の間の界面を横断して拡散し、第１の拡散領域２１８を形成する。Ｎ＋第３拡散
領域２３４内のｎ型ドーパントは、トレンチ側壁２１２を横断して拡散し、第２
の拡散領域２２０を形成する。第１の拡散領域２１８と第２の拡散領域２２０と
の間のｅｐｉ２６０は、信号転送領域２２２を形成し、メモリ素子２００の動作
の間、ここにチャネルが形成される。
【００６０】 図１２に示されるように、第１及び第２の拡散領域２１８及び２２０、信号転
送領域２２２、及び第３の導体２５８上に、ゲート絶縁体２２４が形成される。
典型的な実施例では、ゲート絶縁体２２４は、酸化物層を成長させることにより
形成される。酸化物層は第３の導体２５８上では、第１及び第２の拡散領域２１
８、２２０、及び信号転送領域２２２と比較して、その高ドーピング濃度により
、厚く成長する。酸化条件に応じて、第３の導体２５８上にゲート絶縁体２２４
を形成する酸化物の厚さと、ｅｐｉ２６０上にゲート絶縁体２２４を形成する酸
化物の厚さの比は、例えば１０：１である。
【００６１】 第３の導体２５８上のゲート絶縁体２２４の酸化物の厚さが増加すると、（続
いて形成される）第１のゲート導体２２６と、第３の導体２５８との間の分離が
増加し、ゲート・キャパシタンスが減少する。ゲート絶縁体２２４を成長させる
前に、ゲート絶縁体２２４としてのより厚い酸化物が、例えば酸化物の平行（co
llimated）スパッタリングまたはＨＤＰ（high density plasma：高密度プラズ
マ）付着を用いて、方向性付着（directional deposition）により、第３の導体
２５８上に形成されてもよい。方向性付着は酸化物をもっぱら水平面上に形成す
るが、ゲート絶縁体２２４を成長させる前に、等方性エッチングを用いて、垂直
面（ｅｐｉ２６０など）から付着酸化物を除去してもよい。
【００６２】 図１３に示されるように、トレンチ２５２の残りの部分に、Ｎ＋ポリシリコン
などの第１のゲート導体２２６が充填される。次に、第１のゲート導体２２６が
平坦化され、ｅｐｉ２６０の頂部より低い位置までへこませられる。次に、ｅｐ
ｉ２６０の露出部分に、Ｎ＋打ち込みが行われる。トレンチ２５２の外側の基板
２０３の領域が、窒化物層２４２によりマスクされる。この打ち込みは更に、ビ
ットライン・スタッド導体２３２に結合される第２の拡散領域２２０のドーピン
グを画定する。
【００６３】 図１４に示されるように、酸化物スペーサ２２９が、窒化物層２４２の露出さ
れた側壁上に、露出されたｅｐｉ２６０に隣接して形成される。Ｎ＋ポリシリコ
ンなどの第２のゲート導体２２８が付着され、窒化物層２４２の頂部に合わせて
平坦化される。酸化物キャップ２６２が、露出された第２のゲート導体２２８上
に成長される。低温高圧酸化により酸化物キャップ２６２を形成し、熱収支（he
at budget）を最小化してもよい。酸化物キャップ２６２は、続くエッチングの
間に、トレンチ２５２内の第２のゲート導体２２８を保護する。
【００６４】 図１５乃至図１７を参照して、準最小幅の結合領域２０１（図２参照）の形成
について述べる。結合領域２０１は必ずしも準最小幅を有さず、特定の素子要件
に従い変更され得る。例えば、狭い幅は環状信号転送領域２２２が低いしきい値
電圧を有する割合を高め、このことは信号転送領域を大きな電流が流れることを
許容する。逆に、広い幅は導電結合部材２３６への確実な接続、並びに改善され
た電荷転送効率をもたらす。
【００６５】 ポリシリコンの層が、好適には低温（例えば５００℃乃至７００℃）において
、基板上に付着され、次にパターン化されて、図１５に示されるような、ストラ
イプ２６４を形成する。これらのポリシリコンのストライプ２６４は、結合領域
２０１の幅、及び導電結合部材２３６（図３）の幅を画定するスペーサのマンド
レル（mandrel）として作用する。他の材料もマンドレルとして使用可能である
。好適には、マンドレル材料は、続くスペーサ材料及び下側の材料に対して選択
的にエッチングされる。
【００６６】 パラリン（paralyne）の層がマンドレル・ストライプ２６４上に付着され、反
応性イオン・エッチングによりエッチングされて、マンドレル・ストライプ２６
４の各側に、スペーサ２６６が形成される。スペーサ２６６の厚さ及びマンドレ
ル・ストライプ２６４の厚さは、導電結合部材２３６及び結合領域２０１の幅を
決定する。スペーサ材料の選択は、パラリンに限られるものではない。好適には
、スペーサ材料は、下側の酸化物及び窒化物を損傷することなく形成され、窒化
物及びシリコンのための、結合領域２０１のエッチングに耐えることができる。
他の典型的なスペーサ材料には、ポリイミドなどのポリマ、及びフォトレジスト
が含まれる。
【００６７】 結合領域２０１を形成することが所望される際、スペーサ２６６をエッチング
から保護するために、カット・マスク２６８またはトリム・マスクが使用される
。カット・マスク２６８は、結合領域２０１を含むマンドレル・ストライプ２６
４の一部分を画定する。
【００６８】 次に、マンドレル・ストライプ２６４が、スペーサ２６６、酸化物及び窒化物
に対して、選択的に除去される。この除去は、スペーサ２６６の準最小幅のライ
ンを残し、図１６に示されるように、メモリ素子２００のアレイにおいて、結合
領域２０１を画定するパラリン・マスク２７０を形成する。図１７は、メモリ素
子２００の横断面図において、パラリン・マスク２７０を示す。
【００６９】 パラリン・マスク２７０を用いて、窒化物層２４２内の結合領域２０１を画定
するために、保護されていない窒化物層２４２が、酸化物に対して選択的に、下
方の基板２０３の表面に向けてエッチングされる。酸化物キャップ２６２がトレ
ンチ２５２を覆うので、正味のパターンはパラリン・マスク２７０とトレンチ２
５２の合体である。露出された基板２０３が、カラー酸化物２１０の頂部より僅
かに下に位置する深さまでエッチングされる。
【００７０】 酸化物スペーサが、続くＰ＋打ち込みからの保護のために、シリコンの露出さ
れた垂直側壁上に形成される。基板２０３の露出された水平面はドーパントを打
ち込まれ、図１８に示されるようなＰ＋導電領域２７２を形成する。このＰ＋導
電領域２７２は、導電結合部材２３６を互いに結合し、更に基準電圧（図示せず
）に結合する。次にＳＴＩ領域２４０は、Ｐ＋導電領域２７２上に形成される。
例えばＳＴＩ領域２４０は、ＣＶＤまたはＨＤＰにより形成されてもよい。図１
８に示されるように、ＳＴＩ領域２４０が付着された後、メモリ素子２００は、
トレンチ２５２上の酸化物キャップ２６２（図１７）が除去され、下側の第２の
ゲート導体２２８の上面が露出されるまで平坦化される。
【００７１】 図１９に示されるように、ワードライン導体２３０及びワードライン酸化物キ
ャップ２７６を含むワードライン・スタックが付着され、パターン化される。好
適には、ワードライン・スタックは、金属やケイ化物などの高導電材料と、上側
の酸化物層とから成る。酸化物スペーサ２４４が、ワードライン・スタックの側
壁上に形成される。窒化物２７８の層、好適には窒化ケイ素が付着され、ワード
ライン酸化物キャップ２７６の頂部に合わせて平坦化される。
【００７２】 図２０に示されるように、ビットライン・スタッド導体２３２が付着されるバ
イア２８２をエッチングするために、マスク２８０が形成される。エッチングは
、酸化物及びシリコンに対して選択的に行われる。エッチングの後、矢印２８４
により示されるように、ｎ型ドーパントがバイア２８２内に打ち込まれる。打ち
込みは、第３の拡散領域２３４の中央部分のドーパント濃度及びサイズを増加す
る。典型的な実施例では、導電結合部材２３６にホウ素などのｐ型ドーパントが
打ち込まれ、その電荷転送効率を改善する。ビットライン・スタッド導体２３２
が次に付着され、平坦化されて、図３に示される構造が生成される。
【００７３】 前述の製造プロセスは、トレンチ２５２に自己整合されるワードライン導体２
３０を提供する。このフィーチャは、ビットライン・スタッド導体２３２のため
の十分な領域を提供する一方で、トレンチ２５２間の間隔を最小化することを可
能にする。
【００７４】 典型的な製造プロセスは、周囲の分離に自己整合される信号転送素子を形成す
るために使用される。この特徴は、レイアウト密度の改善と、信号転送素子の有
効幅の増加と、分離に関連付けられる端部寄生（edge parasitics）の除去を可
能にする。典型的な実施例では、ビットライン・コンタクトがワードラインに対
して境界が無く、メモリ素子密度の増加を可能にする。
【００７５】 本発明の典型的な実施例によれば、１Ｆ×２Ｆ記憶キャパシタを含む６Ｆ２基
板表面積と、スケーリング能力とを有するＤＲＡＭメモリ素子２００が提供され
る。典型的な実施例におけるＳＴＩ領域２４０は、グローバル・カラー分離（gl
obal collar isolation）と呼ばれる。グローバル・カラー分離は、分離領域が
、結合領域２０１とトレンチ２５２との合体によって含まれない全ての領域によ
り形成される事実を言及する。
【００７６】 添付の図面に示されたトレンチ２５２は、鋭い角部を有するが、これらの縁部
は、当業者であればわかるように、丸められてもよい。また、用語"側壁"（side
wall）は、トレンチ２５２が丸みのある角部、及び単一の連続的な側壁を有す
る場合も包含する。縁部の無い単一の信号転送素子は、縁部寄生も、また幅及び
分離の変化によるＶｔ変化のいずれも生じない。
【００７７】 典型的な実施例では、６Ｆ２の表面積を有する素子において、信号転送素子が
、トレンチ２５２の周囲として定義される幅（Ｗ）と、第１の拡散領域２１８か
ら第２の拡散領域２２０までの距離として定義される長さ（Ｌ）と、２：１より
も大きな幅Ｗ対長さＬの比とを有する。別の典型的な実施例では、Ｗ対Ｌの比は
５：１よりも大きい。
【００７８】 典型的な実施例では、信号転送領域２２２が、完全空乏化動作を可能にする不
純物濃度にドープされる。完全空乏化動作は、達成するのが容易である。なぜな
ら、第１のゲート導体２２６の大部分が、導電結合部材２３６と接触しない信号
転送領域２２２の部分上にあるからである。完全空乏化モードで動作するとき、
本体内のイオン化された不純物電荷によるＶｔへの寄与は小さく、Ｐ＋ゲートま
たは負のワードライン列が、所望のオフ電流を達成するために使用される。この
ように、ほぼ理想的な準Ｖｔ勾配、及び無視できる基板感度を有する素子動作が
可能になる。
【００７９】 前述の典型的な実施例は、接触体（contacted body）ＳＯＩ素子に電気的に等
価である。従って、本発明による素子は浮動体効果による、動的データ保存問題
を有さない。例えば典型的な実施例では、信号転送領域２２２の電位が、障害の
後、約５ｎｓで迅速に均衡する。
【００８０】 本発明に従う典型的な素子は、チャネル長変化に対して、無視できるＶｔ感度
で動作する。この利点が可能になる理由は、トレンチ２５２内に形成される信号
転送領域２２２の長さが、最小フィーチャ・サイズ及び基板表面積の制限から、
切り離されるからである。こうして、素子が長いチャネル振舞いを示す。
【００８１】 典型的な実施例では、メモリ素子２００が基板−プレート−トレンチ設計（Ｓ
ＰＴ）を使用する。この設計は、スタックド・イン・トレンチ設計で見られるよ
うな、複数層に起因するトレンチ２５２の最小寸法の制限を回避する。典型的な
実施例では、信号記憶ノードの第１及び第２の電極２０２、２０４の両方が、ｎ
型シリコンである。この選択は、第１の電極２０２としてＰ＋基板を使用するよ
りも好ましい。なぜならこの場合、高い組み込みフィールド及び限られたバイア
ス・オプションにより、ノード誘電体の信頼性が劣化するからである。第１の電
極２０２としてＰ＋基板を使用して、同等の信頼性を達成するためには、ノード
誘電体２０６を相当厚く形成しなければならず、その結果、記憶キャパシタンス
が低下してしまう。
【図面の簡単な説明】
【図１】 垂直メモリ素子の断面図である。
【図２】 本発明の典型的な実施例に従うメモリ素子の上面図である。
【図３】 図２の直線２Ｂ−２Ｂに沿ったメモリ素子の断面図である。
【図４】 図２の直線２Ｃ−２Ｃに沿ったメモリ素子の断面図である。
【図５】 図２の直線２Ｄ−２Ｄに沿ったメモリ素子の断面図である。
【図６】 本発明の典型的な実施例に従うメモリ素子の上面図である。
【図７】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図８】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図９】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１０】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１１】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１２】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１３】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１４】 本発明の典型的な実施例に従う製造プロセスを示す断面図である。
【図１５】 本発明の別の典型的な実施例に従う製造プロセスを示す上面図である。
【図１６】 本発明の別の典型的な実施例に従う製造プロセスを示す上面図である。
【図１７】 本発明に従う更に別の製造プロセスを示す断面図である。
【図１８】 本発明に従う更に別の製造プロセスを示す断面図である。
【図１９】 本発明に従う更に別の製造プロセスを示す断面図である。
【図２０】 本発明に従う更に別の製造プロセスを示す断面図である。
【符号の説明】
９、１４ 絶縁層 １０ 基板 １１ 第１電極 １２ 拡散層 １５ 第２電極 １９ 絶縁膜 ２０、２８ ビットライン ２２ チャネル領域 ２３、２４ 拡散領域 ２６ ゲート電極 ３０ ワードライン ２０１ 結合領域 ２０２ 信号記憶ノード第１電極 ２０３ ｐ型シリコン基板 ２０４ 信号記憶ノード第２電極 ２０６ ノード誘電体 ２０８ 導電バンド ２１０ カラー酸化物 ２１２ トレンチ側壁 ２１８ 第１拡散領域 ２２０ 第２拡散領域 ２２２ 信号転送領域 ２３４ 第３拡散領域 ２３６ 導電結合部材 ２２６ 第１ゲート導体 ２２８ 第２ゲート導体 ２２９、２４４ 酸化物スペーサ ２３０ ワードライン導体 ２３２ ビットライン・スタッド導体 ２４２ 窒化物パッド ２４６ ビットライン導体 ２５１ 絶縁体 ２５２ トレンチ ２５４ 第１の導体 ２５６ 第２の導体 ２５８ 第３の導体 ２６６ スペーサ ２６８ カット・マスク ２７０ パラリン・マスク ２７２ 導電領域 ２７６ ワードライン酸化物キャップ ２８０ マスク
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＺ，Ｌ Ｃ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，Ｔ Ｊ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ ，ＺＡ，ＺＷ (72)発明者 シュー、ルイス アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、クロスビー・コート ７ (72)発明者 マンデルマン、ジャック アメリカ合衆国12582、ニューヨーク州ス トームビル、ジャミー・レーン ５ Ｆターム(参考） 5F083 AD17 GA09 JA04 NA01

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 ビットライン導体と、 ワードライン導体と、 基板内に形成される側壁を有するトレンチを含む基板と、 第１の電極と、前記トレンチ内に形成される第２の電極と、前記第１及び第２
    の電極間に形成されるノード誘電体とを有する信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
    部とを有する環状信号転送領域と、 ii）前記信号転送領域の前記第１の端部を、前記信号記憶ノードの前記第２の
    電極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を、前記ビットライン導体に結合す
    る第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
    体と を含む、信号転送素子と、 前記信号転送領域の外面の一部を基準電位に結合する導電結合部材と を含むメモリ素子。
  2. 【請求項２】 前記信号記憶ノードの前記第１の電極が、前記トレンチに隣接して、前記基板
    内に形成される、請求項１記載のメモリ素子。
  3. 【請求項３】 前記第１の電極及び前記第２の電極の両方が、同一のｐ型シリコンまたはｎ型
    シリコンから構成される、請求項１または請求項２記載のメモリ素子。
  4. 【請求項４】 前記信号転送素子の前記信号転送領域が、完全空乏化モードで動作する不純物
    濃度にドープされる、請求項１乃至請求項３のいずれかに記載のメモリ素子。
  5. 【請求項５】 前記信号転送素子の前記第１の拡散領域が、前記トレンチの側壁の内部に形成
    される、請求項１乃至請求項４のいずれかに記載のメモリ素子。
  6. 【請求項６】 前記トレンチの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面
    と、前記ノード誘電体の端部に隣接する第１の端部と、前記信号転送領域の前記
    第１の端部に隣接する第２の端部とを有する環状カラー酸化物を含み、前記第２
    の電極が多結晶シリコンを含み、前記信号転送領域がエピタキシャル・シリコン
    から成り、前記第２の電極及び前記信号転送領域が併合領域内で併合し、前記第
    １の拡散領域が前記併合領域内において、前記トレンチの側壁の内部に形成され
    る、請求項１乃至請求項５のいずれかに記載のメモリ素子。
  7. 【請求項７】 前記信号転送素子が、前記トレンチの側壁の周囲の距離として定義される幅と
    、前記第１の拡散領域から前記第２の拡散領域までの距離として定義される長さ
    と、２：１よりも大きな幅対長さの比とを有する、請求項１乃至請求項６のいず
    れかに記載のメモリ素子。
  8. 【請求項８】 前記信号転送領域の前記外面に隣接する酸化物分離領域を含む、請求項１乃至
    請求項７のいずれかに記載のメモリ素子。
  9. 【請求項９】 ビットライン導体と、 ワードライン導体と、 トレンチ内に形成される側壁を有するトレンチを含む基板と、 第１の電極と、前記トレンチ内に形成される多結晶シリコンから成る第２の電
    極と、前記第１及び第２の電極間に形成されるノード誘電体とを有する信号記憶
    ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
    部とを有し、エピタキシャル・シリコンから成る環状信号転送領域と、 ii）前記トレンチの側壁の内部にあって、前記信号転送領域の前記第１の端部
    を、前記信号記憶ノードの前記第２の電極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を、前記ビットライン導体に結合す
    る第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
    体と を含む、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位に結合する導電結合部材と、 前記トレンチの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面
    と、前記ノード誘電体の端部に隣接する第１の端部と、前記信号転送領域の前記
    第１の端部に隣接する第２の端部とを有する環状カラー酸化物と、 を含み、 前記第２の電極及び前記信号転送領域が併合領域内で併合し、前記第１の拡散
    領域が前記併合領域内に形成される、メモリ素子。
  10. 【請求項１０】 前記信号転送素子の前記信号転送領域が、完全空乏化モードで動作する不純物
    濃度にドープされる、請求項９記載のメモリ素子。
  11. 【請求項１１】 前記導電結合部材に結合される前記一部を除き、前記信号転送領域の前記外面
    に隣接する酸化物分離領域を含む、請求項９または請求項１０記載のメモリ素子
    。
  12. 【請求項１２】 メモリ素子のアレイであって、各メモリ素子が、 ビットライン導体と、 ワードライン導体と、 基板内に形成される縁部の無い側壁を有するトレンチを含む基板と、 前記トレンチに隣接して前記基板内に形成される第１の電極と、前記トレンチ
    内に形成される多結晶シリコンから成る第２の電極と、前記第１及び第２の電極
    間に形成されるノード誘電体とを有し、前記第１の電極及び第２の電極の両方が
    同一のｐ型シリコンまたはｎ型シリコンから構成される、信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
    部とを有し、完全空乏化モードで動作する不純物濃度にドープされる、エピタキ
    シャル・シリコンから成る環状信号転送領域と、 ii）前記トレンチの側壁の内部にあって、前記信号転送領域の前記第１の端部
    を、前記信号記憶ノードの前記第２の電極に結合する第１の拡散領域と、 iii）前記信号転送領域の前記第２の端部を前記ビットライン導体に結合する
    第２の拡散領域と、 iv）前記信号転送領域の前記内面を被覆するゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
    体と を含み、 前記信号転送素子が前記トレンチの側壁の周囲の幅と、前記第１の拡散領域か
    ら前記第２の拡散領域までの長さと、２：１よりも大きな幅対長さの比とを有す
    る、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位と、前記メモリ素子のアレイ内
    の少なくとも１つの他のメモリ素子の前記信号転送領域とに結合する導電結合部
    材と、 前記トレンチの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面
    と、前記ノード誘電体の端部に隣接する第１の端部と、前記信号転送領域の前記
    第１の端部に隣接する第２の端部とを有する環状カラー酸化物とを含み、 前記第２の電極及び前記信号転送領域が併合領域内で併合し、前記第１の拡散
    領域が併合領域内に形成され、更に、 前記導電結合部材に結合される前記外面の一部を除き、前記信号転送領域の前
    記外面に隣接して形成される酸化物分離領域と を含む、メモリ素子のアレイ。
  13. 【請求項１３】 メモリ素子を製造するプロセスであって、 ａ）基板を提供するステップと、 ｂ）側壁を有するトレンチを前記基板内に形成するステップと、 ｃ）第１の電極と、前記第１の電極からノード誘電体及びカラー酸化物層によ
    り分離されて、前記トレンチ内に形成される第２の電極とを有する信号記憶ノー
    ドを形成するステップと、 ｄ）前記第２の電極に結合される第１の拡散領域と、前記第１の拡散領域に結
    合される第１の端部を有し、前記トレンチの側壁に隣接して形成される信号転送
    領域と、前記信号転送領域の第２の端部に結合される第２の拡散領域とを有する
    信号転送素子を、前記トレンチ内に形成するステップと、 ｅ）前記信号転送領域を基準電位に結合する導電結合部材を形成するステップ
    と を含むプロセス。
  14. 【請求項１４】 ステップｄ）が、環状信号転送領域を半導体のエピタキシャル成長により形成
    するステップを含む、請求項１３記載のプロセス。
  15. 【請求項１５】 前記環状信号転送領域が半導体の低温エピタキシャル成長により形成される、
    請求項１４記載のプロセス。
  16. 【請求項１６】 前記トレンチの側壁に隣接して、前記信号転送領域の反対側に酸化物分離領域
    を形成するステップを含む、請求項１３乃至請求項１５のいずれかに記載のプロ
    セス。
  17. 【請求項１７】 前記信号転送領域を、完全空乏化モードで動作する不純物濃度にドープするス
    テップを含む、請求項１３乃至請求項１６のいずれかに記載のプロセス。
  18. 【請求項１８】 前記第２の電極がポリシリコンから成り、 ステップｃ）が、前記トレンチの側壁に隣接する外面と、前記第２の電極の上
    部に隣接する内面と、前記ノード誘電体の端部に隣接する第１の端部と、前記信
    号転送領域の前記第１の端部に隣接する第２の端部とを有する環状カラー酸化物
    を形成するステップを含み、 ステップｄ）が、環状エピタキシャル信号転送領域を前記トレンチの側壁に隣
    接して、及び前記カラー酸化物の前記第２の端部に隣接して成長させるステップ
    を含み、ポリシリコンが前記第２の電極上に凝集して、前記第２の電極を増大さ
    せ、エピタキシャル領域と併合して、併合領域を形成し、前記第１の拡散領域が
    前記併合領域内に形成される、請求項１３乃至請求項１７のいずれかに記載のプ
    ロセス。
  19. 【請求項１９】 ステップｂ）が、前記トレンチの側壁の周囲の幅Ｗを有するトレンチを形成す
    るステップを含み、ステップｄ）が、前記第１の拡散領域から前記第２の拡散領
    域までの長さＬを有する環状信号転送領域を形成するステップを含み、Ｗ：Ｌの
    比が２：１よりも大きい、請求項１３乃至請求項１７のいずれかに記載のプロセ
    ス。
  20. 【請求項２０】 メモリ素子を製造するプロセスであって、 ａ）基板を提供するステップと、 ｂ）側壁を有するトレンチを基板内に形成するステップと、 ｃ）第１の電極と、第１の電極からノード誘電体及び環状カラー酸化物層によ
    り分離され、前記トレンチ内に形成されるポリシリコンの第２の電極とを有する
    信号記憶ノードを形成するステップであって、前記カラー酸化物層が前記トレン
    チの側壁に隣接する外面と、前記第２の電極の上部に隣接する内面と、前記ノー
    ド誘電体の端部に隣接する第１の端部と、第２の端部とを有し、 ｄ）信号転送素子を形成するステップであって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、前記カ
    ラー酸化物の前記第２の端部に隣接する第１の端部と、第２の端部と、中央エピ
    タキシャル領域とを有する環状エピタキシャル領域を成長させるステップと、 ii）ポリシリコンを前記第２の電極上に凝集して、前記第２の電極を増大さ
    せ、前記エピタキシャル領域の前記第１の端部と併合させて、前記トレンチの側
    壁の内部に、前記カラー酸化物に隣接して併合領域を形成するステップと、 iii）ドーパントを前記エピタキシャル領域の前記第２の端部内に拡散し、
    第２の拡散領域を形成するステップと、 iv）前記中央エピタキシャル領域を、前記信号転送素子が完全空洞化モード
    で動作する不純物濃度にドープするステップと v）ゲートを形成して、前記信号転送素子を制御するステップと を含み、 ｅ）前記中央エピタキシャル領域の前記外面を基準電位に結合する導電結合部
    材を形成するステップと、 ｆ）前記トレンチの側壁に隣接して、前記信号転送領域の反対側に酸化物分離
    領域を形成するステップと を含むプロセス。
  21. 【請求項２１】 ビットライン導体と、 ワードライン導体と、 基板内に形成される側壁を有するトレンチを含むｐ型シリコン基板と、 ｎ＋ポリシリコン第１電極と、前記トレンチ内に形成されるｎ＋ポリシリコン
    第２電極と、前記第１及び第２の電極間に形成される酸化物ノード誘電体とを有
    する信号記憶ノードと、 信号転送素子であって、 i）前記トレンチの側壁に隣接する外面と、内面と、第１の端部と、第２の端
    部とを有する環状ｐ型エピタキシャル・シリコン信号転送領域と、 ii）前記信号転送領域の前記第１の端部を、前記信号記憶ノードの前記第２の
    電極に結合するｎ＋第１拡散領域と、 iii）前記信号転送領域の前記第２の端部を、前記ビットライン導体に結合す
    るｎ＋第２拡散領域と、 iv）前記信号転送領域の内面を被覆する酸化物ゲート絶縁体と、 v）前記ゲート絶縁体を被覆し、前記ワードライン導体に結合されるゲート導
    体とを含む、信号転送素子と、 前記信号転送領域の前記外面の一部を基準電位に結合する導電結合部材と を含む、メモリ素子。
JP2000587372A 1998-12-04 1999-11-26 メモリ素子、メモリ・アレイ及びメモリ素子の製造方法 Expired - Fee Related JP3627008B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/205,934 1998-12-04
US09/205,934 US6144054A (en) 1998-12-04 1998-12-04 DRAM cell having an annular signal transfer region
PCT/GB1999/003954 WO2000035006A1 (en) 1998-12-04 1999-11-26 Dram cell having an annular signal transfer region

Publications (2)

Publication Number Publication Date
JP2002532879A true JP2002532879A (ja) 2002-10-02
JP3627008B2 JP3627008B2 (ja) 2005-03-09

Family

ID=22764271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587372A Expired - Fee Related JP3627008B2 (ja) 1998-12-04 1999-11-26 メモリ素子、メモリ・アレイ及びメモリ素子の製造方法

Country Status (10)

Country Link
US (2) US6144054A (ja)
EP (1) EP1135801A1 (ja)
JP (1) JP3627008B2 (ja)
KR (1) KR100345538B1 (ja)
AU (1) AU1288000A (ja)
CZ (1) CZ295847B6 (ja)
HU (1) HUP0104475A3 (ja)
IL (1) IL142850A (ja)
PL (1) PL348501A1 (ja)
WO (1) WO2000035006A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6576944B2 (en) * 2000-12-14 2003-06-10 Infineon Technologies Ag Self-aligned nitride pattern for improved process window
US6812092B2 (en) * 2000-12-19 2004-11-02 Infineon Technologies Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
DE10063443B4 (de) * 2000-12-20 2005-03-03 Infineon Technologies Ag Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
US6642552B2 (en) * 2001-02-02 2003-11-04 Grail Semiconductor Inductive storage capacitor
US6576945B2 (en) 2001-02-05 2003-06-10 International Business Machines Corporation Structure and method for a compact trench-capacitor DRAM cell with body contact
WO2002073657A2 (de) 2001-03-09 2002-09-19 Infineon Technologies Ag Halbleiterspeicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
DE10111755C1 (de) * 2001-03-12 2002-05-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers
US6518118B2 (en) * 2001-03-15 2003-02-11 International Business Machines Corporation Structure and process for buried bitline and single sided buried conductor formation
US6893923B2 (en) * 2001-03-21 2005-05-17 International Rectifier Corporation Reduced mask count process for manufacture of mosgated device
US6809368B2 (en) * 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
US6518616B2 (en) * 2001-04-18 2003-02-11 International Business Machines Corporation Vertical gate top engineering for improved GC and CB process windows
DE10125967C1 (de) * 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7033876B2 (en) 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6531377B2 (en) * 2001-07-13 2003-03-11 Infineon Technologies Ag Method for high aspect ratio gap fill using sequential HDP-CVD
US6452224B1 (en) * 2001-07-23 2002-09-17 International Business Machines Corporation Method for manufacture of improved deep trench eDRAM capacitor and structure produced thereby
DE10136333A1 (de) * 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US6566190B2 (en) * 2001-08-30 2003-05-20 Promos Technologies, Inc. Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices
US6821864B2 (en) * 2002-03-07 2004-11-23 International Business Machines Corporation Method to achieve increased trench depth, independent of CD as defined by lithography
US6573136B1 (en) * 2002-05-30 2003-06-03 Infineon Technologies Ag Isolating a vertical gate contact structure
US6750499B2 (en) * 2002-08-06 2004-06-15 Intelligent Sources Development Corp. Self-aligned trench-type dram structure and its contactless dram arrays
US6794699B2 (en) * 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
US6979851B2 (en) * 2002-10-04 2005-12-27 International Business Machines Corporation Structure and method of vertical transistor DRAM cell having a low leakage buried strap
CA2513226A1 (en) * 2003-01-13 2004-07-29 Mahendra S. Rao Persistent expression of candidate molecule in proliferating stem and progenitor cells for delivery of therapeutic products
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
US7452763B1 (en) * 2003-03-04 2008-11-18 Qspeed Semiconductor Inc. Method for a junction field effect transistor with reduced gate capacitance
TWI223387B (en) * 2003-04-02 2004-11-01 Nanya Technology Corp Method for increasing the capacitance of deep trench capacitors
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
AU2004252568B2 (en) * 2003-06-27 2011-06-30 Ethicon, Incorporated Regeneration and repair of neural tissue using postpartum-derived cells
US7276754B2 (en) * 2003-08-29 2007-10-02 Micron Technology, Inc. Annular gate and technique for fabricating an annular gate
US7170126B2 (en) * 2003-09-16 2007-01-30 International Business Machines Corporation Structure of vertical strained silicon devices
US20050135892A1 (en) * 2003-12-17 2005-06-23 Tang An K. End milling cutter assembly
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
US7504685B2 (en) * 2005-06-28 2009-03-17 Micron Technology, Inc. Oxide epitaxial isolation
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
US7898014B2 (en) * 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
JP5356726B2 (ja) * 2008-05-15 2013-12-04 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
WO2011005910A1 (en) * 2009-07-09 2011-01-13 The Procter & Gamble Company Method of laundering fabric using a compacted laundry detergent composition
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US8673758B2 (en) * 2011-06-16 2014-03-18 United Microelectronics Corp. Structure of metal gate and fabrication method thereof
US8878156B2 (en) 2011-11-21 2014-11-04 Avalanche Technology Inc. Memory device having stitched arrays of 4 F2 memory cells
US8557657B1 (en) 2012-05-18 2013-10-15 International Business Machines Corporation Retrograde substrate for deep trench capacitors
US9029822B2 (en) 2012-11-17 2015-05-12 Avalanche Technology, Inc. High density resistive memory having a vertical dual channel transistor
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
US20160372558A1 (en) * 2015-06-18 2016-12-22 Sanken Electric Co., Ltd. High Voltage Vertical FPMOS Fets

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
JPS61179571A (ja) * 1984-09-27 1986-08-12 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセルおよびそのアレイ
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
US4791463A (en) * 1984-10-31 1988-12-13 Texas Instruments Incorporated Structure for contacting devices in three dimensional circuitry
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
CA1253193A (en) * 1985-07-12 1989-04-25 Eastman Kodak Company Method and apparatus for producing printed tabs
JPH0797625B2 (ja) * 1986-11-19 1995-10-18 三菱電機株式会社 半導体記憶装置
US4833516A (en) * 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
JPH01149454A (ja) * 1987-12-04 1989-06-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
JPH01227468A (ja) * 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US5008214A (en) * 1988-06-03 1991-04-16 Texas Instruments Incorporated Method of making crosspoint dynamic RAM cell array with overlapping wordlines and folded bitlines
US4989055A (en) * 1989-06-15 1991-01-29 Texas Instruments Incorporated Dynamic random access memory cell
KR920004368B1 (ko) * 1989-09-04 1992-06-04 재단법인 한국전자통신연구소 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods

Also Published As

Publication number Publication date
IL142850A (en) 2004-09-27
HUP0104475A2 (hu) 2002-03-28
CZ20011964A3 (cs) 2001-11-14
JP3627008B2 (ja) 2005-03-09
KR100345538B1 (ko) 2002-07-26
PL348501A1 (en) 2002-05-20
WO2000035006A1 (en) 2000-06-15
KR20000047654A (ko) 2000-07-25
EP1135801A1 (en) 2001-09-26
US6144054A (en) 2000-11-07
US6335239B1 (en) 2002-01-01
CZ295847B6 (cs) 2005-11-16
HUP0104475A3 (en) 2002-06-28
AU1288000A (en) 2000-06-26
IL142850A0 (en) 2002-03-10

Similar Documents

Publication Publication Date Title
JP2002532879A (ja) 環状信号転送領域を有するｄｒａｍセル
KR100837915B1 (ko) 트랜지스터 제조 방법 및 메모리 디바이스 제조 방법
US6593612B2 (en) Structure and method for forming a body contact for vertical transistor cells
US6440793B1 (en) Vertical MOSFET
US7763513B2 (en) Integrated circuit device and method of manufacture
EP1794791B1 (en) Dram cells with vertical u-shaped transistors
US6734482B1 (en) Trench buried bit line memory devices
CN100550420C (zh) 垂直晶体管的制造方法
US6437388B1 (en) Compact trench capacitor memory cell with body contact
US6309924B1 (en) Method of forming self-limiting polysilicon LOCOS for DRAM cell
JPH08111530A (ja) Ｓｏｉ形電界効果トランジスタ
EP1077487A2 (en) Trench capacitor DRAM cell with vertical transistor
US7410864B2 (en) Trench and a trench capacitor and method for forming the same
US6414347B1 (en) Vertical MOSFET
US6373086B1 (en) Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same
US11967626B2 (en) Field effect transistors with gate fins and method of making the same
US6229173B1 (en) Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor
JP2000138354A (ja) モノリシック・メモリデバイス
US20080237681A1 (en) Semiconductor device and manufacturing method thereof
US12015084B2 (en) Field effect transistors with gate fins and method of making the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees