JP2002527903A - 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法 - Google Patents

長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法

Info

Publication number
JP2002527903A
JP2002527903A JP2000576483A JP2000576483A JP2002527903A JP 2002527903 A JP2002527903 A JP 2002527903A JP 2000576483 A JP2000576483 A JP 2000576483A JP 2000576483 A JP2000576483 A JP 2000576483A JP 2002527903 A JP2002527903 A JP 2002527903A
Authority
JP
Japan
Prior art keywords
precursor
ferroelectric
stoichiometric
site element
site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000576483A
Other languages
English (en)
Other versions
JP3590353B2 (ja
Inventor
コウジ アリタ，
慎一郎 林
ジョゼフ ディ． クチアロ，
デ アラウジョ， カルロス エー パズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2002527903A publication Critical patent/JP2002527903A/ja
Application granted granted Critical
Publication of JP3590353B2 publication Critical patent/JP3590353B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 集積回路における強誘電体金属酸化物の薄膜（３１３）を形成するための液体前駆体は、化学量論的平衡量より多くの金属Ｂサイト元素および化学量論的平衡量より少ない金属Ａサイト元素を含む。ニオブ酸ストロンチウムビスマスタンタルを形成するために、前駆体がストロンチウム、ビスマス、タンタルおよびニオブを含有する場合、前駆体は、タンタルおよびニオブの内、少なくとも１つの過剰量を含む。過剰なタンタルおよびニオブを含む前駆体から作製される層状超格子材料の薄膜（３１３）を含むキャパシタは、７５℃での１０10負の分極スイッチングパルス、および１２５℃での１０9負の分極スイッチングパルスの後で、良好な分極率および低いパーセンテージのインプリントを示す。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、集積回路で使用するための薄膜材料に関し、より詳細には集積メモ
リ回路で使用するための強誘電体材料に関する。よりさらに具体的には、薄膜強
誘電体材料は、同一方向性の電圧パルスを何回も繰り返した後に、インプリント
および分極疲労の程度が低いことを示す層状超格子材料である。
【０００２】 （２．問題提起） 薄膜強誘電体材料は、様々な不揮発性ランダムアクセスメモリデバイスで用い
られ得ることが周知である。例えば、Ｋｏｉｋｅに発行された米国特許第５，６
００，５８７号は、強誘電体キャパシタおよびスイッチングトランジスタからな
るメモリセルを用いる強誘電体不揮発性ランダムアクセスメモリを教示する。Ｏ
ｍｕｒａに発行された米国特許第５，４９５，４３８号は、並列に接続した強誘
電体キャパシタから形成される強誘電体メモリを教示する。キャパシタは、異な
る抗電界値の強誘電体材料を有しており、従って、多値データを使用または格納
することができる。Ｎｉｓｈｉｍｕｒａらに発行された米国特許第５，５９２，
４０９号は、２つのゲート間の印加電圧により分極される強誘電体層を含む不揮
発性メモリを教示する。分極、またはメモリ格納状態は、強誘電体層を流れる高
電流、または低電流として読み出され、これにより非破壊読み出しを可能にする
。Ｔａｋｅｕｃｈｉらに発行された米国特許第５，５３９，２７９号は、ダイナ
ミックランダムアクセスメモリ（「ＤＲＡＭ」）モードおよび強誘電体ランダム
アクセスメモリ（「ＦＥＲＡＭ」）モードを含む２つの動作モード間を切り換え
る高速１−トランジスタ−１−キャパシタ強誘電体メモリを教示する。
【０００３】 図１は、強誘電体薄膜の理想的な分極ヒステリシス曲線１００を示す。曲線１
００の１０２側は、印加電界Ｅを正の値から負の値へと変化させながら強誘電体
キャパシタ上の電荷を測定することによって生じる。曲線１００の１０４側は、
印加電界Ｅを負の値から正の値へと変化させながら強誘電体キャパシタ上の電荷
を測定することによって生じる。点−ＥcおよびＥcは、従来より、抗電界と呼ば
れており、この抗電界は分極Ｐをゼロにするために必要とされる。同様に、残留
分極Ｐｒまたは−Ｐｒは、電界値ゼロでの強誘電体材料の分極である。理想的に
は、Ｐｒおよび−Ｐｒ値は同じ大きさであるが、実際には、それらの値は、異な
っている場合が多い。従って、２Ｐｒとして測定される分極は、実際のＰｒおよ
び−Ｐｒ値の大きさが異なり得るとしても、これらの絶対値を足すことにより計
算される。自発分極値Ｐｓおよび−Ｐｓは、ヒステリシスループの直線状の遠位
端（例えば、１０６）を外挿して、分極軸と交わることにより測定される。理想
的な強誘電体では、ＰｓはＰｒに等しいが、線形誘電体と非線形強誘電体の振る
舞いにより、実際の強誘電体では、これらの値は異なる。大きく、角型の、実質
に矩形の中央領域１０８は、抗電界と分極の両方に関して、曲線１０２と１０４
との間の大きな分離によりメモリとしての使用について適していることを示す。
【０００４】 現在、利用可能な強誘電体材料は、図１に示される理想的なヒステリシスから
外れている。研究者は、集積強誘電体デバイスで使用するための材料を１９７０
年代から研究しているが、これらの研究は、理想的なヒステリシスから外れるた
めに商業的には未だ成功していない。例えば、Ｒｏｈｒｅｒに発行された米国特
許第３，９３９，２９２号は、強誘電体メモリで使用するための強誘電体材料の
初期の研究が、硝酸カリウムの第ＩＩＩ相について行われたと報告する。実際に
、硝酸カリウム材料は低い分極率を有し、疲労とインプリントによる悪影響がひ
どいので、実用的には超小型電子メモリとしては役に立たない。
【０００５】 特定の商業的な要件を満たす強誘電体を見出すのは困難である。集積強誘電体
デバイスに最良の材料は、従来の集積回路の動作電圧、すなわち３〜５ボルトか
ら得られ得る抗電界を用いて、スイッチングされる。材料は、十分な密度を有す
るメモリの構成を可能にするために、極めて高い分極を有すべきである。例えば
、２Ｐｒとして測定される分極は、１２〜１５μＣ/ｃｍ2を越える分極である。
分極疲労は極めて低く、または存在しないようにすべきである。さらに、強誘電
体材料はインプリントすべきでない。すなわち、ヒステリシス曲線は、正または
負の抗電界に片寄るようにシフトすべきではない。
【０００６】 図２は曲線２００と並んでヒステリシス曲線１００を示す。曲線２００は、曲
線１００における疲労の影響を示す。疲労により中央領域１０８を定義する曲線
１０２と１０４との間の分離が減少する。中央領域１０８は、さらなる疲労に伴
い、次第に減少する。分離におけるこの変化は、分極のスイッチングの結果とし
て、強誘電体材料に生じる点電荷欠陥の生成および印加電界下でそれら欠陥に関
連したスクリーニング効果によるものである。このように、疲労により、強誘電
体材料は繰り返された分極スイッチングによって時間が経つと使えなくなる。
【０００７】 Ａｒａｕｊｏらに発行された米国特許第５，５１９，２３４号は、曲線２００
の疲労問題が、Ｓｍｏｌｅｎｓｋｉｉらの「Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ ａ
ｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ」、Ｇｏｒｄｏｎ ａｎｄ Ｂｒｅ
ａｃｈ（１９８４）で述べられた「層状ペロブスカイト型」材料のような、層状
超格子化合物を用いることによって、実質的に克服されると教示する。層状超格
子化合物は、分極状態が、３０％未満の疲労で少なくとも１０9回までスイッチ
ングされ得る薄膜強誘電体材料を提供することができる。疲労耐性のこのレベル
は、他の強誘電体（例えば、ジルコン酸チタン酸鉛「ＰＺＴ」、またはジルコン
酸チタン酸鉛ランタン「ＰＬＺＴ」）の疲労耐性より少なくとも高い大きさのオ
ーダーのレベルであるので、技術上の著しい発展をもたらす。
【０００８】 Ｓｍｏｌｅｎｓｋｉｉ ｂｏｏｋの１５．３節によれば、層状ペロブスカイト
型材料または層状超格子化合物は３つの一般的なタイプから成る。
【０００９】 （Ｉ）式Ａm-1Ｓ2ＭmＯ3m+3を有する化合物、ここでＡ＝Ｂｉ3+、Ｂａ2+、 Ｓｒ2+、Ｃａ2+、Ｐｂ2+、Ｋ+、Ｎａ+および匹敵するサイズの他のイオン、Ｓ＝
Ｂｉ3+、およびＭ＝Ｔｉ4+、Ｎｂ5+、Ｔａ5+、Ｍｏ6+、Ｗ6+、Ｆｅ3+および酸素
８面体を占める他のイオン、 （ＩＩ）式Ａm+1ＭmＯ3m+1を有する化合物（チタン酸ストロンチウムＳｒ2 ＴｉＯ4、Ｓｒ3Ｔｉ2Ｏ7およびＳｒ4Ｔｉ3Ｏ10などの化合物を含む）、および （ＩＩＩ）式ＡmＭmＯ3m+2を有する化合物（Ｓｒ2Ｎｂ2Ｏ7、Ｌａ2Ｔｉ2 Ｏ7、Ｓｒ5ＴｉＮｂ4Ｏ17、およびＳｒ6Ｔｉ2Ｎｂ4Ｏ20などの化合物を含む）
。
【００１０】 Ｓｍｏｌｅｎｓｋｉｉは、ペロブスカイト型層が、ｍの値に依存して種々の厚
さを有し得、ペロブスカイトＡＭＯ3は、主に、ｍが無限の層状ペロブスカイト
型構造の任意タイプの限定した例であると指摘した。Ｓｍｏｌｅｎｓｋｉｉはま
た、最小の厚さ（ｍ＝１）の層をＰで表し、ビスマス−酸素層をＢで表す場合、
タイプＩの化合物は．．．ＢＰmＢＰm．．．．と記載され得ると述べた。さら に、Ｓｍｏｌｅｎｓｋｉｉは、ｍが分数である場合、格子は種々の厚さのペロブ
スカイト型層を含み、既知のタイプＩ全ての化合物は強誘電体であると言及して
た。
【００１１】 本発明によれば、層状超格子材料は、次の式でさらに一般的にまとめることが
できる。
【００１２】
【数１】 ここで、Ａ１、Ａ２．．．Ａｊは、ストロンチウム、カルシウム、バリウム、ビ
スマス、鉛等の元素であり得るペロブスカイト型構造におけるＡサイトの元素を
表す。Ｓ１、Ｓ２．．．Ｓｋは通常ビスマスであるが、イットリウム、スカンジ
ウム、ランタン、アンチモン、クロム、タリウム、および原子価が＋３の他の元
素のような材料もまた可能である超格子ジェネレータ（「Ｓサイト」）元素を表
す。Ｂ１、Ｂ２．．．Ｂｌは、チタン、タンタル、ハフニウム、タングステン、
ニオブ、ジルコニウム、およびその他のような元素であり得るペロブスカイト型
構造のＢサイトの元素を表す。Ｑは、アニオンを表す。アニオンは一般的には酸
素であるが、フッ素、塩素、および酸フッ化物、酸塩化物等のようなこれらの元
素の混成もまた可能である。式（１）における上付き添字は、個々の元素の原子
価を示し、下付き添字は、化合物の１モル中のその材料のモル数、または単位格
子の点から見ると、単位格子中の平均の元素の原子数を示す。下付き添字は、整
数または分数であり得る。すなわち、式（１）は、単位格子が材料中で異なり得
る場合（例えば、Ｓｒ.75Ｂａ.25Ｂｉ2Ｔａ2Ｏ9では、平均でＡサイトの７５％
はストロンチウム原子で占められ、Ａサイトの２５％がバリウム原子で占められ
ている）を含む。化合物にＡサイト元素が１つのみである場合、それは「Ａ１」
元素で表され、ｗ２．．．ｗｊ全てはゼロに等しい。化合物にＢサイト元素が１
つのみである場合、それは「Ｂ１」元素で表され、ｙ２．．．ｙｌ全てはゼロに
等しく、超格子ジェネレータ元素に対しても同様である。本発明におけるように
、１つのＡサイト元素、１つの超格子ジェネレータ元素、および１つまたは２つ
のＢサイト元素であることが通常の場合であるが、式（１）は、ＡおよびＢサイ
ト、ならびに超格子ジェネレータサイトが複数の元素を有し得る層状超格子化合
物を含むために、さらに一般的な形で書かれている。
【００１３】 ｚの値は次の等式から見出される。
【００１４】
【数２】 式（１）は、３つのＳｍｏｌｅｎｓｋｉｉタイプ化合物全てを含む。
【００１５】 層状超格子材料は、式（１）に適し得る全ての材料を含むのではなく、結晶化
中に自発的に自身を明確な交互層を有する結晶構造にする材料のみを含む。この
自発的結晶化は典型的には、成分の混合を熱的に処理すること、またはアニーリ
ングにより、容易になる。温度を上げることにより、超格子を形成している部分
の、ペロブスカイト型八面体のような熱力学的に有利な構造への秩序化を促進す
る。Ｓ１、Ｓ２．．．Ｓｋに適用される「超格子ジェネレータ元素」という用語
は、これらの金属が、混合した層状超格子材料中の超格子ジェネレータ金属の一
様なランダムな分布とは逆に、２つのペロブスカイト型層の間に置かれた凝縮し
た金属酸化物層の形態で特に安定であるという事実を指す。特に、ビスマスは、
Ａサイト材料または超格子ジェネレータのいずれかとして機能を果たすことがで
きるイオン半径を有するが、ビスマスが閾値化学量論的比未満の量で存在してい
る場合、自発的に非ペロブスカイト型酸化ビスマス層として凝縮する。
【００１６】 層状超格子化合物に起因する低い疲労の強誘電体における凄まじい発展にも関
わらず，図２の曲線２０２に代表されるインプリント問題が残っている。曲線２
０２は、曲線１００がインプリントされ得るか、または右または左にシフトし得
ることを示す。強誘電体材料が繰り返し同一方向の電圧パルスを受ける場合、こ
のインプリンティングが生じる。強誘電体材料は、印加電界に関して正または負
方向に１０２および１０４側をシフトする残留分極またはバイアスを保持する。
従って、曲線２０２は、強誘電体キャパシタの負のパルスを繰り返すことにより
正の向き２０４にシフトする。逆向きのシフトもまた、正電圧のパルスの繰り返
しにより生じ得る。このタイプのパルシングは、ＦＥＲＡＭ（強誘電体ランダム
アクセスメモリ）におけるセンス動作のような同一方向電圧サイクルを繰り返し
た結果として、強誘電体材料に生じることを表す。インプリントは極めて深刻で
あり得るので、強誘電体材料はもはや論理１または０値に相当する２値分極状態
を保持することができない。
【００１７】 Ｖｅｒｈａｅｇｈｅに発行された米国特許第５，５９２，４１０号は、強誘電
体インプリント現象を「補償」と呼ぶ。米国特許第５，５９２，４１０号は、曲
線２０２と比べると、図中の１００のインプリントしていない位置にヒステリシ
スループを戻すために、書き込みサイクルの間の電圧パルスシングにより、イン
プリント問題をなくすことができることを教示する。従って、インプリント問題
は、パルス電圧がスイッチング電圧と逆である特定の書き込み動作によってなく
なる。インプリント現象は部分的にはなくすことができない現象なので、やはり
勧められた電圧パルスシングは問題全体に取り組んでいない。観測されたインプ
リティングは、強誘電体結晶の微細構造での対応する変化（例えば、分極した結
晶のドメインの関連したトラッピングによる点電荷欠陥の生成）を反映してる。
微細構造でのこれらの変化は、全て可逆的であるとは限らない。
【００１８】 インプリントおよび分極−疲労問題の実質的に無い強誘電体薄膜材料に対する
必要性が依然として存在する。
【００１９】 （３．問題解決） 本発明は、標準集積回路動作条件の下で使用される場合（すなわち、電圧範囲
は±３〜５ボルト以下および温度範囲は−５５〜１５０℃）に、本質的にインプ
リントの無い強誘電体薄膜を提供することにより、以上の議論で言及された問題
を解決する。強誘電体薄膜は集積回路メモリで有用であり、例外的に角形のヒス
テリシス特性を有する高い分極を提供する。本発明による薄膜強誘電体材料は、
７５℃の温度で１０10同一方向電圧パルス、および１２５℃の１０9パルス後で
約５〜１０％のみの範囲内でインプリント率値を示す。電圧サイクル後、それら
の分極率もまた、１２μＣ/ｃｍ2より高いレベルに相当する高いレベルのままで
ある。
【００２０】 従って、本発明による薄膜強誘電体材料を含む電子デバイスは、本質的にイン
プリントがなく、かつ疲労がない。この改良点は、過剰なＢサイト元素を含有す
る層状超格子材料を含む薄膜強誘電体材料を使用することにより生じる。下記の
例では、層状超格子材料は、化学量論的量より多くの量のタンタルおよびニオブ
を含有する前駆体から作製されるストロンチウムビスマスタンタルニオベートを
含む。ストロンチウムビスマスタンタルニオベートの平衡化学量論式は、 （３）ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 である。但し、０≦ｘ≦１である。ストロンチウムビスマスタンタルニオベート
の「非化学量論」式は、 （４）（ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9）p（Ｂｉ2Ｏ3）q（Ｔａ2Ｏ5）r（Ｎｂ 2 Ｏ5）s（ＳｒＯ）t と書かれ得る。式（４）は、概念的にビスマス層状超格子酸化物化合物および各
元素の単純な酸化物の混合物と考えられ得る。実験結果は、薄膜がｔ＝０、０≦
ｘ≦１、０≦ｑ≦ｐ、およびｓとｒの和が０より大きく、ｐ未満である前駆体溶
液から作製される場合、良好な分極率およびインプリント特性が達成されること
を一般的に示す。
【００２１】 式（３）は、Ａサイト金属がストロンチウム、Ｓサイト金属（すなわち、超格
子ジェネレータ）がビスマス、Ｂサイト金属がニオブおよびタンタル、並びにｚ
＝９の場合の一般式（１）に相当する。式（３）は、さらに具体的に言うと、Ａ
サイト金属はストロンチウム、Ｓサイト金属はビスマス、Ｍ−サイト金属はニオ
ブおよびタンタル、ならびにｍ＝２の場合のタイプＩのＳｍｏｌｅｎｓｋｉｉ式
に相当する。式（４）は、さらなる非化学量論的量のＡ−、Ｓ−およびＢサイト
の元素を供給する場合を除き、式（３）に相当する。
【００２２】 本発明の薄膜強誘電体材料は、好ましくは、約６００ナノメートル（ｎｍ）未
満の厚さであり、さらに好ましくは約４００ナノメートル（ｎｍ）未満の厚さで
あり、最も好ましい厚さは約２００ｎｍである。
【００２３】 ストロンチウムビスマスタンタルニオベートの薄膜は、集積回路内で用いる意
図された環境の中で、インプリントへの優れた耐性を示す。例えば、好適なデバ
イスは、７５℃で、最小で６％の反対状態のインプリント状態で１０10同一方向
性（負）電圧パルスサイクルに耐え得、各電圧パルスサイクルは、３ボルトの電
圧振幅を有する。同様に、好適なデバイスは、１２５℃で、５％未満のインプリ
ント状態で１０9以上の同一方向性の電圧パルスサイクルに耐え得、各パルスは
３〜５ボルトの範囲の大きさを有する。
【００２４】 従って、本発明の目的は、強誘電体層状超格子化合物を形成するのに有効な量
で金属部分を含む前駆体を提供することであり、それによって、前駆体は、少な
くとも１つのＢサイト元素の化学量論的平衡量より多い相対量の少なくとも１つ
のＢサイト元素を含む。
【００２５】 本発明の特徴は、前駆体が少なくとも１つのＡサイト元素の化学量論的平衡量
未満の相対量の少なくとも１つのＡサイト元素を含むことである。
【００２６】 本発明の別の目的は、化学量論的非平衡式ＡaＳbＢcＯ[9+(a-1)+(b-2)(1.5)+( c-2)(2.5)] （ここでＡは少なくとも１つのＡサイト元素を表し、Ｓは少なくとも
１つの超格子ジェネレータ元素を表し、Ｂは少なくとも１つのＢサイト元素を表
し、ａ≦１、ｂ≧２、およびｃ＞２．４である）にほぼ相当する量の金属部分を
含む前駆体を提供することである。
【００２７】 本発明の別の目的は、金属部分が、ストロンチウム（Ｓｒ）、ビスマス（Ｂｉ
）、タンタル（Ｔａ）、およびニオブ（Ｎｂ）であり、これらが化学量論的非平
衡化学式ＳｒaＢｉb（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)]（ａ
≦１、ｂ≧２、および（ｃ＋ｄ）＞２である）にほぼ相当する相対量で存在する
前駆体を提供することである。本発明の１つの好適な実施形態では、ａ＝１、２
．１≦ｂ≦２．２、および（ｃ＋ｄ）＞２であり、さらに好ましくは、２＜（ｃ
＋ｄ）≦２．４である。この好適な実施形態は、（ｃ＋ｄ）が約２．３である場
合、特に有効であり、比ｃ／ｄが、約０．６／０．４である場合、有効であると
分かる。
【００２８】 本発明のさらなる目的は、基板上に第１の電極を形成し、強誘電体層状超格子
化合物を含有する薄膜を形成するために上記の前駆体を付与し、この薄膜上に第
２の電極を形成する方法を提供することである。
【００２９】 本発明のさらなる目的は、少なくとも１つのＢサイト元素の化学量論的平衡量
より多い相対量の少なくとも１つのＢサイト元素を有する層状超格子材料の薄膜
を含む集積回路における強誘電体デバイスを提供することである。本発明の強誘
電体デバイスの好適な実施形態において、層状超格子材料は、少なくとも１つの
Ａサイト元素の化学量論的平衡量より少ない相対量の少なくとも１つのＡサイト
元素を含む。本発明の特徴は、薄膜が化学量論的非平衡式ＡaＳbＢcＯ[9+(a-1)+ (b-2)(1.5)+(c-2)(2.5)] （ここでＡは、少なくとも１つのＡサイト元素を表し、
Ｓは少なくとも１つの超格子ジェネレータ元素を表し、Ｂは少なくとも１つのＢ
サイト元素を表し、ａ≦１、ｂ≧２、およびｃ＞２）にほぼ相当する量で金属部
分を含むことである。
【００３０】 強誘電体デバイスの好適な実施形態において、薄膜は、化学量論的非平衡化学
式ＳｒaＢｉb（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)]（ここで、
ａ≦１、ｂ≧２、および（ｃ＋ｄ）＞２）にほぼ相当する量でストロンチウム、
ビスマス、タンタルおよびニオブを含む。好ましくは、ａ＝１、２．１≦ｂ≦２
．２、および（ｃ＋ｄ）＞２であり、さらに好ましくは、２＜（ｃ＋ｄ）≦２．
４である。この好適な実施形態は、（ｃ＋ｄ）が約２．３である場合に、特に有
効であり、比ｃ／ｄが約０．６/０．４である場合に、有効であると分かる。
【００３１】 本発明の別の目的は、上記の第１の電極、第２の電極、および層状超格子材料
の薄膜を含む強誘電体デバイスであり、それによって、薄膜は、実質的に第１の
電極と第２の電極との間に位置される。
【００３２】 他の特徴、目的、および利点は、添付の図面と組み合わせて以下の詳細な説明
を読めば、当業者には明らかとなる。
【００３３】 （好適な実施形態の詳細な説明） （１．概要） 図３、５〜６は、実際の集積回路デバイスまたは構成要素の任意の特定の部分
の平面図または断面図であるように意図されないことを理解すべきである。実際
のデバイスにおいて、層は一定ではなく、厚さの異なる部分を有し得る。実際の
デバイスにおける種々の層は、曲がっており、重なったエッジ有する場合が多い
。その代わりに図面は、そうでない場合に可能であるよりも本発明の構造および
プロセスをより明確にかつ完全に示すために用いられる理想化された図を示す。
また、図面は、本発明の方法を用いて製造され得る強誘電体デバイスおよび構造
の多数の変形例のうちの１つのみを示す。
【００３４】 ＭＯＳＦＥＴおよび強誘電体キャパシタ素子を含む集積回路を製造するための
一般的な製造工程は、Ｙｏｓｈｉｍｏｒｉの米国特許第５，５６１，３０７号に
記載される。一般的な製造方法は、他の参考文献にも記載される。
【００３５】 図３では、本発明の方法に従って製造され得る例示的な不揮発性強誘電体メモ
リの断面図を示す。図３に示されるように、メモリセル３００は、上記の式（４
）に従う経験的な式を有するストロンチウムビスマスタンタルニオベートの薄膜
強誘電体層３１３を含む。層３０２は、ルビー、サファイア、石英、またはガリ
ウムヒ素を含む任意のウェハであり得るが、最も好適には、絶縁するためには厚
い酸化物層３０３を有する市販のシリコンウェハである。ウェハ３０２は、ソー
ス領域３０８およびドレイン領域３１０を提供するためにドープされる。絶縁層
３１１は、好適にはスピンオンガラスから作られる。下部電極３１２は、好適に
はスパッタリング蒸着されたプラチナおよびチタンから作られるが、任意の適切
な導電体を用いてもよい。下部電極３１２のプラチナは、典型的には、１５０ｎ
ｍ〜３５０ｎｍの範囲の厚さを有し、好適には約２００ｎｍの厚さを有する。チ
タン接着層は、典型的には、２０ｎｍ〜５０ｎｍの範囲の厚さを有する。本発明
によると、薄膜強誘電体層３１３は、過剰量のＢサイト元素を有する層状超格子
材料を含み、それにより疲労特性を改善する。上部電極３１４は、典型的には、
１５０ｎｍ〜３５０ｎｍの範囲の厚さを有し、好適には約２００ｎｍの厚さのプ
ラチナを有する。従来の材料および方法を用いて形成される中間誘電体層３１５
は、上部電極３１４および絶縁層３１１を覆う。配線層３１６および３２２は、
好適には、下にある接着および／またはバリア層の少なくとも１つ上にアルミニ
ウム上部層を有する従来のメタライゼーションスタック（例えば組み合わせであ
るＡｌ／ＴｉＮ／ＴｉまたはＡｌ／ＴｉＷ）を含む。
【００３６】 図４は、本発明のメモリセル３００を製造するためのプロセス４００の模式的
プロセス図を示す。工程４０２において、ウェハ３０２は、従来の手段によって
薄膜強誘電体層３１３を受け入れるように準備される。従って、ウェハ３０２は
、酸化物層３０３を成長させるために、酸素拡散炉中で加熱され得る。コンタク
トホール３０７は、イオンエッチングまたはウェハ３０２を露出させるための他
の技術によって酸化物層３０３を通って形成され得、次いで、従来の手段によっ
てｎドープまたはｐドープされてソース領域３０８およびドレイン領域３１０を
提供する。ゲート３０６は、従来の手段によって形成される。絶縁層３１１は、
スピンオングラスまたは他の従来の材料として堆積され得る。下部電極３１２は
、その場所にスパッタリングされて従来の手段によってアニーリングされる。プ
ロセス４００は、薄膜強誘電体層３１３の形成における従来のプロセスと異なる
。
【００３７】 工程４０４は、液体前駆体の調製を含む。以下の反応に従って調製される金属
アルコキシカルボキシレート前駆体を用いることが好ましい。
【００３８】
【数３】 ここでＭは電荷ｎを有する金属カチオンであり、ｂは０〜ｎの範囲のカルボン酸
のモル数であり、Ｒ’は好適には４〜１５個の炭素原子を有するアルキル基であ
り、Ｒは３〜９個の炭素原子を有するアルキル基であり、Ｒ”は好適には０〜１
６個の炭素を有するアルキル基であり、ａ、ｂおよびｘは、ＭおよびＭ’の各原
子価状態を満たす対応する置換基の相対量を示す整数である。ＭおよびＭ’は、
好適には、ストロンチウム、ビスマス、ニオブ、およびタンタルからなる群から
選択される。上記に挙げられる反応プロセスについての例示的な論議は一般化さ
れ、従って限定されない。生じる特定の反応は、金属、アルコール、および用い
られるカルボン酸、ならびに与えられる熱量に依存する。
【００３９】 アルコール、カルボン酸、および金属を含む反応混合物は、反応を促進させる
ために、１〜２日間約７０℃〜２００℃の範囲の温度で還流される。次いで反応
混合物は、溶液から水および短鎖のエステルを除去するために１００℃を越える
温度で蒸留される。アルコールは、好適には、２−メトキシエタノールまたは２
−メトキシプロパノールである。カルボン酸は、好適には、２−ヘキサン酸エチ
ルである。反応は、好適には、キシレンまたはｎ−オクタン溶媒中で行われる。
反応生成物は、溶液１リットル当たり所望のストロンチウムビスマスタンタルニ
オベート材料が０．１〜０．３モルとなるモル濃度まで蒸留される。
【００４０】 プロセス４００から得られる層状超格子材料は、工程４０４の液体前駆体溶液
が式（４）中の下付き文字ｑに対応する過剰ビスマス量を含むように混合される
場合、用いられる意図される環境下で最良に機能する。薄膜強誘電体層３１３の
ための材料は、１００％以上の過剰ビスマス量を含むように調製された。過剰ビ
スマスは、好適には、ビスマスの化学量論的平衡量の５％〜１０％の範囲量だけ
追加され、この追加される量は、先に示されるＳｍｏｌｅｎｓｋｉｉタイプＩの
式を満たすために必要とされる量である。
【００４１】 一般に層状超格子化合物の前駆体の調製、特にストロンチウムビスマスタンタ
ルニオベート前駆体の調製は、１９９５年７月１８日に発行された米国特許第５
，４３４，１０２号、１９９６年９月２４日に発行された米国特許第５，５５９
，２６０号、および他の刊行物に詳細に記載される。
【００４２】 工程４０６において、工程４０４からの前駆体溶液は、薄膜強誘電体層３１３
を受け入れるための下部電極３１２の最上面を示す、工程４０２からの基板に付
与される。液体前駆体の付与は、好適には、下部電極３１２の最上面に周囲温度
および大気圧で液体前駆体を１〜２ｍｌ滴下し、次いで過剰の溶液を除去し、そ
して薄膜液体残留物を残すように、ウェハ３０２を約３０秒間約２０００ＲＰＭ
まで回転させることによって行われる。最も好適な回転速度は、１５００ＲＰＭ
である。あるいは、液体前駆体は、ミスト堆積技術または化学気相成長によって
付与されてもよい。
【００４３】 工程４０８および４１０において、前駆体は熱処理されて、混合層状超格子構
造を有する固体金属酸化物を形成する。この処理工程は、工程４０６から得られ
る液体前駆体膜を乾燥することによって行われる。工程４０８において、前駆体
は、液体薄膜から有機材料の実質的にすべてを除去し、乾燥した金属酸化物残留
物を残すために、十分な期間、乾燥空気雰囲気中約２００℃〜５００℃の温度の
ホットプレート上で乾燥される。この期間は、好適には、約１分〜約３０分であ
る。空気中約２分〜１０分の期間、４００℃の乾燥温度が最も好適である。この
高温乾燥工程は、プロセス４００から得られるべき層状超格子材料の最終的な結
晶の組成における予測可能なまたは再現性のある電気特性を得る際に、不可欠で
ある。
【００４４】 工程４１０において、工程４０８から得られた乾燥前駆体残留物が、所望の厚
さでない場合、工程４０６および４０８は、所望の厚さが得られるまで繰り返さ
れる。約１８０ｎｍの厚さには、典型的に、本明細書中で開示されるパラメータ
下で０．１３０Ｍ溶液を２回コーティングすることを必要とする。
【００４５】 工程４１２において、乾燥前駆体残留物をアニーリングして層状超格子材料の
強誘電体薄膜層３１３を形成する（図３を参照されたい）。このアニーリング工
程を後のアニーリング工程と区別するために第１のアニーリングと呼ぶ。第１の
アニーリングは、好適には、５００℃〜１０００℃の温度で３０分〜２時間の時
間酸素中で行われる。工程４１２は、さらに好適には、７５０℃〜８５０℃で８
０分間行われ、最も好適なアニーリング温度は約８００℃である。工程４１２の
第１のアニーリングは、最も好適には、８０分のプッシュ／プルプロセスを用い
て酸素雰囲気中で行われる。この８０分のプッシュ／プルプロセスは、炉への「
押し込み（ｐｕｓｈ）」のための５分間および炉からの「取り出し（ｐｕｌｌ）
」のための５分間を含む。示されるアニーリング時間は、炉への熱ランプおよび
炉からの熱ランプを作り出すために用いられるこの時間を含む。
【００４６】 工程４１４において、上部電極３１４がスパッタリングによって堆積される。
次いで、デバイスは、当業者によって理解されるように、フォトレジスタを付与
し、続いてイオンエッチングを行うことを含む従来のフォトエッチングプロセス
によってパターニングされる。このパターニングは、好適には、第２のアニーリ
ング工程４１６の前に行われ、そのため第２のアニーリングがメモリセル３００
からパターニングによる応力を除去し、パターニング手順によって作られる任意
の欠陥を直す役目を果たす。
【００４７】 第２のアニーリング工程４１６は、好適には、第１のアニーリング温度（例え
ば、８００℃）に対して、約５０℃〜１００℃の小さな温度範囲よりも大きな温
度量だけアニーリング温度を変化させないように気を付けながら、工程４１２の
第１のアニーリングと同様に行われる。第２のアニーリングの時間は、好適には
、約２０〜９０分間の持続時間であり、約３０分の持続時間が最も好適である。
【００４８】 最後に、工程４１８においてデバイスが完成し、評価される。当業者によって
理解されるように、完成には、さらなる層の堆積、コンタクトホールのイオンエ
ッチング、および他の従来の手順を伴い得る。ウェハ３０２は、ウェハ上に同時
に生成される複数の集積回路デバイスを切り離すために、別個のユニットに分け
られ得る。
【００４９】 図５は、例示的なウェハの上面図であり、本発明に従って基板５００上に製造
された、薄膜キャパシタ５１０、５２０、および５３０を大きく拡大して示す。
図６は、本発明に従って製造された薄膜キャパシタデバイスを示す、線６−６を
通って切り取られた図５の断面の一部である。二酸化シリコン層６０４は、シリ
コンウェハ６０２上に形成される。チタン接着層６１６は、二酸化シリコン層６
０４上に形成される。次いで、プラチナから作られる下部電極６２０は、接着層
６１６上にスパッタリング蒸着される。薄膜強誘電体層６２２は、層状超格子材
料を含む。上部電極６２４はプラチナから作られる。
【００５０】 以下の限定されない実施例は、好適な材料およびその発明を実現する方法を示
す。
【００５１】 （実施例１；高温でのストロンチウムビスマスタンタルニオベート強誘電体キ
ャパシタの同一方向性パルステスト） 高温での同一方向性電圧サイクル後の分極率およびそのインプリント率をＰＵ
ＮＤ曲線測定法を用いて計算した。
【００５２】 図６に示すタイプの複数の強誘電体キャパシタ６００は、シリコンウェハ６０
２上に形成された。それは、二酸化シリコン層６０４、チタン接着層６１６、Ｐ
ｔ下部電極６２０およびＰｔ上部電極６２４を有する。オクタン系溶媒中にスト
ロンチウム２−エチルヘキサノエート、ビスマス２−エチルヘキサノエート、タ
ンタル２−エチルヘキサノエート、およびニオブ２−エチルヘキサノエートをそ
れぞれ含む初期前駆体溶液を用いて、最終前駆体溶液を調製した。溶媒ｎ−オク
タンは、用いられる主要な溶媒であった。
【００５３】 薄膜強誘電体層６２２を最終液体前駆体溶液から調製した。以下の経験式に対
応する金属元素の各々の初期の個別の金属有機前駆体を混合することによって、
最終液体前駆体を作製した。 （１０） ＳｒaＢｉb（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)] ここで、ｂ＝２．１８、ならびにａ、ｃ、およびｄは表ＩおよびＩＩに示される
ように変化させた。式（１０）は、式（４）に固有の元素と同じモル比を表すが
、式（３）のより見慣れた形態である。最終前駆体溶液のモル濃度は、１リット
ル当たり約０．２モルであった。
【００５４】 層状超格子化合物を含む強誘電体キャパシタをＷａｔａｎａｂｅの米国特許第
５，４３４，１０２号に記載の方法に通常従って、前駆体溶液から形成した。
【００５５】 一連のｐ型１００Ｓｉウェハ６０２を酸化させ、二酸化シリコン層６０４を形
成した。実質的にチタンからなる接着層６１６を基板上に堆積し、続いて３００
ｎｍの厚さを有するプラチナ下部電極６２０を形成した。次に、ウェハを低真空
中１８０℃で３０分間脱水した。０．２モル溶液のストロンチウムビスマスタン
タルニオベート化合物の第１のスピンコートを、３０秒間約２５００〜２８００
ｒｐｍで下部電極６２０上に堆積した。これを１５０℃で２分間、２６０℃まで
上昇させて４分間脱水した。第１のスピンコートを２２．５分間の間、炉への「
押し込み」を行った。ここで第１のスピンコートを６リットル／分の酸素流量で
８００℃１０分間のアニーリングを行い、その後２２．５分の炉からの「取り出
し」を行った。スピンコート工程およびアニーリング工程のこのシーケンスを繰
り返して第２のスピンコートを行った。炉アニーリング工程を６０分間行った点
を除いて、このシーケンスを繰り返して第３のスピンコートを行った。表Ｉに示
されるように、これらの工程により、２３０±１０ｎｍの厚さを有する薄膜強誘
電体層６２２を形成した。プラチナをスパッタリング蒸着して、２００ｎｍの厚
さを有する上部電極層６２４を作製した。プラチナ層およびストロンチウムビス
マスタンタルニオベート層をイオンミリングして、キャパシタを形成し、その後
アッシングを行った。続いて８００℃で３０分間の第２のＯ2アニーリングを行
った。キャパシタは、６９４０平方マイクロメートルの表面積を有した。
【００５６】
【表１】
【００５７】
【表２】 ３つの測定セットを各キャパシタについて行った。すなわち、室温における従
来のヒステリシス測定、および高温での２つのセットのＰＵＮＤスイッチング測
定である。ヒステリシス測定を用いて初期２Ｐｒ値を算出した。ＰＵＮＤ測定を
用いて、同一方向電圧サイクリング後のキャパシタの分極率値および反対状態イ
ンプリント率値の両方を算出した。従って、ＰＵＮＤ測定は、キャパシタの疲労
による影響を示す。
【００５８】 Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ ８１１５Ａデュアルチャネルパルス発生器
およびＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ ５４５０２Ａデジタル化オシロスコー
プを１０-8ファラッド負荷キャパシタに接続した。ＰＵＮＤスイッチング測定を
行うために、プローブを下部電極６２０および上部電極６２４を接触するように
位置付けた。ＰＵＮＤスイッチング曲線は、一般に、電荷変位量（μＣ／ｃｍ２
）対時間（秒）に関してグラフ上にプロットされる。図７の例示的なグラフに示
されるように、ＰＵＮＤ曲線は、まず負方向の２回のパルスでサンプルを初期化
し、次いで一連の４回の電圧パルスについて負荷キャパシタにかかる電荷を測定
することによって周知の様態で生成される。この４回の電圧パルス名は、正（Ｐ
）パルス、第２の正パルスまたはアップ（Ｕ）パルス、負（Ｎ）パルス、次いで
別の負パルスまたはダウン（Ｄ）パルスである。すべてのパルスは、同じ絶対値
の振幅を有する。初期負パルスによって、強誘電体材料中のドメインが印加電界
に配向するように、材料が線形誘電体パターンから非線形強誘電体パターンへス
イッチングすることで材料は負の分極から開始することが確実になる。従って、
第１の正「Ｐｓｐ」パルスまたは「Ｐ」パルスは、材料を曲線１００の１０４側
に沿って正の分極へとスイッチングさせる（図１を参照）。サンプルがすでに残
留強誘電体電荷＋Ｐｒを有した正の状態で分極しているので、第２のパルス「Ｐ
ｓｕ」または「Ｕ」が、正の方向の残留分極Ｐｒと自発分極Ｐｓとの間の線形誘
電損から電荷を測定する。同様に、「Ｐｓｎ」パルスまたは「Ｎ」パルスは、負
のスイッチング電荷を測定し、「Ｐｓｄ」パルスまたは「Ｄ」パルスは、負の方
向の残留分極−Ｐｒと自発分極−Ｐｓとの間の線形誘電損から電荷を測定する。
インプリンティングによる１つの影響は、Ｐｓｐ曲線およびＰｓｕ曲線を０μＣ
／ｃｍ2へ、または０μＣ／ｃｍ2からシフトさせることによって、メモリ読み出
しを損なうことである。つまり、同一方向のスイッチングによる疲労の結果とし
て残留分極の影響が増大するにつれて、一般的にスイッチングと同じ方向に材料
を分極させるためにはより少ない電荷を必要とし、反対の方向に材料を分極させ
るためにはより多くの電荷を必要とする。別の関連する影響は、１つより多い状
態でのデータの格納能力が低下することである。なぜなら、一旦ヒステリシス曲
線が、このようにしてＰｒまたは−Ｐｒのいずれかがゼロ値に達するようにシフ
トすると、強誘電体材料は、もはや２つのメモリ分極状態を保持できないためで
ある。
【００５９】 メモリの標準的なアーキテクチャ（すべてのアーキテクチャではないが）につ
いて、ＰＵＮＤ曲線は、不揮発性強誘電体スイッチングメモリアプリケーション
用の材料の適合性を示す。一般に、「Ｐ」曲線および「Ｎ」曲線が、それぞれ「
Ｕ」曲線および「Ｄ」曲線からしっかり離れていることが望ましい。これにより
標準的なアーキテクチャにおいて大きな信号が提供される。
【００６０】 残留分極値はまた、図７の曲線上に示される。図７のスイッチングパルスは、
スイッチング時間Ｔｓ（通常「パルス幅」と呼ばれる）中に印加される。スイッ
チングパルス電圧が除かれると、線形誘電体の振る舞いによる損失が、強誘電体
材料の分極電荷をＰｒｐ、Ｐｒｕ、Ｐｒｎ、およびＰｒｄによる各ＰＵＮＤ曲線
に表される残留値まですぐに「緩和」させる。
【００６１】 ＰＵＮＤ測定の２つのセットを行って、同一方向の電圧サイクリングによって
生じる分極疲労およびインプリント率を算出した。テスト１では、３０ナノ秒の
立ち上がり時間、３０ナノ秒の立ち下がり時間、および１マイクロ秒のパルス幅
を有し、パルス間に７５ナノ秒のパルス遅延を有したスイッチングパルス振幅２
．７ボルトを用いて、初期ＰＵＮＤ測定を行った。初期「前」ＰＵＮＤ曲線測定
に続いて、ＰＵＮＤ測定装置を用いて、１０10の負方形波電圧インプリントサイ
クルを強誘電体キャパシタ６００に送達した。これらのパルスの各々が、６ボル
トのインプリント振幅を有し、７５°の温度で１ＭＨｚの周波数で送達された。
待ち時間は１秒であった。次いで、「後」ＰＵＮＤ曲線測定を上記のように行っ
た。その測定は、ＣｏｌｏｒａｄｏのＣｏｌｏｒａｄｏ Ｓｐｒｉｎｇｓにおい
て大気圧下でテスト研究室にて行われた。テスト２では、キャパシタは１２５℃
の温度で１０9の負極性インプリントサイクルを受けた。ここでインプリント振
幅は３ボルトであり、インプリント周波数は１ＭＨｚであった。ＰＵＮＤ曲線測
定は、パルス振幅が３ボルトであるという点を除いて、テスト１と同様に行われ
た。
【００６２】 疲労サイクリング後、以下のように、ＰＵＮＤ曲線データからＰｒｐおよびＰ
ｒｄの絶対値を加えることによって各サンプルキャパシタに残る分極率を計算し
た。 （１１）分極率＝Ｐｒｐ＋［Ｐｒｄ］ 値（Ｐｒｐ＋［Ｐｒｄ］）は、理論的には、ヒステリシス曲線からの値２Ｐｒに
相当する。表１は、室温での初期、サイクリング前のヒステリシス測定および式
（１１）を用いてＰＵＮＤ曲線から算出された分極率値の２Ｐｒの値を含む。初
期ヒステリシス値と曲線値との比較は、一般に、ビスマスの下付き文字が２．１
８に等しい場合、前駆体が化学量論的平衡量よりも多い相対量のＢサイト元素、
タンタル、およびニオブを含むなら、２Ｐｒの値は大きく改善するということを
示す。例えば、ウェハ１および２において、Ｂサイト元素の下付き文字の値（ｃ
＋ｄ）が２、つまり化学量論的平衡値であり、２Ｐｒ値が約６μＣ／ｃｍ2しか
なかった。しかし、前駆体溶液中のＢサイト元素の量が、２．０５〜２．３の下
付き文字（ｃ＋ｄ）に相当するように増加した場合、２Ｐｒ値は１２〜１８μＣ
／ｃｍ2まで増大した。２Ｐｒ値とサイクリング後の分極率値との比較は、ウェ
ハ３〜１０のキャパシタの分極疲労が、７５℃で１０10サイクル後の分極率で５
〜１５％減少し、１２５℃で１０9サイクル後で１５〜３０％減少したことを示
す。注目すべきことは、ウェハ１１および１２のキャパシタにおける算出された
分極率が、実際には、同一方向の電圧サイクリングの結果増加したということで
ある。この現象は、電圧サイクリングによる「ウェイクアップ」効果と呼ばれる
。これとは逆に、ウェハ１３〜１６におけるように、Ａサイト元素に過剰ストロ
ンチウムを含む前駆体から強誘電体材料を形成した場合、キャパシタは不十分な
分極率を有する。
【００６３】 各キャパシタの疲労により生じるインプリント率を以下の式のＰＵＮＤ曲線値
を用いて算出した。 （１２）％インプリント＝［１−（Ｐsn−Ｐsu）after cycling／（Ｐsn−Ｐsu
）before cycling］×１００ 低インプリント率値が望ましい。インプリント率値は、一般に、電圧スイッチン
グサイクル数および温度上昇とともに増加する。
【００６４】 表ＩＩは、式（１２）を用いて算出される、実験キャパシタのインプリント率
の値を含む。値の比較は、一般に、前駆体が、化学量論的平衡量よりも多い相対
量のビスマスならびにＢサイト元素、タンタル、およびニオブを含む場合、イン
プリント率の値が改善するということを示す。ウェハ１１および１２のインプリ
ント率の値は、テスト１では約６％しかなく、テスト２では約（−）４％であっ
た。テストＩおよびＩＩの値の比較は、低インプリント率かつ良好な分極率の両
方がウェハ１１および１２で得られたことを示す。従って、テストされた最大相
対量である、下付き文字の値（ｃ＋ｄ）が２．３に相当するＢサイト元素量によ
り、テスト１およびテスト２の両方において全体的に最良の疲労の挙動となる。
【００６５】 前駆体中のタンタル対ニオブの比は、テストされたサンプルすべてにおいて約
０．６／０．４であった。Ｔａ／Ｎｂの比が０．６／０．４と異なる場合、過剰
Ｂサイト元素を前駆体に添加することによる望ましい効果が達成されると考えら
れる。従って、本発明の特徴は、前駆体中のＢサイト元素の全体量が、Ｂサイト
元素のアイデンティティに関わらず、化学量論的平衡量よりも多い場合に、良好
な疲労特性が集積回路の強誘電体素子で達成されるということである。すなわち
、過剰Ｂサイト元素の有効な効果は、Ｂサイト金属がタンタル、ニオブ、他の金
属、または２つ以上のＢサイト金属の組み合わせであろうと達成される。本発明
の別の観点は、強誘電体材料を製造するために用いられる前駆体が、化学量論的
平衡量よりも少ない量のＡサイト元素を含むということである。従って、実施例
を参照して、前駆体は、Ｔａ／Ｎｂリッチではなくてストロンチウムプアである
と考えられ得る。
【００６６】 高温で多くの分極スイッチングサイクルを行った後でさえ、良好な電気特性を
有する強誘電体デバイスを提供する強誘電体集積回路を製造するための方法およ
び構造を記載してきた。図示されかつ本明細書内に記載される特定の実施形態は
、例示目的であり、上記の特許請求の範囲に記載される本発明を限定するように
構成されるべきではないことを理解されたい。例えば、本発明は、図３および６
の層３１１および６２２は、Ｓｍｏｌｅｎｓｋｉｉの一般クラス（Ａ）に含まれ
る任意の層状超格子材料から作られてもよいし、さらに、一般式（１）によって
表される任意の層状超格子化合物から作られてもよい、ということを想定する。
従って、本発明は、ストロンチウムビスマスタンタルニオベートのみに限定され
ない。むしろ、本発明は、疲労の挙動を改善する目的で、化学量論的に過剰量の
Ｂサイト金属（単数または複数）を含む前駆体から作られる任意の層状超格子化
合物を含む。従って、本発明は、以下の化学量論的非平衡化学式によって表すこ
とができる層状超格子化合物を含む。 （１３）ＡaＳbＢcＯ[9+(a-1)+(b-2)(1.5)+(c-2)(2.5)] ここでＡは、少なくとも１つのＡサイト元素を表し、Ｓは少なくとも１つの超格
子ジェネレータ元素を表し、Ｂは少なくとも１つのＢサイト元素を表し、ａ≦１
、ｂ≧２、およびｃ＞２である。
【００６７】 さらに、当業者が、本発明の概念から逸脱することなく、記載される特定の実
施形態の多くの利用および改変し得ることは明らかである。例えば、集積回路内
の疲労耐性のある層状超格子材料を提供する方法および構造が、強誘電体メモリ
デバイスを製造するためのプロセスの重要な一部として認識されるので、この方
法を他のプロセスと組み合わせて、記載される方法についての変形例を提供する
ことができる。また、記載される工程が、いくつかの例では異なる順番で行われ
てもよいし、または等価な構造およびプロセスが、記載される種々の構造および
プロセスと置き換えられてもよいということが明らかである。従って、本発明は
、記載される製造プロセス、電子デバイス、および電子デバイス製造方法に示さ
れる、および／または記載される製造プロセス、電子デバイス、および電子デバ
イス製造方法が有する、すべての新規な特徴および特徴の新規な組み合わせを含
むように作成されるべきである。
【図面の簡単な説明】
【図１】 図１は、曲線の特徴を表すために用いられる従来の専門用語を参照して理想的
な従来の強誘電体分極ヒステリシス曲線を示す。
【図２】 図２は、分極疲労問題および分極インプリント問題を示す、理想的な図１の曲
線に隣接する他の曲線を示す。
【図３】 図３は、本発明をインプリメントする集積回路メモリに個々のメモリセルがイ
ンプリメントされ得る様子を示す層状構造を示す。
【図４】 図４は、図３の層状構造に相当するメモリセルを作製するのに用いられる模式
的プロセスフローチャートを示す。
【図５】 図５は、例示的なウェハの上面図であり、本発明に従って製造された薄膜キャ
パシタを大きく拡大して示す。
【図６】 図６は、線６−６に沿って取られた図５の断面図の一部であり、本発明に従っ
て製造された薄膜キャパシタデバイスを示す。
【図７】 図７は、ＰＵＮＤ測定の特徴を説明するために用いられる標準的な専門用語を
参照して、従来のＰＵＮＤ測定の模式図を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１０月１０日（２０００．１０．１０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】 従って、本発明による薄膜強誘電体材料を含む電子デバイスは、本質的にイン
プリントがなく、かつ疲労がない。この改良点は、過剰なＢサイト元素および不
足してるＡサイト元素を含有する層状超格子材料を含む薄膜強誘電体材料を使用
することにより生じる。下記の例では、層状超格子材料は、化学量論的量より多
くの量のタンタルおよびニオブを含有する前駆体から作製されるストロンチウム
ビスマスタンタルニオベートを含む。ストロンチウムビスマスタンタルニオベー
トの平衡化学量論式は、 （３）ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9 である。但し、０≦ｘ≦１である。ストロンチウムビスマスタンタルニオベート
の「非化学量論」式は、 （４）（ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9）p（Ｂｉ2Ｏ3）q（Ｔａ2Ｏ5）r（Ｎｂ 2 Ｏ5）s（ＳｒＯ）t と書かれ得る。式（４）は、概念的にビスマス層状超格子酸化物化合物および各
元素の単純な酸化物の混合物と考えられ得る。実験結果は、薄膜がｔ＝０、０≦
ｘ≦１、０≦ｑ≦ｐ、およびｓとｒの和が０より大きく、ｐ未満である前駆体溶
液から作製される場合、良好な分極率およびインプリント特性が達成されること
を一般的に示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 慎一郎 大阪府高槻市奈佐原１−13−302−902 (72)発明者 クチアロ， ジョゼフ ディ． アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ロスメア スト リート 2545 (72)発明者 パズ デ アラウジョ， カルロス エー アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ウェスト サン バード クリフス レーン 317 Ｆターム(参考） 5F058 BA11 BC03 BC04 BC20 BF46 BH01 BJ01 5F083 FR02 GA21 HA06 HA10 JA17 JA36 JA38 JA39 JA40 PR04 PR23 PR33 5G303 AA07 AB14 BA12 CA01 CB05 CB21 CB32 CB33

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を製造する方法であって、該方法は、強誘電体層状
    超格子化合物を形成するために、有効な量の金属部分を含む前駆体を提供する工
    程を包含し、該前駆体が、少なくとも１つのＢサイト元素の化学量論的平衡量よ
    りも多い相対量の該少なくとも１つのＢサイト元素、および少なくとも１つのＡ
    サイト元素の化学量論的平衡量よりも少ない相対量の該少なくとも１つのＡサイ
    ト元素を含むことによって特徴付けられる、方法。
  2. 【請求項２】 前記前駆体が、化学量論的非平衡式ＡaＳbＢcＯ[9+(a-1)+(b -2)(1.5)+(c-2)(2.5)] にほぼ相当する量の金属部分を含み、ここでＡは少なくと
    も１つのＡサイト元素を表し、Ｓは少なくとも１つの超格子ジェネレータ元素を
    表し、Ｂは少なくとも１つのＢサイト元素を表し、ａ＜１、ｂ≧２、およびｃ＞
    ２であることをさらに特徴とする、請求項１に記載の方法。
  3. 【請求項３】 前記金属部分が、化学量論的非平衡式ＳｒaＢｉb（ＴａcＮ
    ｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)]にほぼ相当する相対量で存在するス
    トロンチウム（Ｓｒ）、ビスマス（Ｂｉ）、タンタル（Ｔａ）およびニオブ（Ｎ
    ｂ）であり、ａ＜１、ｂ≧２、および（ｃ＋ｄ）＞２であることをさらに特徴と
    する、請求項１に記載の方法。
  4. 【請求項４】 ２．１≦ｂ≦２．２、および（ｃ＋ｄ）＞２であることをさ
    らに特徴とする、請求項３に記載の方法。
  5. 【請求項５】 ２＜（ｃ＋ｄ）≦２．４であることをさらに特徴とする、請
    求項４に記載の方法。
  6. 【請求項６】 （ｃ＋ｄ）がほぼ２．３であることをさらに特徴とする、請
    求項４に記載の方法。
  7. 【請求項７】 比率ｃ／ｄがほぼ０．６／０．４であることをさらに特徴と
    する、請求項５に記載の方法。
  8. 【請求項８】 第１電極を形成する工程、前記前駆体を付与し、前記強誘電
    体層状超格子化合物を含む薄膜（３１３）を形成する工程、および第２電極を形
    成する工程、をさらに包含する、請求項１に記載の方法。
  9. 【請求項９】 集積回路における強誘電体デバイスであり、該デバイスは、
    層状超格子材料の薄膜（３１３）を備え、該層状超格子材料の薄膜（３１３）が
    、少なくとも１つのＢサイト元素の化学量論的平衡量より多い相対量の該少なく
    とも１つのＢサイト元素、および化学量論的平衡量の少なくとも１つのＡサイト
    元素より少ない相対量の該少なくとも１つのＡサイト元素を含有することをさら
    に特徴とする集積回路における強誘電体デバイス。
  10. 【請求項１０】 前記層状超格子材料の薄膜（３１３）は、化学量論的非平
    衡式ＡaＳbＢcＯ[9+(a-1)+(b-2)(1.5)+(c-2)(2.5)]にほぼ相当する量の金属部分
    を含み、ここでＡは少なくとも１つのＡサイト元素を表し、Ｓは少なくとも１つ
    の超格子ジェネレータ元素を表し、Ｂは少なくとも１つのＢサイト元素を表し、
    ａ＜１、ｂ≧２、およびｃ＞２であることをさらに特徴とする、請求項９に記載
    の強誘電体デバイス。
  11. 【請求項１１】 前記層状超格子材料の薄膜（３１３）は、化学量論的非平
    衡式ＳｒaＢｉb（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)]にほぼ相
    当する量で存在するストロンチウム（Ｓｒ）、ビスマス（Ｂｉ）、タンタル（Ｔ
    ａ）およびニオブ（Ｎｂ）を含有し、ここで、ａ＜１、ｂ≧２、および（ｃ＋ｄ
    ）＞２であることをさらに特徴とする、請求項１０に記載の強誘電体デバイス。
  12. 【請求項１２】 ２．１≦ｂ≦２．２、および（ｃ＋ｄ）＞２であることを
    さらに特徴とする、請求項１１に記載の強誘電体デバイス。
  13. 【請求項１３】 ２＜（ｃ＋ｄ）≦２．４であることをさらに特徴とする、
    請求項１２に記載の強誘電体デバイス。
  14. 【請求項１４】 （ｃ＋ｄ）がほぼ２．３であることをさらに特徴とする、
    請求項１２に記載の強誘電体デバイス。
  15. 【請求項１５】 比率ｃ／ｄがほぼ０．６／０．４であることをさらに特徴
    とする、請求項１３に記載の強誘電体デバイス。
  16. 【請求項１６】 第１電極（３１２）と、 第２電極（３１４）であって、前記薄膜（３１３）は実質的に該第１および第
    ２の電極の間に位置している、第２電極をさらに備える、請求項１４に記載の強
    誘電体デバイス。
  17. 【請求項１７】 液体前駆体であって、該前駆体の乾燥および加熱の際に強
    誘電体層状超格子材料を自発形成するのに有効な量の金属部分を含み、該前駆体
    が、少なくとも１つのＢサイト元素の化学量論的平衡量より多い相対量の該少な
    くとも１つのＢサイト元素、および少なくとも１つのＡサイト元素の化学量論的
    平衡量より少ない相対量の該少なくとも１つのＡサイト元素を含有することを特
    徴とする液体前駆体。
  18. 【請求項１８】 前記前駆体は、化学量論的非平衡式ＡaＳbＢcＯ[9+(a-1)+ (b-2)(1.5)+(c-2)(2.5)] にほぼ相当する量の金属部分を含み、ここでＡは少なく
    とも１つのＡサイト元素を表し、Ｓは少なくとも１つの超格子ジェネレータ元素
    を表し、Ｂは少なくとも１つのＢサイト元素を表し、ａ＜１、ｂ≧２、およびｃ
    ＞２であることをさらに特徴とする、請求項１７に記載の前駆体。
  19. 【請求項１９】 前記金属部分は、前記化学量論的非平衡式ＳｒaＢｉb（Ｔ
    ａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)+(c+d-2)(2.5)]にほぼ相当する相対量で存在
    するストロンチウム（Ｓｒ）、ビスマス（Ｂｉ）、タンタル（Ｔａ）およびニオ
    ブ（Ｎｂ）であり、ここで、ａ＜１、ｂ≧２、および（ｃ＋ｄ）＞２であること
    をさらに特徴とする、請求項１７に記載の前駆体。
  20. 【請求項２０】 ２．１≦ｂ≦２．２、および（ｃ＋ｄ）＞２であることを
    さらに特徴をする、請求項１９に記載の前駆体。
  21. 【請求項２１】 ２＜（ｃ＋ｄ）≦２．４であることをさらに特徴をする、
    請求項２０に記載の前駆体。
  22. 【請求項２２】 （ｃ＋ｄ）がほぼ２．３であることをさらに特徴をする、
    請求項２０に記載の前駆体。
  23. 【請求項２３】 比率ｃ／ｄがほぼ０．６／０．４であることをさらに特徴
    をする、請求項２１に記載の前駆体。
JP2000576483A 1998-10-13 1999-09-21 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法 Expired - Lifetime JP3590353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/170,417 1998-10-13
US09/170,417 US6281534B1 (en) 1998-10-13 1998-10-13 Low imprint ferroelectric material for long retention memory and method of making the same
PCT/US1999/021859 WO2000022663A1 (en) 1998-10-13 1999-09-21 Low imprint ferroelectric material for long retention memory and method of making the same

Publications (2)

Publication Number Publication Date
JP2002527903A true JP2002527903A (ja) 2002-08-27
JP3590353B2 JP3590353B2 (ja) 2004-11-17

Family

ID=22619773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000576483A Expired - Lifetime JP3590353B2 (ja) 1998-10-13 1999-09-21 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法

Country Status (8)

Country Link
US (2) US6281534B1 (ja)
EP (1) EP1127373B1 (ja)
JP (1) JP3590353B2 (ja)
KR (1) KR100413618B1 (ja)
CN (1) CN1154164C (ja)
DE (1) DE69931276T2 (ja)
TW (1) TW440959B (ja)
WO (1) WO2000022663A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
US6372518B1 (en) * 2000-01-26 2002-04-16 Matsushita Electric Industrial Co., Ltd. Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
DE60102456T2 (de) 2000-04-11 2005-03-03 DuPont Displays, Inc., Santa Barbara Lösbare poly(aryl-oxadiazol) konjugierte polymere
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
KR20030041974A (ko) * 2000-08-24 2003-05-27 코바 테크놀로지스, 인크. 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US7154440B2 (en) * 2001-04-11 2006-12-26 Kyocera Wireless Corp. Phase array antenna using a constant-gain phase shifter
US6937195B2 (en) * 2001-04-11 2005-08-30 Kyocera Wireless Corp. Inverted-F ferroelectric antenna
US7221243B2 (en) * 2001-04-11 2007-05-22 Kyocera Wireless Corp. Apparatus and method for combining electrical signals
US7746292B2 (en) 2001-04-11 2010-06-29 Kyocera Wireless Corp. Reconfigurable radiation desensitivity bracket systems and methods
US7174147B2 (en) * 2001-04-11 2007-02-06 Kyocera Wireless Corp. Bandpass filter with tunable resonator
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
US6734456B2 (en) * 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
US7176845B2 (en) * 2002-02-12 2007-02-13 Kyocera Wireless Corp. System and method for impedance matching an antenna to sub-bands in a communication band
US7184727B2 (en) * 2002-02-12 2007-02-27 Kyocera Wireless Corp. Full-duplex antenna system and method
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
US7720443B2 (en) 2003-06-02 2010-05-18 Kyocera Wireless Corp. System and method for filtering time division multiple access telephone communications
JP2005085332A (ja) * 2003-09-05 2005-03-31 Seiko Epson Corp 強誘電体記憶装置、その駆動方法及び駆動回路
CN100592426C (zh) * 2004-06-08 2010-02-24 富士通微电子株式会社 半导体存储装置的检查方法
US20060080414A1 (en) * 2004-07-12 2006-04-13 Dedicated Devices, Inc. System and method for managed installation of a computer network
US20060274476A1 (en) * 2005-04-13 2006-12-07 Andrew Cervin-Lawry Low loss thin film capacitor and methods of manufacturing the same
US20070063777A1 (en) * 2005-08-26 2007-03-22 Mircea Capanu Electrostrictive devices
US7548762B2 (en) * 2005-11-30 2009-06-16 Kyocera Corporation Method for tuning a GPS antenna matching network
CN100424878C (zh) * 2006-11-21 2008-10-08 华中科技大学 铁电存储器用铁电薄膜电容及其制备方法
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6056994A (en) * 1988-12-27 2000-05-02 Symetrix Corporation Liquid deposition methods of fabricating layered superlattice materials
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5942376A (en) * 1997-08-14 1999-08-24 Symetrix Corporation Shelf-stable liquid metal arylketone alcoholate solutions and use thereof in photoinitiated patterning of thin films
US5943111A (en) 1998-06-09 1999-08-24 Symetrix Corporation Layered superlattice ferroelectric liquid crystal display
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Also Published As

Publication number Publication date
JP3590353B2 (ja) 2004-11-17
KR100413618B1 (ko) 2004-01-03
EP1127373B1 (en) 2006-05-10
EP1127373A1 (en) 2001-08-29
US6281534B1 (en) 2001-08-28
KR20010080131A (ko) 2001-08-22
WO2000022663A1 (en) 2000-04-20
TW440959B (en) 2001-06-16
DE69931276D1 (de) 2006-06-14
DE69931276T2 (de) 2006-09-28
US6358758B2 (en) 2002-03-19
CN1154164C (zh) 2004-06-16
CN1329750A (zh) 2002-01-02
US20010031505A1 (en) 2001-10-18

Similar Documents

Publication Publication Date Title
JP3590353B2 (ja) 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
US6080592A (en) Method of making layered superlattice materials for ferroelectric, high dielectric constant, integrated circuit applications
Ramesh et al. Ferroelectric La‐Sr‐Co‐O/Pb‐Zr‐Ti‐O/La‐Sr‐Co‐O heterostructures on silicon via template growth
US5784310A (en) Low imprint ferroelectric material for long retention memory and method of making the same
JP3974626B2 (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
KR20010071697A (ko) 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법
EP0616726B1 (en) Layered superlattice material applications
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP2002535838A (ja) 強誘電体薄膜を有する強誘電体メモリおよび製造方法
USRE38565E1 (en) Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
JP2000022091A (ja) 強誘電体メモリ
JPH11145385A (ja) 電子素子及び電極形成方法
JPH082919A (ja) 強誘電体結晶薄膜及び該強誘電体結晶薄膜を有する強誘電体薄膜素子及び該強誘電体結晶薄膜の製造方法
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3590353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term