TW440959B - Low imprint ferroelectric material for long retention memory and method of making the same - Google Patents

Low imprint ferroelectric material for long retention memory and method of making the same Download PDF

Info

Publication number
TW440959B
TW440959B TW088117303A TW88117303A TW440959B TW 440959 B TW440959 B TW 440959B TW 088117303 A TW088117303 A TW 088117303A TW 88117303 A TW88117303 A TW 88117303A TW 440959 B TW440959 B TW 440959B
Authority
TW
Taiwan
Prior art keywords
item
patent application
precursor
scope
ferroelectric
Prior art date
Application number
TW088117303A
Other languages
English (en)
Inventor
Koji Arita
Joseph D Cuchiaro
De Araujo Carlos A Paz
Shinichiro Hayashi
Original Assignee
Symetrix Corp
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp, Matsushita Electronics Corp filed Critical Symetrix Corp
Application granted granted Critical
Publication of TW440959B publication Critical patent/TW440959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Description

A7 440950 _B7_ 五、發明說明（/ ) 發明背景 1 .發明領域 本發明乃使用於積體電路上之薄膜材料，特別是關於 記億型積體電路中所使用之鐵電材料，更特別地，此種 薄膜鐵電材料傺為在多次重覆之單一方向電壓脈衝下， 産生低印記及低極化疲乏之經層化超晶格材料。 2 .問題陳逑 已知薄膜型鐵電材可被用在不闻的非揮發性隨機存取 記億裝置中，舉例來説，Koike所發表之美國專利 5 , 6 tJ Q，5 8 7號俱教示使用鐵電電容器及開關電晶體所組 成的記億元，作為鐵電非揮發性隨機存取記憶體。
Omura所發表之美國專利公報5, 495 ,438號具有不同的強制 磁場值的鐵電材料之電容器，必然地，能用來作為或貯 存多重數值的資料，Nishimura等所發表之美國專利公 報5 , 5 9 2 , 4 Ο 9號，教導含有在兩個閘極間施加電壓而極 化的鐵電層之非揮發性記憶體。此極化或記憶貯存狀態 俗被解讀為流經此鐵電層的高或低電流之現象，如此便 I J----?-------^~"裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 利値 專一 國對 美體 之晶 表電 發値 所一 等之 hi速 U 高 Θ k 具 na mi ， ,示 號教 訊係 出號 讀 9 地27 性 9’ 壞53 破5, β. 艮 能公
兩 體之 億式 記模 存} 貯AM 機ER 隨(F 態體 動億 含記 包存 在貯 傺機 其隨 , 電 體鐵 億 一 記及 電式 鐵模 之 5E 容RA I D IpiT /V 曲 ， 。時 ο 值 10負 線至 曲變 滞改 磁正 化由 極 E 想場 理電 之加 膜外 薄當 C 電為 換鐵條 切述02 互描1 相偽 間圖 式 1 模第 CJH 種 線 邊 側 之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 440959 _B7_ 五、發明說明（> ) 在鐵電電容器上所量測得到的電荷值，而曲線1 0 0之側 邊1 (J 4則是外電場E由負改變到正時，在鐵電電容器上 所量測到的電荷值。點-E c及E c 通常傜視為將P極化 至零時所需的強制電場。同樣地，剩下的極化P r或^ P r 為在零域值時，於鐵電材料中之極化值，此P r及-P r理 想上有著相同的大小，但實際上卻常不相同。因此，該 極化的量測值傜表示為2 P r，係經由宾正的P r及-P r數值 取其絶對值加總計算而得的，即使該數值可能是不同的 大小，。該自發性極化值P s及-P s ,則是經由外插此磁滯 迴路的線性末端（卽端1 0 6 )到極化軸的截距而測得。在 理想的鐵電材料中，P s偽等於P r ,但由於線性介電及非 線性鐵電行為所致，在真正的鐵電材料中，該等數值傺 不相同的。一値大的，盒狀的實際上為矩形之中間區域 1 0 8 ，僳顯示由於個別相對於兩個強制制電場及極化之 曲線1 0 2 ,及1 G 4間偽有寬廣的分隔區間，而適合於做為 記億體。 如第1圖所示，現今可得到的鐵電材料偽不合乎於理 想磁滞現象。從137Q年代代起，研究員們已經完成適用 於積體鐵電裝置之材料的調査研究，但是由於他們不合 乎理想磁滞現象，故尚未成功地商業化，舉例來說， Rohrer所發表的美國專利公報，3,939,232號所記載之 早期研究指出適用於鐵電記億體的鐵電材料為第m相硝 酸鉀。但實用上，此硝酸鉀材料具有非常低的極化性， 以及受到疲乏和印記而造成嚴重的損耗，使得這類材料 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） IJrlll — — — — — — - I I I I I 1 [ ·ΕΙ11 — — I— f^- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 ^ 440953 · A7 _B7_ 五、發明說明（々） 無法應用於撤電子記億體上。 很難去找到滿足待定商業化需求的鐵電物。用在積體 鐵電元件上最好的材料是：能在一般積體電路裝置之習 用操作電壓下（如，3到5伏特之間），可利用強制的電場 切換之，這些材料應有高的極化性（意即，2 P r能超過1 2 到1 5 a C / c m 2 )以形成具有足夠密度的記億體結構。極 化疲乏應該非常低或不存在。再者，此鐵電材料應為非 印記；即此磁滯曲線不偏移到有利於正或負的強制電場 第2圖偽描逑鄰接於曲線20 0磁滯曲線1QI曲線200 乃顯示曲線1〇受到疲乏的效應。疲乏會減少位於1卩2及 1 0 4間所定義之中心區域1 0 8之分隔。此中心區域1 0 8將 受到額外的疲乏而逐漸地變得愈來愈小。這種在分隔上 的改變，乃是由於在作為連續極化切換之鐵電材料内産 生了點電荷瑕疵，以及伴隨箸外加電場上瑕疵之屛蔽效 應而引起的。因此，由於重覆性極化換引起疲乏而使得 此鐵電材料超時磨耗。 A r a u j ◦等所發表美國專利公報5，5 1 9 , 2 3 4號，說明可 利用經層化超晶格化合物，可實際來克服疲乏的問題， 如Smolenskii所提的層化類舒鈦礦材料，1984年Gordon 及Breach所提鐵電及相關材料等。經層化超晶格化合物 能提供一薄膜鐵電材料，其中極化態可切換至少1 Q 9次 ,而且其疲乏小於30 %。此承受疲乏之位準傺具有顯著的 進步，因為它至少比其它鐵電物如鉛锆鈦酸鹽（P Z T )或鉛 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨 1----：---------------訂---------線^^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（斗） 鑭 錯鈦 酸 鹽 (P LZ T)等之 承受 疲 乏 度 好 上 —1 値 乘 幕 的 量 〇 依照 5 m 〇 1 e η sk i i所箸 書本 第 15 .3 節 ： m ax 層 化 類 m 鈦 礦 材 料或 經 層 化 超 晶格化 合物 有 二 種 形 式 ； (I ) 具 有 式 A r Ί —1 S 2 Μ m 0 3 ] m+3 之 化 a 物 » 其 中 A 等 於 Bi3 + > B a 2 + ,Sr2' l· ,c a 2 + 3 P b 2 + ) K t K a 4- 及 其 它類 似 大 小 的 離子， S 等 於 B i 3 + * fl ]M 等於T i4 + ί N b 5+ ， T a 5 + Mo8 + , 1 w8 4 F e3 + 及 其 它 佔 據 氣 八 面 體 位置 的 離 子 〇 (II )具 有 式 Α τη +1 Mm 0 31Π+1 之 化 合 物 > 其 包 括 如 緦 鈦 酸 鹽Si· 2 T i 〇 4 » S r 3 1 Γ i 2 〇 7 及 Sr 4 T i 3 0 10之化合物。 (ΠΙ ) 具 有 式 Α π .M m 0 3 m+2 之 化 a α 物 ， 其 包 括 如 Sr a Nb 2 〇 7 ， L a 2 T i 2 0 7 * Sr 5 Γ i N b 4 〇 1 L7及 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
Sr6 Ti2 02β 之化合物。
Smolenskii指出此類鈣鈦礦層可以具有不同的厚度， 端賴m值而決定其厚度^理論上，此鈣鈦礦〇03 是具 有ra =無限大之任何形式的經層化類鈣鈦礦結構之有限例 子。S m ο 1 e n s k i i也注意到假若該層具有最小厚度（m = 1 ) 時，則將之標記為P ，而以B表示铋氧層。然後，第I 型化合物可表示為...ΒΡπιΒΡη! ...D此外，Smolenskii 注意到假若m為分數時，則晶格内將含有不同厚度的類 鈣鈦層，且所有已知的第I型化合物都是鐵電物。 根據本項發明，此經層化超晶格材料更常總結如下式： /Λ \ ΔΊ A i +aJQ -1+s 1Q0+s2 OΛ 4Do+b2 D|+Wr\-2 V 1 / vn iw<| r\£.^2 ^ *x1 D *y1 D^y2 * 其中Al，A2表示於此類鈣鈦結構中之A位置元素，這個 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 >= 297公釐） 經濟部智慧財產局員工消費合作社印製 '440959 * A7 _B7_ 五、發明說明（^ ) 元素可以是如緦，鈣，鋇，秘，鉛及其它；SI, S2...Sk 表示超晶格發生物（S位置）元素，其通常為鉍，但也可 以是如釔，銃，鋼，銻，絡，鉈及其它具有+ 3價的元素 ;Bl, B2...BI表示荏類鈣鈦結構中之B位置元素，其 可能是如鈦，鉅，給，鎢，鈮，鍺及其它元素，而Q傜 代表陰離子，通常是氧但也可能是，如氟，氯之其它元 素和如氟氣化物，氯氣化物等之此類元素的混合物。在 式（1 )中的上標，傺表示該個別元素的價數，而下標則 表示在一奠耳化合物中之材料的莫耳數.或以單位元件 所表示之該在單位元件中的元素之原子數。此上棲可以 是整數或為分數。也就是說，式（1)中包括如 s Γ . 75 B a ,25 B i2 τ a 2 0 9之整個材料之單位元件可能 不同。平均説來，7 5 %的A位置傺為緦原子佔據而2 5 °/。 的A位置傺為鋇原子所佔據。如果在化合物中僅有一種 A位置原子則將之表示成為A1元素，而且全都 等於零。若於化合物中僅有一種B位置元素，則將之表 示成B1元素，而且y2...yl都等於零，並且同樣地適用 於超晶格發生物元素，一般的例子是具有一個A位置元 素，一値超晶格發生物元素以及一個或二値B位置元素 。如在本發明中，雖然將式（1)寫成一般式以含括經層 化超晶格化合物，其中該化合物傜A及B位置和經層化 超晶格化合物均可以具有複數個元素。 該Z之值可從下列方程式中求得： (2) (a1w1 + a2w2 …+ajwj) + (s1x1 + s2x2.:.+skxk) + (b1y1 +b2y2 …+ blyl) = 2z. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ► L\l ~- 1 ϋ I I I n — 一； 口，I [ i 線· 440959 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（) 式（1)包括全部三種之Smolenskii型化合物。 此經層化超晶格材料並不包括能符合式（1)的每一種 材料，但僅包括那些在結晶化期間，可自發地使其本身 形成具有不同交替層的晶格結構者。這種自發性結'晶作 用，通常偽將該成分之混合物輔以熱處理或退火。此昇 溫設施迫使該形成超晶格部分成為熱動力學上所偏好之 結構，此超晶格發生物例如類鈣鈦礦之八面體結構。元 素”之專門術語，如對SI, S2...Sk而言，傜歸因於此等 金屬當以經濃縮以金屬氧化物層形式間置於兩類鈣鈦層 間時為特別安定之事實，此點恰與整個混合經層化超晶 格材料上的起晶格發生物金屬之均勻無規分布相反。尤 其，鉍具有可作為A位置材料或超晶格發生物之離子半 徑，但若鉍俗存在少於其化學計量比例閾值時，刖其將 自發性地集中成為一種非類鈣鈦礦鉍氣化物層。 儘管對於經層化超晶格化合物之低疲勞性鐵電方面， 已有長足的進步，然而仍存在有印記上的問題，即如第 2圖之曲線2Q2所示。曲線2Q2傑顯示曲線1D0能經印記 或偏移至右或左，此印記傺發生於當此鐵電材料受到重 覆性的單一電壓脈衝時。於所施加的正或負方向之外加電 場下，此鐵電材料保留殘餘極性或偏壓而致使之偏移至 1 0 2及1 Q 4側。因此，當鐵電電容器受到重覆性負脈衝時 ，曲線202將偏移至正方向204。由於受到正電壓之重覆 性脈衝作用，亦可能發生另一相反方向的偏移。這種脈 冲的形式，僳表示當此種鐵電材料受到一連續性重覆式 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --Γ---r---------------訂-- - ----線 I (請先閱讀背面之注意事項再填寫本頁) 440 95 9 A7 _B7_ 五、發明說明（7 ) (請先閱讀背面之注意事項再填寫本頁) 單一方向循環式的電壓時所發生的情形，如FERAM(鐵電 式隨機存取記億體）便是此方式操作《印記將駸重到使 得在此鐵電材料不再保有相當於邏輯上1或ϋ值的雙極 化態。 V e r h a e g h e所發表之美國專利公報5 , 5 9 2 , 4 1 Q號視鐵電 印記現象為”補償作用”，此4 1 0專利傜教導：該印記問 題，可藉著在寫入循環回到磁滯迴路而傾向於第2圖曲 線1 G [)之非印記位置（相對於曲線2 Q 0 )期間，施加脈冲電 壓而使之逆轉。因此，該印記問題偽為可逆轉的，其傺 在相反於切換電壓的脈冲電壓中，經由特別寫入方法而 成，不過，所建議的電壓脈冲並不能説明整値問題，因 為此印記是部份不可逆轉的。所觀察到的印記反應出相 當於此鐵電結晶中微結構上的改變，例如，發生點電荷 瑕疵的而且伴隨著陷住了極化晶域。這些在微結構上的 改變並不全都是可反轉的。 在此，仍然保有需要一種實質上無印記和極化疲乏而 適用於鐵電薄膜材料之問題。 3 .問題的解決 經濟部智慧財產局員工消費合作社印製 本項發明乃藉著提供一種在標準積體電路操作狀態時 ，保有本質上無印記之鐵電薄膜因而減緩上述所提及並 討論的問題。該操作狀態，意即其電壓範圍是在±3至5 伏特或更少，以及從-5 5 °C到1 5 Q°C之溫度範圍。此鐵電 薄膜偽可用於積體電路記憶體上，並且提供具有盒狀磁 滯特性之高的極化性。依照本項發明之薄膜型鐵電材料 -9 -本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 '"4 4 0 9 5 9 A7 _B7_ 五、發明說明（/ ) 其顯示出在溫度75 °C下，經101°單一方向電壓脈衝，以 及在溫度1 2 5 °C ,經1 0 9電壓脈衝作用後，其印記值之 範圍為僅有約5到10百分率而且在多次施加電壓下依然 保有高位準之極化性，其相當於大於1 2 a C / c is 2 / 於是，依據本發明之含有薄膜鐵電材料電子裝置，其 本質上是無印記的和無疲乏的。此種進步性傺衍自於使 用包括含過量B位置元素之經層化超晶格材料之薄膜鐵 電材料。在以下的實例中，此包括緦鉍鉅鈮酸鹽之層狀 超晶格材料，僳由含鉅及鈮之先驅物質，以過量的化學 計量式之量而製得的。此錁鉍鉅鈮酸鹽的經平衡之化學 計量式為： (3) SrBisiTa^x Nbx)209. 其中OSx当1 ,該緦鉍鉅鈮酸鹽之”非化學計量”式可寫 為：
(4) (SrBi2(Ta1x Nbx)2〇9)D(Bi2〇3)q(Ta205)r(Nb2〇5)s(SrO)1I 此式在概念上可看成為一痼鉍層化超晶格氧化物及每 値元素的氣化物的混合物，實驗結果顯示：通常當薄膜 傜由t = 0 , 0 g X S 1 , 0荃q迄p所構成，且r加上s的總 和是大於G並小於P ,之先驅物質的溶液製成時則其將 實現良好的極性和印記特性。 式（3 )柙當於通式（1 ),其中A位置金屬為緦，S位置 金屬（即超晶格發生物）為鉍，此B位置金屬為鈮及鉅， 且Z = 9 。式（3)更特別地符合Smolenskii式之型I，其 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --r-----------Λ—w^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 44095S A7 _B7_五、發明說明（9 ) 中A位置金屬為锶，S位置金屬為铋，Μ位置金屬為鈮 及鉅，且m = 2 。式（4)除了額外提供非化學計量數量之 A , S及β位置元素外，傜相當於式（3 )。 本發明之薄膜鐵電材料，較宜為少於6 0 D奈米厚，更 合宜為少於4DQ奈米厚，最佳則是約2HD奈米。 在積體電路所使用之預定環境下，锶鉍鈮酸鹽薄膜 可呈現出優異的抗印記性，舉例來說，在7 5 °C下，較佳 的元件條可以抵抗具有三伏特之電壓振幅的每一個1 0 ic 單（負）向電壓脈冲循環，而僅有6個百分比之少的相反 相狀態印記，同樣地，在125 °C 下，較佳的元件俗可以 抵抗具有3到5伏特範圍大小的每一痼超過1 0 9之單向 電壓脈沖循璟，而僅有少於5個百分tb的印記。 因此，本發明之目標，傺提供一種含有具有效量的金 屬部份之先驅物，以形成一種鐵電層狀超晶格化合物， 因此，此先驅物質含有至少一個B位置元素之相對量， 偽大於該至少一個B位置元素之化學計量上的平衡量。 本發明的特徽在於：此先驅物質含有至少一個A位置 元素之相對量，偽小於該至少一値A位置元素之化學計 量上的平衡量。 本發明另一値目標，傜提供一種含有部份金屬量約莫 專於該未經化學計量平衡的式AaSbBcO丨之置 的先驅物質，其中A偽代表至少一艏的A位置元素，S 代表至少一値超晶格發生物元素，B代表至少一値B位 置元素，aSl， b^2 且 c>2.4 。 -11 - (請先閱讀背面之注意事項再填寫本頁) -I). — 訂----- EB n I 1 線' 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 440959 A7 _B7_ 五、發明說明) 本發明另一値目標，則是提供具有部份金屬為緦（S r ) ，鉍（B i ),靼（T a )及鈮（N b )之相對量為約莫等於未經化 學平衡之式 SreBib(TacNbd)0丨冲州㈣彳制“聊邱，之量的先驅物 質，其中a笤1 , b g 2，及（c + d ) > 2，在本發明之」較佳 具體例中，a = l, 2.1基b岂2.2且（c + d)>2,而較佳為 2 < (c + d)妄2.4 。是當（c + d)近乎於2.3時，此較佳具 體傜特別的有效，而且當c / d比率近乎G . S / 0 . 4時，經証 明偽為有效的。 本發明更進一步的目標為提供一種在基板上形成第一 電極，利用上逑先驅物質而形成含有此鐵電層狀超晶格 化合物之薄膜，以及在此薄膜上形成第二個電極之方法。 本發明更進一步的目標，偽提供一種用於包括層狀超 晶格材料薄膜的積體電路中之鐵電元件，該層狀超晶格 材料傺含有至少一個B位置元素之相對量像大於該B位 置元素之化學計量的平衡量。在本發明鐵電元件之較佳 具體例中，此層狀超晶格材料含有至少一値A位置元素 之相對量傜少於該至少一痼A位置元素的化學計量平衡 量。本發明之特徵乃在於：此含有金屬部份之量近似地 等於未經平衡化學計量式 AaSbBeO [9+(a-1)+(b-2X1,5)+(c-2X2.5)]'之量白§ 薄膜，其中A代表至少一値A位置元素，S代表至少一 値超晶格發生物兀素，B代表至少一値B位置兀素， a S 1 ,匕迄2且（；>2。 在此鐵電裝置之較佳具體例中，該薄膜含有缌，铋， 鉅及鈮之童僳近似地等於未經平衡之化學計量式 -12" 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------OK--------訂---------線Ί (請先閱讀背面之注意事項再填寫本頁) 440959 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） S「aBib(TacNbd)0 丨 9+(a.1)+(卜 2)(1.5>+(c+d.2)(2.5M ，其中 agl，bS2 且 (c + d)>2,較適當的為 a=l， 2.1 当 b^2.2 且（c + d)>2， 更佳地為2<(〇 + (1)当2.4。當（〇 + (1)近乎等於2.3時此較 佳具體例僳特別的有效，而且當c / d比率近乎等於β . 6 / (] . 4 時經証明為有效的。 本發明另一個目標，傜包括第一電極、第二電極以及 上述層狀超晶格材料之薄膜之鐵電裝置；其中該薄膜傑 實質上位於第一及第二電極間之位置上。 經由研讀下列詳盡之說明並配合相關圖樣，則柑對於 熟習先前技藝者而言，本發明之其它的持徽，目標以及 優點將變得顯而易見。 圖式之簡單說明 第1圔傜描繪一種理想化傳統鐵電極化磁滯曲線，其 傺參照傳統習用之命名法來敘述該曲線之觀點。 第2圖條描繪鄰接於其它曲線之經理想化的第1圖曲 線，其係用以説明極化疲乏及極化印記問題。 第3圖偽描繪一層化結構，其顯示如何使痼別記億單 元可以在本發明所完成之積體電路記億體中執行。 第4圖傜描繪用以製作相當於第3圖之層化結構的記 憶單元之方法的概略流程圖。 第5圖傜為典型的晶圓之上視圖，其上所顯示為經極 端放大之依據本發明之薄膜電容。 第6圖傺第5圖經線6 - 6所截取的剖面圖之一部份， 其傺依照本發明所製得之薄膜電容裝置之圔例。 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --：----τ-------^ ---I----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 r 440959 A7 _B7_ 五、發明說明（p) 第7圖俗描繪表示參照標準命名法來描述P U Ο測量待 徵之習用的P u N D之測量概略圖β 較佳實施例之細節説明 1 .概論 ’ 應了解第3 ， 5-6圖並不意味其偽真實積體電路裝置或 構件之任一持定部位之真實的平面或剖面圖。在真實的 裝置中，這些層並不會如此規則而且其厚度亦可能是不 同之比例。在真實裝置中之各層常常是彎曲的並有相互 重疊之邊緣。這些替代理想化表示法之圖式，偽比其他 可能的方式更加清楚及完全的描繪依照本發明之結構和 方法^而且，這些圖僅傜表示無數個以本發明方法所製 造之鐵電裝置及結構之一而已。 用以製造含有M GSFETs和鐵電電容元件之積體電路之 通用製造步驟，傺描述於Yoshimori等所發表之美國專 利公報第5, 561 ,307號中。一般之製造方法亦曾描逑於 其它文獻中。 在第3圖中傺顯示可以根據本發明之方法製造的典型 非揮發性鐵電記億單元之橫截面圖。如第3圔所示，記 億單元300傑包含具有如前述式（4)之實驗式之鋸铋鉅 鈮酸鹽的薄膜鐵電層3 1 3 。晶圓3 0 2可以是包含紅寶石 、藍寶石、石英或砷化鎵之任何晶圓，但是最合適的為 具有用以絶緣的厚氣化層3 G 3之市售可得的矽晶圓。晶 圓3Q2經摻雜而提供源極/汲極區域3D8和310。隔離層 311較宜由旋上玻璃所製成。底部電極312較宜由铂及 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --r---.-------ml--訂---------線、 (請先閱讀背面之注意事項再填寫本頁) 440959 Α7 Β7 五、發明說明（θ) 鈦之濺鍍沈積而製成，但亦可使用其它適用的電導體》 底部電極312之銷典型上偽具有自I50nm至35Qnm範圍之 厚度，而較宜為約2Q0nm ，並且鈦黏合層典型上俗具有 自20ηΐϋ至5〇nm範圍之厚度。依照本發明，含有層狀超晶 格材料之鐵電薄膜3 1 3 ，傺具有過量的B位置元素以改 善疲乏持性。頂部電極314典型上傺具有自i50nm至350nm 範圍之厚度，較宜為約厚之鉑。利用傳統的材料 及方法所形成之層間介電層3 1 5，傺覆蓋於頂部電極3 1 4 及絶緣層311之上。.電路層316及322較宜包括傳統式金 屬化堆壘，其傺具有位於至少一個下方黏合及/或阻障 層上之鋁頂部層，例如Al/TiN/Ti或AI/TiW之組合。 第4圔偽描繪用以製造本發明記億元件300之方法 4〇〇的概略流程圖。在步驟402中，晶圓302傺以傳統方 法而製造完成以接受薄膜鐵電層313 β因此，晶圓302 可以在氣擴散爐中加熱生成氣化層303。接孔307可透過 氧化層303 ，藉由離子蝕刻或其它技術使晶圓302曝光 而形成，然後藉著傳統式方法摻雜η或ρ來提供源極/ 及汲極區域3 G 8和3 1 閘極3 0 6俱藉箸傳統方法而形成 。隔離層311可經沈積而作為旋上玻璃或其它傳統材料 。底部電極312傺於適當地方濺鍍並以傳統方法將之退 火。方法4QG條不同於形成薄膜鐵電層313之傳統方法。 步驟404包含液態先驅物之製法。較宜使用由下列反 應所製備之烷氧羧基金屬鹽類先驅換： (5)烷氧化物—M+n + n R-OH --> M(-0-R)n + η/2 Η2; -1 5- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填窝本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 40 95 9 A7 _______B7___ 五、發明說明（Μ ) (6) 羧基鹽類一 M+n + n (R-COOH) —> M(-OOC-R)n + n/2 H2; (7) 烷氧羧基鹽類 一+ b R-COOH + 熱 _ _ > (R'-〇-UM(-〇〇C*R)b + b HOR; . (8 ) (R-C00-)XM(-0-C-R，)e + M'(-0-C-R")b —> (R-COO-XMlO-M'i-O-C-RUa + a R’-C-O-C-R"; (9 ) (R-C00-)xM(-0-C-R')a + x MX-O-CrR'Ob —> (R'-C-O-^Mt-O-MX-O-C-R"^!), + x R-COO-C-R", 其中M為n價之金屬陽離子；b是羧酸之莫耳數，其範 圍為自0至η ; R_較宜是含4至15個碳原子的烷基；β 為含三到九値碳原子之烷基；R"較宜是含0到16値磺原 子之烷基；而a, ί)和X為整數，其操表示滿足Μ及Μ'個 別價數狀態之適當取代物的相對量。Μ及Η _較宜選自於 锶，祕，鈮及钽成之群類。如上述所討論之典型的反 應方法傜為普遍化的，因此，為非限定的此待定反應之 發生傜取決於所使用的金屬，醇類和羧酸以及外加之熱 量。 含有醇，羧酸和金屬之反應混合物於約7Q至20(TC之 溫度範圍下，使之回流歴一到二天以完成該皮應。然後 將該反應混合物於高於100 Ό之溫度下蒸餾，而除去該 溶液中之水和短鏈酯類。較合宜之醇為2 -甲氯基乙醇或 2-甲氧基丙醇。較合宜之羧酸為2-乙基己酸。較宜將 二甲苯或正辛烷溶劑導入該反應中。將反應産物稀釋成 每升溶液中含有産率為0.1到Q. 3莫耳之所要的緦鉍鉅鈮 酸鹽物質之容積莫耳濃度。 一 1 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —-—---------------—訂--------線 (請先聞讀背面之注意事項再填寫本頁) 440959 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（K ) 當步驟404的掖態先驅物溶液經温合成包含超過相當 於式U )中下標q的鉍量時，則自方法4 G 0所衍生的層化 超晶格材料，在所預定使用的環境中具最佳功效。用於 薄膜鐵電層313的材料已被製備成含超過百分之百而且 更多之過量铋。過量鉍較宜加入滿足在在上逑 S m 〇 d e n s k i i型I之式所需要的化學計量平衡量之百分之 五至十的鉍。 一般來說，製備層化超晶格化合物先驅物，恃別是I思 铋钽鈮酸鹽先驅物，已經於1995年7月18曰所發表之美 國專利5，4 3 4，1 0 2 , 1 9 9 6年9月2 4日所發表的美國專利 5,559,260,以及在其它文獻均有詳細描述。 在步驟4Q6中，將從步驟404而來之先驅物溶液施加 到從步驟4 0 2而得之基板，其存在有作為薄膜鐵電質3 1 3 的底部電極312之最頂部表面。此液態先驅物，在應用 上較宜在環境溫度和壓力下，將1或2毫升之液態先驅 物滴到底部電極3 1 2的最頂部表面之上，以及然後以至 高約2 Q 0 Q ϋ P Μ旋轉晶圓3 0 2歴約3 0秒，以去除過量的溶 液並留下薄膜液態殘餘物。最佳的旋轉速度為1 5 Q 0 R Ρ Μ 。或者，可以霧化沈積技術或化學氣柑沈積施加該液態 先驅物。 在步驟4Q8及41G中，將該先驅物施以熱處理以形成具 有混合層化超晶格結構之固態金靥氣化物。此處理步驟 偽將從步驟4 0 6所得之液態先驅物膜予以乾燥，在步驟 4 0 8中，乾燥的空氣氣氛及在約2 Q Q到5 Q (TC 之溫度下， -1 7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --Ί---;---------------訂 *ι·Ι 丨 1 線 (請先閱讀背面之注意事項再填寫本頁) ^-0 9 5 A7 B7 五、發明說明（4 經濟部智慧財產局員工消費合作社印製 質燥。1D終步 之直掲 成退 α 下下12行鐘梯 該含劑 賁乾鐘到最燥 物 8 所 形此別之 進分度 。包阻 以下分2'的乾 驅40文go以。分在50㈣下5溫 積法光 ，留30約料溫 先及本α火3)所存Ϊ8步氛外之 沈刻以 間且到傜材高 燥 6 依έΓ退 有氧OIC 氣爐中 而蝕續 時並分閒格此 乾40道 d 物以驟於750°氣出爐 鍍光並 留 ，1時晶， 經驟兩on餘㈣步，在80之拉出 濺該， 停質約留超性 的步要18殘 ^ 火下宜約序及進 由，後 的物是停化特 得覆需約之(#退度較為程鐘立 藉化之 夠機期的層子 所重，到物 3 續溫 2 度拉分建 偽形刻 足有週宜之電 〇〇 則上得驅31後之41溫 / 5 以 4 圖蝕 歷之間合生的40，型以先層與 C 驟火推中用31而子 燥膜時最衍複 驟時典層燥膜以0°步退鐘爐含 極法離 乾薄的，所重 步度。塗乾薄火00。佳分入包 電方的 上態佳下Q 或 自厚止之此電退gl時最80推間 部刻悉 板液最度40測 若的為液將鐵一 ο 小而以含時 頂蝕知 的此。溫法預 > 要度溶，的第502;於包火 ，光所 熱自犓燥方可 中所厚0M中料為在到鐘宜序退 中的者 於來餘乾得之。=是的132 材稱宜鐘分最程之 4 用藝 物有殘之獲犓的41不需041格此較分80火拉示 。41習技 驅所化°c為成要驟為所之驟晶在火30歴退 / 提間驟由項 先除氧00°。組必步物得數步起驟退歴行一推所時歩經此 該去屬40鐘格是於餘獲參在化步一行進第該此之在置習 使上金在分晶驟 殘至示 層火第進，之，。度 裝熟 -------------- -------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 經濟部智慧財產局員工消費合作杜印製 440959 A7 _B7_ 五、發明說明（W ) 之應用。此圖形化較宜於第二退火步驟416之前進行， 以使得第二退火可以除去自記億元件3 G 0之圖形化應力 ，以及矯正於圖形化過程中所産生的缺陷。 該第二退火步驟416,較宜與第一退火步驟412同樣之 方式進行，需注意不要改變退火溫度，使超過相對於第 一退火溫度（如8 0 (TC >而言，僳為如約5 0°C到1 Q Q °C之小 温度範圍。第二退火的停留時間較宜約20至30分鐘，而 最宜是約3 Q分鐘之停留時間。 最後，.在歩驟418中，此裝置被完成且被評量。此完 成可能需要沈積附加層，離子蝕刻接孔，以及其它熟此 項技簦者所知悉的傳統方法。晶圓3 0 2可被分割成分離 單元以分隔該同時産生於其上之複數個積體電路裝置。 第5圖傺典型的晶圓之上視圖，其上有構築於依照本 發明經極端放大的基材5 0 Q上之薄膜電容5 1 0 , 5 2 Q及5 3 0 。第6圖是第5圖經線6- 6所截取的剖面圖部分，其係 用以説明，依照本發明所製造之薄膜電容裝置。二氣化 矽層S 0 4傺形成於矽晶圓6 0 2之上鈦黏合層6 1 6傺形成於 二氧化矽層6Q4之上。然後，由銷製成之底部電極620 傜濺鍍沈積在附箸層6 1 6之上〇薄膜鐵電層6 2 2傲包括層 化超晶格材料。頂端電極6 2 4傺由鉑所製成。 下列未受限的例子組為4種較佳的材料及方法來應用 於此本項發明。 實例1 高溫下緦鉍鉋鈮酸鹽之鐵電電容之單向脈冲測試 -1 9 - (請先閱讀背面之注意事項再填寫本頁) -ί 訂----- 線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4 40 95 9 _B7_ 五、發明說明) 高溫下，經單向電壓循環後之極化性和印記百分比可 利用Ρ ϋ Ο曲線量測值計算而得。 (請先閲蟥背面之注意事項再填寫本頁) 具第6圖所示型式之複數値的鐵電電容6D0 ，傜形成 於具有二氣化矽層6 〇 4 、鈦黏合層6 1 6、P t底部電il 6 2 0 以及P t頂部電極6 2 4的矽晶圓6 0 2上。分別包括在以辛 烷為主之溶劑中的2 -乙基己酮酸緦、2 -乙基己酮酸鉍、 2 -乙基己酮酸鉬以及2 -乙基己酮酸鈮之起始先驅物溶液 ，傺用來製備最終的先驅物溶液 該溶劑所使用之主要 溶劑為正辛烷。 此薄膜鐵電層6 2 2傺由最終液態先驅物溶液而製成的 。此最終液態先驅物，僳藉由混合具有每一値金屬元素 為相當於如下實驗式之初始値別金屬有機先驅物而製成 的。 (10) SraB ib(TacN )+(b-2)( 1,5)+(c+d 2)(2.5)), 其中b = 2 . 18而a、c和d之變化則如表I及II所示。式 (10)表示與原本在式（4)中之元素像具有相同的莫耳比 ;但更接近於式（3 )之形式。最終先驅物溶液之溶積莫 耳濃度接近於每升0.2奠耳。 經濟部智慧財產局員工消費合作社印製 通常，含有經層化超晶格化合物之鐵電電容，偽依照 W a t a n a b e之美國專利5 , 4 3 4 , 1 0 2所敘逑之方法而形成的。 使P型1 (3 Q S i晶圓6 0 2序列氧化而形成二氣化矽層6 0 4 。使實際上由鈦組成之黏合層6 1 6沈積於基材上，接着 彩成3QQnm厚之鉑底部電極620。接下來，在低真空180 °C下使晶圓脱水歴3 0分鐘。使缌铋鉬鈮酸鹽化合檄Ο . 2 -2 0 -本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 440959 A7 B7 五、發明說明（) 莫耳溶液之第一旋塗層，在約2500〜280Drptn的轉速下 歴30秒，而沈積在底部電極62G之上。在15CTC下脱水歴 2分鐘，再增加至2 6 (TC 脱水歴4分鐘。將此第一旋塗 層推入爐中歴22. 5分鐘之時段，在8Q0°C 及每分鐘6升 的氧流量下，使之退火10分鐘，並從爐中拉出歴22. 5分 鐘。再重覆此旋塗和退火步驟序列以進行第二旋塗。再 重覆該序列而進行第三旋塗，但該爐退火步驟像進行歴 60分鐘。這些步驟使形成具有厚23Q±l(3nra的薄膜鐵電 層6 2 2 ,如表I所示。鉑濺鍍沈積鉑而製得具2 Q Q n m厚度 之頂部電極層624 。將此鉑及锶鉍钽鈮酸鹽層以離子研 磨而形成電容，然後進行灰化並接著在8Q0°C 下進行第 二〇2 退火歷3G分鐘。此電容器具有6940平方微米的表 面積。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 4 0 9 5 9 A7 _B7_ 五、發明說明（μ ) 表1 自具實驗式為 SrBBib(TacNbd)0【9+(a.1)+(b-2)(i.5)+(c+d-2H2.5}]之先 驅物所製成的電容之實驗結果摘要 晶 圓 號 數 式之下檩 b= 2.18 Ta/Nb 比 極化能力 (#C/cm2 ) 膜 厚 mn 循環前 循環後 Prp+ Prd Sr (a) Ta (c) Nb (d) Ta+Nb (c+d) 2Pr@3V Test 1 75°C ΙΟ10 循環 Test 2 125。。 109 循環 1 1 1.2 0.8 2 0.6/0.4 5.80 4.60 3.65 225 2 1 1,2 0.8 2 6.23 5.03 3.51 225 3 1 1.25 0.8 2.05 0.625/ 15.54 13.55 11.37 230 4 1 1.25 0,8 2.05 0.4 15.14 13.35 10.73 230 5 1 1.26 0.84 2.1 0.6/0.4 18.18 17*28 14.66 230 6 1 1.26 0.84 2.1 17.12 15.73 13.31 230 Ί 1 1.3 0.8 2.1 0.65/ 16.92 15.48 13.29 225 8 1 1.3 0.8 2.1 0.4 16.94 15.77 13.45 225 9 1 1.2 0.9 2.1 0.65/ 15.27 13.55 11.77 240 10 1 1.2 0.9 2.1 0.45 14.79 13.79 11.07 240 11 1 1·38 0.92 2.3 0.6/0.4 12.50 14.2Q 13.35 230 12 1 1.38 0.92 2.3 12.19 13.88 13,01 220 13 1.1 1.2 0.8 2 0.6/0.4 1,68 0.23 225 14 1.1 1.2 0.8 2 1-67 0.28 225 15 1.2 L2 0.8 2 0.6/0.4 漏泄 ----1- 一Η---- 220 16 1.2 1·2 0.8 2 漏泄 -^1—- ------ 220 —22™ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------^)_ (請先閱讀背面之注意事項再填寫本頁) 4 40 95 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（Η ) 表2 自具實驗式為 SraBib(TacNbd}0【9+(a.1)+(b-2)(i.5丨+{c+d-2)(2.5>】 之先 驅物所製成的電容之賁驗結果摘要 晶 式之下標 極化能力 印記百分比 圓 b = 2.18 Sr Ta Nb Ta+Nb 2Pr@3V Test 1 Test 2 號 (a) (c) (d) (c+d) (μ C/cra2 ) 75°C 125°C ΙΟ10 109 數 循環 循環 1 1 1.2 0.8 2 5.80 4,6(3 65.3 2 1 1.2 0.8 2 6.23 60.00 -6·4 3 1 1.25 0.8 2.05 15.54 26.98 28.7 4 1 1.25 0.8 2.05 15.14 16.67 29.1 5 1 1.26 0.84 2.1 18.18 17.12 12.8 6 1 1 + 26 0.84 2.1 17.12 12.50 14.8 7 1 1.3 0,8 2.1 16.92 13.79 12.8 8 1 1.3 0,8 2,1 16-34 16.55 11.8 9 1 1.2 0·3 2.1 15.27 13.55 6.8 10 1 1.2 0.3 2.1 14.79 5.88 13.5 11 1 1.38 0.92 2.3 12.50 6.66 -4.5 12 1 1.38 0,92 2*3 12.19 5.37 -2·5 -23- 本紙張尺度適用中國國家標準（CNS)A4規格<210x297公釐） ----------------------訂---------線、.} (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 0 9 5 9 A7 _B7_ 五、發明說明（π) 每一電容均進行如下三組測量：室溫時之傳統磁滯测 量，和高溫時之二組P U N D開關的測量。磁滞測量傺用來 計算初始的2 P r值。P U N D測量則是用來計算在單向電壓 循環之後，在電容中之極化能力和柑反狀態之印記百分 比。因此，所顯示的P U N D測量即為該電容之疲乏效應。 將Hewlett Packard 8115A雙通道脈沖産生器和 Hewlett Packard 54502A數位示波器連結至-1G"8法拉 負載的電容。將探針置放於接觸底部電極6 2 0和頂端電 極6 2 4之處，以進行P U N D切換測量。P U U D切換曲線通常 於以電荷位移（A C / c m 2 )對時間（以秒計）所表示之圖上 作圖。典型的P u N D曲線偽如第7圖所示，其像以熟知的 方式而得到的，即首先以兩痼在負方向上之脈冲來起動 試樣，然後測量該負載電容歴經一連串4種電壓脈冲時之 通過電荷，而此 4種測量之名稱為：正向（P )脈冲，第 二正向或向上（U)的脈沖，負向（N)脈沖，和另一値負向 或向下（D )脈沖。所有的脈沖均有相同的絶對振幅。此 始初負脈沖確保該材料以負向極化開始，並藉由線性介 電行為切換成非線性鐵電行為，就如同在鐵電材料中之 磁域朝向外加電場。因此，第一正向（"P s p ”或” P κ )脈沖 便會沿着曲線1 Q 〇之側1 0 4將此材料切換成一正向極化 (參見第1圔）。由於此試樣已極化成具有正向殘餘鐵電 電荷+ P r ,第二脈冲"P s ιΤ或"U "則測量在正向上之殘餘 極化P r和自發極化P s間的線性介電損失改變量。同樣的 ,” P s η ”或脈冲條測童負向切換電荷，而"P s d "或” D " —2 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ----------------------訂---------^ 1Λ1/Υ (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明) 脈冲則測量在負向上之殘餘極化P r及自發極化P s間之介 電損失量。印記之效應中之一種，傺藉著使Psp及Psu曲 線偏移而趨向或遠離0 A C / c ni 2 而減弱記億體之讀出 值。也就是説，當殘餘極化之影響隨箸因單向開關而疲 乏之結果增加而增加時，一般説來，在相同方向切換時 則需要較少的電荷即可將此材料極化，而在柙反方向則 需要較多的電荷來將此材料極化。其他相關的影響則是 喪失貯存超過一種狀態以上之資料的能力，因為一旦磁 滞曲線以Pr·或-Pr其中之一種方式偏移而達到零值時， 則鐵電材料不再保有兩種記億極化狀態。 對於一個記億元件之標準結構而言，（並不適用於所 有結構），Ρ ϋ N D曲線僳表示非揮發性鐵電切換記億體材 在應用上之適用能力。一般說來，理想的” Ρ "及"曲線 與"ϋ 11及” D "曲線有良好分隔，以在標準結構中能提供大 的訊號。 殘留極化值亦可以第7圖中之曲線來說明。在第7圖 中之切換脈冲，俗於切換時間T s 期間内外加的，該脈 冲時間一般稱為π脈沖寬度”。當切換脈冲電壓被除去時 ，由於線性介電行為之損失，而造成在鐵電材料中之極 化電荷訊速的Μ放鬆"成於個別之P U N D曲線上之P r p , P r u ,Prn及Prd所表示之殘留值。 進行兩組P U N D測量以計算由單向電壓循環所得到的極 化疲乏和印記百分比。在測試1中，初始之Ρ ϋ N D測量偽 利用一 2 . 7伏特之脈沖振幅，以上升3 Q奈秒，並下降3 0 -2 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（-Ο 奈秒，以及一微秒之脈沖寬度，並以脈冲間停留7 5奈秒 之脈沖而達成的。接箸，初始"前” P U N D曲線測量，此 Ρ ϋ N D測量裝置偽用來將1 0 負方形波電壓印記循環傳送 至鐵電電容GOG 。這些脈沖中之每一個傜為具6 &特的 印記振幅，而且是在1 Μ Η z頻率及7 5 °C之溫度下被傳送。 等待時間是一秒^然後，如前述之方法來進行此”後M P U Ο曲線測量。該測量傜在周圍大氣壓下，在位於科 羅拉多州之科羅拉多春田市之試驗實駿室中所完成。在 測試2中，將此電容器於1 2 5 °C之溫度時，將之置於1 0 9 負極性印記循環中，其中印記振幅為3伏特而印記頻率 為1 M H z。以如測試1之方法進行此Ρ ϋ N D曲線測量，但脈 冲振幅是3伏特。 受疲乏循環後之每一痼試樣電容中之殘留極化能力， 偽可從ΡϋΟ曲線數據中之Prp及Prd值取絶對值而得，即 如下： (11)極化能力=P r p + [ P r d ] 此值（P r p + [ P r d ])理論上係表示相當於磁滯曲線中的2 P r 。表1包含於室溫下所測量之初始，預循環磁滞的量測 值2 P r ,以及利用式（η )從P U N D曲線計算而得之極化能 力值。比較初始磁滞曲線值，通常，當B i之下標值等於 2. 18時，若此先驅物含有B位置元素如Ta及Nb之相對量 傺超過化學計量平衡量時，則此2 P r值會明顥提昇。舉 例來説，在晶圔1及2中，B位置元素之下標值（c + d) 有兩種，亦即，此化學計量平衡值，以及2 P r值為僅約 -2 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線 經濟部智慧財產局員工消費合作社印製 440959 A7 _B7_ 五、發明說明（W ) 6#C/cra2 ，然而，當在此先驅物瑢液之B位置元素量 增加到相當於下標值（c + d )為2 . Q 5至2 . 3時，此2 P !·值增 加到1 2及1 8 # C / c m 2間，柑較於2 P r於循環後的極化能 力，顯示在晶圓3 - 1 Q之電容中之極化疲乏在7 5 °C下 1 0 10循環時，將減少5到1 5百分比，而在1 2 5 °C下1 0 9 循璟時，將減少1 5到3 0百分比。值得注意的是在晶圓1 1 及1 2的電容器所計算得到之極化能力，實際上之增加傜 由於是單向電壓所産生之結果。此種現象稱為電壓循環 之”清醒’’效應；反之，當此鐵電材料係由含過量的A位 置元素之锶之先驅物製成時，如晶圓13- 16,則此電容 擁有不足的極化能力。 在每一電容中之疲乏而産生之印記百分比，傺利用下 式之ί> ϋ N D曲線值而求得的。 低印記百分比是需要的。印記百分比通常隨箸切換循環 電壓次數以及更高溫而增加。 表Η包含以式（1 2 )計算求得之實驗用電容的印記百分 比。比較所示之這些值，通常，當此先驅物中所含B i和 B位置元素（Ta及Nb)之相對量，像超過化學計量平衡量 時，該印記百分比會提昇。該在晶圓1 1和1 2中之印記百 分比係僅為測試1之約6個百分比，而為測試2之約 (負Μ個百分比。比較表I及II之值，其在晶圓1 1及1 2 均顯示低百分比印記及良好極性。如此，Β位置元素量 僳相當於2 . 3之下標值（c + d )(受測試之最大相對量）時， -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 0 9 5 9 A7 _B7_ 五、發明說明（a ) 則將得到在測試1及2兩者中之最佳的疲乏行為。 在所有受測試之試樣中，於該先驅物中之鉅對鈮的比 例偽接近於〇 . 6 / 0 . I因此堅倍加入過量B位置元素至 此先驅物中，亦且當此T a / N b比例是不同於Q . 6 / 0」時， 傺可達成所想要的效應。因此，本發明之特徵在於：當 在先驅物中，B位置元素之總量傜超過化學計量平衡量 時，可逹成在積體電路之鐵電元素中之良好的疲乏特性 。換句話説，無論B位置金屬是鉅、鈮或其它金屬，或 者是兩種或更多B位置金屬之組合，均可，達到該過量B 位置元素之有利的效應。本發明另一値觀點是，用以製 造鐵電材料之先驅物，俗有少於化學計量平衡量之A位 置元素。因此，參照此實施例，該先驅物可視為缌貧乏 而不是富含Ta/Nb。 在本文中已描述適用於製造鐵電積體電路方法及結構 ，即是能提供具有良好電性待性之鐵電裝置，即使是在 高溫下，經大量極化切換循璟之後。應該能了解到在本 說明書之敘述和圖式中所示之待定的具體例，傜用以舉 例之目的，而非用以限制本發明將在下列申請專利範圍 。舉例來説，在本發明之第3圔及第6圖中之313及622 層，可預見其係可由任何含有S m ο 1 e n s k i i的一般類別（A ) 的層化超晶格材料製成，再者，也可藉由通式（1)所代 表之任何層化超晶格化合物製成。因此，本發明是不受 限於僅Sr, Bi, Ta, Mb酸鹽而已。反而，本發明包含在 任何一種由含有超過化學計量平衡量之B位置金屬，或 -2 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 0V--------訂---------線· 440959 A7 _B7_ 五、發明說明（>7 ) <請先閱讀背面之注意事項再填寫本頁) 以改善疲乏行為為目的之金屬之先驅物，所製得之層化 起晶格化合樹。於是，本發明包括那些可以如下之化學 計量上未經平衡的化學式所表示之層化超晶格化合物。 (13} AaSbBc〇[g+(a.1)+(b.2)(1,5)+(c-2X2.5)] 其中A表示至少一種A位置元素，S表示至少一種超晶 格發生物元素，B表示至少一種B位置元素，a盖1, b芎2及c > 2。 此外，顯然的，現今，熟習此項技_者，在不脫離本 發明概念下，可以製作出所描述待定具體例之無數個使 用例和修飾例。舉例來説，現今已界定之用以提供在積 體電路中之抗疲乏的層化超晶格材料之方法和結構，其 偽為用以製造鐵電記億元件上方法之重要部分，此種方 法傺可與其它方法一起組合而提供前逑方法之變異例。 此外，亦且顯然的，在某些例子中所限定之步驟，也可 以不同次序來進行，或者所描述之相同結構及方法亦可 以不同的結構及方法加以取代。因此，本發明可解釋為 含蓋每一個及任何一個新穎的特徵存在於及/或所描逑 之製作方法。電子裝置和電子裝置之製法每一種所擁有 待徴的新穎組合。 經濟部智慧財產局員工消費合作社印製 参考符號說明 10 0.....曲線 10 2.....側邊 10 4.....側邊 10 6.....端 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 440959 A7 B7 五、發明說明（j) 10 8 .. …中 心 區 域 2 0 0 ... …曲 線 2 0 2 .. …曲 線 2 0 4…, .· *正 向 3 0 0… …記 億 元 件 3 0 2… …晶 圓 3 0 3… …氧 化 層 經濟部智慧財產局員工消費合作社印製 域 區 驟驟 極 層層 步步 汲域 極電極電 燥度 / 區 層電鐵電介層 乾厚 孔極極極離部膜部間路法驟驟驟膜需 接源汲閘隔底薄頂層電方步步步薄所 驟驟 步步 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------nJ--------訂---------線^λ (請先閱讀背面之注意事項再填寫本頁) 9 5 9 A7 B7 五、發明說明（巧） 驟 步 件 元 驟成 步完 ο 5 ο ο 3 ο 5 6 2 ο 6 4 2 6 器層 層 容容容容 矽層極電極 電電電電圓化合電鐵電 材膜膜膜電晶氧黏部膜部 基薄薄薄鐵矽二鈦底薄頂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. ^40 95 9 A8 B8 C8 D8 τ、申請專利範圍 1. 一種製造積體電路之方法，包括提供一種含有效量的 金屬部份之先驅物，用以形成鐵電層化超晶格化合物 ,其特徵在於：該先驅物含有相當數量之至少一種B 位置元素，其僳大於該至少一種B位置元素的化學計 量式平衡量。 2 .如申請專利範圍第1項之方法，其進一步的待徵在於 :該先驅物質傺含有相對數量之至少有一種A位置元 素；其偽小於該至少一種A位置元素的化學計量式平 衡量。 . 3 ·如申請專利範圍第1項之方法，其進一步的待徴在於 ';該先驅物傜含有相當接近於非平衡式 AaSbBc〇(9+(a.1>+(b.2)<i.5)+(c-2X2.5)]> 之值的金屬部份，其中 A 表不 至少一種A位置元素，S代表至少一種超晶格發生物 元素，B表示至少一種B位置元素，agl， Ι)έ2,且 c > 2。 4 .如申請專利範圍第1項之方法，其進一步的特激在於 :該金屬是Sr，Bi，Ta及Nb,傺含柑當接近於非平衡 化學式 SraBib(TacNbd)Ol9+㈣+(卜卻.妒⑽柳卿，之化學計量之相 -----------——--------訂---------H,\ (請先閔讀啃面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 _d 中 其 量 數 對 第 圍 範 利 專 請 如 且 2 2 = b VII 第 圍 範 y f 專 If 甲 如 6 〇 4 2 Vli 且方 2之 b>項(C項 法 > 法 方 之 法 方 之 項 5 第 圍 範 利 專 請 Φ 如 進 其 進 其 進 其 於 在 徵 待 的 步 於 在 徵 待 的 步 於 在 徵 待 的 步 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 4 0 9 5 9 el C8 D8 六、申請專利範圍 c + d是近似於2 , 3。 8 ·如申請專利範圍第6項之方法，其進一步的特徵在於 c / d的比例是0 . 6 / 0 . 4 0 9 ·如申請專利範圍第i項之方法，進一步包括：形成第 一電極，施加該先驅物以形成含有該鐵電層狀超晶格 化合物之薄膜（3 1 3 ),以及形成第二電極。 1〇_ —種在積體電路中之鐵電裝置，其傜包括薄膜（313) 的層化超晶格材料，其特徵在於：該薄膜（3 1 3 )之層 化超晶格材料傜含有相對數量之至少一種B位置元素 ，其傜大於該至少一 B位置元素的化學計量式之平衡 量。 η.如申請專利範圍第ίο項之鐵電裝置，其進一步的恃 徵在於：該薄膜（3 1 3 )的層化超晶格材料僬含有相對 數量的至少一 Α位置元素，其傺少於至少一種Α位置 元素的化學計量式之平衡量。 1 2 ·如申請專利範圍第1 1項之鐵電裝置，其進一步的特 徽在於：該薄膜（3 1 3 )之起晶格材料，條含有相當接 近於非平衡式 AaSbBeOp_1wtv2X1.5H〇2X2>5)1,之化學計量之金 屬部份，其中A表示至少一種A位置元素，S表示至 少一種超晶格發生物元素，B表示至少一種B位置元 素，a^l, bg2且c>2。 1 3 ·如申請專利範圍第1 2項之鐵電裝置，其進一步的特 徵在於：該薄膜（3 1 3 )之超晶格材料，偽含有S r , B i ,T a及N b，其數量為相當接近於非平衡化學式 3 3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 請 先 閱 讀 背 之 注 意 事 項 再厂\ 填j ί装 頁 I 訂 線 經濟部智慧財產局員工消費合作社印製 4 4 0 9 5 9 B8 C8 D8 τ、申請專利範圍 SraBib(Tac Nbd)0(9+(a.1)+(b.2K15)+(c+d 2χ25)]Ι 之化學計量 ^ 其中 ,b ^ 2 ,且（c + d)>2。 1 4 ·如申請專利範圍第1 3項之鐵電裝置，其進一步的待 徵在於：a=i， 2.1gbg2.2,且（c + d)>2。 1 5 .如申請專利範圍第1 4項之鐵電装置，其進一步的待 徵在於：2< (c+d)写2.4。 1 6 .如申請專利範圍第1 4項之鐵電裝置，其進一步的恃 徽在於：（c + d )是近乎於2 . 3。 1 7 .如申請專利範圍第I 5項之.鐵電裝置，其進一步的待 擻在於：c / d的比例近乎於0 . 6 / Q . 4。 18.如申請專利範圍第16項之鐵電裝置，其進一步包括； 第一電極（312),以及 第二電極（3 1 4 ),該薄膜（3 1 3 )實質上條位於該第一 及第二電極之間。 1 9 . 一種包括有效量金屬部份之液態先驅物，其傜在乾 燥及加熱該先驅物下，得以自發性地形成鐵電層化超 晶格材料，其待徵在於：該先驅物僳含有相當數量之 至少一種B位置元素，其像大於該至少一種B位置元 請 先 閱 讀 .背 S 之 注 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 量 衡 平 之 式 量 計 學 化 之 素 徴 特 的 步 1 進 其 物 驅 先 之 項 9 --- 第 圍 範 利 專 0 * 如 置式 位量 A 計 種學 一 化 有之 少素 至元 之置 量位 數 A 對種 相一 有少 含至 偽該 物於 驅小 先 m 該其 於素 在元 量 衡 平 之 徵 待 的 步 一 進 其 物 驅 先 之 項 9 -—I 第 圃 範 利 專 請 如 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 4 4 0 9 5 9 g D8 六、申請專利範圍 在於：該先驅物傜含有相當接近於非平衡式 ABSbBcO【9+(a_1>+(b.2)(1.5)+<c.2)(2.5)|，之化學計量，其中 a 表示至少 一種A位置元素，S表示一種起晶格發生物元素，B 表示至少一種B位置元素，agl, bS2,且c>2。 2 2 .如申請專利範圍第1 3項之先驅物，其進一步的特徵 在於：該金屬部份為S r , B i , T a以及N b，其數量為相 當接近於非平衡化學式S「aBib(TaeNbd)0[9+(a -1)+(b-2)(1,5)+(c+d-2X2.5)]> 之化學計量之相對數量，其中asi, 且（c + d)>2。 2 3 .如申請專利範圍第2 2項之先驅物，其進一步的特徴 在於 a=l, 2.1gbg2_2且（c + d)>2。 2 4 .如申請專利範圍第2 3項之先驅物，其進一步的特徴 在於：2< (c+d)g2.4。 2 5 .如申請專利範圍第2 3項之先驅挠，其進一步的特徵 在於：U + d )近乎於2 . 3。 2 6 .如申請專利範圍第2 4項之先驅物，其進一步的特徵 在於：c / d的比例近乎於Q . 6 / Q . 4 β (請先閱讀嘴面之注意事項再填寫本頁) --------訂----- 線- 經濟部智慧財產局員工消費合作社印製 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088117303A 1998-10-13 1999-10-07 Low imprint ferroelectric material for long retention memory and method of making the same TW440959B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/170,417 US6281534B1 (en) 1998-10-13 1998-10-13 Low imprint ferroelectric material for long retention memory and method of making the same

Publications (1)

Publication Number Publication Date
TW440959B true TW440959B (en) 2001-06-16

Family

ID=22619773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117303A TW440959B (en) 1998-10-13 1999-10-07 Low imprint ferroelectric material for long retention memory and method of making the same

Country Status (8)

Country Link
US (2) US6281534B1 (zh)
EP (1) EP1127373B1 (zh)
JP (1) JP3590353B2 (zh)
KR (1) KR100413618B1 (zh)
CN (1) CN1154164C (zh)
DE (1) DE69931276T2 (zh)
TW (1) TW440959B (zh)
WO (1) WO2000022663A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
US6372518B1 (en) * 2000-01-26 2002-04-16 Matsushita Electric Industrial Co., Ltd. Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
DE60102456T2 (de) 2000-04-11 2005-03-03 DuPont Displays, Inc., Santa Barbara Lösbare poly(aryl-oxadiazol) konjugierte polymere
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US7221243B2 (en) * 2001-04-11 2007-05-22 Kyocera Wireless Corp. Apparatus and method for combining electrical signals
US6937195B2 (en) * 2001-04-11 2005-08-30 Kyocera Wireless Corp. Inverted-F ferroelectric antenna
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
US7154440B2 (en) * 2001-04-11 2006-12-26 Kyocera Wireless Corp. Phase array antenna using a constant-gain phase shifter
US7174147B2 (en) * 2001-04-11 2007-02-06 Kyocera Wireless Corp. Bandpass filter with tunable resonator
US7746292B2 (en) 2001-04-11 2010-06-29 Kyocera Wireless Corp. Reconfigurable radiation desensitivity bracket systems and methods
US6734456B2 (en) * 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
US7176845B2 (en) * 2002-02-12 2007-02-13 Kyocera Wireless Corp. System and method for impedance matching an antenna to sub-bands in a communication band
US7184727B2 (en) * 2002-02-12 2007-02-27 Kyocera Wireless Corp. Full-duplex antenna system and method
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
US7720443B2 (en) 2003-06-02 2010-05-18 Kyocera Wireless Corp. System and method for filtering time division multiple access telephone communications
JP2005085332A (ja) * 2003-09-05 2005-03-31 Seiko Epson Corp 強誘電体記憶装置、その駆動方法及び駆動回路
JP4387407B2 (ja) * 2004-06-08 2009-12-16 富士通マイクロエレクトロニクス株式会社 半導体記憶装置の検査方法
US20060080414A1 (en) * 2004-07-12 2006-04-13 Dedicated Devices, Inc. System and method for managed installation of a computer network
US20060274476A1 (en) * 2005-04-13 2006-12-07 Andrew Cervin-Lawry Low loss thin film capacitor and methods of manufacturing the same
US20070063777A1 (en) * 2005-08-26 2007-03-22 Mircea Capanu Electrostrictive devices
US7548762B2 (en) * 2005-11-30 2009-06-16 Kyocera Corporation Method for tuning a GPS antenna matching network
CN100424878C (zh) * 2006-11-21 2008-10-08 华中科技大学 铁电存储器用铁电薄膜电容及其制备方法
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6056994A (en) * 1988-12-27 2000-05-02 Symetrix Corporation Liquid deposition methods of fabricating layered superlattice materials
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5942376A (en) * 1997-08-14 1999-08-24 Symetrix Corporation Shelf-stable liquid metal arylketone alcoholate solutions and use thereof in photoinitiated patterning of thin films
US5943111A (en) 1998-06-09 1999-08-24 Symetrix Corporation Layered superlattice ferroelectric liquid crystal display
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Also Published As

Publication number Publication date
EP1127373B1 (en) 2006-05-10
US6281534B1 (en) 2001-08-28
JP3590353B2 (ja) 2004-11-17
EP1127373A1 (en) 2001-08-29
WO2000022663A1 (en) 2000-04-20
JP2002527903A (ja) 2002-08-27
CN1154164C (zh) 2004-06-16
US20010031505A1 (en) 2001-10-18
CN1329750A (zh) 2002-01-02
DE69931276D1 (de) 2006-06-14
KR100413618B1 (ko) 2004-01-03
KR20010080131A (ko) 2001-08-22
DE69931276T2 (de) 2006-09-28
US6358758B2 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
TW440959B (en) Low imprint ferroelectric material for long retention memory and method of making the same
Lyu et al. Growth window of ferroelectric epitaxial Hf0. 5Zr0. 5O2 thin films
TW434897B (en) Ferroelectric field effect transistor and method of making same
Béa et al. Ferroelectricity down to at least 2 nm in multiferroic BiFeO3 epitaxial thin films
US5883828A (en) Low imprint ferroelectric material for long retention memory and method of making the same
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JPH07502150A (ja) 集積回路メモリー
Coll et al. Nanocrystalline ferroelectric BiFeO3 thin films by low-temperature atomic layer deposition
JP2000509918A (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
JP2002525876A (ja) 正方晶度の低い強誘電体薄膜
Kim et al. Effect of bismuth excess on the crystallization of Bi3. 25La0. 75Ti3O12 thin films on Pt/Ti/SiO2/Si substrates
Ozgul Polarization switching and fatigue anisotropy in relaxor-lead titanate ferroelectric single crystals
Ray et al. RF magnetron sputtering ferroelectric PbZr0. 52Ti0. 48O3 thin films with (001) preferred orientation on colossal magneto-resistive layers
Wu et al. Characteristics of metal–ferroelectric–insulator–semiconductor structure using La-modified Bi4Ti3O12 as the ferroelectric layer
Lee et al. Single-grained PZT thin films for high level FRAM integration—fabrication and characterization
WO2024016379A1 (zh) 一种多铁薄膜前驱体及其制备方法和制得的柔性多铁薄膜
Zhao et al. Modulating Antiferromagnetic La 0.35 Sr 0.65 MnO 3 via Low-Voltage Pulsing Across a Ferroelectric Copolymer Gate Dielectric
Wang et al. Synthesis and ferroelectric properties of SrBi 2 Ta 2 O 9/Bi 4 Ti 3 O 12/p-Si multilayer thin films by Sol-Gel
He et al. Room-temperature ferroelectric-like behavior in anatase TiO2 epitaxial films prepared by chemical solution deposition
Chon et al. Gd-substituted bismuth titanate film capacitors having ferroelectric reliability and large non-volatile charges
CN117729776A (zh) 一种高耐久存算一体器件及其制备方法
JP2002261249A (ja) 半導体記憶素子
Kim High dielectric constant PLZT thin films for ULSI dram capacitor applications
Harman Ferroelectric thin film development
Sun et al. Effect of Zr/Ti Ratios on Characterization of Pb (Zr x Ti1− x) O 3 Thin Films on Al2 O 3 Buffered Si for One-Transistor Memory Applications

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent