JP2002522870A - ディジタルデータ記憶のための書込みフォーマット - Google Patents

ディジタルデータ記憶のための書込みフォーマット

Info

Publication number
JP2002522870A
JP2002522870A JP2000565538A JP2000565538A JP2002522870A JP 2002522870 A JP2002522870 A JP 2002522870A JP 2000565538 A JP2000565538 A JP 2000565538A JP 2000565538 A JP2000565538 A JP 2000565538A JP 2002522870 A JP2002522870 A JP 2002522870A
Authority
JP
Japan
Prior art keywords
bit
bits
data stream
metric
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000565538A
Other languages
English (en)
Other versions
JP2002522870A5 (ja
Inventor
ディー． グレイ，マーティン
Original Assignee
オーバーランド データ，インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーバーランド データ，インコーポレイティド filed Critical オーバーランド データ，インコーポレイティド
Publication of JP2002522870A publication Critical patent/JP2002522870A/ja
Publication of JP2002522870A5 publication Critical patent/JP2002522870A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1434—8 to 9 modulation

Abstract

(57)【要約】 可変レートコード化を使用するディジタルデータ記録チャネルに関する。エンコーダが、入力されたビットストリームを、選択されたリードバック特性と関連したシーケンスを有するかどうかについて監視し、記憶されたビットストリームの特性を改善するのに望ましい場所に１つ以上のビットを挿入する。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （発明の分野） 本発明は、データ記憶記録チャネル（data storage recording channel）にお
けるデータコード化に関するものである。いくつかの有利な実施態様では、本発
明は、磁気記憶装置環境（magnatic storage environment）におけるその後の部
分応答復号化（partial response decoding）に適したデータコード化に関する
ものである。
【０００２】 （関連技術の説明） 可変レートビット挿入技術（variable-rate bit insertion technique）は、
データストリーム（data stream）のクロック同期化を確実にするための方法と
してよく知られている。当業者の間でよく知られている通り、可変レートビット
挿入は他の用途でも使われてきたが、この方法は典型的には通信の分野で使用さ
れる。この技術によれば、データビットが、データストリームの選択された部分
、すなわちデータストリームのその部分でデータビットを正確に検出することに
おいてエラーの発生する確率（likelihood）の高いデータストリーム部分に挿入
される。例えば、可変レートビット挿入は、受信側デコーダ（receiving decode
r）が自己クロック式（self-clocked）である通信システムにおいて使用するこ
とができる。検出器側のフェーズロックドループ（phase locked loop）がデー
タ伝送中のクロック速度でフェーズロックを失わないように１または０の長いス
トリング（string）を分解することが重要である。これは、例えば磁気テープか
らの読取り（reading）を含む用途においては特に重要である。なぜなら、テー
プ記憶媒体は概して、非常に不確かな速度プロファイル（speed profile）を有
するものであり、従って、フェーズロックを維持するために頻繁なクロッキング
情報（clocking information）が望ましいからである。従って、読取り側または
受取り側でフェーズロックを維持するのが望ましいこのような用途では、データ
ビットを意図的に出力データストリームの中の“トラブル領域（trouble region
）”に挿入することによって、検出器側で、受取られたデータ信号の中にこのデ
ータ信号に対して正確なフェーズロックを維持するのに十分な情報が存在するよ
うになるので、データストリームを適切に復号化できることになる。
【０００３】 可変レートビット挿入の方法は、エラーに対するデータのロバスト性（robust
ness）を高める、割安で、かなり単純な方法として望ましいが、このような方法
は用途によっては一般的には実用的でないことが判明した。最も顕著であるのは
、可変レートビット挿入は磁気記録環境における適用性に制限があったことであ
る。磁気的記録は、典型的にはテープまたはディスクに記憶させることを含むも
ので、そこでは、データを先ず磁気テープまたは磁気ディスクに記憶させ、それ
からリードバック（readback）することになる。ロバストなデータの記憶ができ
るようにするため、可変レートビット挿入は、データを磁気媒体に書込む前にコ
ード化するために使用されるのが通例であり、また、データをリードバックする
時、その挿入されたビットが検出され、捨てられることになる。しかしながら、
挿入しようとするビットの実際の数はほとんど予測できないので、挿入されたビ
ットの数が、データストリームの長さを10〜12パーセントほど延長することがあ
り得る。このようなデータストリームの延長は、データ記憶の目的に対しては受
入れられるものでなく、特にデータ記憶効率を最大化するのが望ましい時には受
入れられない。例えば、特定のデータストリームが、10ビットごとに１ビット挿
入することを要求するような特性を有する場合は、磁気媒体に記憶すべきデータ
の量は10パーセント増えることになる。これは実際上500メガバイト記憶媒体を4
50メガバイト記憶媒体にすることになる。
【０００４】 データストリームを可変レートビット挿入を容易に受け入れられる形に変換す
る努力において、入ってくるデータストリームは先ず、例えば疑似ランダムノイ
ズコード（pseudo-random noise code）を使ってランダム化される。疑似ランダ
ムノイズコードというのは、入ってくるデータストリームと排他的論理和を取り
（exclusive ORed）、その結果として生じる出力にランダムキャラクタ（random
character）または疑似ランダムキャラクタを与えるというものである。このラ
ンダムキャラクタは、データストリームが例えば１パーセントより多く延長され
る確率を統計上無視できるものとしてくれる。このように無視できる理由は、ビ
ット挿入が一般的には規則的なパターンを分解するように行なわれ、それで、実
質的にランダムなパターンによりビット挿入がごくわずかしか必要でなくなるよ
うに実行されるからである。従って、可変レートビット挿入技術を利用する前に
データをランダム化することによって、このような技術は、磁気媒体または他の
データ記憶媒体へのデータ記憶を含む用途においてより容易に利用できるように
なる。
【０００５】 しかしながら、例えば、入ってくるデータパターンが、望ましくないコード化
された特性（例えば１またはゼロの長いストリング、または他の冗長パターン）
を生じさせるような仕方で疑似ランダムコードと相互に関係する特性を有する場
合、その特定の疑似ランダムコードを使用するデータストリームのランダム化は
、挿入されたデータビットの長さが極端に長くなるのを防ぐ働きをしないことが
判明した。この特性を有するデータストリームは一般的に退化性パターン（dege
nerate pattern）と呼ばれる。従って、入ってくるデータストリームが退化して
いれば、可変レートビット挿入技術は、磁気記憶媒体または他のデータ記憶媒体
を使う用途にとって実用的でない。その上、単に、このような退化性データパタ
ーンの現れる可能性があるということが、一般にデータ記憶装置環境（data sto
rage environment）において可変レートビット挿入を使用する上での障害と見な
されてきた。
【０００６】 データ記憶の用途における可変レートビット挿入の上記欠点に加えて、従来の
可変レートビット挿入技術では、位相情報および自動利得制御の喪失（loss of
phase information and automatic gain control）と関連する受取り側のエラー
の軽減が必ずしも確実になされないことが判明した。例えば、検出されたデータ
ストリームが、振幅の最大振れ（maximam swing）が長時間にわたって観察され
ないという特性を有する場合、これによって、検出側での自動利得制御がトラッ
キング（tracking）を失い、それによって、振幅エラーが検出信号に導入される
ことになる。その上、フェーズロックの喪失は、ゼロおよび１の連続ストリング
（consecutive string）以外のデータパターンに起因して生じることもあり得る
。従って、単にゼロおよび１の長いストリングに１ビットを挿入するだけでは、
フェーズロックが復号化側で自己クロック方式において確実に維持されるという
ことにはならない。従って、改善されたデータコード化の方法を獲得するために
、データ記憶の用途における可変レートビット挿入に関連する困難を解決し、ま
た、自動利得制御またはフェーズロックループ（phase lock loop）の校正ミス
（miscalibration）と関連する受取り側のエラーを解消する必要がある。
【０００７】 （発明の要旨） 本発明は、データをデータ記憶媒体に書込む方法を含むものである。一実施例
においては、本方法は、入力データストリームを受取り、データ記憶媒体からの
リードバック中に振幅の小さい読取り信号（read signal）と関連する１つ以上
のビットシーケンス（bit sequence）を検出することを含む。本方法は、検出に
応答して１つ以上のビットを入力データストリームに挿入することによって続行
することができ、それによって、挿入されたビットは、入力データストリームの
長さを、その入力データストリームの内容（content）に依存した可変量（varia
ble amount）だけ延長することになる。本方法は、挿入されたビットを含むデー
タストリームをデータ記憶媒体に書込むことによって終結させることができる。
【０００８】 代案として、本方法は、徐々に変化するリードバック読取り信号（readback r
ead signal）、振幅最大のリードバック読取り信号またはデータブロック・プリ
アンブルシーケンス（data block preamble sequence）と関連する１つ以上のビ
ットシーケンスを検出することを含むことができる。この検出動作は、２つ以上
同時に実行されてよい。
【０００９】 本発明ではまた、可変レートコード化のための装置も提供される。一実施例で
は、データエンコーダが、一続きのビット（a sequence of bits）をシリアルに
受取るための入力ポート、先に受取った複数のビットを入力として有するコード
フォロワ（code follower）、およびある値を記憶する少なくとも１つのレジス
タを含む。その値は、先に受取った複数のビットに応答して更新される。また、
この値に応答して１つ以上のビットを先に受取った複数のビットのシーケンスに
挿入するビットインサータ（bit inserter）も提供される。
【００１０】 （好適実施例の詳細な説明） 以下、本発明の実施例を添付の図を参照して詳細に説明する。全図にわたって
、同じ要素には同じ番号が付けて示す。説明本文中に使用される用語は、単に本
発明の特定の実施例の詳細説明との関連において使われているだけであるので、
解釈上何らかの制限または制約を受けるものではない。
【００１１】 図１は、データ記憶記録チャネルを示すブロック図である。記録チャネルへの
入力は、磁気媒体に記憶されるデータを表す２進数字のシリアルストリーム（se
rial stream）100である。入ってくるビットストリーム100は、可変レートエン
コーダ102によってフォーマットされ、コード化される。下記に詳述する通り、
ブロック102でのコード化は、データ記憶媒体に記憶されたデータがその後その
データ記憶媒体から検索される時、とりわけ、読取り信号の中の適当な位相内容
と振幅内容が、記録されたビットストリームによって確実に作成されるようにす
るのを助ける可変レート・ランレングス制限コード化（run-length limited enc
oding）を包含する。ランレングス制限コードは、部分的にコード制約条件（n,k
）を特徴とするものであってよく、ここに、nは1sの間の最小距離を表し、kは連
続ゼロの最大数を表す。よって、ランレングス制限コードは、n値が小さいほど
効率が高いということになる。下記に述べる通り、可変レートエンコーダ102に
よって実行されるコード化技術は、高いデータ密度を備える一方、記録されたビ
ットストリームにおいて適当な位相内容と振幅内容を維持する（O,k）コードを
含むのが有利であり得る。
【００１２】 ブロック102でのフォーマット処理（formatting）とコード化に続いて、コー
ド化されたビットストリームは、次に変調エンコーダ104によって変調書込み電
流（modulated write current）に変換され、磁気ディスクや磁気テープなどの
磁気媒体108の至近位置において誘導型書込みヘッド106を駆動する。変調コード
化（modulation coding）は、当該技術においてさまざまな形が知られており、
例えばＮＲＺ−Ｍ変調フォーマット（ビットストリームにおいて“１”が現れる
たびに書込み電流反転（write current reversal）が起こる）などを使用するこ
とができる。
【００１３】 媒体108に記憶されたデータの読出し中、読取りヘッド120が、これは誘導型で
あっても、磁気抵抗型であっても、その他任意の磁界感知型変換器（field sens
ing transducer）であってもよいが、読取り電圧出力または読取り電流出力を生
じさせる。この出力は、読取りヘッドが、書込みヘッド106によって媒体108上に
先に置かれた磁気トランジション（magnetic transition）上を通過するにつれ
て変化する。読取りヘッド120からの信号は、次にアナログローパスアンチエイ
リアシングフィルタ（anti-aliasing filter）124の入力に送られる。アナログ
フィルタ124は、フィルタリングされたアナログ読取り信号をノード126で出力す
る。フラッシュ形アナログ／ディジタル変換器（flash analog to digital conv
erter）128が、ノード126に存在するアナログ読取り信号を周期的にサンプリン
グし、ＦＩＲフィルタ130が、ディジタル化された振幅値をノード132で受取り、
サンプリングされた値を所望のスペクトル形状（spectral shape）に応じてディ
ジタル的にフィルタリングする。
【００１４】 フィルタ130の出力は、ノード134においてシーケンスデコーダ（sequence dec
oder）136へ入力され、シーケンスデコーダ136が、ノード134に存在するフィル
タリングされたディジタルサンプルのシーケンスを復号化シリアルビットストリ
ームに変換し、それはノード138で出力される。ノード138でのデータストリーム
は、次に可変レートデコーダ142に供給され、この可変レートデコーダ142は、な
かんずく、書込みプロセス中に可変レートエンコーダ102によって挿入された追
加ビットを検出、除去し、これによって、元のデータストリーム100が出力ノー
ド144で再生される。
【００１５】 もちろん、ノード144でのシリアルデータストリームは、書込みプロセス中に
システムに入力されるシリアル入力データストリーム（sirial data input stre
am）100と理想的には同一であるが、タイミングエラー、利得エラー、ノイズ、
信号ドロップアウト（signal dropout）、およびその他のエラー源により必ず、
ノード144の出力にある程度のビットエラー率（bit error rate）が生じること
になる。かかるエラーは、使用されるエラー修正コード化スキーム（error corr
ection encoding scheme）によって修正可能であり得るが、ノード144にあるエ
ラーの数そのものの低減が望ましい。本発明によれば、タイミングエラーと利得
エラーは、書込み信号が確実に十分な振幅内容と位相内容を含むようにするのを
助けるような方法でデータシーケンスをコード化することによって、費用のかか
らない効率的な仕方で減少させることができる。可変レートエンコーダ102が、
入ってくるデータストリーム100の中にビットを挿入し、それで、フィルタリン
グされ解釈され（interpreted）つつあるノード132のサンプルが、確実に適切に
増幅され、検出中の媒体18上のトランジションと固有の位相関係（proper phase
relationship）にあるサンプリング時間で確実に得られるようにするのを助け
るというのが、本発明の１つの態様である。
【００１６】 図８〜11を参照して以下に述べる特定の実施例では、可変レートエンコーダ10
2は、拡張クラスIV部分応答型（ＥＰＲ４；Extended Class IV partial respons
e）書込みチャネルによる解釈にとって有利な特性を有する記録されたビットス
トリームを作成するビットを挿入する。ＥＰＲ４部分応答信号方式（ＥＰＲ４ p
artial response signaling）の場合、フィルタ130は、磁気媒体108から読取ら
れる（read off）データストリームの公称ビットレートの1/4付近にピークを持
つディジタル帯域フィルタを含むことができ、シーケンスデコーダ136はビタビ
部分応答型（viterbi partial response）の最大尤度デコーダ（likelihood dec
oder）を含むことができる。但し、本発明の原理が他の読取りチャネル設計に適
したデータ書込みフォーマットを作成するのにも適用できることは容易に理解さ
れよう。
【００１７】 図２は、本発明の一実施例において媒体108に記憶できるようにするため可変
レートエンコーダ102によって組立てられたデータブロック（data block）のフ
ォーマットの概略を示す。全体のブロックフォーマットは用途に特有のもので、
幅広く変化し得る。図２に示す通り、各データブロックは、プリアンブルセグメ
ント（preamble segment）210、ブロックマーカ212、ランダマイザ・シードまた
はコード（randomizer seed or code）214、データ部分220、巡回符号検査（Ｃ
ＲＣ；cyclic redundancy check）の各部分222および224、およびパッド（pad）
230を含む。プリアンブル210は、代表的には、新しいデータブロックの始まりを
識別するのに使用される４バイトセグメントからなる。プリアンブルビットシー
ケンスは、続いてくるデータを復号化する準備中に共にフェーズロックを獲得す
るのが読取りチャネルにとって容易な読取りヘッド応答を後続の読取りプロセス
中に生じさせるように選択される。下に更に詳述する一実施例では、プリアンブ
ル210は、バイト00110011の４つの順次コピー（sequential copy）を含む。この
プリアンブルシーケンスは、拡張クラスIV（ＥＰＲ４）部分応答型読取りチャネ
ルにおいて大きな読取りチャネル応答を生じさせるように設計される。ブロック
マーカ212は、プリアンブルセグメントからのトランジションをマークし、２つ
のビット11を含むことができる。
【００１８】 ブロックマーカ212に続いて、ブロックのデータ部分220をランダム化するのに
使用されるランダマイザ・シード214が存在する。ランダマイザ・コードは、各
データフィールドごとに非決定論的（non-deterministically）に選択される３
バイト（24ビット）シーケンスからなるのが有利である。書込みプロセス中、ブ
ロックのランダマイザ・シード部分414はランダム化されないままであっても、
あるいは、媒体に記憶されない固定シード（fixed seed）を使ってランダム化さ
れてもよい。データブロックのシード部分214を読取るときの読取りエラーの発
生率（likelihood）を下げるため、シード214は、さらにここに述べる可変レー
トコード化スキームを使ってコード化してもよい。この実施例は、以下の図８〜
11を参照した説明の中で１つの例として使用されているものである。あるいは、
その代りに、データフィールド220よりもより高度のオーバヘッドコード化スキ
ーム（overhead encoding scheme）をシードフィールド214のために使用するの
が有利であるかも知れない。例えば、ランダマイザ・シードフィールド214は、
固定4/5コード（fixed 4/5 code）または固定8/9コードを使ってコード化するこ
とができよう。これは、ブロックのデータ部分220およびＣＲＣ部分222、224上
で使用される可変レート挿入コードより効率が低いが、ランダム化がないのでよ
り確実な読取り易さ（readability）を提供する。別の例としては、可変レート
ビット挿入をシードフィールド214上で実行できるが、ゼロシーケンス長（null
sequence length）、位相内容および振幅変化に関して、ランダマイザ・シード
にとってより適切な読取り特性を確保するために、データフィールド220を書込
む時に使用されるものと異なるビット挿入しきい値（bit insertion threshold
）を用いて実行できるものである。
【００１９】 データフィールド220は媒体108に記憶されるためのデータを含み、このデータ
は、以下に図８〜11を参照して述べる通りランダム化多項式（randomizing poly
nominal）およびランダマイザ・コードを使ってランダム化され、また、適当な
ビット挿入によって可変レートコード化されることになる。このデータフィール
ド220は長さが変化してよい。特定の一実施例では、データフィールド220の長さ
は、ゼロから16,383バイトまでの間で選択可能である。データフィールド220は
、可変レートコード化プロセス中に挿入されたビットも含むことになるので、デ
ータフィールド220の合計長さは、記憶すべきデータの内容に応じて変化するこ
とになる。
【００２０】 ＣＲＣセグメント222、224は、ランダム化の前にランダマイザ・シード214と
データフィールド220から計算された６バイトフィールド（six byte field）か
ら構成するのが有利である。ＣＲＣフィールド222、224はまた、後述の可変レー
トビット挿入法によってコード化されたエラーであってもよい。よって、ＣＲＣ
フィールド422、424は、合計長さが48ビットより長くなり得る。
【００２１】 図２に示す通り、有利な一実施例では、ＣＲＣセグメントは、２つの独立した
ＣＲＣフィールド、すなわち、17ビットＣＲＣフィールド222と31ビットＣＲＣ
フィールド224とに分割されている。17ビットＣＲＣフィールドの計算に使用で
きる多項式は次の通りである。 g(x)＝x17＋x15＋x14＋x13＋x11＋x9＋x6＋x5＋x4＋x3＋1 31ビットＣＲＣフィールドの計算に使用できる多項式は次の通りである。
【００２２】 g(x)＝x31＋x27＋x23＋x19＋x15＋x11＋x10＋x9＋x7＋x6＋x5＋x3＋x2＋x＋1 ２つの独立したＣＲＣフィールド222、224をもってすれば、大抵のエラーには
、システムにとって好都合な時に（in time for system）17ビットＣＲＣチェッ
クによってフラグを立てることができ、それで、次ブロックの中のデータを読み
始める前に信号再獲得（signal reacquisition）を完了できることになる。48ビ
ットＣＲＣフィールド単独でエラー検出を行うとなると、より長い時間が必要と
なり、エラー状態にフラグが立てられる前に、システムは一般的には次のブロッ
クのデータを処理していることになる。従って、後続のデータブロックの更なる
読取りエラーを防ぐのを助ける信号再獲得が次ブロックにまたがって行われるの
で、ある１つのブロックに生じるＣＲＣエラーから回復するためには少なくとも
２つのブロックを一般的には捨てなければならない。
【００２３】 パッドフィールド（pad field）230は、共にモジュロ４ビットカウントからな
るランダマイザ・シード、データ、ＣＲＣフィールドおよびパッドを作るのに必
要な長さを有する１ビット、２ビットまたは３ビットのフィールドからなる。上
に述べたようなＥＰＲ４読取りチャネルを利用する有利な実施例では、１ビット
、２ビット、及び３ビットのパッドがそれぞれ１、11、011からなる。マルチチ
ャネルシステム（multi-channel system）では、ある１つのチャネルで処理され
ているブロックのためのパッド230は、他の１つ以上のチャネルがパッドフィー
ルドの書込みを完了させ、そのブロックが別々のチャネルを横切って同期化され
るまで、ワード0011のコピーをもってさらに延長され得る。パッド230に続いて
、次ブロックのためのプリアンブルシーケンスが始められる。プリアンブル210
およびブロックマーカ212のシーケンスと同様、パッド230は、ランダム化または
可変レートコード化されないのが有利である。
【００２４】 図３は、図１の可変レートエンコーダ102の主要機能要素を図解する概略ブロ
ック図である。上に述べた通り、図３に示す可変レートエンコーダは、ディスク
ドライブまたはテープドライブの中に設けることができ、有利である。図３に示
す通り、データパターン入力100がランダマイザ300に入る。一好適実施例では、
ランダマイザ300は排他的論理和ゲートからなり、第１の入力において入力デー
タパターンを受取り、第２の入力によって疑似ノイズコード生成器305から疑似
ランダムノイズコードを受取る。下に詳述する通り、疑似ノイズコード発生器30
5はシフトレジスタと加算器の構成を含み、この構成は、ランダマイザ多項式に
よって規定される。もちろん、リニア・フィードバック・シフトレジスタ（ＬＦ
ＳＲ）を使ったデータのランダム化は良く理解される通常のものであることは認
識されよう。一実施例では、ランダマイザの構成を規定する多項式は次の通りで
ある。 g(x)＝x24＋x21＋x19＋x18＋x17＋x16＋x15＋x14＋x13＋x10＋x9＋x5＋x4＋x＋1 ＬＦＳＲによって生成され、排他的論理和ゲート300に出力される疑似ランダ
ムシーケンスは、ＬＦＳＲのタップ位置（tap position）やその他の側面を規定
する上述のランダマイザ多項式並びに、ＬＦＳＲによって記憶されたビットの初
期状態の両方によって決定される。この初期ビットが、ランダマイザ・シードと
も呼ばれるランダマイザ・コードを規定する。疑似ノイズコード生成器（P.N.CO
DE生成器）305レジスタ（すなわちランダマイザ・コード）の初期値を設定する
ことによって、生成器305によって生成された疑似ノイズシーケンスは、その疑
似ノイズシーケンスがフライ（fly）（例えば中間のデータブロック）上におい
て容易に変更され得るように再構成することができる。ランダマイザ・コードは
、専用の（dedicated）ランダマイザ・シード発生器ロジック308を使って作成し
ても、ここに述べる記録チャネルを利用するテープドライブまたはディスクドラ
イブなどのデータ記憶装置の一部として一般的に備えられるマイクロコントロー
ラ320を使って作成してもよい。ランダマイザ・コードを発生させ、記憶するた
めの有利なプロセスについては、図５を参照して詳細に述べる。
【００２５】 ランダマイザ300の出力はマルチプレクサ310に送られ、このマルチプレクサは
、第２の入力として、ランダマイザ・シード発生器308からの出力を得る。マル
チプレクサはまた、第３の入力をＣＲＣ発生器から得る。マルチプレクサ310は
、図２を参照して上に述べたブロックフォーマットを作成するのを助けるように
制御される。
【００２６】 マルチプレクサ310の出力は、ビットインサータ312に送られる。ビットインサ
ータ312は、データストリームの位相内容と振幅内容を増大させて読取りチャネ
ルのエラー発生率（error rate）を下げるために入力ビットストリームにビット
を挿入する可変レートビットインサータからなる。このビット挿入は、図７〜11
との関連において詳細に述べるコード・メトリック・フォロワ315によって管理
される。ビットインサータ312の出力は、プリアンブル、ブロックマーカおよび
パッド発生器316から第２の入力を得る第２のマルチプレクサ314に与えられる。
第１のマルチプレクサ310と同様、第２のマルチプレクサもまた、図２に図解し
たデータブロックフォーマットを作成するのを助ける働きをする。第２のマルチ
プレクサ314の出力は、図１の変調エンコーダ104に送られる。
【００２７】 動作時、主マイクロコントローラ320は、書込み開始信号（write initiation
signal）をエンコーダ論理制御回路322に送る。論理制御回路322は、プリアンブ
ル、ブロックマーカおよびパッド発生器316に、１つのプリアンブル／ブロック
マーカシーケンス（a preamble and block marker sequence）を発生するように
命令し、そして、このシーケンスは、第２のマルチプレクサ314を介して変調エ
ンコーダに出力されるように選択される。また、ランダマイザ・シードはランダ
マイザ・シード発生器308によって生成され、このランダマイザ・シードの出力
は第１のマルチプレクサ310に送られ、ビットインサータ312に出力されるように
選択される。
【００２８】 マルチプレクサ310の出力は、コード・メトリック・フォロワ315によって監視
される。コード・メトリック・フォロワは、データストリームが、復号化エラー
の発生率を最小限にするように規定されたメトリック基準（metric criteria）
に合致するかどうかを決定する。コード・メトリック・フォロワ315が１ビット
をデータストリームに挿入する必要ありと決定するとき、相応のビットがビット
インサータ312によって挿入される。下に図７〜11を参照して詳細に述べる実施
例では、挿入は、先にデータストリーム内に受取ったビットに応じた極性を有す
る単一ビットからなる。あるいはその代りに、多重ビットのワード（すなわち２
ビット、３ビット、４ビット以上を有するワード）を特定の用途によって要求さ
れる通りに挿入することもできよう。コード化されたランダマイザ・シードがビ
ットインサータ312から出力されると、第２のマルチプレクサ314は、ビットイン
サータ出力を媒体108に書込む目的で変調エンコーダに渡すように構成される。
これで、ランダマイザ・シードは、プリアンブルとブロックマーカに続いて直ち
に可変レートコード化され、媒体に書込まれることになる。
【００２９】 マルチプレクサを通る経路を有するランダマイザ・シードに続いて、記憶すべ
きデータ220がランダマイザ300に送り出され、そこで、発生器308によって発生
させられたシードを使ってランダム化され、媒体108に丁度記憶されることにな
る。このデータはまた、ＣＲＣフィールド222、224が計算できるようにＣＲＣ発
生器309にも送られる。この時、マルチプレクサ310は、ランダム化されたデータ
を可変レートコード化のためにビットインサータ312に渡すように構成される。
ビットインサータ312から第２のマルチプレクサ314に向けて出力されたコード化
されたデータは、次に媒体108に書込むために変調エンコーダに渡される。
【００３０】 データフィールド220がマルチプレクサ310を通して供給された後、マルチプレ
クサ310は、計算されたＣＲＣフィールドをビットインサータ312に渡すように構
成される。そのＣＲＣフィールドはまた、可変レートコード化され、媒体108に
書込むために第２のマルチプレクサ314経由で変調エンコーダに渡される。最後
に、パッドフィールド230がブロック全体のビットカウントに基づいて発生され
、プリアンブル、ブロックマーカおよびパッド発生器316からマルチプレクサ314
経由で媒体108に送られる。これで、図３のマルチプレクサ310、314と他のデー
タ転送及びコード化回路の固有のタイミング（proper timing）をもって、図２
のブロックフォーマットは媒体に書込まれることになる。
【００３１】 図４は、図１の可変レートデコーダ142の主要機能要素を図解する概略ブロッ
ク図である。推察される通り、可変レートデコーダ142の基本機能は、可変レー
トエンコーダ102によって実行されたビット挿入とランダム化を取り消して元に
戻し、それで元のシリアルビットストリーム100を復元するようにすることであ
る。従って、図４のコード・メトリック・フォロワ410は、入ってくるビットを
図３のコード・メトリック・フォロワ315とほぼ同じ仕方で分析する。コード・
メトリック・フォロワ410は、シーケンスデコーダ136によって出力されたデータ
ストリームを監視し、ビット抽出器（bit extractor）420のためのコマンド信号
を発生させる。次のビットが書込みプロセス中に可変レートエンコーダ102によ
って挿入されたビットであることを指示するパターンをデコーダ内のコード・メ
トリック・フォロワ410が検出するとき、ビット抽出器420は、挿入されたデータ
ビットを除去すると同時に、抽出されたビットが所期の極性のものであることを
確かめる。極性が正しくないと、エラー状態信号が発生し、その旨が論理制御回
路322経由でマイクロコントローラ320に通知される。
【００３２】 フォーマットされたブロックのデータフィールド220を復号化する前に、ビッ
ト抽出と非ランダム化（un-randomizization）に適した始点を決定するためにプ
リアンブルとブロックマーカを検出しなければならない。従って、シーケンスデ
コーダからのデータは、ビットインサータ420とプリアンブル及びブロックマー
カ検出回路402の両方に送られる。この検出回路がプリアンブルに続くブロック
マーカを検出するとき、ビット抽出器420とコード・メトリック・フォロワは、
図８〜11を参照して述べるその始動状態に初期化される。
【００３３】 ブロックマーカに続いてビット抽出器420から出力された最初の24ビットは、
記憶されたランダマイザ・シード214となる。この最初の24ビットは、ランダマ
イザ抽出部（randomizer seed extraction）425で検出、記憶される。抽出され
たランダマイザ・シード214は、データフィールド220の非ランダム化のために疑
似ノイズコード発生器435に送られる。
【００３４】 ランダマイザ・シード214が処理された後、シーケンスデコーダから受取る次
のフィールドがデータフィールド220である。挿入されたビットの抽出に続いて
、データは非ランダム化回路（unrandomizer）430に渡され、そこで、疑似ノイ
ズシーケンス発生器（P.N.コード発生器）435によって発生された適当な疑似ノ
イズシーケンスと排他的論理和が取られる。疑似ノイズシーケンス発生器435は
、図３のシーケンス発生器305に関連して上に述べた多項式と同じ多項式で構成
され、ちょうど抽出されたばかりの24ビットランダマイザ・シードを受取る。そ
の結果、媒体108に記憶するために最初書込まれたデータパターンと同じデータ
パターン100が、非ランダム化回路430の出力において再生されることになる。こ
のオリジナルのデータシーケンスも、ＣＲＣチェック回路422に送られる。
【００３５】 データフィールド220がビット抽出器420を出た後、次に出力されるビットシー
ケンスは17ビットＣＲＣ値で、その後に31ビットＣＲＣ値が続く。これらのシー
ケンスは最初ランダム化されなかったので、非ランダム化回路に入る前に、ビッ
ト抽出器420の出力においてＣＲＣチェック回路422によって検出される。ＣＲＣ
チェック回路はそれから、第１のＣＲＣフィールドを受取った時に17ビットＣＲ
Ｃチェックを実行し、そして、31ビットＣＲＣを受取った時に31ビットＣＲＣチ
ェックを実行する。ＣＲＣエラーがあると、そのエラーは論理制御回路322経由
でマイクロコントローラ320に通知される。
【００３６】 上に述べたデータコード化技術の１態様がランダム化プロセスである。データ
ランダム化がここに述べる記録チャネルにおいて有用であるというのは、本質的
にランダムな特性（すなわちデータ分布）を有するデータパターンが、媒体108
からのデータのリードバック中に復号化エラーの発生率を上げるデータパターン
をばらばらに解体するためにビットインサータ312によって挿入されなければな
らないデータビットの数を最小化するために統計的に理想的であるからである。
【００３７】 本発明の有利な実施例では、疑似ランダムシーケンス生成器305を構成するた
めに使用されるランダマイザ・コードは、非決定論的な仕方で周期的に変更され
る。かかる実施例では、ランダマイザ・シード発生器308は、疑似ランダムコー
ド生成器305によって使用するのに適したランダマイザコードを非決定論的に選
択するランダマイザ・コード・セレクタを含むように構成されてもよい。あるい
は、マイクロコントローラ320がランダマイザ・コードを非決定論的に選択する
ためのプログラムを組込んでいてよい。非決定論的な数値発生（number generat
ion）については多くの技術が知られており、本発明での使用に適していると思
われる。特別な用途によって要求されるような連続的なコード（consecutive co
de）を選択するためには、複雑な非反復性のパターンを作成する手順であれば、
どんな手順も使用することができる。非決定論的な特性の選択は、ランダマイザ
・コードのシーケンスの予測を事実上実行不可能にするに充分なものでありさえ
すれば足りる。また、疑似ランダムコード生成器305によって出力されたランダ
ム化シーケンスの変更を意図的に見込んで（すなわち、退化性パターン（degene
rate pattern）を作成する特別な意図を持って）設計されたデータパターンを記
憶できるのが有利であることにも注目すべきである。従って、もし新しいランダ
マイザ・コードに変えるのに決定論的な方法を使用するならば、そのようなデー
タストリームが受入れ不可能な数のビット挿入を要求してくることは、依然あり
得る。ランダマイザ・コードを非決定論的に選択した場合は、コードビットのシ
ーケンスが予測できないので、データの記憶を失敗させる（frustrate）ように
意図的にコード化されたデータストリームを、なお、ブロック当たりのビット挿
入の平均数を許容し得るレベルまで減らすような仕方でランダム化することがで
きる。
【００３８】 データのランダム化を行うについては幾つかの異った方法が可能である。図２
〜４に示す有利な一実施例では、ランダマイザ・コードは、媒体に書込まれたデ
ータブロックごとに非決定論的に変えられ、与えられたデータブロックをランダ
ム化するのに使用されるランダマイザ・コードは、そのデータブロックとの関連
において記憶されるので、データが後で検索される時にランダマイザ・コードも
検索でき、それでデータブロックは非ランダム化されることになる。ランダマイ
ザ・コードが各データブロックとともに変えられるとき、コード化効率は高いま
まである。なぜなら、多数のビット挿入を要求する退化性データパターンを含み
そうなデータブロックの数は統計的にわずかでしかないからである。よって、非
決定論的に可変なランダマイザ・コードを複数使用することは、結果的に、磁気
媒体への記憶にとって許容し得る限度内のビット挿入回数にしかならないことに
なる。有利な一実施例では、可能な各種のランダマイザ・コード（nビットコー
ドの場合、２n−１種類の可能性）の各々が結果的に、データの最後のブロック
で使用された疑似ノイズシーケンスと直交する疑似ノイズシーケンスになること
になる。直交コードに再構成すれば、確実に次のブロックのデータは新しい疑似
ノイズコードと高い相関々係を持たなくなる。なぜなら、直交コード同士は本質
的に相関がゼロであり、従って、連続するブロックのデータは本質的に同じビッ
トパターン特性を有すると仮定すれば、あるビットパターンが与えられた疑似ノ
イズコードと高い相関々係を持つ時、同パターンは、元の疑似ノイズコードに対
して直交する疑似ノイズコードと低い相関々係しか持たなくなるからである。そ
こで、新しい疑似ノイズコードが最後の疑似ノイズコードに対して直交になるよ
うに次のブロックのデータのためのランダマイザ・コードを変えることによって
、データビットストリームへの挿入の数を常に媒体への記憶に必要なしきい値よ
り下に減らすことができる。ここに述べるランダム化とビット挿入の実施例では
、平均挿入率（average insertion rate）をデータパターンに関係なく１％未満
に維持することができる。
【００３９】 本発明の一実施例によるランダマイザ・コードの発生と記憶のための一般的方
法を図５に図解する。この方法はスタートブロック500に表されているように始
まる。ステップ510において、データをディスクまたはテープなどの磁気媒体に
書込もうとする時、書込むべきブロックをランダム化するランダマイザ・コード
が選択される。上に述べた通り、この選択は、望ましくは非決定論的な仕方で行
われる。ステップ520が表す通り、データブロックはこのランダマイザ・コード
を使ってランダム化される。データブロックを媒体に書込む時、ブロック530で
ランダマイザ・コードは、一般にはデータブロックのヘッダ部分に記憶される。
また、データ自体は、ステップ540において媒体に記憶される。このデータブロ
ックが書込まれた後、システムはステップ510に戻るループを形成し、次のデー
タブロックで使用される新しいランダマイザ・コードを選択する。再度、この選
択は、望ましくは非決定論的な仕方で行われ、それぞれのランダマイザ・コード
はそのデータ自体とともに媒体に記憶される。各データブロックごとにランダマ
イザ・コードを非決定論的に選択することによって、可変レートコード化プロセ
ス中に過度のビット挿入を要求するデータブロックの数は確実にごくわずかでし
かなくなる。また、この実施例では、ある特定のブロックのランダム化に使用さ
れるランダマイザ・コードが先行のブロックをランダム化するために使用された
コードと確実に異なるようにする必要がないことにも注目される。24ビットのラ
ンダマイザ・コードを非決定論的に選択した場合、隣接するブロックに同一のラ
ンダマイザが当たる確率は、約1600万回に１回でしかない。
【００４０】 また、当業者には、ブロックをランダム化するステップ520、ランダマイザ・
コードを記憶するステップ530、およびブロックを記憶するステップ540がどんな
順序で実行されてもよいことも理解されよう。多くの実施例では、ブロックのラ
ンダム化されたビットがランダマイザからシリアルに出力されるにつれてデータ
が記憶されていくので、データブロックのランダム化と記憶は同時に実行される
。
【００４１】 データの記憶が過度のビット挿入を伴うのを防ぐために別の方法が利用できる
。データパターンは複数のエンコーダ回路に同時に送られ、各々が異なるランダ
マイザ・コードを使うようにすることができる。エンコーダの出力はバッファメ
モリに送られ、そこで、ランダム化されコード化されたデータブロックの中で、
要求するビット挿入の数が最も少ないデータブロックが媒体に書込むために選択
され、残りのデータブロックが捨てられる。推察される通り、ランダム化され、
コード化されたデータセットを数組作成するときは、データブロックを選択する
のに多くの代替法が使用できる。上に述べた１つの代替法は、ビット挿入数の最
も少ないデータブロックを選択する方法である。あるいはその代りに、ビット挿
入数が特定のしきい値を超えなければ、１つのエンコーダが、ランダム化されコ
ード化されたデータの“一次”ソース（“primary”source）であることができ
、この場合は、二次エンコーダ(secondary encoder）出力が媒体への書込みのた
めに選択される。この二次エンコーダ出力も過度のビット挿入を含む場合は第３
のエンコーダ出力を選択することができ、適当な長さのデータブロックが見出さ
れるまで、それを続けることができる。この手順を、例えば４つの独立した別の
エンコーダに対して遂行するのに必要とされる回路は、まったく費用がかからな
い。この実施例では、複数のランダマイザ・コードを非決定論的に選択する必要
がない。むしろ、複数の固定されたランダマイザ・コードを使用してよい。使用
されるすべてのランダマイザ・コードのために受入れがたいほど高いビット挿入
率を要求するデータパターンが現れる頻度は、無視できる程度である。新しいラ
ンダマイザ・コードの周期的で非決定論的な選択を多重エンコーダ（multiple e
ncorder）を用いて具体化して実行することができることが推察されよう。この
場合は、もちろん、同じマイクロコントローラを使用して代替のランダマイザ・
コードのすべてを周期的に発生させてもよい。
【００４２】 上に述べたようなデータランダム化に続いて、ビット挿入がビットインサータ
312によって実行される。図６は、本発明の一実施例に従ってデータビットをデ
ータフィールド220、ＣＲＣフィールド222、224に、そして本発明の一実施例に
よるランダマイザ・シード・フィールド214に挿入するために使用される一般的
方法を図解するフローチャートである。図６に示す通り、この方法は、スタート
ブロック600によって表されるように始まり、ゼロメトリック（null metric）、
位相メトリック、振幅メトリックおよびプリアンブルパターンメトリックをそれ
ぞれ決定するために並行処理を行なうための４つのメトリック・サブルーチン・
ブロック610、620、630、635に入る。
【００４３】 サブルーチン・ブロック610の内部で決定されたゼロ・メトリックは、ゼロが
連続するストリング、１が連続するストリングのようなデータパターンや、媒体
108からデータを読取るのに使用される読取りチャネルにおいて低い読取りヘッ
ド応答を生じさせることになる他のパターンを検出するために使用される。上に
簡単に述べた通り、ゼロパターンが長期間にわたってデータストリーム内に存続
すると、復号化に対して、エラーがより生じ易くなるような悪い影響の出てくる
可能性がある。そこで、サブルーチン・ブロック610は、ゼロパターンの長さを
表にし（tabulate）、フラグまたはゼロパターンを表すメトリック値を出力する
。サブルーチン・ブロック610の中でゼロメトリックを決定するのに使用される
方法については、後で図９を参照して詳細に説明する。
【００４４】 サブルーチン・ブロック620の中に示したように、その中で入ってくるデータ
ストリームの位相メトリックが決定される。位相メトリックはデータストリーム
の位相分（phase content）を示すものである。位相分は、読取り信号振幅に急
速な変化を生じさせるビットシーケンスに対しては高く、読取り信号振幅を徐々
に変化させるビットシーケンスに対しては低い。上に簡単に述べた通り、データ
復号化が、媒体108の磁化トランジション（magnetization transition）と適切
な位相関係を有するアナログ読取り信号の振幅測定を要求することから、データ
ストリームにとっては、適切な位相分を含むことが重要である。そこで、入って
くるデータストリームの位相分の尺度として、サブルーチン・ブロック620は位
相メトリック値（phase metric vatue）を出力する。サブルーチン・ブロック62
0の内部で使用される方法については、以下に図８を参照して詳細に説明する。
【００４５】 サブルーチン・ブロック630の中に示した通り、その中で振幅メトリックも求
められる。正確なシーケンス復号化が達成されるよう、シーケンスデコーダ136
（図１）によって復号化された読取り信号サンプルは、所期の振幅範囲内に維持
されるべきである。それ故、読取りヘッドからの信号を適当なレベルに増幅する
ために自動利得制御（AGC）回路が一般的に備えられる。但し、読取り信号の全
体的なレベルは読取りヘッドのトラッキングの変化、媒体特性の変化などによっ
てシフトすることになるので、これらの変化を補償するように利得を調節しなけ
ればならない。AGC回路は、アナログ信号方式であっても、事実上ディジタルで
シーケンスデコーダ136の一部であってもよい。また、システムが固定増幅回路
と可変増幅回路を読取りチャネル内の１つ以上の場所に包含してもよい。
【００４６】 信号に与えられた利得を正確にトリミングするためには、データパターン読取
り中に読取り信号が適宜最大振幅変化を受ければ、特に有利である。そうすれば
、サブルーチン・ブロック630の中で、最大振幅変化を生じさせるビットパター
ンが所定の時間内に発生しなかったという決定がなされた場合、振幅フラグ（am
plitude flag）、すなわち、最大振幅変化があってからどれだけの時間が経った
かを示す測定値がサブルーチン・ブロック630によって出力される。サブルーチ
ン・ブロック630の中で振幅メトリックを決定するのに使用される方法について
は、後で図10を参照して詳細に説明する。
【００４７】 本発明の特に有利な一実施例では、コード・メトリック・フォロワ315はまた
、プリアンブルパターンがプリアンブルフィールドの外側で再生されないことを
確実にするためにブロックのシード部分214とデータ部分220を監視するようにも
構成されている。プリアンブルパターンの監視は、サブルーチン・ブロック635
の中で実行される。プリアンブルの一部がランダム化されたデータの中で再生さ
れたことが確定した場合は、そのプリアンブル部分がデータストリームの中に存
在することを示すフラグがセットされる。サブルーチン・ブロック635の中でプ
リアンブルパターン・メトリックを決定するのに使用される方法については、後
に図11を参照して詳細に説明する。
【００４８】 サブルーチン・ブロック610、620、630、635の中で決定されたメトリックは、
ゼロメトリック、位相メトリック、あるいは振幅メトリックのどれか１つでもし
きい値を超えたかどうかを決定する判断ブロック(decision block）640への入力
として役立つ。本発明の有利な一実施例では、サブルーチン・ブロック610、620
、630、635は、単に、メトリックしきい値が超えられたことを示すフラグをセッ
トするだけである。メトリックのどれか１つでもしきい値を超えた場合は、その
とき、サブルーチン・ブロック650の中に示されたように、１ビットがデータス
トリームの中に挿入されて補償がなされることになる。しかしながら、メトリッ
クが超えられなかったことが判断ブロック640の中で決定された場合、手順は、
サブルーチン・ブロック610、620、630、635の入力に戻る。固有の（appropriat
e）メトリック値は、各々の新しいブロックのデータの始まりでリセットされる
。
【００４９】 図７は、本発明の有利な一実施例を示す図２のビットインサータおよびコード
・メトリック・フォロワの機能（functionality）をより詳細に示した図である
。シリアルデータがビットインサータ312を通過して流れるにつれて、ビットス
トリームの最近の６ビットがコード・メトリック・フォロワ315によって分析さ
れる。これらの受取られた最近の６ビットはd0〜d5と表示され、ここに、d0は、
６ビットの中で最後に受取られたビット、d5は、６ビットの中で最初に受取られ
たビットである。シリアルデータがビットインサータによって受取られていくに
つれて、ビットは図７において右へ、d0からd1へ、d1からd2へ、などとシフトさ
せられ、d5が外へシフトして出され、変調エンコーダ104に送られる。
【００５０】 各新しいビットが６ビットウィンドウ700に入っていき、それに伴って右シフ
トが行われるたびに、ウィンドウ700の中の６ビットはコード・メトリック・フ
ォロワ315によって分析され、位相メトリック702、振幅メトリック704、ゼロメ
トリック706およびプリアンブルメトリック708を記憶するレジスタの内容は、ウ
ィンドウ700の中にある６ビットの極性（polarities）に応じて更新される。メ
トリック702〜708のうち１つ以上に対する更新の結果、所定のしきい値を超える
メトリックになった場合、コード・メトリック・フォロワは、ビット挿入論理回
路710に１ビットをデータストリームの中に挿入するよう命令する。すると、ビ
ット挿入論理回路710は、記録すべきデータの次ビットを位置d0にシフトさせる
よりむしろ、新しいビットを位置d0にシフトさせようとする。有利な一実施例で
は、挿入されたビットの極性は、最後から２番目にシフトインさせられたビット
の極性、すなわちビットd1の極性に基づいて決定される。この実施例では、メト
リックのうちのどれがそのしきい値を超えたかに応じて、ビットd1の極性と同じ
極性のビットか、それと逆の極性のビットかのどちらかがビット挿入論理回路71
0によってシフトインさせられる。
【００５１】 今、図８〜11を参照して、本発明の有利な一実施例に対するビット分析とメト
リック更新の手順について以下に述べる。この実施例では、メトリック更新手順
、比較しきい値、および挿入ビットの極性は、拡張クラスIV部分応答型（ＥＰＲ
４）読取りチャネルの操作を増強するように選ばれる。しかしながら、ここに述
べる可変レートコード化の原理は、他のクラスの部分応答復号化（partial resp
onse decoding）ならびにピーク検出読取りチャネル（peak detecting read cha
nnel）に適用できることが認識されよう。各ケースにおいて、メトリックの更新
と挿入されたビットは、次のデータを媒体108から読出す（readback）間に使用
される読取りチャネル（read channel）の特性に合わせられることになる。
【００５２】 クラスIV部分応答信号方式（Class IV partial response signaling）が磁気
記録にうまく適合することは知られている。ある種の磁気テープ方式は、多項式
1＋D−D2−D3によって特徴づけられる拡張クラスIV（ＥＰＲ４）方式の使用に特
に適している。ここに、“D”は１ビット遅延演算子（delay operator）を表す
。ＥＰＲ４信号方式を用いて、アナログ読取り信号のディジタル化と、適切に時
期を限定された（timed）信号振幅測定の識別とによって、結果的に５レベル出
力ストリーム（しばしば＋２、＋１、０、−１、−２と表示される）が最大尤度
シーケンスデコーダ（maximum likelihood sequence decoder）によって記録ビ
ットのシリアル出力に復号化されることになる。
【００５３】 ＥＰＲ４読取りチャネルの特徴の１つは、０が連続するストリング、１が連続
するストリング、および１と０が交互にくるストリング（すなわち…1010101010
…というストリング）が最小の読取りチャネル応答を生じさせることである。こ
うしたケースでは、図１のＦＩＲフィルタ130から出力されたフィルタリングさ
れたサンプルのストリームはゼロ付近に留まり、正確なシーケンス復号化は不可
能である。対照的に、４ビットシーケンスのストリング“0011”は、最大の読取
りチャネル応答を生じさせ、最大のピーク間振幅（peak to peak swing）を持つ
発振信号を規定する、ＦＩＲフィルタ130から出力されたフィルタリングされた
サンプルのストリームを有することになる。従って、ＥＰＲ４読取りチャネルに
おいて正確なシーケンス復号化を達成するためには、読取られるデータストリー
ムが、容易に復号化される大きな読取りチャネル応答を生じさせる“0011”のよ
うなビットシーケンスを包含するべきであり、小さい読取りチャネル応答または
徐々に変化する読取りチャネル応答を伴うような長いストリングのビットシーケ
ンスを包含するべきではない。図8〜11から推察される通り、コード・フォロワ3
15とその制御下で実行されるビット挿入は、低いエラー発生率で復号化できるＥ
ＰＲ４読取りチャネル応答を生じさせる記憶データシーケンス（stored data se
quence）が確保されるのを助けるように構成することができる。
【００５４】 今、図８を参照して、位相メトリック702を更新し、このメトリックに応答し
て１ビットを挿入するためのプロセスを説明する。位相メトリック702は、10進
数0〜127の範囲内の値である。本発明の一実施例では、ビット挿入機能は、ブロ
ックの適当なランダマイザ・シード414とデータ420部分を書込み開始時にプリア
ンブル410に続いて開始される。この時、６ビットウィンドウd0〜d5は、プリア
ンブルシーケンス410の最後の４ビットと２ビットのブロックマーカ212の合計６
ビット111100で初期設定される。位相メトリック602は、この時点で10進数20の
値に初期設定される。ウィンドウ700の分析とメトリック更新が図８のブロック8
00で始まると、新しいデータビットが位置d0にシフトインされる。ブロック802
で、指数“W”がウィンドウ700の中の６ビットの値に基づいて計算される。この
指数は、次式に従って計算されるのが有利である。
【００５５】 W＝[4(d2＋d3)−2(d0＋d1＋d4＋d5)] この指数Wは、０から最大８まで変化し、その最大値は、中央のビット対d2とd 3 の極性が同じで、端のビット対d0、d1とd4、d5の全ての極性と異なる時に現れ
る。従って、データストリームの中の隣接するビット対の“00”と“11”（ＥＰ
Ｒ４読取りチャネルにおける読取り信号の振幅の急速で大きな揺れと関連し、従
って、大量の位相情報を含む）が、より大きい指数値を生じさせる傾向を示すこ
とになる。対照的に、“0101”の割合が大きいビットシーケンスやその他のビッ
トシーケンスでＥＰＲ４読取りチャネルにおいて徐々に変化する読取りチャネル
応答と関連し、その結果として、かかる環境において少ない位相分と関連したビ
ットシーケンスの場合は、より小さい指数値を生じさせる傾向を示すことになる
。
【００５６】 次に、ブロック804で、位相メトリック802は、現位相メトリック値にスケーリ
ングファクタKを掛け、次に、上記の式に従って６ビットウィンドウから計算さ
れた指数Wを加えることによって更新される。ここで、スケーリングファクタKは
定数60/64であるのが有利である。これから推察できる通り、指数Wが現位相メト
リックの60/64より小さければ、位相メトリックはこの計算によって低減される
ことになる。指数Wが現位相メトリックの60/64より大きければ、位相メトリック
はこの計算によって増大する。
【００５７】 判断ブロック806で、更新された位相メトリックはしきい値と比較される。し
きい値としては、この実施例では10進数13が選ばれるのが有利であるが、他の適
当な値であってもよい。更新された位相メトリックが13より大きければ、システ
ムはブロック800に戻り、次の新しいデータビットが位置d0にシフトインされる
。更新された位相メトリックが13以下であれば、システムはブロック808へ進み
、受取られた最後から２番目のビットと反対の極性（すなわちビットd1と逆の極
性）を有するビットが、次のデータビットの代わりにシフトインされる。位置d0 にシフトインされた次ビットがデータストリームの次ビットであろうと、ビット
d1と反対の極性を有する挿入されたビットであろうと、システムは、シフトイン
されたビットによって変更された通りの６ビットウィンドウ700を使って、指数W
の計算と位相メトリックの更新を再び始める。
【００５８】 図９は、ゼロメトリック706を更新し、この更新されたゼロメトリック706の値
に応答して記録されるビットストリームにビットを挿入するプロセスを示す。上
に述べた通り、ビット挿入を始める時のビットウィンドウ700の初期状態は11110
0であり、ブロック処理中のこの時点でゼロメトリックは１（one）に設定される
。ゼロメトリック計算は、ブロック900において、データストリームの最初のビ
ットのシフトインとともに始まる。システムは次に判断ブロック902へ進み、そ
こで、ビットd0、d1、d2およびd3が次の関係を満足させるかどうかを査定するた
めに、６ビットウィンドウの最初の４ビットがコード・メトリック・フォロワ31
5によって分析される。
【００５９】 d0＋d1＝d2＋d3 この関係が満足させられない（４ビットd0〜d3がシーケンス0000、1111、0101
または1010を含まないことを示す）場合、システムはブロック904へ進み、ゼロ
メトリックはゼロにクリアされる。次にシステムはブロック900に戻るループを
形成し、データストリームからの次ビットが位置d0にシフトインされる。上の関
係が満足される、すなわち、４ビットd0〜d3がシーケンス0000、1111、0101また
は1010を含むことを示す場合は、システムはブロック906へ進み、ゼロメトリッ
クは１だけ増分（すなわち、インクリメント）される。ブロック906でのゼロメ
トリックの増分に続いて、システムは第２の判断状態（decision state）908へ
進み、そこで、ゼロメトリックがしきい値に比較される。ここで、しきい値は８
に設定されるのが有利である。ゼロメトリックが８より小さければ、システムは
再びブロック900に戻るループに入り、データストリームからの次のビットが位
置d0にシフトインされる。しかしながら、ゼロメトリックが最後のビットで８に
増分されたならば、システムはブロック910へ進み、受取られた最後から２番目
のデータビットと反対の極性（すなわちビットd1と逆の極性）を有するビットが
、次のデータビットの代わりにシフトインされる。位置d0にシフトインさせられ
た次ビットがデータストリームの次ビットであろうと、ビットd1と逆の極性を有
する挿入されたビットであろうと、システムは、シフトインされたビットによっ
て変更された通りの６ビットウィンドウ700の内容を再び評価する。
【００６０】 今、図10を参照して、振幅メトリックを更新し、これに応答してビットをデー
タストリームの中に挿入するプロセスを説明する。図８および９と同様に、シス
テムはブロック1050で始まり、そこで、データストリームの１ビットが位置d0に
シフトインされる。前と同様、これがプリアンブル410とブロックマーカ412に続
く最初のビットであれば、６ビットウィンドウ700はストリング111100を含み、
振幅メトリックは10進数２に初期設定される。上に述べた通り、ＥＰＲ４読取り
チャネルにおいて、ビットシーケンス0011および1100は、最大振幅の正または負
の読取り信号の揺れを生じさせる。従って、コード・メトリック・フォロワ315
は、データストリームをこれらのシーケンスについて調べるように構成されるの
も有利である。
【００６１】 これは、図10にブロック1055で示されており、ここで、コード・メトリック・
フォロワが４ビットd0d1d2d3をビットシーケンス1100に比較する。これらの４ビ
ットがこのビットシーケンスに等しければ、振幅メトリックはブロック1060でク
リアされ、システムはブロック1050に戻るループに入り、データストリームの次
ビットをシフトインさせる。ビットd0〜d3がシーケンス1100でないと、システム
は判断ブロック1065へ進み、そこで、同じ４ビットがビットシーケンス0011に比
較される。この４ビットが0011に等しければ、振幅メトリックは再びブロック10
60でクリアされ、システムはブロック1050に戻るループに入り、データストリー
ムの次ビットをシフトインさせる。
【００６２】 ビットd0〜d3が1100でも0011でもなければ、システムは続いてブロック1070へ
進み、振幅メトリックを１（one）だけ増分（すなわち、インクリメント）する
。システムは、次に判断ブロック1075に入り、振幅メトリックをしきい値に比較
する。ここで、しきい値は例えば60に設定することができる。振幅メトリックが
60より小さければ、システムは再びブロック1050まで戻るループを形成し、デー
タストリームからの新しい１ビットを位置d0にシフトインさせる。しかしながら
、振幅メトリックが最後のビットで60に増分されたならば、システムはブロック
1080へ進み、受取られた最後から２番目のデータビットと反対の極性（すなわち
ビットd1と逆の極性）を有するビットが、次のデータビットの代わりにシフトイ
ンされる。上に述べた位相メトリックおよびゼロメトリックの更新プロセスの場
合と同様、位置d0にシフトインされた次ビットがデータストリームの次ビットで
あろうと、ビットd1と逆の極性を有する挿入されたビットであろうと、システム
は、シフトインされたビットによって変更された通りの６ビットウィンドウ700
の内容を再び評価することによって再始動する。注目してよいのは、ビットd0〜
d3の状態に関係なく、振幅メトリックが60に達すると、d0に逆の極性のビットd1 が逐次シフトインし、それによって、0011か1100のどちらかのシーケンスが、最
大限３ビットの挿入でデータストリームの中に挿入されていくことである。
【００６３】 図11は、プリアンブルメトリック708の更新と、これに応答して実行されるビ
ット挿入のプロセスを図示するものである。図11のブロック1150での初期状態は
、図８〜10を参照して上に述べたものと同じである。データストリームの１ビッ
トが位置d0にシフトインされ、これがプリアンブル410とブロックマーカ412に続
く最初のビットであれば、６ビットウィンドウ700は、この最初のデータビット
のシフトの直前にストリング111100を含む。プリアンブルメトリックは、この時
点でブロック処理においてゼロにクリアされる。ステップ1155で、コード・メト
リック・フォロワ315はビットd0とd2を比較する。これらのビットが等しければ
、位置d0〜d2にある３ビットは、101、010、000、あるいは111のどれかでなけれ
ばならず、そのどれも、上に述べたデータブロックのプリアンブル部分410には
存在しなものである。この場合は、システムはステップ1160へ進み、プリアンブ
ルメトリックをクリアし、システムがブロック1150に戻るループに入ると、デー
タストリームからの次ビットが挿入される。
【００６４】 ビットd0とd2が等しくない場合は、ブロック1165でシステムはビットd1とd3を
比較する。これらのビットが等しければ、システムは再びブロック1160へ進み、
プリアンブルメトリックをクリアし、ブロック1150に戻るループに入り、そこで
次のデータビットをシフトインする。しかしながら、ビットd1とd3も等しくなけ
れば、ビットd0〜d3の内容は、プリアンブル410の一部と合致するビットシーケ
ンスでなければならない。この場合では、システムはブロック1170へ進み、プリ
アンブルメトリックは１（one）だけ増分（すなわち、インクリメント）される
。次いで、ブロック1175で、プリアンブルメトリックはしきい値に比較される。
ここで、しきい値は10に設定されてもよい。プリアンブルメトリックが10以下で
あれば、システムは再びブロック1150に戻るループに入り、そこで次の新しいデ
ータビットがシフトインされる。プリアンブルメトリックが、シフトインされた
最後のビットで11に増分されたならば、システムはブロック1180へ進み、シフト
インされた最後から２番目のビットと同じ極性（すなわちビットd1の極性）を有
するビットが、位置d0にシフトインされる。推察される通り、ビットd1と逆の極
性のビットを挿入した場合（位相メトリック、ゼロメトリックおよび振幅メトリ
ックに使用される挿入方法）は、1100と0011のシーケンスをデータストリームの
中に挿入する方向に行くが、ビットd1と同じビットを挿入した場合は、ブロック
のデータフィールド420の中にプリアンブルパターンの有意部分（significant p
ortion）を生じさせるようないかなるシーケンスのストリングも分断されること
になろう。ビット挿入に続いて、システムは、６ビットウィンドウ700の更新さ
れた内容を使ってブロック1155でビットd0とd2を再び評価することによって動作
を続ける。
【００６５】 本発明は従って、磁気媒体へのデータ記憶を有する用途に対して高い効率のラ
ンダム化と可変レートコード化の設計方法を提供する。本発明は、磁気ディスク
や磁気テープを含む多種多様な媒体に適用できる。上に述べた可変レートコード
化システムは、部分応答読取りチャネルを使用する記憶システムにおいて低いビ
ットエラー発生率で読取ることのできる（O,k）ランレングス制限コード（上に
述べた特定の実施例ではk＝11を有する）を作成する。
【００６６】 以上の記述で、本発明の確実な実施例の詳細を述べた。しかしながら、本発明
はここで述べた方法の外にも多くの方法で実用化できることは推察される通りで
ある。また、本発明の特徴や態様の説明に使用した特定の用語によって連想され
る本発明の特徴や態様の特有の性格に本発明を限定するために、その用語をここ
で用いたわけではないことに留意されたい。従って、本発明の範囲は、付記の特
許請求の範囲の請求項およびそれに等価なものに従って解釈されるべきである。
【図面の簡単な説明】
【図１】 データ記憶媒体へのデータ記憶と関連する読み書きチャネルを図解するシステ
ム全体図である。
【図２】 本発明の一好適実施例におけるデータブロックのフォーマットの概略を示す図
である。
【図３】 図１の可変レートエンコーダの主要機能要素を図解する簡略ブロック図である
。
【図４】 図１の可変レートデコーダの主要機能要素を図解する簡略ブロック図である。
【図５】 本発明の一実施例におけるランダム化コードの発生および記憶を図解するフロ
ーチャートを示す図である。
【図６】 本発明の可変レートコード化法に従ってデータビットを挿入するのに使用され
る一般的方法を図解するフローチャートを示す図である。
【図７】 図２のビットインサータおよびコード・メトリック・フォロワの一実施例の機
能を図解する簡略ブロック図である。
【図８】 低レベルの位相情報内容を有するデータストリーム領域にビットを挿入するの
に使用されるプロセスの一実施例を図解するフローチャートを示す図である。
【図９】 ゼロストリングを含むデータストリーム領域にビットを挿入するのに使用され
るプロセスの一実施例を図解するフローチャートを示す図である。
【図１０】 低レベルの振幅内容を有するデータストリーム領域にビットを挿入するのに使
用されるプロセスの一実施例を図解するフローチャートを示す図である。
【図１１】 プリアンブルシーケンスの一部分を有するデータストリーム領域にビットを挿
入するのに使用されるプロセスの一実施例を図解するフローチャートを示す図で
ある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＲ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＡ，ＺＷ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 入力データストリームを受取るステップと、 該入力データストリームの最近の４ビットが関係 d0＋d1＝d2＋d3 を満足する場合にメトリックを増分するステップであって、 ここで、d0は前記入力データストリームの一番最近のビット、d1は該入力データ
    ストリームの２番目に最近のビット、d2は該入力データストリームの３番目に最
    近のビット、d3は該入力データストリームの４番目に最近のビットである、ステ
    ップと、 該メトリックがしきい値に達した時に前記入力データストリームの中に１つ以
    上のビットを挿入するステップと、 そして、 前記の挿入されたビットを含む前記入力データストリームをデータ記憶媒体に
    書込むステップとを含むデータ記憶媒体へのデータ書込み方法。
  2. 【請求項２】 前記挿入ステップは、前記メトリックがしきい値に達したと
    きに１ビットを前記データストリームに挿入するステップを含む、請求項１に記
    載のデータ記憶媒体へのデータ書込み方法。
  3. 【請求項３】 前記挿入ステップが、ビットd1の極性と反対の極性を有する
    １ビットを挿入するステップを含む、請求項２に記載のデータ記憶媒体へのデー
    タ書込み方法。
  4. 【請求項４】 入力データストリームを受取るステップと、 スケーリングされたメトリックを生じさせるために、メトリックの現在値に定
    数を掛けることによって該メトリックの現在値をスケーリングすることによって
    該メトリックを更新するステップと、 前記のスケーリングされたメトリックに、式 ｜4(d2＋d3)−2(d0＋d1＋d4＋d5)｜ によって計算された指数を加えることによって、更新されたメトリックを定式化
    するステップであって、 ここに、d0は前記入力データストリームの一番最近のビット、d1は該入力データ
    ストリームの２番目に最近のビット、d2は該入力データストリームの３番目に最
    近のビット、d3は該入力データストリームの４番目に最近のビット、d4は該入力
    データストリームの５番目に最近のビット、そしてd5は該入力データストリーム
    の６番目に最近のビットである、ステップと、 前記メトリックがしきい値に達した時に前記入力データストリームの中に１つ
    以上のビットを挿入するステップと、 そして、 前記の挿入されたビットを含む前記入力データストリームをデータ記憶媒体に
    書込むステップと、を含むデータ記憶媒体へのデータ書込み方法。
  5. 【請求項５】 前記の挿入ステップは、前記メトリックがしきい値に達した
    ときに単一のビットを前記データストリームの中に挿入するステップを含む、請
    求項４に記載のデータ記憶媒体へのデータ書込み方法。
  6. 【請求項６】 前記挿入ステップが、ビットd1の極性と反対の極性を有する
    １ビットを挿入するステップを含む、請求項５に記載のデータ記憶媒体へのデー
    タ書込み方法。
  7. 【請求項７】 入力データストリームを受取るステップと、 該入力データストリームの最近の４ビットが1100または0011を含まない場合に
    メトリックを増分するステップと、 該メトリックがしきい値に達したときに該入力データストリームの中に１つ以
    上のビットを挿入するステップと、 そして、 前記の挿入されたビットを含む前記入力データストリームをデータ記憶媒体に
    書込むステップと、を含むデータ記憶媒体へのデータ書込み方法。
  8. 【請求項８】 前記挿入ステップは、前記メトリックがしきい値に達したと
    きに単一ビットを前記データストリームの中に挿入するステップを含む、請求項
    ７に記載のデータ記憶媒体へのデータ書込み方法。
  9. 【請求項９】 前記の挿入ステップが、受取った最後から２番目のビットの
    極性と反対の極性を有するビットを挿入するステップを含む、請求項８に記載の
    データ記憶媒体へのデータ書込み方法。
  10. 【請求項１０】 入力データストリームを受取るステップと、 該入力データストリームの最近の４ビットが関係 d0≠d2 および d1≠d3 を満足させる場合にメトリックを増分するステップであって、 ここに、d0は前記入力データストリームの一番最近のビット、d1は該入力データ
    ストリームの２番目に最近のビット、d2は該入力データストリームの３番目に最
    近のビット、d3は該入力データストリームの４番目に最近のビットである、ステ
    ップと、 前記メトリックがしきい値に達したときに該入力データストリームの中に１つ
    以上のビットを挿入するステップと、 そして、 前記の挿入されたビットを含む該入力データストリームをデータ記憶媒体に書
    込むステップと、を含むデータ記憶媒体へのデータ書込み方法。
  11. 【請求項１１】 前記の挿入ステップは、前記メトリックがしきい値に達し
    たときに単一のビットを前記データストリームの中に挿入するステップを含む、
    請求項10に記載のデータ記憶媒体へのデータ書込み方法。
  12. 【請求項１２】 前記挿入ステップが、ビットd1の極性と同じ極性を有する
    １ビットを挿入するステップを含む、請求項11に記載のデータ記憶媒体へのデー
    タ書込み方法。
  13. 【請求項１３】 一続きのビットをシリアルに受取るための入力ポートと、 先に受取った複数のビットを入力として持つコードフォロワと、 先に受取った複数のビットに応答して更新される値を記憶する少なくとも１つ
    のレジスタ、および 前記少なくとも１つのレジスタに含まれた値に応答して１つ以上のビットを前
    記の受取った一続きのビットの中に挿入するビットインサータと、を含む 可変レートデータエンコーダ。
  14. 【請求項１４】 前記少なくとも１つのレジスタに含まれた値が、前記一続
    きのビットに対する所期の読取りチャネル応答を示すものである請求項13に記載
    の可変レートデータエンコーダ。
  15. 【請求項１５】 複数のレジスタが各々異なるメトリックを記憶し、ここで
    、該異なるメトリックが、前記先に受取った複数のビットに応答して別々に更新
    される請求項13に記載の可変レートデータエンコーダ。
  16. 【請求項１６】 前記コードフォロワが最近受取った６ビットを入力として
    有する請求項13に記載の可変レートデータエンコーダ。
JP2000565538A 1998-08-14 1999-08-12 ディジタルデータ記憶のための書込みフォーマット Pending JP2002522870A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/133,982 1998-08-14
US09/133,982 US6167550A (en) 1996-02-09 1998-08-14 Write format for digital data storage
PCT/US1999/018404 WO2000010168A1 (en) 1998-08-14 1999-08-12 Write format for digital data storage

Publications (2)

Publication Number Publication Date
JP2002522870A true JP2002522870A (ja) 2002-07-23
JP2002522870A5 JP2002522870A5 (ja) 2006-01-05

Family

ID=22461222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000565538A Pending JP2002522870A (ja) 1998-08-14 1999-08-12 ディジタルデータ記憶のための書込みフォーマット

Country Status (8)

Country Link
US (1) US6167550A (ja)
EP (2) EP1306842A3 (ja)
JP (1) JP2002522870A (ja)
AT (1) ATE237862T1 (ja)
AU (1) AU6312899A (ja)
DE (1) DE69906996T2 (ja)
DK (1) DK1110217T3 (ja)
WO (1) WO2000010168A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931968A (en) * 1996-02-09 1999-08-03 Overland Data, Inc. Digital data recording channel
US6272176B1 (en) * 1998-07-16 2001-08-07 Nielsen Media Research, Inc. Broadcast encoding system and method
US6590929B1 (en) * 1999-06-08 2003-07-08 International Business Machines Corporation Method and system for run-time logic verification of operations in digital systems
US6587977B1 (en) * 1999-12-06 2003-07-01 Maxtor Corporation o,k,m,/m recording code
CN1411630A (zh) 2000-02-17 2003-04-16 模拟装置公司 用于生成循环余数核对代码以及生成其他基于余数的编码的方法、设备和产品
US7012883B2 (en) * 2001-11-21 2006-03-14 Qualcomm Incorporated Rate selection for an OFDM system
WO2004034227A2 (en) * 2002-10-11 2004-04-22 Quicksilver Technology, Inc. Reconfigurable bit-manipulation node
US6819512B2 (en) 2003-02-18 2004-11-16 Protoscience, Inc. Triple-attribute method of encoding and decoding magnetic data
US7019922B2 (en) * 2003-04-29 2006-03-28 International Business Machines Corporation Apparatus and method to read information from a tape storage medium
US7139142B2 (en) * 2004-10-29 2006-11-21 International Business Machines Corporation Determination of magnetic tape write quality employing write equalization transitions
US7612959B2 (en) * 2006-11-15 2009-11-03 Samsung Electronics Co., Ltd. Method for correcting added and lost bits in a hard disk drive using error correction codes
US8131920B2 (en) * 2007-12-06 2012-03-06 Hitachi Global Storage Technologies, Netherlands B.V. Method and system for dynamically allocating read and write sequence randomizer
DE102009033085B4 (de) * 2009-07-14 2012-04-19 Infineon Technologies Ag Schaltungsanordnung, Vorrichtung zum Übertragen eines seriellen Datenstroms und Pixel-Matrix-Anzeige
US10372527B2 (en) 2013-07-15 2019-08-06 Intel Corporation Method of encoding data
US9654407B2 (en) 2014-12-31 2017-05-16 Infineon Technologies Ag Communication systems and methods having reduced frame duration
KR102368864B1 (ko) * 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689899A (en) * 1971-06-07 1972-09-05 Ibm Run-length-limited variable-length coding with error propagation limitation
JPS5746553A (en) * 1980-09-05 1982-03-17 Hitachi Ltd Code synchronizing device
CA1203019A (en) * 1982-01-19 1986-04-08 Tetsu Watanabe Apparatus for recording and reproducing a digital signal
JPS58153434A (ja) * 1982-03-09 1983-09-12 Nec Corp 多重変換方式
US4556983A (en) * 1982-11-11 1985-12-03 Robert Bosch Gmbh Method and apparatus for pre-emphasis counteraction of variations in amplitude of received or reproduced serial binary signals
US4680791A (en) * 1984-05-31 1987-07-14 Nec Corporation Digital video signal process apparatus for use in a video tape recorder
CA1259386A (en) * 1985-03-30 1989-09-12 Nec Corporation Synchronization circuit for digital communication systems
US4731676A (en) * 1985-12-13 1988-03-15 Cyclotomics, Inc. Transparent synchronization of multiple channel data
US4736377A (en) * 1986-02-11 1988-04-05 Bradley Telcom Corp. Method for determining reliability of high speed digital transmission by use of a synchronized low speed side channel
WO1987006086A1 (en) * 1986-03-28 1987-10-08 Ampex Corporation Digital data block synchronizer
EP0244629B1 (en) * 1986-03-31 1993-12-22 Nec Corporation Radio transmission system having simplified error coding circuitry and fast channel switching
US4907225A (en) * 1987-04-03 1990-03-06 Advanced Micro Devices, Inc. Data protocol controller
JPS6490621A (en) * 1987-09-30 1989-04-07 Nec Corp Decoder
US4908826A (en) * 1988-01-05 1990-03-13 Digital Equipment Corporation Stored data error correction system
JPH0823971B2 (ja) * 1988-04-08 1996-03-06 日本ビクター株式会社 符号訂正装置
JP2666367B2 (ja) * 1988-05-24 1997-10-22 ソニー株式会社 Ｍスクランブル回路
JP2974678B2 (ja) * 1988-06-23 1999-11-10 ソニー株式会社 データ誤り検出方式
US4993029A (en) * 1989-03-13 1991-02-12 International Business Machines Corporation Method and apparatus for randomizing data in a direct access storage device
US5172381A (en) * 1989-04-27 1992-12-15 International Business Machines Corporation Enhanced data formats and machine operations for enabling error correction
US5109385A (en) * 1989-04-27 1992-04-28 International Business Machines Corporation Enhanced data formats and machine operations for enabling error correction
US4978955A (en) * 1989-11-09 1990-12-18 Archive Corporation Data randomizing/de-randomizing circuit for randomizing and de-randomizing data
US5068878A (en) * 1990-02-06 1991-11-26 Eastman Kodak Company Method and apparatus for data interleave with pseudo-randomized resynchronization
JP3053106B2 (ja) * 1990-11-02 2000-06-19 株式会社日立製作所 暗号化処理装置、及び復号化処理装置
US5255130A (en) * 1991-03-29 1993-10-19 Archive Corporation Adjustable write equalization for tape drives
US5365231A (en) * 1991-03-30 1994-11-15 Kabushiki Kaisha Toshiba Encoding apparatus for digital signal with improved block channel coding
GB2255482B (en) * 1991-05-01 1995-05-10 Silicon Systems Inc Maximum likelihood sequence metric calculator
US5325370A (en) * 1991-11-12 1994-06-28 Storage Technology Corporation Method and apparatus for recording data on magnetic tape media
US5369641A (en) * 1991-11-12 1994-11-29 Storage Technology Corporation Method and apparatus for detecting and correcting errors in data on magnetic tape media
US5629983A (en) * 1991-12-17 1997-05-13 Fujitsu Limited Parallel transmission through plurality of optical fibers
US5255131A (en) * 1992-08-13 1993-10-19 International Business Machines Corporation Asynchronous servo identification/address mark detection for PRML disk drive ssytem
JP2648554B2 (ja) * 1992-08-13 1997-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
DE69330358T2 (de) * 1992-09-22 2002-02-28 Sony Corp Gerät und Verfahren zur Verarbeitung von digitalen Videosignalen
JP3429795B2 (ja) * 1992-10-08 2003-07-22 株式会社デノン 光ディスク装置及び光ディスク
DE69322054T2 (de) * 1992-10-16 1999-04-01 Matsushita Electric Ind Co Ltd Gerät zur Aufzeichnung von Datensignalen mittels Steuerung der Frequenzcharakteristiken der Datensignale
JPH06197024A (ja) * 1992-11-09 1994-07-15 Sony Corp 変調方法、変調装置及び復調装置
JP2818534B2 (ja) * 1993-09-28 1998-10-30 日本電気株式会社 符号化変調方式
SE501884C2 (sv) * 1993-10-12 1995-06-12 Ellemtel Utvecklings Ab Synkroniserande kretsarrangemang fastställer gräns mellan konsekutiva paket
JP2780612B2 (ja) * 1993-10-13 1998-07-30 富士通株式会社 磁気記録再生装置
US5619539A (en) * 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US5566208A (en) * 1994-03-17 1996-10-15 Philips Electronics North America Corp. Encoder buffer having an effective size which varies automatically with the channel bit-rate
US5404377A (en) * 1994-04-08 1995-04-04 Moses; Donald W. Simultaneous transmission of data and audio signals by means of perceptual coding
TW280974B (ja) * 1994-07-08 1996-07-11 Nippon Bickter Kk
US5534944A (en) * 1994-07-15 1996-07-09 Matsushita Electric Corporation Of America Method of splicing MPEG encoded video
EP0702465A1 (fr) * 1994-09-13 1996-03-20 T.R.T. Telecommunications Radioelectriques Et Telephoniques Système de transmission et équipement de multiplexage-démultiplexage impliquant un flux d'éléments binaires pouvant être justifié
US5528607A (en) * 1995-02-02 1996-06-18 Quantum Corporation Method and apparatus for protecting data from mis-synchronization errors
US5712863A (en) * 1996-02-09 1998-01-27 Overland Data Inc Randomizing encoder for digital data storage
AU733663B2 (en) * 1996-02-09 2001-05-17 Overland Storage, Inc. Encoder for digital data storage
US5815514A (en) * 1996-02-09 1998-09-29 Overland Data, Inc. Variable rate bit inserter for digital data storage
US5889796A (en) * 1996-10-17 1999-03-30 Maxtor Corporation Method of insuring data integrity with a data randomizer

Also Published As

Publication number Publication date
EP1306842A2 (en) 2003-05-02
US6167550A (en) 2000-12-26
EP1306842A3 (en) 2007-09-05
DE69906996T2 (de) 2004-01-29
WO2000010168A1 (en) 2000-02-24
ATE237862T1 (de) 2003-05-15
EP1110217A1 (en) 2001-06-27
EP1110217B1 (en) 2003-04-16
DK1110217T3 (da) 2003-06-23
DE69906996D1 (de) 2003-05-22
AU6312899A (en) 2000-03-06

Similar Documents

Publication Publication Date Title
US5931968A (en) Digital data recording channel
US5815514A (en) Variable rate bit inserter for digital data storage
JP2002522870A (ja) ディジタルデータ記憶のための書込みフォーマット
KR100675029B1 (ko) 변조장치 및 방법, 복조장치 및 방법, 및 제공매체
US5712863A (en) Randomizing encoder for digital data storage
JP3141011B2 (ja) 堅固な再同期を使用するランレングス限定コード化／デコード
BG64243B1 (bg) Метод и устройство за модулация/демодулация с последователно ограничаване на минималната дължина на серия от еднакви знаци в кодова дума
US6417788B1 (en) High rate runlength limited codes for 10-bit ECC symbols
US5576707A (en) Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel
US6543024B2 (en) Write format for digital data storage
US6597526B1 (en) Magnetic tape drive apparatus including a variable rate encoder
JP2002522870A5 (ja)
JP2003536346A (ja) 一連のデータワードを変調信号に変換する方法及び装置
JPH07118657B2 (ja) ２進デ−タ符号化及び復号化方式
JP4032329B2 (ja) 変調装置および方法、並びに記録媒体
JP3935942B2 (ja) デジタルデータ記憶用の符号器
TW200529572A (en) Method and apparatus for rll code encoding & decoding
EP1792405A1 (en) Method of converting a user bitstream into coded bitstream, method for detecting a synchronization pattern in a signal, a record carrier, a signal, a recording device and a playback device
KR100945183B1 (ko) 정보어의 신호로의 변환 시스템
JP4479854B2 (ja) 変調装置、変調方法、記録媒体
JP2009266379A (ja) 変調装置、変調方法、記録媒体
Bessios A Class of High-Rate Low-Complexity Error-Detecting RLL Codes
Bessios A class of high-rate N/(N+ 1) low-complexity error-detecting RLL codes
WO2004029961A1 (en) Short error propagation modulation coding method and device
CA2466569A1 (en) Encoder for digital data storage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071001

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304