JP2002514796A - 多重ピクセルディスプレイを変調する方法 - Google Patents

多重ピクセルディスプレイを変調する方法

Info

Publication number
JP2002514796A
JP2002514796A JP2000548859A JP2000548859A JP2002514796A JP 2002514796 A JP2002514796 A JP 2002514796A JP 2000548859 A JP2000548859 A JP 2000548859A JP 2000548859 A JP2000548859 A JP 2000548859A JP 2002514796 A JP2002514796 A JP 2002514796A
Authority
JP
Japan
Prior art keywords
voltage
supply terminal
predetermined voltage
voltage supply
asserting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000548859A
Other languages
English (en)
Other versions
JP5327824B2 (ja
JP2002514796A5 (ja
Inventor
ダブリュー． スペンサー ザ サード ウォーリー，
エドウィン ライル ハドソン，
ウィン ホン チョウ，
Original Assignee
オーロラ システムズ， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーロラ システムズ， インコーポレイテッド filed Critical オーロラ システムズ， インコーポレイテッド
Publication of JP2002514796A publication Critical patent/JP2002514796A/ja
Publication of JP2002514796A5 publication Critical patent/JP2002514796A5/ja
Application granted granted Critical
Publication of JP5327824B2 publication Critical patent/JP5327824B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0491—Use of a bi-refringent liquid crystal, optically controlled bi-refringence [OCB] with bend and splay states, or electrically controlled bi-refringence [ECB] for controlling the color
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 複数のピクセル電極（６１２）、複数の記憶素子（７０２）、第１の電圧供給端子（６２２）、第２の電圧供給端子（６２４）、共通電極（６２６）、および複数のマルチプレクサ（７０４）を含むディスプレイ上にマルチビットデータワードを表示する方法であって、複数のマルチプレクサの各々が、記憶素子（７０２）のうちの関連付けられた１つに記憶されたデータビットの値に応答して、ピクセル電極（６１２）のうちの関連付けられた１つを第１の電圧供給端子（６２２）および第２の電圧供給端子（６２４）のうちの１方と選択的に接続し、ここでこの方法は、記憶されるビットの重要性に依存する時間の間（工程１００２）、マルチビットデータワードの各ビットを記憶素子（７０２）に連続的に書き込む工程（工程１００４および工程１００８）、ならびに各ビットを記憶素子（７０２）に記憶しつつ、第１の所定の電圧を第１の電圧供給端子（６２２）に、第２の所定の電圧を第２の電圧供給端子（６２４）に、そして第３の所定の電圧を共通電極（６２６）にアサートする工程を包含する。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （発明の分野） 本発明は、一般に電子ドライバ回路に関し、さらに詳細には、液晶ディスプレ
イにおけるピクセル電極の飽和電圧と閾値電圧との間の変調を達成する所定の電
圧を多重化することにより、ディスプレイを駆動する新規な回路および方法に関
する。
【０００２】 （背景技術の説明） 図１は、典型的な液晶ディスプレイの単一のピクセルセル１００を示す。ピク
セルセル１００は、透明共通電極１０４と、ピクセル記憶電極１０６との間に挟
まれた液晶層１０２、および記憶素子１０８を含む。記憶素子１０８は、相補型
データ入力端子１１０および１１２、データ出力端子１１４、および制御端子１
１６を含む。制御端子１１６上の書込み信号に応答して、記憶素子１０８は、１
対のビット線（Ｂ＋およびＢ−）１１８および１２０上にアサートされた相補デ
ータ信号を読み出し、且つ出力端子１１４、および接続されたピクセル電極１０
６上にその信号をラッチする。
【０００３】 液晶層１０２は、そこを通過している光の偏光を回転させ、その回転の度合い
は、液晶層１０２にわたる二乗平均（ＲＭＳ）電圧に依存する。偏光を回転させ
る能力は、反射光の強度を変調するために、以下のように用いられる。入射光ビ
ーム１２２は、偏光子１２４により偏光される。その偏光されたビームは、次に
液晶層１０２を通過し、ピクセル電極１０６で反射し、液晶層１０２を再度通過
する。液晶層１０２を２度通過するこの間に、ビームの偏光は、ピクセル記憶電
極１０６上にアサートされているデータ信号に依存する量だけ回転させられる。
このビームは、次に特定の偏光を有するビームのその部分のみを通過させる偏光
子１２６を通過する。よって、偏光子１２６を通過する反射ビームの光度は、液
晶層１０２により誘導された偏光回転の量に依存し、また、この偏光回転の量も
、ピクセル記憶電極１０６上にアサートされているデータ信号に依存している。
【０００４】 記憶素子１０８は、（例えば、容量性の）アナログ式記憶素子または、デジタ
ル式記憶素子（例えば、ＳＲＡＭラッチ）のいずれかであり得る。デジタル式記
憶素子の場合、ピクセル記憶電極１０６を駆動する共通の方法は、パルス幅変調
（ＰＷＭ）を介する。ＰＷＭにおいては、異なるグレースケールレベルが、マル
チビットワード（すなわち、２進数）により表わされる。マルチビットワードは
、一連のパルスに変換され、その時間平均の平方自乗平均（ＲＭＳ）電圧は、所
望のグレースケールレベルを得るために必要なアナログ電圧に対応する。
【０００５】 例えば、４ビットのＰＷＭ方式では、フレーム時間（グレースケール値が全て
のピクセルに書き込まれる時間）は、１５の時間間隔に分けられる。各間隔の間
、信号（ハイ、例えば５Ｖ、またはロウ、例えば０Ｖ）が、ピクセル記憶電極１
０６上にアサートされる。それゆえ、１６（０−１５）の異なるグレースケール
値が、フレーム時間中にアサートされた「ハイ」パルスの数に応じて存在し得る
。０のハイパルスのアサートは、０のグレースケール値（ＲＭＳ ０Ｖ）に対応
し、一方で、１５のハイパルスのアサートは、１５のグレースケールレべル（Ｒ
ＭＳ ５Ｖ）に対応する。ハイパルスの中間の数は、中間のグレースケールレベ
ルに対応する。
【０００６】 図２は、４ビットのグレースケール値（１０１０）に対応する一連のパルスを
示し、ここで、最上位ビットは、１番左側のビットである。この２値重みつきパ
ルス幅変調の例では、パルスは２値グレースケール値のビットに対応するように
グループ分けされる。具体的には、第１のグループＢ３は、８個の間隔（２3）
を含み、値（１０１０）の最上位のビットに対応する。同様に、グループＢ２は
、その次に上位にあるビットに対応する４個の間隔（２2）を含み、グループＢ
１は、その次に上位にあるビットに対応する２個の間隔（２1）を含み、グルー
プＢ０は、最下位のビットに対応する１個の間隔（２0）を含む。このグループ
分けにより、必要とされるパルスの数は、１５から４へと減少され、２値グレー
スケール値の各ビットに対して１つのパルスとなり、各パルスの幅は関連づけら
れたビットの重要性（ｓｉｇｎｉｆｉｃａｎｃｅ）に対応する。よって、値（１
０１０）において、第１のパルスＢ３（８個の間隔の幅）はハイであり、第２の
パルスＢ２（４個の間隔の幅）はロウであり、第３のパルスＢ１（２個の間隔の
幅）はハイであり、最後のパルスＢ０（１個の間隔の幅）はロウである。この一
連のパルスは、結果的に最大値（５Ｖ）の約、
【０００７】
【数１】
【０００８】 （１５個の間隔のうちの１０）、すなわち約４．１ＶであるＲＭＳ電圧となる。
【０００９】 グレースケールの解像度は、２値グレースケール値にさらなるビットを加える
ことにより、向上され得る。例えば、８ビットが用いられていれば、フレーム時
間は２５５個の間隔に分けられ、２５６のグレースケール値を提供することが可
能である。一般に、ｎ個のビットに対して、フレーム時間は（２n−１）個の間
隔に分けられ、（２n）のグレースケール値をもたらすことが可能である。
【００１０】 液晶セルは、その全体にわたって印加されたＤＣ電圧に起因するイオンの移動
による劣化に影響を受けやすいので、前述のＰＷＭ方式は、図３に示すように修
正される。フレーム時間は半分に分けられる。前半部分において、ＰＷＭデータ
が、ピクセル記憶電極にアサートされる一方で、共通電極はロウを維持する。フ
レーム時間の後半部分において、ＰＷＭデータの相補データが、ピクセル記憶電
極にアサートされる一方で、共通電極はハイを維持する。これにより、正味０Ｖ
のＤＣ成分が生じ、当業者には周知のとおり、セル全体にわたるＲＭＳ電圧を変
更することなく、液晶セルの劣化を妨げる。
【００１１】 図４は、電気的に制御された複屈折液晶セルの応答曲線を示す。縦軸４０２は
、セルの最大輝度（すなわち、最大光反射）の割合を示し、横軸４０４は、セル
全体にわたるＲＭＳ電圧を示す。示されるとおり、最小輝度（暗いピクセル）は
、ＲＭＳ電圧Ｖｔｔで達成される。いくつかの光の波長においては、Ｖｔｔより
小さいＲＭＳ電圧は、図４に示すとおり、完全に暗くはないピクセルを生じる。
他の波長においては、Ｖｔｔより小さい全てのＲＭＳ電圧は、暗いピクセルを生
じる。Ｖｔｔと、Ｖｓａｔとの間の曲線部分において、輝度の割合は、ＲＭＳ電
圧の増加とともに、Ｖｓａｔで１００％の最大輝度が達成されるまで増加する。
しかしながら、ＲＭＳ電圧が、一旦Ｖｓａｔを上回ると、ＲＭＳ電圧の増加とと
もに、輝度の割合は減少する。
【００１２】 図５は、８ビット（２５６個のグレースケール値）のグレースケールシステム
のＲＭＳ電圧対グレースケール値曲線を示す。各グレースケール値（「グレー値
」）に対するＲＭＳ電圧は、下記の公式により求められ、ここで、Ｖｏｎは、デ
ジタルが「オン」の値であり、典型的にＶｄｄとする。
【００１３】
【数２】
【００１４】 グレースケール値（ｘ）は、Ｖｔｔ、および、再度図４を参照して、０％の輝
度（すなわち、ちょうど０の輝度にはなり得ない最小輝度）に相当するＲＭＳ電
圧に対応する。よって、値（ｘ）よりも小さいグレースケール値は使用できない
。なぜなら、いくつかの光の波長においては、より暗いピクセルではなく、より
明るいピクセルを生じ、他の波長においては、その値が０％の輝度になり、それ
ゆえ、余分である。同様に、値（ｙ）は、Ｖｓａｔ、および、再度図４を参照し
て、１００％の輝度に相当するＲＭＳ電圧に対応する。よって、値（ｙ）よりも
大きなグレースケール値も使用できない。なぜなら、より明るいピクセルではな
く、より暗いピクセルを生じるからである。これらの無駄な値からは、結果的に
は、正確な８ビットのグレースケール解像度は得られない。
【００１５】 グレースケールの歪みを避けるために、全てのグレースケール値は、Ｖｔｔと
、Ｖｓａｔとの間の液晶応答曲線（図４）の有効部分のみに限定されなければな
らない。これを達成するための１つの方法は、グレースケールコードにさらなる
ビットを加え（例えば、９ビットのグレースケールシステムの使用）、次に応答
曲線の有効部分に対応する９ビットシステムの値に８ビットの値を割り付けるこ
とである。単一のビットの追加は、しかしながら、データインターフェースのバ
ンド幅必要量を１００％増加させ、それゆえ、望ましくはない。必要であるのは
、使用できるグレースケールの値の全てを、液晶応答曲線の有効部分に限定する
ためのシステムおよび方法である。
【００１６】 液晶応答曲線の有効部分にグレースケール値の全てを限定するという問題に加
えて、デバイアシング（ｄｅｂｉａｓｉｎｇ）（すなわち、ピクセルセル全体に
わたって、正味０ＶのＤＣバイアスを維持すること）を実行することも困難であ
る。例えば、ピクセル電極にデータがアサートされている間は、共通電極にアサ
ートされている電圧は変更され得ない。もし変更されれば、ディスプレイにアサ
ートされているデータが変更（ハイ信号をロウ信号に変換すること、およびその
反対）され、且つ表示イメージが歪められる。さらに、データをディスプレイに
書き込むために必要な時間の実質量のために、「オン」状態、または「オフ」状
態をディスプレイ全体に迅速に書き込むことが困難である。また、ディスプレイ
内のデータを反転するために、そのデータの相補データがディスプレイの各ピク
セルに書き込まれなければならない。
【００１７】 必要であるのは、記憶されたデータを迅速に反転すること、オンおよびオフ状
態を迅速に実行すること、および書込み時間柔軟性を提供することが可能なディ
スプレイである。
【００１８】 （要旨） 新規なディスプレイを駆動する新規の方法が記載される。このディスプレイの
例示的な実施形態において、各ピクセルセルが、ピクセルセル内に記憶されたデ
ータビットに応答して、ピクセル電極と、２つのグローバル電圧供給端子（ｇｌ
ｏｂａｌ ｖｏｌｔａｇｅ ｓｕｐｐｌｙ ｔｅｒｍｉｎａｌ）の内の１つとを
選択的に接続させるマルチプレクサを含む新規なディスプレイを説明する。この
構成は、記憶されたデータビットをピクセル電極に直接アサートする従来のディ
スプレイに対して、多くの利点を提供する。例えば、本発明では、ピクセル電極
が、ディスプレイの論理回路を駆動するために用いられる電圧よりも高いか、ま
たは低い電圧を用いて、デジタル方式で駆動され得るので、特定のビットがピク
セルに書き込まれる時間に関して柔軟性を提供する。また、オフ状態（すなわち
、ピクセルセル全体にわたって電圧がない）が、ピクセルセル内に記憶されたい
ずれのデータも変更することなく、グローバル電圧供給端子、およびピクセルア
レイ全体をオーバーレイする共通電極に適切な電圧をアサートすることにより、
ディスプレイのピクセル全てに一度に書き込まれ得る。本発明により提供される
さらに別の利点は、グローバル電圧供給端子にさまざまな所定の電圧を単にアサ
ートすることにより、相補データビットをディスプレイにロードする特別の工程
を用いることなく、ピクセルセルがデバイアシングされ得る。
【００１９】 本発明の方法は、コンピュータ読出し可能媒体（例えば、ＲＡＭ、またはＲＯ
Ｍ）に組み込まれた処理装置実行コードの制御下で、種々の所定の電圧を電圧供
給端子にアサートする電圧コントローラーを用いて実施され得る。
【００２０】 本発明の１つの方法によると、電圧コントローラは基準電圧をディスプレイの
共通電極にアサートし、ディスプレイの飽和電圧を電圧供給端子の１つにアサー
トし、そしてディスプレイの閾値電圧を電圧供給端子の別の１つにアサートする
。次いで、マルチビットデータワードの各ビットをこのディスプレイのピクセル
セルに連続的に書き込み、各ビットを各ビットの重要性に依存する期間の間、ピ
クセルセル内に残留させる。
【００２１】 代替方法は、マルチビットデータワードの各ビットをピクセルセルの記憶素子
に連続的に書き込む工程、および各ビットを記憶素子に記憶しつつ、第１の所定
の電圧を第１の電圧供給端子に、第２の所定の電圧を第２の電圧供給端子に、そ
して第３の所定の電圧を共通電極に、全て、ディスプレイのセルを変調するため
に記憶された各ビットの重要性に依存する期間アサートする工程を包含する。必
要に応じて、この方法は、ピクセルセルをデバイアスするために、各ビットを記
憶素子に記憶しつつ記憶されたビットの重要性に依存する期間の間、第４の所定
の電圧を第１の電圧供給端子に、第５の所定の電圧を第２の電圧供給端子に、そ
して第６の所定の電圧を共通電極にアサートするさらなる工程を包含する。
【００２２】 （詳細な説明） 本発明は、添付の図面を用いて説明され、各図面において、同じ参照番号は実
質的に同様の要素を示す。
【００２３】 本発明は、ディスプレイのピクセル電極への所定の電圧の多重化を制御するデ
ィスプレイデータビットを用いることにより、ピクセル電極に直接データビット
をアサートせずに、従来技術における問題を克服する。本発明は、特定の実施形
態に関して説明される。本発明を完全に理解するために、特定の詳細が多く示さ
れる（例えば、特定のデータワード内のデータビットの数、各種電圧源のオンま
たはオフチップ配置（ｏｎ ｏｒ ｏｆｆ ｃｈｉｐ ｄｉｓｐｏｓｉｔｉｏｎ
）、および特定の変調／デバイアシング方式を実行するために必要な異なる電圧
源の数）。本発明が、これらの特定の詳細とは別に実施され得ることは、当業者
であれば理解する。他の場合においては、本発明を不必要に不明瞭にすることが
ないように、回路の周知の詳細（例えば、ディスプレイのピクセル記憶セルにデ
ータを書き込むこと）は省略される。
【００２４】 図６は、本発明にもとづくディスプレイ６００を示す。ディスプレイ６００は
、ピクセルセルのアレイ、電圧コントローラ６０４、処理装置６０６、メモリデ
バイス６０８、およびピクセルセルのアレイ全体をオーバーレイする共通透明電
極６１０を含む。特定の実施形態において、ピクセルセル６０２は、集積モノリ
シックシリコンバックプレーン（ｉｎｔｅｇｒａｔｅｄ ｍｏｎｏｌｉｔｈｉｃ
ｓｉｌｉｃｏｎ ｂａｃｋｐｌａｎｅ）で形成され、複数のピクセルミラー６
１２と重なり合う。典型的なピクセルアレイは、７６８行と１０２４列のピクセ
ルセルを含む。液晶材料の層は、ピクセルミラー６１２と、例えば、インジウム
すず酸化物から形成された共通透明電極６１０との間に挟まれている。
【００２５】 メモリ６０８は、本明細書中に記載の各種の方法および駆動方式を処理装置６
０６に実行させるために、その内部に組み込まれたコード（例えば、データおよ
びコマンド）を有するコンピュータ読出し可能媒体（例えば、ＲＡＭ、ＲＯＭ、
その他）である。処理装置６０６は、メモリバス６１４を介して、メモリ６０８
からデータ、およびコマンドを受け取り、電圧制御バス６１６を介して、電圧コ
ントローラ６０４に内部電圧制御信号を提供し、且つデータ制御バス６１８を介
して、データ制御（例えば、ピクセルアレイへのデータ）信号を提供する。
【００２６】 処理装置６０６のデータ制御局面は、ピクセルアレイへのデータのロードが、
当業者には周知であるので、本発明を完全に理解するために必須ではない。さら
に、処理装置の制御下での液晶ディスプレイへのデータのロードは、１９９７年
１１月１４日出願の、Ｗｏｒｌｅｙらによる同時係属中の米国特許出願番号第０
８／９７０，８７８号に記載されており、その全てを本明細書中に参考のため援
用する。簡潔に要約すると、データビットの行が、ビット線１１８および１２０
にアサートされ、次に複数のワード線６２０の内の特定の１つに書込み信号をア
サートすることにより、そのアサートされたビットが、その特定の行のピクセル
セルに書き込まれる。このように、データビットは、ディスプレイ全体の各ピク
セルセルに連続して書き込まれ得る。
【００２７】 電圧制御バス６１６を介して、処理装置６０６から受信した制御信号に応答し
て、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２、および第
２の電圧供給端子（Ｖ０）６２４を介して、ピクセルセル６０２に所定の電圧を
提供する。電圧コントローラ６０４はまた、共通電圧供給端子（ＶＣ）６２６を
介して、共通電極６１０に所定の電圧をアサートする。電圧コントローラ６０４
の各種の実施形態が、本明細書中において開示され、そのいくつかは、処理装置
６０６からの制御信号を必要とし、その他は必要としない。特定の実施形態にお
いて必要とされる制御信号の数が、電圧制御バス６１６で必要とされるラインの
数を決定することは、当業者であれば理解する。電圧コントローラ６０４、処理
装置６０６、およびメモリ６０８が、ピクセルアレイに対して、オンまたはオフ
チップで配置され得ることも、当業者であれば理解する。
【００２８】 図７は、記憶ラッチ７０２、およびマルチプレクサ７０４を含む、ディスプレ
イ６００の例示的なピクセルセル６０２のブロック図を示す。ラッチ７０２は、
データライン（Ｂ＋）１１８および（Ｂ−）１２０とそれぞれ接続されている相
補型入力端子７０６および７０８、ワード線６２０と接続されたイネーブル端子
７１０、およびデータ出力端子７１２を含む。ワード線６２０上の書込み信号に
応答して、ラッチ７０２は出力端子７１２にデータビットをラッチする。この特
定の実施形態において、ラッチ７０２は、スタティックランダムアクセス（ＳＲ
ＡＭ）ラッチであるが、データビットを受け取り、そのビットを記憶し、且つ出
力端子７１２にその記憶したビットをアサートすることが可能ないずれの記憶素
子が、ＳＲＡＭラッチ７０２の代わりに用いられ得ることは、当業者であれば理
解する。
【００２９】 マルチプレクサ７０４は、第１の電圧供給端子（Ｖ１）６２２と接続された第
１の入力端子７１４、第２の電圧供給端子（Ｖ０）６２４と接続された第２の入
力端子７１６、ピクセル電極６１２と接続された出力端子７１８（この特定の実
施形態においては、ピクセルミラー）、および記憶ラッチ７０２の出力端子７１
２と接続された制御端子７２０を含む。このように構成されたマルチプレクサ７
０４は、制御端子７２０にアサートされたデータビットに応答して、ピクセル電
極６１２を第１の電圧供給端子（Ｖ１）６２２、および第２の電圧供給端子（Ｖ
０）６２４と選択的に接続させるように動作する。例えば、ロジックハイ値（例
えば、デジタル方式の１、または５ボルト）を有するビットが、ラッチ７０２内
に記憶されれば、マルチプレクサ７０４は、ピクセル電極６１２を第１の電圧供
給端子６２２と接続させる。反対に、ロジックロウ値（例えば、デジタル方式の
０、または０ボルト）を有するビットが、ラッチ７０２内に記憶されれば、マル
チプレクサ７０４は、ピクセル電極６１２を第２の電圧供給端子（Ｖ０）６２４
と接続させる。
【００３０】 （図１のピクセルセル１００のように）ピクセル電極にデータビットを直接ア
サートせずに、制御手段として、ラッチ７０２内に記憶されているデータビット
を用いることにより、従来技術に対して多くの利点が提供される。例えば、ピク
セル電極は、ディスプレイの論理回路を駆動するために用いられる電圧よりも高
いか、または低いデジタル電圧を用いて駆動され得るので、特定のビットがピク
セル電極にアサートされなければならない期間を短縮または延長する。別の実施
例として、オフ状態（ピクセルセル全体にわたって０ボルト）が、ディスプレイ
のラッチ内に記憶されたいずれのデータも変更することなく、ディスプレイ全体
に一度にアサートされ得る。同様に、ピクセルセルは、データの相補データを記
憶ラッチに書き込む特別な工程なしでデバイアシングされ得る（図３参照）。本
発明のこれらおよび他の利点は、特に本開示を参照することにより、当業者には
明白である。
【００３１】 図８は、処理装置６０６からの制御信号を必要としない、別の電圧コントロー
ラ８００のブロック図である。電圧コントローラ８００は、飽和電圧（Ｖｓａｔ
）基準８０２、閾値電圧（Ｖｔｔ）基準８０４、および共通電圧（ＶＣ）基準８
０６を含む。基準電圧８０２、８０４、および８０６のそれぞれは、オンチップ
で発生され得るか、またはオフチップソース（ｏｆｆ ｃｈｉｐ ｓｏｕｒｃｅ
）からの基準電圧を受け取るための単なる接続端子であり得る。基準電圧８０２
、８０４、および８０６のソースの有無に関わらず、第１の電圧供給端子６２２
、第２の電圧供給端子８０４、および共通電圧供給端子６２６のそれぞれにこれ
らの電圧をアサートすることは、電圧コントローラ８００の機能的定義内と見な
される。
【００３２】 図９は、いくつかのデータビット（Ｂ０〜Ｂ４）のディスプレイ６００への書
き込みを示すタイミング図であり、電圧コントローラ８００は、第１の電圧供給
端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子のそれぞれに
、Ｖｓａｔ、Ｖｔｔ、およびＶＣをアサートする。ビット（Ｂ０〜Ｂ４）が、図
２を参照して上記で説明されたように、２値重みつきビットであるので、各ビッ
トがディスプレイ６００にアサートされている期間が、特定のビットの重要性に
依存し、ビットＢ４の継続時間全体は示していないが、他のビットはビットＢ４
に続いて表示されることに留意されたい。
【００３３】 また、例えば、ビットＢ０のビットを、ディスプレイ６００に書き込むことは
、複数のマルチビットデータワードのそれぞれの重要性Ｂ０の１つのビットを、
ディスプレイ６００の複数の記憶素子（ラッチ）のそれぞれに書き込むことを意
味するということは理解されるであろう。よって、Ｂ０は、マルチビットデータ
ワードの特定のビットの重要性に相当し、いずれの特定のマルチビットデータワ
ードのビットＢ０は、ロジックハイか、またはロジックロウ値のどちらかを有し
得る。図９のタイミング図のデータ部分の斜線は、各ビット（例えば、Ｂ０）の
特定の値をディスプレイ６００の各記憶素子への書き込むために有限時間を要す
ることを示す。
【００３４】 図１０は、図９に示す駆動方式にもとづいて、電圧コントローラ８００を用い
てディスプレイ６００を駆動するための方法１０００を要約したフローチャート
である。第１のステップ１００２において、電圧コントローラ８００は、共通電
圧供給端子６２６を介して、共通電極６１０にＶＣをアサートし、第１の電圧供
給端子６２２にＶｓａｔをアサートし、且つ第２の電圧供給端子６２４にＶｔｔ
をアサートする。次に、第２のステップ１００４において、第１のビット（例え
ば、Ｂ０）が、第１のデータビットの重要性に依存した期間の間、ディスプレイ
６００の記憶素子７０２に書き込まれる。次のステップ１００６において、前に
表示されたビットが、表示されるべき最後のビットであったかどうかが判定され
る。そうでなければ、第４のステップ１００８において、次のデータビットが、
次のビットの重要性に依存した期間の間、ディスプレイ６００の記憶素子７０２
に書き込まれる。ステップ１００６および１００８は、第３のステップ１００６
において、最後のデータビットが、その重要性に依存した時間表示されたことが
判定されるまで繰り返され、その後、第１０のステップ１０１０で、方法１００
０は終了する。
【００３５】 図１１は、ディスプレイ６００のピクセル電極に、実際の飽和電圧（Ｖｓａｔ
）および閾値電圧（Ｖｔｔ）を、２値重みつきパルス幅変調データとして多重化
する方法１０００の結果を示す。特に、ＲＭＳ電圧対グレースケール値曲線は、
０のグレースケール値がＶｔｔ（完全に暗い）のＲＭＳ電圧に対応し、且つ２５
５のグレースケール値が、Ｖｓａｔ（最大輝度）のＲＭＳ電圧に対応するように
シフトされる。
【００３６】 方法１０００とともに用いられる電圧コントローラ８００は、グレースケール
値をディスプレイ応答曲線の有効部分に一致させることが可能であるが、方法１
０００は、それ自身では、本発明の有利な結果の全てを提供しない。特に、方法
１０００は、ディスプレイ６００のピクセルセルのデバイアシングには備えてい
ないか、またはデータが比較的短い最下位のビット（ＬＳＢ）時間内にディスプ
レイ全体に書き込まれなければならないという事実を考慮しない。
【００３７】 図１２Ａは、本発明にもとづいて、ディスプレイ６００の変調およびデバイア
シングの両方に備える電圧方式を示す。正常状態、および反転状態の両方は、ピ
クセルセルのＲＭＳ変調に寄与するが、正常および反転状態は、互いにバランス
をとり、セル全体にわたる正味０ボルトのＤＣバイアスを保証する。正常状態に
おいて、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２に第１
の所定の電圧（ＶＣｎ＋Ｖｓａｔ）、第２の電圧供給端子（Ｖ０）６２４に第２
の所定の電圧（ＶＣｎ＋Ｖｔｔ）、そして共通電圧供給端子６２６に第３の所定
の電圧（ＶＣｎ）をアサートする。反転（デバイアシング）状態において、電圧
コントローラ６０４は、第１の電圧供給端子６２２に第４の所定の電圧、第２の
電圧供給端子６２４に第５の所定の電圧、そして共通の電圧供給端子６２６に第
６の所定の電圧をアサートする。反転（デバイアシング）状態において、各種電
圧供給端子６２２、６２４、および６２６間の電圧差は、ディスプレイのピクセ
ルセル全体にわたって正味０ボルトのＤＣバイアスを維持するために、正常状態
における個々の電圧差に対して、大きさは等しいが、逆の極性でならなければな
らない。
【００３８】 図１２Ａの電圧方式は、ディスプレイチップに必要とされる電圧の数を６から
４へと効果的に引き下げる。この特定の図に従って、第１の所定の電圧は、第５
の所定の電圧と等しくなるように定義され、第２の所定の電圧は、第４の所定の
電圧と等しくなるように定義される。次に、変調およびデバイアシングの状態を
維持するために、第３の所定の電圧と、第２の所定の電圧との間の差は、第６の
所定の電圧と、第５の所定の電圧との間の電圧差に対して、大きさは等しいが、
逆の極性になることのみが必要とされる。この特定の場合において、第４の所定
の電圧と、第５の所定の電圧との間の差はＶｔｔと等しい。
【００３９】 図１２Ｂは、１ボルトの閾値電圧および３ボルトの飽和電圧を有する液晶ディ
スプレイに対する、図１２Ａの図にもとづいた電圧の例示的値を提供する図であ
る。正常位相（ＶＣｎ）の間の共通電圧は、０ボルト基準となるように任意に選
択される。正常変調位相の間、（Ｖ１ｎ）は、３ボルトの値（ＶＣｎ＋Ｖｓａｔ
）を有し、（Ｖ２ｎ）は、１ボルトの値（ＶＣｎ＋Ｖｔｔ）を有する。反転デバ
イアシング位相の間、（Ｖ１）および（Ｖ０）の値は、（Ｖ１ｉ）が１ボルトの
値を有し、（Ｖ２ｉ）が３ボルトの値を有するように置きかえられる。必要とさ
れる電圧関係を維持するために、（ＶＣｉ）は、４ボルト（Ｖ０ｉ＋Ｖｔｔ）に
設定される。
【００４０】 図１３は、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが
可能である、別の電圧コントローラ１３００のブロック図である。電圧コントロ
ーラ１３００は、（Ｖ１）基準電圧を提供するための第１の電圧源１３０２、（
Ｖ０）基準電圧を提供するための第２の電圧源１３０４、正常状態の共通（ＶＣ
ｎ）基準電圧を提供するための第３の電圧源１３０６、および反転状態の共通（
ＶＣｉ）基準電圧を提供するための第４の電圧源１３０８を含む。図１３には、
３個の電圧源１３０６が見られるが、実際には単一の電圧源が、明瞭にするため
に繰り返し示されている。電圧源１３０２、１３０４、１３０６および１３０８
のそれぞれは、オンチップの電圧発生器であり得るか、または外部ソースから個
々の電圧を受け取るための単なる接点端子（ｃｏｎｔａｃｔ ｔｅｒｍｉｎａｌ
）であり得る。
【００４１】 電圧コントローラ１３００は、第１のマルチプレクサ１３１０、第２のマルチ
プレクサ１３１２、および第３のマルチプレクサ１３１４をさらに含む。第１の
マルチプレクサ１３１０は、ＶＣｎ電圧源１３０６と接続された第１の入力端子
１３１６、ＶＣｉ電圧源１３０８と接続された第２の入力端子１３１８、共通電
圧供給端子６２６と接続された出力端子１３２０、および電圧制御バス６１６の
共通電極制御ライン１３２４と接続された制御端子１３２２を有する。第２のマ
ルチプレクサ１３１２は、Ｖ１電圧源１３０２と接続された第１の入力端子１３
２６、ＶＣｎ電圧源１３０６と接続された第２の入力端子１３２８、第１の電圧
供給端子６２２と接続された出力端子１３３０、および電圧制御バス６１６のＶ
１制御ライン１３３４と接続された制御端子１３３２を有する。第３のマルチプ
レクサ１３１４は、Ｖ０電圧源１３０４と接続された第１の入力端子１３３６、
ＶＣｎ電圧源１３０６と接続された第２の入力端子１３３８、第２の電圧供給端
子６２４と接続された出力端子１３４０、および電圧制御バス６１６のＶ０制御
ライン１３４４と接続された制御端子１３４２を有する。
【００４２】 電圧コントローラ１３００は、処理装置６０６（図６）の制御下で、以下の通
り動作する。ＶＣ制御ライン１３２４を介して受信された制御信号に応答して、
マルチプレクサ１３１０は、共通電圧供給端子６２６、および、それにともない
、共通電極６１０に基準電圧ＶＣｎまたはＶＣｉの内の１つを選択的にアサート
する。同様に、Ｖ１制御ライン１３３４を介して受信された制御信号に応答して
、マルチプレクサ１３１２は、第１の電圧供給端子６２２、および、それにとも
ない、個々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現
在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極
６１２に、基準電圧Ｖ１またはＶＣｎの内の１つを選択的にアサートする。また
、Ｖ０制御ライン１３４４を介して受信された制御信号に応答して、マルチプレ
クサ１３１４は、第２の電圧供給端子６２４、および、それにともない、個々の
ラッチ７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶している
ディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に、基準
電圧Ｖ０またはＶＣｎの内の１つを選択的にアサートする。
【００４３】 ディスプレイに記憶されたデータが変化しない間に、電圧供給端子６２２およ
び６２４を介して、ディスプレイ６００のピクセル電極６１２に所定の電圧をア
サートする能力は、ディスプレイ６００を駆動する際に、相当な柔軟性を提供す
る。また、電圧供給端子６２２、６２４、および６２６のそれぞれに、同じ電圧
（例えば、ＶＣｎ）を同時にアサートすることにより、電圧コントローラ１３０
０は、ディスプレイ６００のあらゆるピクセルセルに、ディスプレイ内部に含ま
れたデータに影響することなくオフ状態を迅速にアサートし得る。
【００４４】 図１４は、図１２の電圧方式が、電圧コントローラ１３００を用いてディスプ
レイ６００内でどのように実行され得るかを示すタイミング図である。最初は、
電圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子
６２４、および共通電圧供給端子６２６に、同じ電圧（ＶＣｎ）を同時にアサー
トすることにより、ディスプレイ６００にオフ状態をアサートする。オフ状態が
ディスプレイ６００にアサートされている一方で、ビットＢ０が各ピクセルセル
６０２の記憶ラッチ７０２に書き込まれる。次に、時間Ｔ１で、電圧コントロー
ラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電圧供
給端子６２４に基準電圧Ｖ０を、それぞれビットＢ０の重要性に依存した変調期
間の間、アサートする。その後すぐに、電圧コントローラ１３００は、ビットＢ
０の相補ビットがディスプレイ６００のラッチ６０２に書き込まれる時間の間、
ディスプレイ６００に、別のオフ状態をアサートする。次に、時間Ｔ２で、電圧
コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電
圧供給端子６２４に基準電圧Ｖ０、共通電圧供給端子６２６に基準電圧ＶＣｉを
、変調期間に等しい期間の間、アサートする。
【００４５】 ディスプレイ６００に相補ビットをロードし、かつ基準電圧Ｖ１、Ｖ０、およ
びＶＣｉを、個々の電圧供給端子に再度アサートすることにより、ピクセルセル
を以下のとおりデバイアシングする。第１に、ディスプレイ６００内の各ビット
をその相補ビットと置きかえることにより、図１２Ａに関して説明されたように
、基準電圧Ｖ１と、基準電圧Ｖ０が効果的に置きかえられる。第２に、基準電圧
ＶＣｉは、ＶＣｎと、Ｖ０との間の電圧差が、ＶＣｉと、Ｖ１との間の電圧差と
、大きさは等しいが、逆の極性になるように選択される。それゆえ、特定のビッ
トを記憶するピクセルセルにわたる電圧は、相補ビットを記憶するときに、ピク
セルセルをわたる電圧と、大きさは等しいが、逆の極性になる。デバイアシング
工程も、各ピクセルセルにわたって発生されるＲＭＳ電圧に寄与し、且つ、それ
ゆえ、特定の重要性を有するビットに対する適切な時間間隔を判定するときに考
慮されなければならないことに留意することが重要である。
【００４６】 ビットＢ１がディスプレイ６００に書き込まれる間、電圧コントローラがディ
スプレイ６００に別のオフ状態をアサートする。次に、時間Ｔ３で、電圧コント
ローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電
圧供給端子６２４に基準電圧Ｖ０を、全てビットＢ１の重要性に依存した第２の
変調期間の間、アサートする。その後すぐ、電圧コントローラ１３００は、ビッ
トＢ１の相補ビットがディスプレイ６００に書き込まれる時間の間、ディスプレ
イ６００に別のオフ状態をアサートする。次に、時間Ｔ４で、電圧コントローラ
１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電圧供給端子６
２４に基準電圧Ｖ０、および共通電圧供給端子６２６に基準電圧ＶＣｉを、第２
の変調期間に等しい期間の間、アサートする。残りのデータビット、およびその
相補データビットが、ディスプレイ６００に書き込まれ、ビットＢ０およびＢ１
に関して前述されたように基準電圧が、個々の重要性に依存した時間、個々の電
圧供給端子にアサートされる。
【００４７】 図１５は、図１２Ａの電圧方式に従ってディスプレイを駆動するための方法１
５００を要約したフローチャートである。第１のステップ１５０２において、電
圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子６
２４、および共通電極６１０にオフ状態（同じ電圧）をアサートする。次に、第
２のステップ１５０４において、第１のデータビットが、ディスプレイ６００の
ピクセルセル６０２に書き込まれる。次に、第３のステップ１５０６において、
電圧コントローラ１３００は、第１の電圧供給端子６２２に第１の所定の電圧、
第２の電圧供給端子６２４に第２の所定の電圧、および共通電極６１０に第３の
所定の電圧を、全て第１のデータビットの重要性に依存した時間の間、アサート
する。第４のステップ１５０８において、電圧コントローラ１３００は、ディス
プレイ６００にオフ状態をアサートし、次に、第５のステップ１５１０において
、第１のデータビットの相補データビットがディスプレイ６００のピクセルセル
６０２に書き込まれる。次に、第６のステップにおいて、電圧コントローラ１３
００は、第２の電圧供給端子６２４に第１の所定の電圧をアサートし、第１の電
圧供給端子６２２に第２の所定の電圧をアサートし、且つ共通電極６１０に第４
の所定の電圧をアサートし、その全てが記憶されたデータビットの重要性に依存
した期間の間、アサートされる。第７のステップ１５１４において、最後のデー
タビットがディスプレイ６００に書き込まれていなければ、第８のステップ１５
１６において、次のデータビットがディスプレイのピクセルに書き込まれ、方法
１５００は第３のステップ１５０６に戻る。しかしながら、第７のステップ１５
１４において、最後のデータビットがディスプレイ６００に書き込まれていると
判定されれば、第９のステップ１５１８において、方法１５００は終了する。
【００４８】 図１６は、ディスプレイ６００に相補データビットを書き込むことを必要とせ
ずに、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが可能な
別の電圧コントローラ１６００のブロック図である。電圧コントローラ１６００
は、（Ｖ１ｎ）基準電圧を提供するための第１の電圧源１６０２、（Ｖ１ｉ）基
準電圧を提供するための第２の電圧源１６０４、正常状態の共通（ＶＣｎ）基準
電圧を提供するための第３の電圧源１６０６、および反転状態の共通（ＶＣｉ）
基準電圧を提供するための第４の電圧源１６０８を含む。図１６には、２個の電
圧源（Ｖ１ｉ）１６０４が見られるが、実際には単一の電圧源が、明瞭にするた
めに、繰り返し示されている。同様に、電圧源（Ｖ１ｎ）１６０２も、３個示さ
れているが、単一の電圧源である。また、図１２Ａの電圧方式にもとづいて、電
圧（Ｖ１ｉ）は電圧（Ｖ０ｎ）と等しく、電圧（Ｖ１ｎ）は電圧（Ｖ０ｉ）と等
しいので、電圧（Ｖ０ｎ）および（Ｖ０ｉ）に対して電圧源を分けて示す必要な
い。電圧源１６０２、１６０４、１６０６、および１６０８のそれぞれは、オン
チップ電圧発生器であり得るか、またはただ単に外部ソースから個々の電圧を受
け取るための接点端子であり得る。
【００４９】 電圧コントローラ１６００は、第１のマルチプレクサ１６１０、第２のマルチ
プレクサ１６１２、および第３のマルチプレクサ１６１４をさらに含む。第１の
マルチプレクサ１６１０は、ＶＣｎ電圧源１６０６と接続された第１の入力端子
、ＶＣｉ電圧源１６０８と接続された第２の入力端子、Ｖ１ｎ電圧源１６０２と
接続された第３の入力端子、共通電圧供給端子６２６と接続された出力端子、お
よび電圧制御バス６１６の２ビットの共通電極制御ライン１６１６と接続された
２ビットの制御端子セットを有する。第２のマルチプレクサ１６１２は、Ｖ１ｎ
電圧源１６０２と接続された第１の入力端子、Ｖ１ｉ電圧源１６０４と接続され
た第２の入力端子、第１の電圧供給端子６２２と接続された出力端子、および電
圧制御バス６１６のＶ１制御ライン１６１８と接続された制御端子を有する。第
３のマルチプレクサ１６１４は、Ｖ１ｉ電圧源１６０４と接続された第１の入力
端子、Ｖ１ｎ電圧源１６０２と接続された第２の入力端子、第２の電圧供給端子
６２４と接続された出力端子、および電圧制御バス６１６のＶ０制御ライン１６
２０と接続された制御端子を有する。
【００５０】 電圧コントローラ１６００は、処理装置６０６（図６）の制御下で、以下のと
おり動作する。２ビットのＶＣ制御ライン１６１６を介して受信された制御信号
に応答して、マルチプレクサ１６１０が、基準電圧ＶＣｎ、ＶＣｉ、またはＶ１
ｉの内の１つを、共通電圧供給端子６２６、および、それにともない、共通電極
６１０に選択的にアサートする。同様に、Ｖ１制御ライン１６１８を介して受信
された制御信号に応答して、マルチプレクサ１６１２は、基準電圧Ｖ１ｎまたは
Ｖ１ｉの内の１つを、第１の電圧供給端子６２２、および、それにともない、個
々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現在記憶し
ているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に
選択的にアサートする。また、Ｖ０制御ライン１６２０を介して受信された制御
信号に応答して、マルチプレクサ１６１４は、基準電圧Ｖ１ｉまたはＶ１ｎの内
の１つを、第２の電圧供給端子６２４、および、それにともない、個々のラッチ
７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶しているディス
プレイ６００の全てのピクセルセル６０２のピクセル電極６１２に選択的にアサ
ートする。電圧コントローラ１６００は、電圧コントローラ１６００が電圧Ｖ１
ｎおよびＶ１ｉを、電圧供給端子６２２または６２４のどちらかにアサートする
ことが可能であり、これによりピクセルセルのデバイアシングを達成するために
、ディスプレイ６００に相補データビットを書き込む必要をなくすという点で、
電圧コントローラ１３００に対して利点を有する。
【００５１】 図１７は、電圧コントローラ１６００を用いて、図１２Ａの電圧方式の実行を
示しているタイミング図である。最初に、電圧コントローラ１６００は、第１の
電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２
６のそれぞれに同じ電圧（すなわち、（Ｖ１ｎ））をアサートすることにより、
ディスプレイ６００にオフ状態をアサートする。オフ状態がディスプレイ６００
にアサートされる一方で、ビットＢ０がディスプレイ６００に書き込まれる。次
に、時間Ｔ１で、電圧コントローラ１６００が、第１の電圧供給端子６２２に電
圧（Ｖ１ｎ）、第２の電圧供給端子６２４に電圧（Ｖ１ｉ）、および共通電圧供
給端子６２６に電圧（ＶＣｎ）をアサートする。次に、ディスプレイ６００内に
記憶されたビット（Ｂ０）の重要性に依存した時間の後、電圧コントローラ１６
００は、ディスプレイ６００のラッチ７０２内にまだ記憶されているビットＢ０
を用いて、第１の電圧供給端子６２２に電圧（Ｖ１ｉ）、第２の電圧供給端子６
２４に電圧（Ｖ１ｎ）、および共通電圧供給端子６２６に電圧（ＶＣｉ）を記憶
されているビットＢ０の重要性に依存した時間と同じ間アサートすることにより
、モードをデバイアシングするためにスイッチングする。その後、時間Ｔ２で、
電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込むことに
より、次のビット（Ｂ１）がディスプレイ６００に書き込まれ得る。残りのビッ
トに対するディスプレイ６００の変調およびデバイアシングは、電圧コントロー
ラ１６００が個々の電圧供給端子に各種の基準電圧をアサートする期間が、ディ
スプレイ６００に書き込まれる特定のビットの重要性にもとづいて変化する点を
除いて、ビットＢ０に対する説明と実質的に同様に行われる。
【００５２】 図１８は、図１２Ａの電圧方式にもとづいてディスプレイを駆動するための別
の方法１８００を要約したフローチャートである。第１のステップ１８０２にお
いて、電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込む
。次に、第２のステップ１８０４において、第１のデータビットが、ディスプレ
イ６００のピクセルセル６０２に書き込まれる。第３のステップ１８０６におい
て、電圧コントローラ１６００は、第１の電圧供給端子６２２に第１の所定の電
圧（Ｖ１ｎ）、第２の電圧供給端子６２４に第２の所定の電圧（Ｖ１ｉ）、およ
び共通電極６１０に第３の所定の電圧（ＶＣｎ）を、全てディスプレイ６００に
書き込まれたデータビットの重要性に依存した期間の間、アサートする。次に、
第４のステップ１８０８において、電圧コントローラ１６００は、第２の電圧供
給端子６２４に第１の所定の電圧（Ｖ１ｎ）、第１の電圧供給端子６２２に第２
の所定の電圧（Ｖ１ｉ）、および共通電極６１０に第４の所定の電圧を、全てデ
ィスプレイ６００に書き込まれたデータビットの重要性に依存した期間に等しい
期間の間、アサートする。第５のステップ１８１０において、電圧コントローラ
１６００は、ディスプレイ６００に別のオフ状態を書き込む。第６のステップ１
８１２において、最後のデータビットがディスプレイ６００に書き込まれていな
ければ、第７のステップ１８１４において、次のデータビットがディスプレイ６
００に書き込まれ、方法１８００は第３のステップ１８０６に戻る。第６のステ
ップ１８１２において、最後のデータビットがディスプレイ６００に書き込まれ
ていれば、第８のステップ１８１６において、方法１８００は終了する。
【００５３】 図１９Ａは、本発明にしたがって用いられる別の電圧方式を図示する図である
。ここで、共通電極６１０は、正常および反転されたデバイアシング状態の両方
の間、同じ電圧（ＶＣ）で維持される。第１の電圧供給端子６２２、および第２
の電圧供給端子６２４にアサートされた電圧は、ディスプレイ６００のピクセル
セルを変調し、且つデバイアシングするために、ＶＣの周辺でトグルされる。特
に、正常状態の間、第１の所定の基準電圧（ＶＣ）が、共通電圧供給端子（ＶＣ
）６２６にアサートされ、第２の所定の基準電圧（ＶＣ＋Ｖｓａｔ）が、第１の
電圧供給端子（Ｖ１）６２２にアサートされ、且つ第３の所定の基準電圧（ＶＣ
＋Ｖｔｔ）が、第２の電圧供給端子（Ｖ０）６２４にアサートされる。反転（デ
バイアシング）状態の間、第１の所定の電圧（ＶＣ）は、共通電圧供給端子（Ｖ
Ｃ）６２６にアサートされ、第４の所定の電圧（ＶＣ−Ｖｓａｔ）が、第１の電
圧供給端子（Ｖ１）６２２にアサートされ、且つ第５の所定の電圧（ＶＣ−Ｖｔ
ｔ）が、第２の電圧供給端子（Ｖ０）６２４にアサートされる。図１９Ａの電圧
方式は、共通電極６１０の電圧を駆動する必要を有利になくすが、第１の電圧供
給端子６２２および第２の電圧供給端子６２４を駆動するために、より多くの電
圧（すなわち、４）を必要とする。
【００５４】 図１９Ｂは、３ボルトで維持される共通電極、１ボルトの閾値電圧（Ｖｔｔ）
、および３ボルトの飽和電圧（Ｖｓａｔ）を有するディスプレイの例示的な値を
示す表である。この実施例において、正常状態では、６ボルト（ＶＣ＋Ｖｓａｔ
）が、第１の電圧供給端子にアサートされ、４ボルト（ＶＣ＋Ｖｔｔ）が第２の
電圧供給端子にアサートとされる。反転状態では、０ボルト（ＶＣ−Ｖｓａｔ）
が、第１の電圧供給端子にアサートされ、２ボルト（ＶＣ−Ｖｔｔ）が、第２の
電圧供給端子上にアサートされる。
【００５５】 図２０は、図６のディスプレイ６００とともに図１９Ａの電圧方式を実行する
ことが可能である別の電圧コントローラ２０００のブロック図である。電圧コン
トローラ２０００は、第１の基準電圧（ＶＣ）を提供するための第１の電圧源２
００２、第２の基準電圧（Ｖ１ｎ）を提供するための第２の電圧源２００４、第
３の基準電圧（Ｖ０ｎ）を提供するための第３の電圧源２００６、第４の基準電
圧（Ｖ１ｉ）を提供するための第４の電圧源２００８、および第５の基準電圧（
Ｖ０ｉ）を提供するための第５の電圧源２０１０を含む。明瞭にするために、図
２０には３個の第１の電圧源２００２が示されているが、第１の電圧源２００２
は、実際には単一の電圧源であることは理解されるであろう。また、電圧源２０
０２、２００４、２００６、２００８、および２０１０のいずれか、または全て
がオンチップ電圧発生器か、またはオフチップソースからの個々の基準電圧を受
け取るための単なる供給端子のいずれかであり得る。
【００５６】 電圧コントローラ２０００は、第１のマルチプレクサ２０１２、および第２の
マルチプレクサ２０１４をさらに含む。マルチプレクサ２０１２は、第２の電圧
源２００４と接続された第１の入力端子、第４の電圧源２００８と接続された第
２の入力端子、第１の電圧源２００２と接続された第３の入力端子、第１の電圧
供給端子６２２と接続された出力端子、および電圧制御バス６１６の２つのＶ１
制御ライン２０１２と接続された２ビットの制御端子セットを含む。マルチプレ
クサ２０１４は、第３の電圧源２００６と接続された第１の入力端子、第５の電
圧源２０１０と接続された第２の入力端子、第１の電圧源２００２と接続された
第３の入力端子、第２の電圧供給端子６２４と接続された出力端子、および電圧
制御バス６１６の２つのＶ０制御ライン２０１４と接続された２ビットの制御端
子セットを含む。
【００５７】 電圧コントローラ２０００は、処理装置６０６の制御下で、以下のとおり動作
する。第１の電圧源２００２は、共通電圧供給端子６２６に基準電圧ＶＣをアサ
ートする。マルチプレクサ２０１２は、Ｖ１制御ライン２０１２を介して受信さ
れた制御信号に応答して、第１の電圧供給端子６２２、および、それにともない
、ロジックハイなデータビットを現在記憶している全てのピクセルセル６０２の
ピクセル電極６１２に基準電圧Ｖ１ｎ、Ｖ１ｉ、またはＶＣの内の１つを選択的
にアサートする。マルチプレクサ２０１４は、Ｖ０制御ライン２０１４を介して
受信された制御信号に応答して、第２の電圧供給端子６２４に、および、それに
ともない、ロジックロウなデータビットを現在記憶している全てのピクセルセル
６０２のピクセル電極６１２に、基準電圧Ｖ０ｎ、Ｖ０ｉ、またはＶＣの内の１
つを選択的にアサートする。
【００５８】 図２１Ａは、電圧コントローラ２０００を用いた図１９Ａの電圧方式の実行を
示すタイミング図である。最初に、電圧コントローラ２０００は、同じ電圧（す
なわち、ＶＣ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、およ
び共通電圧供給端子６２６の各々にアサートすることにより、オフ状態をディス
プレイ６００にアサートする。このオフ状態がディスプレイ６００にアサートさ
れている間、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。
次いで、時間Ｔ１において、電圧コントローラ２０００は、電圧（Ｖ１ｎ）を第
１の電圧供給端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４にアサ
ートし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持する。次いで、ディス
プレイ６００に記憶されたビット（Ｂ０）の重要性に依存する期間の後、前回の
記憶されたビット（Ｂ０）の重要性に依存する期間と同じ期間の間、ビットＢ０
がまだディスプレイ６００のラッチ７０２に記憶されている状態で、電圧（Ｖ１
ｉ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２
４にアサートし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持することによ
り、電圧コントローラ２０００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる
。その後、時間Ｔ２において、電圧コントローラ２０００はオフ状態をディスプ
レイ６００に書き込み、これにより、次なるビット（Ｂ１）をディスプレイ６０
０に書き込むことが可能になる。残りのビットについてのディスプレイ６００の
変調およびデバイアシングは、電圧コントローラ２０００が多様な基準電圧を各
電圧供給端子にアサートする期間がディスプレイ６００に書き込まれる特定のビ
ットの重要性によって異なる点を除いて、ビットＢ０について説明したのと実質
的に同様に行なわれる。
【００５９】 図２１Ｂは、データビットをディスプレイ６００に書き込む際にオフ状態を用
いない点以外は図２１Ａで示した図に類似するタイミング図である。図２１Ｂは
、ディスプレイを適切に変調およびデバイアスするためにオフ状態は必要無いこ
とを示すだけのために示されている。例えば、時間Ｔ１から始めると、ビットＢ
１をディスプレイ６００に書き込むのに有限時間を要し、ビットＢ１によって各
電圧をディスプレイ底部のピクセルセルにアサートすることが遅れることに留意
されたい。しかし、この遅れは、次なるビットＢ２をディスプレイ６００に書き
込む際に生じる同じ遅れにより補償される。
【００６０】 図２２は、図１９Ａの電圧方式に従ってディスプレイを駆動する代替方法２２
００をまとめたフローチャートである。第１の工程２２０２において、電圧コン
トローラ２０００は、オフ状態をディスプレイ６００に書き込む。次いで、第２
の工程２２０４において、第１のデータビットがディスプレイ６００のピクセル
セル６０２に書き込まれる。次に、第３の工程２２０６において、電圧コントロ
ーラ２０００は第１の所定の電圧を共通電極６１０にアサートし、第４の工程２
２０８において、ディスプレイ６００のピクセルセル６０２に書き込まれるデー
タビットの重要性に依存する期間の間、第２の所定の電圧を第１の電圧供給端子
６２２にアサートし、第３の所定の電圧を第２の電圧供給端子６２４にアサート
する。次いで、第５の工程２２１０において、ディスプレイ６００のピクセルセ
ル６０２に書き込まれるデータビットの重要性に依存する期間と同じ期間の間、
電圧コントローラ２０００は第４の所定の電圧を第１の電圧供給端子６２２にア
サートし、第５の所定の電圧を第２の電圧供給端子６２４にアサートする。次い
で、第６の工程２２１２において、電圧コントローラ２０００は、オフ状態をデ
ィスプレイ６００に書き込む。第７の工程２２１４において、最後のデータビッ
トがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわ
れていなかった場合は、第８の工程２２１６において、次なるデータビットがデ
ィスプレイ６００のピクセルセル６０２に書き込まれ、その後、方法２２００は
第４の工程２２０８に戻る。第７の工程２２１４において最後のデータビットが
データビット６００に書き込まれたことが判定された場合、第９の工程２２１８
において方法２２００は終了する。
【００６１】 図２３Ａは、本発明に従って用いられる別の代替的な電圧方式を示す図である
。この特定の電圧方式において、正常状態の間、第１の所定の基準電圧（ＶＣｎ
）が共通電圧供給端子（ＶＣ）６２６にアサートされ、第２の所定基準電圧（Ｖ
Ｃｎ＋Ｖｓａｔ）が第１の電圧供給端子（Ｖ１）６２２にアサートされ、第３の
所定の基準電圧（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４にアサ
ートされる。反転（デバイアス）状態の間、第４の所定の電圧（ＶＣｉ）が共通
電圧供給端子（ＶＣ）６２６にアサートされ、第５の所定の電圧（ＶＣｉ−Ｖｓ
ａｔ）が第１の電圧供給端子（Ｖ１）６２２にアサートされ、第６の所定の電圧
（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４にアサートされる。図
２３Ａの電圧方式は、特定の利用可能な電圧値に対して柔軟性を有利に提供する
が、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供
給端子６２６を駆動するには最大数の電圧（すなわち、６）を必要とする。
【００６２】 図２３Ｂは、１ボルトの閾値電圧（Ｖｔｔ）および３ボルトの飽和電圧（Ｖｓ
ａｔ）を有するディスプレイの例示的数値を示す表である。加えて、ＶＣｎおよ
びＶＣｉはそれぞれ、０ボルトおよび５ボルトになるよう任意に選択される。こ
の実施例において、正常状態では、３ボルト（ＶＣｎ＋Ｖｓａｔ）が第１の電圧
供給端子にアサートされ、１ボルト（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子に
アサートされる。反転状態において、２ボルト（ＶＣｉ−Ｖｓａｔ）が第１の電
圧供給端子にアサートされ、４ボルト（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子
にアサートされる。
【００６３】 図２４は、図６のディスプレイ６００とともに図２３Ａの電圧方式を実行する
ことが可能な、代替的な電圧コントローラ２４００のブロック図である。電圧コ
ントローラ２４００は、第１の基準電圧（Ｖ１ｎ）を提供する第１の電圧源２４
０２、第２の基準電圧（Ｖ０ｎ）を提供する第２の電圧源２４０４、第３の基準
電圧（ＶＣｎ）を提供する第３の電圧源２４０６、第４の基準電圧（Ｖ１ｉ）を
提供する第４の電圧源２４０８、第５の基準電圧（Ｖ０ｉ）を提供する第５の電
圧源２４１０、および第６の基準電圧（ＶＣｉ）を提供する第６の電圧源２４１
２を含む。図２４中、分かり易くするために第５の電圧源２４１０が３回図示さ
れているが、第５の電圧源２４１０は実際は単一の電圧源であることが理解され
るべきである。加えて、電圧源２４０２、２４０４、２４０６、２４０８、２４
１０、および２４１２のうちいずれかまたは全てが、オンチップ電圧発生器また
は各基準電圧をオフチップソースから受け取る単なる供給端子のいずれかである
ことが理解されるべきである。
【００６４】 電圧コントローラ２４００はさらに、第１のマルチプレクサ２４１４、第２の
マルチプレクサ２４１６、および第３のマルチプレクサ２４ １８を含む。マルチプレクサ２４１４は、第３の電圧源２４０６に接続された第
１の入力端子、第６の電圧源２４１２に接続された第２の入力端子、第５の電圧
源２４１０に接続された第３の入力端子、共通電圧供給端子６２６に接続された
出力端子、および電圧制御バス６１６の２本のＶＣ制御ライン２４２０に接続さ
れた２ビットの制御端子セットを含む。マルチプレクサ２４１６は、第１の電圧
源２４０２に接続された第１の入力端子、第４の電圧源２４０８に接続された第
２の入力端子、第５の電圧源２４１０に接続された第３の入力端子、第１の電圧
供給端子６２２に接続された出力端子、および電圧制御バス６１６の２本のＶＣ
制御ライン２４２２に接続された２ビットの制御端子セットを含む。第３のマル
チプレクサ２４１８は、第２の電圧源２４０４に接続された第１の入力端子、第
５の電圧源２４１０に接続された第２の入力端子、第２の電圧供給端子６２４に
接続された出力端子、および電圧制御バス６１６のＶ０制御ライン２４２４に接
続された単一の制御端子を含む。
【００６５】 電圧コントローラ２４００は、処理装置６０６の制御下で以下のように動作す
る。マルチプレクサ２４１４は、ＶＣ制御ライン２４２０を介して受信した制御
信号に応答して、基準電圧ＶＣｎ、ＶＣｉ、またはＶ０ｉのうち１つを共通電圧
供給端子６２６およびそれに伴い共通電極６１０にも選択的にアサートする。マ
ルチプレクサ２４１６は、Ｖ１制御ライン２４２２を介して受信した制御信号に
応答して、基準電圧Ｖ１ｎ、Ｖ１ｉまたはＶ０ｉのうち１つを第１の電圧供給端
子６２２およびそれに伴いロジックハイのデータビットを現在記憶している全て
のピクセルセル６０２のピクセル電極６１２に選択的にアサートする。マルチプ
レクサ２４１８は、Ｖ０制御ライン２４２４を介して受信した制御信号に応答し
て、基準電圧Ｖ０ｎまたはＶ０ｉのうち１つを第２の電圧供給端子６２４および
それに伴いロジックロウのデータビットを現在記憶している全てのピクセルセル
６０２のピクセル電極６１２に選択的にアサートする。
【００６６】 図２５は、電圧コントローラ２４００を用いた図２３Ａの電圧方式の実行を示
すタイミング図である。最初に、電圧コントローラ２４００は、同じ電圧（すな
わちＶ０ｉ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および
共通電圧供給端子６２６の各々にアサートすることにより、オフ状態をデバイス
６００にアサートする。オフ状態がディスプレイ６００にアサートされている間
、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。次いで時間
Ｔ１において、電圧コントローラ２４００は、電圧（Ｖ１ｎ）を第１の電圧供給
端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４に、そして電圧（Ｖ
Ｃｎ）を共通電圧供給端子６２６にアサートする。次に、ディスプレイ６００に
記憶されたビット（Ｂ０）の重要性に依存する期間の後、ビットＢ０がまだディ
スプレイ６００のラッチ７０２に記憶されている状態で、記憶されたビットＢ０
の重要性に依存する前回の期間と同じ期間の間、電圧（Ｖ１ｉ）を第１の電圧供
給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２４に、電圧（ＶＣｉ
）を共通電圧供給端子６２６にアサートすることにより、電圧コントローラ２４
００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる。その後直ちに、電圧コン
トローラ２４００は、電圧（Ｖ０ｉ）を電圧供給端子６２２、６２４、および６
２６のそれぞれにアサートすることにより、オフ状態をディスプレイ６００に再
びアサートし、これにより、次なるビット（Ｂ１）をディスプレイ６００に書き
込むことが可能になる。残りのビットについてのディスプレイ６００の変調およ
びデバイアシングは、電圧コントローラ２４００が多様な基準電圧を各電圧供給
端子にアサートする期間がディスプレイ６００に書き込まれる特定のビットの重
要性によって異なる点を除いて、ビットＢ０について説明したのと実質的に同様
に行なわれる。
【００６７】 図２６は、図２３Ａの電圧方式に従ってディスプレイ６００を駆動する代替的
方法２６００をまとめたフローチャートである。第１の工程２６０２において、
電圧コントローラ２４００は、オフ状態をディスプレイ６００にアサートする。
次いで、第２の工程２６０４において、第１のデータビットがディスプレイ６０
０のピクセルセル６０２に書き込まれる。次に、第３の工程２６０６において、
電圧コントローラ２４００は、ディスプレイ６００に記憶されたビットの重要性
に依存する期間の間、第１の所定の電圧を第１の電圧供給端子６２２に、第２の
所定の電圧を第２の電圧供給端子６２４に、そして第３の所定の電圧を共通電圧
供給端子６２６にアサートする。その後、第４の工程２６０８において、電圧コ
ントローラ２４００は、前回のディスプレイ６００に記憶されたデータビットの
重要性に依存する期間と同じ期間の間、第４の所定の電圧を第１の電圧供給端子
６２２に、第５の所定の電圧を第２の電圧供給端子６２４に、そして第６の所定
の電圧を共通電圧供給端子６２６にアサートする。次いで、第５の工程２６１０
において、電圧コントローラはオフ状態をディスプレイ６００にアサートする。
第６の工程２６１２において、最後のデータビットがディスプレイ６００に書き
込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第７の
工程２６１４において、次なるデータビットがディスプレイ６００のピクセルセ
ル６０２に書き込まれ、方法２６００は第３の工程２６０６に戻る。第６の工程
２６１２において最後のデータビットがディスプレイ６００に書き込まれたこと
が判定された場合、第８の工程２６１６において方法２６００は終了する。
【００６８】 上述した多様な電圧コントローラは一般的には、ディスプレイ６００に記憶さ
れるビットの重要性に依存する期間の間、限られた数の電圧を、第１の電圧供給
端子６２２と、第２の電圧供給端子６２４と、共通電圧供給端子６２６とにアサ
ートすることにより、ディスプレイ６００の変調に依存していた。ピクセルセル
６０２の応答はセル全体にわたるＲＭＳ電圧に依存するため、別の変調方式が可
能である。例えば、１つの方式において、継続時間を一定に保持しながら、電圧
パルスの振幅を変えることによりピクセルを変調することができる。あるいは、
電圧振幅を一定に保持しながら、パルスの継続時間を変えることもできる。さら
に別の方式において、振幅およびパルスの継続時間の両方を変えることができる
。
【００６９】 図２７は、電圧振幅に基づいて変調／デバイアシング方式を行う代替的な電圧
コントローラ２７００のブロック図である。電圧コントローラ２７００は、第１
の基準電圧（ＶＣ）を提供する第１の電圧源２７０２、第１の電圧供給端子（Ｖ
１）６２２に選択的にアサートするための多様な基準電圧を提供する第１の複数
の電圧源２７０４、および第２の電圧供給端子（Ｖ０）６２４に選択的にアサー
トするための多様な基準電圧を提供する第２の複数の電圧源を含む。第１の複数
の電圧源２７０４の各電圧源は、振幅がデータビット（Ｂ０−Ｂ９）のうち関連
付けられたデータビットの重要性およびディスプレイ６００の飽和電圧（Ｖｓａ
ｔ）に依存する電圧を提供する。同様に、第２の複数の電圧源の各電圧源は、振
幅がデータビット（Ｂ０−Ｂ９）のうち関連付けられたデータビットの重要性お
よびディスプレイ６００の閾値電圧（Ｖｔｔ）に依存する電圧を提供する。加え
て、第１の複数の電圧源２７０４および第２の複数の電圧源２７０６の各電圧源
は、他の電圧源と関連付けられ、これにより、ピクセルセルのデバイアシングが
実行される。例えば、電圧Ｖ１ｎ（Ｂ２）は、電圧Ｖ１ｉ（Ｂ２）に対して大き
さは等しいが（電圧ＶＣに対して）逆の極性である。
【００７０】 この特定の実施形態において、ビット（Ｂ５−Ｂ９）は互いに同等の重要性を
有する（すなわち、等しく重み付けされている）点に留意されたい。このような
データ方式については、Ｗｏｒｌｅｙらによる、１９９８年２月２７日に出願さ
れた、同時係属中の米国特許出願第０９／０３２、１７４号において詳細に述べ
られている。本明細書中、同出願全体を参考のため援用する。
【００７１】 電圧コントローラ２７００はさらに、第１のマルチプレクサ２７０８および第
２のマルチプレクサ２７１０を含む。第１のマルチプレクサ２７０８は、複数の
入力端子（これらの複数の入力端子のうち各々は、第１の複数の電圧源２７０４
のうちの１つの電圧源と接続される）と、第１の電圧源２７０２に接続されたさ
らなる入力端子と、第１の電圧供給端子６２２に接続された出力端子と、電圧制
御バス６１６のＶ１制御ライン２７１２に接続された４ビットの制御端子セット
とを含む。マルチプレクサ２７０８は、処理装置６０６からＶ１制御ライン２７
１２を介して受信した制御信号に応答して、その入力端子に接続された基準電圧
のうち１つを第１の電圧供給端子６２２に選択的にアサートする。第２のマルチ
プレクサ２７１０は、複数の入力端子（これらの複数の入力端子のうち各々は、
第１の複数の電圧源２７０６のうちの１つの電圧源と接続される）と、第１の電
圧源２７０２に接続されたさらなる入力端子と、第２の電圧供給端子６２４に接
続された出力端子と、電圧制御バス６１６のＶ０制御ライン２７１４に接続され
た４ビットの制御端子セットとを含む。マルチプレクサ２７１０は、処理装置６
０６からＶ０制御ライン２７１４を介して受信した制御信号に応答して、その入
力端子に接続された基準電圧のうち１つを第２の電圧供給端子６２４に選択的に
アサートする。
【００７２】 図２７中、分かり易くするために３個の第１の電圧源２７０２を示しているが
、第１の電圧源２７０２は実際は単一のデバイスであることが理解されるべきで
ある。加えて、図２７に示す電圧源のうちいずれかまたは全ての電圧源は、オン
−チップ電圧発生器または様々な電圧をオフチップソースから受け取る単なる供
給端子のいずれかであることが理解されるべきである。
【００７３】 図２８は、図２７の電圧コントローラ２７００を用いたディスプレイ６００（
図６）を変調およびデバイアシングする特定の方式を示すタイミング図である。
最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００にアサー
トし、その間、ビットＢ０がピクセルセル６０２に書き込まれる。次いで、時間
Ｔ１において、電圧コントローラ２７００は、所定の継続時間Ｔｋを有する時間
の間、基準電圧Ｖ１ｎ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０ｎ
（Ｂ０）を第２の電圧供給端子６２４に、そして基準電圧ＶＣを共通電圧供給端
子６２６にアサートする。その後直ちに、電圧コントローラ２７００は、時間Ｔ
ｋの間、基準電圧Ｖ１ｉ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０
ｉ（Ｂ０）を第２の電圧供給端子６２４に、基準電圧ＶＣを共通電圧供給端子６
２６にアサートする。次いで、電圧コントローラ２７００は、別のオフ状態をデ
ィスプレイ６００にアサートする。このオフ状態の間、ビットＢ１がディスプレ
イ６００のピクセルセル６０２に書き込まれる。次いで、時間Ｔ２において、ビ
ットＢ１がディスプレイ６００のラッチ７０２に記憶されている状態で、電圧コ
ントローラ２７００は、時間Ｔｋの間、電圧Ｖ１ｎ（Ｂ１）を第１の電圧供給端
子６２２に、電圧Ｖ０ｎ（Ｂ１）を第２の電圧供給端子６２４に、電圧ＶＣを共
通電圧供給端子６２４にアサートする。電圧コントローラ２７００はその後直ち
に、ピクセルセルをデバイアスするために、電圧Ｖ１ｉ（Ｂ１）を第１の電圧供
給端子６２２に、電圧Ｖ０ｉ（Ｂ１）を第２の電圧供給端子６２４に、そして電
圧ＶＣを共通電圧供給端子６２４にアサートする。
【００７４】 その後、ビット（Ｂ２−Ｂ４）がディスプレイ６００に書き込まれ、これらの
ビットと関連付けられた電圧が、時間Ｔｋの間、第１の電圧供給端子６２２およ
び第２の電圧供給端子６２４にアサートされる。ビットＢ５−Ｂ９の電圧パルス
が切断されて示されているが、これは、ページの大きさが電圧Ｖ１ｎ（Ｂ５−Ｂ
９）およびＶ１ｉ（Ｂ５−Ｂ９）の振幅を適切な縮尺で示せるほど充分に大きく
ないためである。しかし、あらゆる場合において、各パルスの時間的幅は同じ（
Ｔｋ）であり、基準電圧の振幅は、関連付けられたビットの重要性にとって適切
なＲＭＳ電圧を生成するよう選択される。
【００７５】 図２９は、図２８を参照しながら説明したような振幅に基づいた電圧方式に従
ってマルチビットデータワードをディスプレイ６００に書き込む方法２９００を
まとめたフローチャートである。第１の工程２９０２において、電圧コントロー
ラ２７００は、オフ状態をディスプレイ６００に書き込む。次いで、第２の工程
２９０４において、第１のデータビット（例えば、Ｂ０）がディスプレイ６００
のピクセルに書き込まれる。次に、第３の工程２９０６において、電圧コントロ
ーラ２７００は第１の所定の電圧（ＶＣ）を共通電圧供給端子６２６を介して共
通電極６１０にアサートする。次に、第４の工程２９０８において、第１の所定
の期間の間、電圧コントローラ２７００は、第２の所定の電圧（例えば、Ｖ１ｎ
（Ｂ０））を第１の電圧供給端子６２２に、そして第３の所定の電圧（例えば、
Ｖ０ｎ（Ｂ０））を第２の電圧供給端子６２４にアサートする。第２の所定の電
圧および第３の所定の電圧はそれぞれ、ディスプレイ６００内のビットの重要性
に依存する振幅を有する。次いで、第５の工程２９１０において、電圧コントロ
ーラ２７００は、第２の所定の期間の間、第４の所定の電圧（例えば、Ｖ１ｉ（
Ｂ０））を第１の電圧供給端子６２２にアサートし、第５の所定の電圧（例えば
、Ｖ０ｉ（Ｂ０））を第２の電圧供給端子６２４にアサートする。第４の所定の
電圧および第５の所定の電圧はそれぞれ、ディスプレイ６００内のデータビット
の重要性に依存する振幅を有する。特定の方法において、第１の所定の期間は第
２の所定の期間に等しく、第２の所定の電圧は第４の所定の電圧に対して振幅は
等しいが逆の極性であり、第３の所定の電圧は第５の所定の電圧に対して大きさ
は等しいが逆の極性である。あらゆる場合において、これらの多様な所定の電圧
をそれぞれの期間アサートを組合せると、その結果ディスプレイ６００のピクセ
ルセル６０２上に正味０ボルトのＤＣバイアスが生じる。次いで、第６の工程２
９１２において、電圧コントローラ２７００はオフ状態をディスプレイ６００に
アサートする。第７の工程２９１４において、最後のデータビットがディスプレ
イ６００に書き込まれたかどうかが判定される。書き込みが行なわれていなかっ
た場合は、第８の工程２９１６において、次なるデータビット（例えば、Ｂ１）
がディスプレイ６００の記憶素子７０２に書き込まれ、方法２９００は第４の工
程２９０８に戻る。しかし、第７の工程２９１４において最後のデータビット（
例えば、Ｂ９）がディスプレイ６００のラッチ７０２に書き込まれたことが判定
された場合、第９の工程２９１８において方法２９００は終了する。
【００７６】 図３０は、所望のＲＭＳ電圧を生成するために時間および振幅変調両方を用い
た、マルチビットデータワードをディスプレイ６００に書き込む方式を示すタイ
ミング図である。言い換えれば、特定の電圧が電圧供給ラインにアサートされる
期間は、アサートされる電圧の振幅およびディスプレイ６００のラッチ７０２に
記憶されるビットの重要性の両方に依存する。このような駆動方式は、電圧コン
トローラ２７００よりも電圧源の数が少ない電圧コントローラを用いて行うこと
ができる。例えば電圧コントローラ２７００を参照しながら図３０のタイミング
図について説明するが、電圧コントローラ２７００の全ての電圧源が用いられる
わけではない点に留意されたい。
【００７７】 最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００に（電
圧ＶＣを、第１の電圧供給端子６２２と、第２の電圧供給端子６２４と、共通電
圧供給端子６２６とに）アサートする。このオフ状態において、ビットＢ０がデ
ィスプレイ６００の記憶要素７０２に書き込まれる。次いで、時間Ｔ１において
、時間（ｘ）の間、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ０）３００２
を第１の電圧供給端子（Ｖ１）６２２にアサートし、電圧Ｖ０ｎ（Ｂ０）３００
４を第２の電圧供給端子（Ｖ０）６２４にアサートする。その後直ちに、電圧コ
ントローラ２７００は、等しい時間（ｘ）の間、電圧Ｖ１ｉ（Ｂ０）３００６を
第１の電圧供給端子（Ｖ１）６２２にアサートし、電圧Ｖ０ｉ（Ｂ０）３００８
を第２の電圧供給端子（Ｖ０）６２４にアサートする。その後直ちに、電圧コン
トローラ２７００は、第２のオフ状態をディスプレイ６００にアサートする。こ
のオフ状態において、次なるビットＢ１がディスプレイ６００の記憶要素７０２
に書き込まれる。
【００７８】 次に、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ１）およびＶ０ｎ（Ｂ１
）を第１の電圧供給端子６２２および第２の電圧供給端子６２４にそれぞれアサ
ートするのではなく、電圧Ｖ１ｎ（Ｂ０）３００２を第１の電圧供給端子（Ｖ１
）６２２に再びアサートし、電圧Ｖ０ｎ（Ｂ０）３００４を第２の電圧供給端子
（Ｖ０）６２４に再びアサートする。しかし、電圧Ｖ１ｎ（Ｂ０）３００２およ
び電圧Ｖ０ｎ（Ｂ０）３００４はそれぞれ、大きさが電圧Ｖ１ｎ（Ｂ０）および
Ｖ０ｎ（Ｂ１）の半分しかないため、ＲＭＳ電圧の２倍（すなわち、２ｘ）に相
当する期間アサートされなければならない。次いで、電圧コントローラ２７００
は、（２ｘ）の期間の間、電圧Ｖ１ｉ（Ｂ０）３００６を第１の電圧供給端子（
Ｖ１）６２２にアサートし、電圧Ｖ０ｉ（Ｂ０）３００８を第２の電圧供給端子
（Ｖ０）６２４にアサートする。従って、電圧源Ｖ１ｎ（Ｂ１）基準、Ｖ１ｉ（
Ｂ１）基準、Ｖ０ｎ（Ｂ１）基準、およびＶ０ｉ（Ｂ１）基準は、必要に応じて
電圧コントローラ２７００から除去され得る。
【００７９】 電圧コントローラ２７００において必要な電圧源の数を削減する別の実施例と
して、図３０において、ビットＢ３についての変調およびデバイアスは、基準電
圧Ｖ１ｎ（Ｂ２）３０１０、Ｖ０ｎ（Ｂ２）３０１２、Ｖ１ｉ（Ｂ２）３０１４
、およびＶ０ｉ（Ｂ２）３０１６を用いて達成され、これにより基準電圧Ｖ１ｎ
（Ｂ３）、Ｖ０ｎ（Ｂ３）、Ｖ１ｉ（Ｂ３）、およびＶ０ｉ（Ｂ３）の必要性が
なくなる点に留意されたい。同様に、ビットＢ５−Ｂ９についての変調およびデ
バイアスも、基準電圧Ｖ１ｎ（Ｂ４）３０１８、Ｖ０ｎ（Ｂ４）３０２０、Ｖ１
ｉ（Ｂ４）３０２２、およびＶ０ｉ（Ｂ４）３０２４を用いて達成され、これに
より基準電圧Ｖ１ｎ（Ｂ５−Ｂ９）、Ｖ０ｎ（Ｂ５−Ｂ９）、Ｖ１ｉ（Ｂ５−Ｂ
９）、およびＶ０ｉ（Ｂ５−Ｂ９）の必要性がなくなる点に留意されたい。
【００８０】 電圧コントローラ内に含まれる基準電圧の最適な数は、各アプリケーションに
基づいて決定されなければならない。例えば、各ビットについて別個の電圧を用
いることにより、変調時間を低減することができる。別の場合において、変調電
圧を下方に調節してディスプレイにデータを書き込むことが可能な時間を増加す
ることが望ましい場合もあり得る。一方、製造の観点から見ると、多数の異なる
電圧をチップに提供することは問題になり得る。
【００８１】 図３１は、アサートされた電圧の振幅および継続時間の両方が特定のデータビ
ットの重要性によって異なり得る、マルチビットデータワードをディスプレイ６
００に書き込む方法３１００をまとめたフローチャートである。第１の工程３１
０２において、電圧コントローラ２７００はオフ状態をディスプレイ６００にア
サートする。次いで、第２の工程３１０４において、第１のデータビットがディ
スプレイ６００のラッチ７０２に書き込まれる。第３の工程３１０６において、
電圧コントローラ２７００は第１の所定の電圧をディスプレイ６００の共通電極
６１０にアサートする。次いで、第４の工程３１０８において、電圧コントロー
ラ２７００は、第２および第３の所定の電圧の振幅およびディスプレイ６００内
のデータビットの重要性に依存する期間の間、第２の所定の電圧を第１の電圧供
給端子６２２にアサートし、第３の所定の電圧を第２の電圧供給端子６２４にア
サートする。次いで、第５の工程において、電圧コントローラ２７００は、第４
および第５の所定の電圧の振幅およびディスプレイ６００内のデータビットの重
要性に依存する時間の間、第４の所定の電圧を第１の電圧供給端子６２２にアサ
ートし、第５の所定の電圧を第２の電圧供給端子６２４にアサートする。次に、
第６の工程３１１２において、電圧コントローラ２７００は、オフ状態をディス
プレイ６００に書き込む。第７の工程３１１４において、マルチビットデータワ
ードの最後のビットがディスプレイ６００に書き込まれたかどうかが判定され、
書き込みが行なわれていなかった場合は、第８の工程３１１６において、次なる
データビットがディスプレイ６００に書き込まれ、その後、方法３１００は第４
の工程３１０８に戻る。第７の工程３１１４においてマルチビットデータワード
の最後のビットがディスプレイ６００に書き込まれたことが判定された場合、第
９の工程３１１８において方法３１００は終了する。
【００８２】 図３２は、複数の異なるオフ状態をディスプレイ６００に書き込むことが可能
な電圧コントローラ３２００のブロック図である。上記で説明したコントローラ
は、ディスプレイ６００への複数のオフ状態の書き込み能力が幾分限られており
、各々のコントローラの能力は単一のオフ状態に限られている。例えば、図８の
電圧コントローラ８００は、同一の電圧を第１の電圧供給端子６２２、第２の電
圧供給端子６２４、および共通電圧供給端子６２６の各々に同時にアサートする
ことができないため、オフ状態をディスプレイ６００に書き込むことができない
。図１３の電圧コントローラ１３００は、電圧ＶＣｎを第１の電圧供給端子６２
２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に
アサートすることにより、単一のオフ状態をディスプレイ６００に書き込むこと
ができる。同様に、図１６の電圧コントローラ１６００も、電圧Ｖ１ｎを第１の
電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２
６の各々に同時にアサートすることにより、単一のオフ状態をディスプレイ６０
０に書き込むことができる。図２０の電圧コントローラ２０００および図２７の
電圧コントローラ２７００もまた、単一のオフ状態を生成することに限定され、
電圧ＶＣを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通
電圧供給端子６２６の各々に同時にアサートする能力を有する。最後に、図２４
の電圧コントローラ２４００は、電圧ＶＣを第１の電圧供給端子６２２、第２の
電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時にアサートす
ることにより、単一のオフ状態を生成することに限定される。上述の実施例が示
すように、同一の電圧を各電圧供給端子に同時にアサートすることが可能である
限り、実質的にあらゆる電圧がオフ状態をディスプレイに書き込む際に用いられ
得、これにより、液晶セル全体にわたる電圧がなくなる。
【００８３】 上述の電圧コントローラとは対象的に、電圧コントローラ３２００は、複数の
異なるオフ状態をディスプレイ６００に書き込み、ディスプレイ６００を駆動す
るために必要な電圧供給ライン上の電圧の揺れの大きさを有利に低減することが
できる。電圧コントローラ３２００は、基準電圧Ｖ１ｎを提供する第１の電圧源
３２０２、基準電圧Ｖ１ｉを提供する第２の電圧源３２０４、基準電圧Ｖ０ｎを
提供する第３の電圧源３２０６、基準電圧Ｖ０ｉを提供する第４の電圧源３２０
８、基準電圧ＶＣｎを提供する第５の電圧源３２１０、および基準電圧ＶＣｉを
提供する第６の電圧源３２１２を含む。図３２中、分かり易くするため、それぞ
れ３個の電圧源３２０２、３２０４、３２０６、３２０８、３２１０、および３
２１２を示しているが、当業者であれば、これらの電圧源の各々は、オンチップ
電圧発生器またはオフチップソースから各電圧を受け取る単なる端子であり得る
単一の電圧源であることを理解する。
【００８４】 電圧コントローラ３２００はさらに、第１のマルチプレクサ３２１４、第２の
マルチプレクサ３２１６、および第３のマルチプレクサ３２１８を含む。第１の
マルチプレクサ３２１４は、第１の電圧源３２０２に接続された第１の入力端子
と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０
６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入
力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源
３２１２に接続された第６の入力端子と、共通電圧供給端子６２６に接続された
出力端子と、電圧制御バス６１６のＶＣ制御ライン３２２０に接続された３ビッ
トの制御端子セットとを有する。第２のマルチプレクサ３２１６は、第１の電圧
源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された
第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４
の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続
された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と
、第１の電圧供給端子６２６に接続された出力端子と、電圧制御バス６１６のＶ
１制御ライン３２２２に接続された３ビットの制御端子セットとを有する。第３
のマルチプレクサ３２１８は、第１の電圧源３２０２に接続された第１の入力端
子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２
０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の
入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧
源３２１２に接続された第６の入力端子と、第２の電圧供給端子６２４に接続さ
れた出力端子と、電圧制御バス６１６のＶ０制御ライン３２２４に接続された３
ビットの制御端子セットとを有する。上記のように構成された電圧コントローラ
３２００は、電圧制御バス６１６を介した処理装置６０６からの制御信号に応答
して、基準電圧Ｖ１ｎ、Ｖ１ｉ、Ｖ０ｎ、Ｖ０ｉ、ＶＣｎ、またはＶＣｉのうち
任意の１つに基づいてオフ状態をディスプレイ６００にアサートすることができ
る。
【００８５】 図３３は、ディスプレイ６００を駆動する方法を示すタイミング図であり、異
なるオフ状態を用いることにより、第１の電圧供給端子６２２、第２の電圧供給
端子６２４、および共通電圧供給端子６２６上の電圧の揺れの大きさを低減する
。ここに示されているこの特定の実施例は、図１２Ａに示す電圧方式に従ってい
る。図１２Ａ中、Ｖ１ｎはＶ０ｉに等しく、Ｖ１ｉはＶ０ｎに等しい。しかし、
複数のオフ状態を用いて電圧の揺れの大きさを低減するという考え方は、本明細
書中述べられている他の電圧方式にも等しく適用可能である。
【００８６】 最初に、電圧コントローラ３２００は、同一の電圧Ｖ０ｎを、第１の電圧供給
端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給
端子（ＶＣ）６２６の各々にアサートすることにより、第１のオフ状態をディス
プレイ６００にアサートする。この第１のオフ状態の間、ビットＢ０がディスプ
レイ６００のラッチ７０２にロードされる。次いで、時間Ｔ１において、電圧コ
ントローラ３２００は、第１の所定の電圧Ｖ１ｎを第１の電圧供給端子６２２
Ｖ１に、第２の所定の電圧Ｖ０ｎを第２の電圧供給端子６２４ Ｖ０に、そして
第３の所定の電圧ＶＣｎを共通電圧供給端子６２６ ＶＣにアサートする。次い
で、ビットＢ０の重要性に依存する所定の時間の後、電圧コントローラ３２００
は、第４の所定の電圧Ｖ１ｉを第１の電圧供給端子６２２ Ｖ１に、第５の所定
の電圧Ｖ０ｉを第２の電圧供給端子６２４ Ｖ０に、そして第６の所定の電圧Ｖ
Ｃｉを共通電圧供給端子６２６ ＶＣにアサートする。次に、電圧コントローラ
は、別の同一の電圧Ｖ１ｎを第１の電圧供給端子６２２、第２の電圧供給端子６
２４、および共通電圧供給端子６２６の各々にアサートすることにより、別のオ
フ状態３３０２をディスプレイ６００にアサートする。電圧コントローラ３２０
０を用いて異なるオフ状態３３０２をアサートすることにより、第２の電圧供給
端子６２４および共通電圧供給端子６２６上で必要とされる電圧の揺れが最小化
される。
【００８７】 オフ状態３３０２の間、ビットＢ１がディスプレイ６００のラッチ７０２に書
き込まれる。次いで、電圧コントローラは、Ｖ１ｉを第１の電圧供給端子６２２
に、Ｖ０ｉを第２の電圧供給端子６２４に、そしてＶＣｉを共通電圧供給端子６
２６にアサートし、次にＶ１ｎを第１の電圧供給端子６２２に、Ｖ０ｎを第２の
電圧供給端子６２４に、そしてＶＣｎを共通電圧供給端子６２６にアサートする
。オフ状態３３０２の後の正常状態の値に先行してデバイアス状態をアサートす
ることにより、電圧供給端子６２２、６２４、および６２６上の必要な電圧の揺
れがやはり最小化される点に留意されたい。
【００８８】 ビットＢ１のデバイアスおよび正常の位相変調の後、電圧コントローラ３２０
０は、第１のオフ状態と同じオフ状態３３０４をアサートし、電圧Ｖ０ｎを第１
の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共
通電圧供給端子（ＶＣ）６２６の各々にアサートする。このオフ状態３３０４の
間、ビットＢ２がディスプレイ６００の記憶要素７０２に書き込まれる。次いで
、電圧コントローラ３２００は、正常の変調電圧をアサートし、次にデバイアス
電圧を各電圧供給端子６２２、６２４、および６２６にアサートする。当業者で
あれば、上記の説明を見れば、第１のオフ状態、正常変調、逆変調、第２のオフ
状態、逆変調、正常変調、第１のオフ状態、逆変調、第２のオフ状態といった具
合に続く、低減された電圧揺れ／デバイアスパターンを認識する。
【００８９】 図３４は、ディスプレイ６００を最小の数の電圧（例えば、２）で変調する、
主に時変調に基づいた代替的電圧コントローラ３４００のブロック図である。電
圧コントローラ３４００は、第１の所定の電圧源３４０２、第２の所定の電圧源
３４０４、第１のマルチプレクサ３４０６、第２のマルチプレクサ３４０８、お
よび第３のマルチプレクサ３４１０を含む。図３４中、分かり易くするために３
個の第１の所定の電圧源３４０２および第２の所定の電圧源３４０４を示してい
るが、これらはそれぞれ単一の電圧源であり、オンチップ電圧発生器またはオフ
チップソースから各電圧を受け取る単なる端子の性質を有することが理解される
べきである。
【００９０】 第１のマルチプレクサ３４０６は、第１の所定の電圧源３４０２に接続された
第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、共
通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６のＶＣ
制御ライン３４１２に接続された制御端子を含む。第２のマルチプレクサ３４０
８は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の
電圧源３４０４に接続された第２の入力端子、第１の電圧供給端子６２２に接続
された出力端子、および電圧制御バス６１６のＶ１電圧制御ライン３４１４に接
続された制御端子を含む。第３のマルチプレクサ３４１０は、第１の所定の電圧
源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続さ
れた第２の入力端子、第２の電圧供給端子６２４に接続された出力端子、および
電圧制御バス６１６のＶ０電圧制御ライン３４１６に接続された制御端子を含む
。処理装置６０６から制御バス６１６の制御ライン３４１２、３４１４、および
３４１６のうちそれぞれを介して受け取った特定の制御信号に応答して、マルチ
プレクサ３４０６、３４０８、および３４１０は、第１または第２の所定の電圧
のうち１つを、電圧供給ライン６２６、６２２、または６２４にそれぞれ選択的
にアサートする。
【００９１】 図３５は、図３４の電圧コントローラ３４００を用いてディスプレイ６００を
変調およびデバイアシングする代替的方法を示すタイミング図である。最初に、
電圧コントローラ３４００は、第１の所定の電圧（Ｖｉ）を第１の電圧供給端子
（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子
（ＶＣ）６２６にアサートすることにより、第１のオフ状態をディスプレイ６０
０にアサートする。この第１のオフ状態の間、ビットＢ０がディスプレイ６００
の記憶要素７０２にロードされる。次いで、時間Ｔ１において、電圧コントロー
ラ３４００は、第２の所定の電圧（Ｖｎ）をＶ１ ６２２およびＶ０ ６２４に
アサートする。ビットＢ０の重要性およびディスプレイ６００の閾値電圧（Ｖｔ
ｔ）に依存する期間の後、電圧コントローラ３４００は、Ｖ０ ６２４をＶｉに
戻し、Ｖ０をオフにする。次いで、ビットＢ０の重要性およびディスプレイ６０
０の飽和電圧（Ｖｓａｔ）に依存する期間の後、電圧コントローラ３４００は、
ＶｉをＶ１ ６２２にアサートし、ＶｎをＶＣ ６２６にアサートする。こうい
った遷移により、Ｖ１がデバイアスモードではあるもののオンのままであるとい
う効果が得られる。加えて、Ｖ０がＶｉにとどまっているので、ＶＣがＶｎに遷
移ことによってＶ０がデバイアスモードでオンになる。ビットＢ０の重要性およ
びＶｔｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ０にアサ
ートし、Ｖ０をオフにし、ビットＢ０についてＶ０の変調およびデバイアスを終
了する。次いで、ＶＣがＶｎに遷移した際に開始し、ビットＢ０の重要性および
Ｖｓａｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ１にアサ
ートし、ビットＢ０についてのＶ１の変調およびデバイアス位相を終了する。電
圧コントローラ３４００は、図３５に示すように、各期間が後続のビットの重要
性に依存するため各期間が延長される点を除いて、Ｖ１およびＶ０の変調および
デバイアス位相をその後のビットの場合と同じやり方で実行する。
【００９２】 図３６は、単一の制御信号でディスプレイを変調およびデバイアシングを行う
ことが可能な代替的な電圧コントローラ３６００のブロック図である。電圧コン
トローラ３６００は、ＶＣｎ基準電圧を提供する第１の電圧源３６０２、ＶＣｉ
基準電圧を提供する第２の電圧源３６０４、Ｖ１ｎ基準電圧を提供する第３の電
圧源３６０６、Ｖ１ｉ基準電圧を提供する第４の電圧源３６０８、Ｖ０ｎ基準電
圧を提供する第５の電圧源３６１０、およびＶ０ｉ基準電圧を提供する第６の電
圧源３６１２を含む。電圧コントローラはさらに、第１のマルチプレクサ３６１
４、第２のマルチプレクサ３６１６、および第３のマルチプレクサ３６１８を含
む。第１のマルチプレクサ３６１４は、電圧源３６０２に接続された第１の入力
端子、第２の電圧源３６０４に接続された第２の入力端子、共通電圧供給端子６
２６に接続された出力端子、および電圧制御バス６１６のユニバーサル制御ライ
ン３６２０に接続された制御端子を含む。第２のマルチプレクサ３６１６は、電
圧源３６０６に接続された第１の入力端子、第２の電圧源３６０８に接続された
第２の入力端子、および第１の電圧供給端子６２２に接続された出力端子ならび
に電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子
を含む。第３のマルチプレクサ３６１８は、電圧源３６１０に接続された第１の
入力端子、第２の電圧源３６１２に接続された第２の入力端子、および第２の電
圧供給端子６２４に接続された出力端子ならびに電圧制御バス６１６のユニバー
サル制御ライン３６２０に接続された制御端子を含む。
【００９３】 マルチプレクサ３６１４、３６１６、および３６１８の制御端子は全てまとめ
て接続されるため、電圧コントローラは以下のように機能する。すなわち、ユニ
バーサル制御ライン３６２０上の第１の制御信号に応答して、マルチプレクサ３
６１４は電圧ＶＣｎを共通電圧供給端子にアサートし、マルチプレクサ３６１６
は電圧Ｖ１ｎを第１の電圧供給端子６２２にアサートし、マルチプレクサ３６１
８は電圧Ｖ０ｎを第２の電圧供給端子６２４にアサートする。ユニバーサル制御
ライン３６２０上の第２の制御信号に応答して、マルチプレクサ３６１４は電圧
ＶＣｉを共通電圧供給端子にアサートし、マルチプレクサ３６１６は電圧Ｖ１ｉ
を第１の電圧供給端子６２２にアサートし、マルチプレクサ３６１８は電圧Ｖ０
ｉを第２の電圧供給端子６２４にアサートする。
【００９４】 電圧コントローラ３６００は、単純性とコストとが最も重要とされるようなデ
ィスプレイに用いるのに特に適している。電圧コントローラ３６００は単一の制
御信号に応答するため、多様な素子の個別の制御が失われる。例えば、図示のよ
うに、コントローラ３６００は、ディスプレイにデバイアスする能力は有するが
、オフ状態を提供することができない。単一の信号コントローラは、オフ状態を
変調および提供するよう必要に応じて構成することができるが、デバイアスは提
供しない。したがって、単一の信号コントローラは、例えばオフ状態を必要せず
全ディスプレイに相当するデータを書き込むことが可能な小さなディスプレイま
たはＤＣバイアスによる劣化に影響を受けにくいディスプレイにおいて有利に用
いられ得る。
【００９５】 本発明のいくつかの実施形態は、例えばディスプレイの記憶要素にデータビッ
トを書き込む適切な期間を提供するために、オフ状態（ピクセルセル全体にわた
って印加されていない期間）を実行する。本明細書中述べられている本発明の別
の実施形態は、異なる振幅を有する所定の電圧を用いることにより、特定の電圧
がピクセルセルに印加される時間を操作することを可能にする。多くの場合にお
いて、ディスプレイの実際の閾値および飽和電圧を確実に再現できるようにこれ
らの所定の電圧を選択可能とすることが望ましい。
【００９６】 例えば、図１２Ａの電圧方式を実行するために用いられる実際の数値（Ｖ０）
および（Ｖ１）は、以下のＲＭＳ電圧方程式から計算することができる。（Ｖ０
）を計算するには、ＲＭＳ電圧方程式１から始める：
【００９７】
【数３】
【００９８】 ここで、Ｖｔｔはディスプレイの閾値電圧であり；ｍ％は変調デューティサイク
ル（ゼロではない電圧が実際にピクセルセルに印加されている時間のパーセント
）であり；ＶＯは実際に印加される電圧であり；ＶＣは共通電極に印加される電
圧である。ＶＣは０ボルトに等しいと設定すると、上記のＥｑ．１は以下のよう
に簡単化される。
【００９９】
【数４】
【０１００】 Ｅｑ．２の両辺を２乗すると、以下の式が得られる。
【０１０１】
【数５】
【０１０２】 Ｅｑ．３の両辺の平方根をとると、以下の式が得られる
【０１０３】
【数６】
【０１０４】 最後に、ＶＯについて解くと、以下の式が得られる。
【０１０５】
【数７】
【０１０６】 例示目的のため、代表的な数値を、図１２Ｂの表内のサンプル値から得ること
ができる。ｍ％＝０．８およびＶｔｔ＝１．０ボルトと仮定すると、Ｖ０＝１．
１２ボルトである。
【０１０７】 同様に、Ｖ１の実際の値をＥｑ．６から計算することができ、ここでＶｓａｔ
は液晶ディスプレイの飽和電圧である。
【０１０８】
【数８】
【０１０９】 ＶＣを０ボルトに設定すると、Ｅｑ．６は以下のように簡単化される。
【０１１０】
【数９】
【０１１１】 Ｅｑ．７の両辺を２乗すると、以下の式が得られる。
【０１１２】
【数１０】
【０１１３】 Ｅｑ．８の両辺の平方根をとると、以下の式が得られる。
【０１１４】
【数１１】
【０１１５】 最後に、Ｅｑ．９をＶ１について解くと、以下の式が得られる。
【０１１６】
【数１２】
【０１１７】 ここで再度、図１２Ｂの表からのサンプル値（Ｖｓａｔ＝３ボルト）を用い、
ｍ％＝０．８と仮定し、Ｅｑ．１０に従うと、Ｖ１＝３．３５ボルトとなる。
【０１１８】 これで、本発明の特定の実施形態についての説明を終了する。説明してきたこ
れらの特徴の多くは、本発明の範囲を逸脱することなく、代替、改変、または省
略され得る。例えば、本発明を反射型液晶ディスプレイを参照しながら説明した
が、本発明の利用はこれだけに限定されず、本発明は透過型ディスプレイにも同
様に有利に用いられ得る。本発明の他のこのような利用および利点は、特に本開
示を鑑みれば、当業者にとって明らかである。
【図面の簡単な説明】
【図１】 図１は、典型的な液晶ピクセルセルのブロック図を示す。
【図２】 図２は、４ビット２値重みつきパルス幅変調データの１つのフレームを示す。
【図３】 図３は、図２の４ビットのパルス幅変調データが、正味０ボルトのＤＣバイア
スであるスプリットフレームの適用を示す。
【図４】 図４は、典型的な液晶輝度応答対ＲＭＳ電圧曲線を示す。
【図５】 図５は、ＲＭＳ電圧対８ビットのグレースケール値曲線を示す。
【図６】 図６は、本発明にもとづく多重ピクセルディスプレイのブロック図を示す。
【図７】 図７は、図６のディスプレイの単一ピクセルセルを詳細に示す。
【図８】 図８は、図７の電圧コントローラの１つの実施形態のブロック図である。
【図９】 図９は、図６のディスプレイの１つの実施形態に、多数の２値重みつきデータ
ビットを書き込むためのタイミング図を示す。
【図１０】 図１０は、図９のタイミング図を実行するための方法を要約したフローチャー
トである。
【図１１】 図１１は、グレースケール値をＲＭＳ電圧の有効な範囲に限定するために、本
発明にもとづいて修正されたＲＭＳ電圧対グレースケール値曲線である。
【図１２Ａ】 図１２Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシ
ング方式を示す電圧方式である。
【図１２Ｂ】 図１２Ｂは、図１２Ａに示される電圧のサンプル値を示す表である。
【図１３】 図１３は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コン
トローラのブロック図である。
【図１４】 図１４は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１５】 図１５は、図１３の駆動方式の方法を要約したフローチャートである。
【図１６】 図１６は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コン
トローラのブロック図である。
【図１７】 図１７は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１８】 図１８は、図１７の駆動方式にもとづいて図６のディスプレイを駆動するため
の方法を要約したフローチャートである。
【図１９Ａ】 図１９Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアス
方式を示す電圧方式である。
【図１９Ｂ】 図１９Ｂは、図１９Ａに示される電圧のサンプル値を示す表である。
【図２０】 図２０は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コン
トローラのブロック図である。
【図２１Ａ】 図２１Ａは、図１９Ａの電圧方式の実行を示すタイミング図である。
【図２１Ｂ】 図２１Ｂは、図１９Ａの電圧方式の別の実行を示すタイミング図ある。
【図２２】 図２２は、図２１Ａおよび２１Ｂの駆動方式にもとづいて、図６のディスプレ
イを駆動するための方法を要約したフローチャートである。
【図２３Ａ】 図２３Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシ
ング方式を示す図である。
【図２３Ｂ】 図２３Ｂは、図２３Ａに示されるサンプル値を示す表である。
【図２４】 図２４は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コ
ントローラのブロック図である。
【図２５】 図２５は、図２３Ａの電圧方式の実行を示すタイミング図である。
【図２６】 図２６は、図２５の駆動方式にもとづいて、図６のディスプレイを駆動するた
めの方法を要約したフローチャートである。
【図２７】 図２７は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コ
ントローラのブロック図である。
【図２８】 図２８は、図６のディスプレイを用いて別の駆動方式を示すタイミング図であ
る。
【図２９】 図２９は、図２８の駆動方式にもとづいて、図６のディスプレイを駆動するた
めの方法を要約したフローチャートである。
【図３０】 図３０は、図６のディスプレイを用いて別の駆動方式を示すタイミング図であ
る。
【図３１】 図３１は、図３０の駆動方式にもとづいて、図６のディスプレイを駆動するた
めの方法を要約したフローチャートである。
【図３２】 図３２は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コ
ントローラのブロック図である。
【図３３】 図３３は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３４】 図３４は、本発明にもとづいて、特定の駆動方式を実行することが可能な別の
電圧コントローラのブロック図である。
【図３５】 図３５は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３６】 図３６は、単一の制御信号により動作可能な別の電圧コントローラである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハドソン， エドウィン ライル アメリカ合衆国 カリフォルニア 94024， ロス アルトス， バリー ビュー ド ライブ 501 (72)発明者 チョウ， ウィン ホン アメリカ合衆国 カリフォルニア 95129， サン ノゼ， キャピストラノ アベニ ュー 4903 Ｆターム(参考） 2H093 NA06 NA51 NC02 NC03 NC16 ND06 5C006 AA15 AC26 AF05 AF06 BB11 BB28 BF09 FA12 FA56 5C080 AA10 BB05 DD08 DD30 EE29 FF08 GG12 JJ02 JJ04 JJ05 JJ06 JJ07

Claims (60)

    【特許請求の範囲】
  1. 【請求項１】 複数のピクセル電極、複数の記憶素子、第１の電圧供給端子
    、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディス
    プレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチ
    プレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータ
    ビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の
    電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここ
    で該方法は、 第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電
    圧供給端子に、そして第３の所定の電圧を該共通電極にアサートする工程と、 該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程
    と、 該ビットの各々を、該ビットの各々の重要性に依存する期間の間、該記憶素子
    中に残留させる工程と、 を包含する、方法。
  2. 【請求項２】 前記ディスプレイが液晶ディスプレイであり、 前記第１の所定の電圧が該液晶ディスプレイの飽和電圧に対応する、 請求項１に記載の方法。
  3. 【請求項３】 前記第２の所定の電圧が前記液晶ディスプレイの閾値電圧に
    対応する、請求項２に記載の方法。
  4. 【請求項４】 前記ディスプレイが液晶ディスプレイであり、 前記第２の所定の電圧が該液晶ディスプレイの閾値電圧に対応する、 請求項１に記載の方法。
  5. 【請求項５】 第４の所定の電圧を前記共通電極にアサートする工程と、 前記マルチビットデータワードの各ビットの補数を前記記憶素子に書き込む工
    程と、 該マルチビットデータワードの各ビットの補数を該ビットの各々の重要性に依
    存する期間の間、該記憶素子中に残留させる工程と、 をさらに包含する、請求項１に記載の方法。
  6. 【請求項６】 複数のピクセル電極、複数の記憶素子、第１の電圧供給端子
    、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディス
    プレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチ
    プレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータ
    ビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の
    電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここ
    で該方法は、 該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程
    と、 該ビットの各々を該記憶素子の中に記憶しつつ、該記憶されたビットの重要性
    に依存する期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定
    の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極にアサ
    ートする工程と、 を包含する、方法。
  7. 【請求項７】 前記ビットの各々を前記記憶素子の中に記憶しつつ、該記憶
    されたビットの重要性に依存する期間の間、第４の所定の電圧を前記第１の電圧
    供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定
    の電圧を前記共通電極にアサートする工程をさらに包含する、請求項６に記載の
    方法。
  8. 【請求項８】 前記第６の所定の電圧と前記第５の所定の電圧との差と、前
    記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且つ
    極性が逆である、請求項７に記載の方法。
  9. 【請求項９】 前記第６の所定の電圧と前記第４の所定の電圧との差と、前
    記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且つ
    極性が逆である、請求項８に記載の方法。
  10. 【請求項１０】 前記第１の所定の電圧が前記第５の所定の電圧に等しい、
    請求項９に記載の方法。
  11. 【請求項１１】 前記第２の所定の電圧が前記第４の所定の電圧に等しい、
    請求項１０に記載の方法。
  12. 【請求項１２】 前記第３の所定の電圧が前記第６の所定の電圧に等しい、
    請求項９に記載の方法。
  13. 【請求項１３】 前記データビットが前記記憶素子に書き込まれる期間の間
    に、前記ディスプレイにオフ状態をアサートする工程をさらに包含する、請求項
    ７に記載の方法。
  14. 【請求項１４】 前記ディスプレイにオフ状態をアサートする工程が、同じ
    電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電
    極にアサートする工程を包含する、請求項１３に記載の方法。
  15. 【請求項１５】 前記同じ電圧が、前記第１、前記第２、前記第３、前記第
    ４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項１４に
    記載の方法。
  16. 【請求項１６】 前記ディスプレイにオフ状態をアサートする工程が、 前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第
    １の同じ電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記
    共通電極にアサートする工程と、 該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第
    ２の同じ電圧を該第１の電圧供給端子、該第２の電圧供給端子、および該共通電
    極にアサートする工程と、 を包含する、請求項１３に記載の方法。
  17. 【請求項１７】 前記第１の同じ電圧が、前記第１、前記第２、前記第３、
    前記第４、前記第５、および前記第６の所定の電圧のうちの１つであり、 前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５、および該
    第６の所定の電圧のうちの別の１つである、 請求項１６に記載の方法。
  18. 【請求項１８】 前記データビットが前記記憶素子に書き込まれる期間の間
    に、前記ディスプレイにオフ状態をアサートする工程をさらに包含する、請求項
    ６に記載の方法。
  19. 【請求項１９】 前記ディスプレイにオフ状態をアサートする工程が、同じ
    電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電
    極にアサートする工程を包含する、請求項１８に記載の方法。
  20. 【請求項２０】 前記同じ電圧が、前記第１、前記第２および前記第３の所
    定の電圧のうちの１つである請求項１９に記載の方法。
  21. 【請求項２１】 前記ディスプレイにオフ状態をアサートする工程が、 前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第
    １の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前
    記共通電極にアサートする工程と、 該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第
    ２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通
    電極にアサートする工程と、 を包含する、請求項１８に記載の方法。
  22. 【請求項２２】 前記第１の同じ電圧が、前記第１、前記第２および前記第
    ３の所定の電圧のうちの１つであり、 前記第２の同じ電圧が、該第１、該第２および該第３の所定の電圧のうちの別
    の１つである、 請求項２１に記載の方法。
  23. 【請求項２３】 前記マルチビットデータワードの各々のビットの補数を、
    前記記憶素子に連続的に書き込む工程と、 該ビットの各々の補数を該記憶素子に書き込みつつ、前記記憶されたビットの
    重要性に依存する期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第
    ５の所定の電圧を前記第２の電圧供給端子に、および第６の所定の電圧を前記共
    通電極に、アサートする工程と、 をさらに包含する、請求項６に記載の方法。
  24. 【請求項２４】 前記第６の所定の電圧と前記第４の所定の電圧との差と、
    前記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且
    つ極性が逆である、請求項２３に記載の方法。
  25. 【請求項２５】 前記第６の所定の電圧と前記第５の所定の電圧との差と、
    前記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且
    つ極性が逆である、請求項２４に記載の方法。
  26. 【請求項２６】 前記第１の所定の電圧が前記第４の所定の電圧に等しい、
    請求項２５に記載の方法。
  27. 【請求項２７】 前記第２の所定の電圧が前記第５の所定の電圧に等しい、
    請求項２６に記載の方法。
  28. 【請求項２８】 前記第３の所定の電圧が前記第６の所定の電圧に等しい、
    請求項２５に記載の方法。
  29. 【請求項２９】 前記データビットの前記補数が前記記憶素子に書き込まれ
    る期間の間に前記ディスプレイにオフ状態をアサートする工程をさらに包含する
    、請求項２３に記載の方法。
  30. 【請求項３０】 前記ディスプレイにオフ状態をアサートする工程が、同じ
    電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極
    にアサートすることを包含する、請求項２９に記載の方法。
  31. 【請求項３１】 前記同じ電圧が、前記第１、前記第２、前記第３、前記第
    ４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項３０に
    記載の方法。
  32. 【請求項３２】 前記ディスプレイにオフ状態をアサートする工程が、 前記データビットのうちの１つのビットの補数が前記記憶素子に書き込まれる
    期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給
    端子、および前記共通電極にアサートする工程と、 前記データビットの内の別の１つのビットの補数が該記憶素子に書き込まれる
    期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子
    、および該共通電極にアサートする工程と、 を包含する、請求項２９に記載の方法。
  33. 【請求項３３】 前記第１の同じ電圧が、前記第１、前記第２、前記第３、
    前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、 前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第
    ６の所定の電圧のうちの別の１つである、請求項３２に記載の方法。
  34. 【請求項３４】 前記ディスプレイにオフ状態をアサートする工程が、 前記データビットの内の１つが前記記憶素子に書き込まれる期間の間に、第１
    の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記
    共通電極にアサートする工程と、 前記データビットの内の１つのビットの補数が該記憶素子に書き込まれる期間
    の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、お
    よび該共通電極にアサートする工程と、 を包含する、請求項２９に記載の方法。
  35. 【請求項３５】 前記第１の同じ電圧が、前記第１、前記第２、前記第３、
    前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、 前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第
    ６の所定の電圧のうちの別の１つである、請求項３４に記載の方法。
  36. 【請求項３６】 複数のピクセル電極、複数の記憶素子、第１の電圧供給端
    子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディ
    スプレイ上にマルチビットデータワードを表示する方法であって、該複数のマル
    チプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデー
    タビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１
    の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、こ
    こで該方法は、 該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程と、 第１の期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定の
    電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極にアサー
    トする工程と、 を包含する、方法。
  37. 【請求項３７】 前記マルチビットデータワードの第２のビットを前記記憶
    素子に書き込む工程と、 第２の時間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定
    の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に
    アサートする工程と、 をさらに包含する、請求項３６に記載の方法。
  38. 【請求項３８】 前記第１の期間の長さが前記第１の所定の電圧の大きさお
    よび前記第１のデータビットの重要性に依存し、 前記第２の期間の長さが前記第４の所定の電圧の大きさおよび前記第２のデー
    タビットの重要性に依存する、 請求項３７に記載の方法。
  39. 【請求項３９】 前記第１の期間の長さが前記第２の期間の長さに等しく、 前記第１の所定の電圧の大きさが前記第１のデータビットの重要性に依存し、 前記第４の所定の電圧の大きさが前記第２のビットの重要性に依存する、 請求項３８に記載の方法。
  40. 【請求項４０】 前記第１の所定の電圧が前記第２の所定の電圧に等しい、
    請求項３８に記載の方法。
  41. 【請求項４１】 前記第１の所定の電圧が前記第４の所定の電圧とは異なり
    、 前記第１の期間が前記第２の期間とは異なる、 請求項３８に記載の方法。
  42. 【請求項４２】 前記第１のデータビットを前記記憶素子に書き込む工程の
    間、および前記第２のデータビットを該記憶素子に書き込む工程の間に、前記デ
    ィスプレイにオフ状態をアサートする工程をさらに包含する、請求項３８に記載
    の方法。
  43. 【請求項４３】 第２の期間の間、第４の所定の電圧を前記第１の電圧供給
    端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電
    圧を前記共通電極にアサートする工程をさらに包含する、請求項３６に記載の方
    法。
  44. 【請求項４４】 前記第１の期間が前記第１の所定の電圧の振幅および前記
    第１のデータビットの重要性に依存し、 前記第２の期間が前記第４の所定の電圧および前記第１のデータビットの重要
    性に依存する、 請求項４３に記載の方法。
  45. 【請求項４５】 前記第１の所定の電圧、前記第２の所定の電圧、前記第１
    の期間の間隔、および前記第２の期間の間隔が、前記第１の電圧供給端子と前記
    共通電極との間に正味０ボルトのＤ．Ｃ．バイアスが生じるように選択される、
    請求項４４に記載の方法。
  46. 【請求項４６】 前記第１の期間が前記第２の期間に等しい、請求項４５に
    記載の方法。
  47. 【請求項４７】 前記第３の所定の電圧と前記第１の所定の電圧との差と、
    前記第６の所定の電圧と前記第４の所定の電圧との差とは、大きさが等しく、且
    つ極性が逆である、請求項４５に記載の方法。
  48. 【請求項４８】 前記第４の所定の電圧を前記第１の電圧供給端子に、前記
    第５の所定の電圧を前記第２の電圧供給端子に、そして前記第６の所定の電圧を
    前記共通電極にアサートする工程に続いて、前記ディスプレイに第１のオフ状態
    をアサートする工程をさらに包含する、請求項４７に記載の方法。
  49. 【請求項４９】 前記ディスプレイに第１のオフ状態をアサートする工程が
    、前記第４の所定の電圧、前記第５の所定の電圧、および前記第６の所定の電圧
    のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子、およ
    び前記共通電極にアサートすることをさらに包含する、請求項４８に記載の方法
    。
  50. 【請求項５０】 前記第１のオフ状態を前記ディスプレイにアサートする工
    程の間に、第２のデータビットを前記記憶素子に書き込む工程と、 前記第４の所定の電圧を前記第１の電圧供給端子にアサートし、前記第５の所
    定の電圧を前記第２の電圧供給端子にアサートし、そして前記第６の所定の電圧
    を前記共通電極にアサートする工程と、 前記第１の所定の電圧を該第１の電圧供給端子にアサートし、前記第２の所定
    の電圧を該第２の電圧供給端子にアサートし、そして前記第３の所定の電圧を該
    共通電極にアサートする工程と、 をさらに包含する、請求項４８に記載の方法。
  51. 【請求項５１】 前記第１の所定の電圧を前記第１の電圧供給端子にアサー
    トし、前記第２の所定の電圧を前記第２の電圧供給端子にアサートし、そして前
    記第３の所定の電圧を前記共通電極にアサートする工程に続いて、前記ディスプ
    レイに第２のオフ状態をアサートする工程をさらに包含する、請求項５０に記載
    の方法。
  52. 【請求項５２】 前記第１のオフ状態を前記ディスプレイにアサートする工
    程が、前記第４の所定の電圧、前記第５の所定の電圧および前記第６の所定の電
    圧のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子およ
    び前記共通電極にアサートする工程を包含し、 前記第２のオフ状態を該ディスプレイにアサートする工程が、前記第１の所定
    の電圧、前記第２の所定の電圧および前記第３の所定の電圧のうちの同じ１つを
    、該第１の電圧供給端子、該第２の電圧供給端子および該共通電極にアサートす
    る工程を包含する、 請求項５１に記載の方法。
  53. 【請求項５３】 複数のピクセル電極、複数の記憶素子、第１の電圧供給端
    子、第２の電圧供給端子、共通電極および複数のマルチプレクサを備えるディス
    プレイ上にマルチビットデータワードを表示する方法であって、該マルチプレク
    サの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビット
    の値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供
    給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方
    法は、 該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程、 第１の所定の電圧を該共通電極にアサートする工程と、 該データビットの重要性、該第１の所定の電圧の振幅および該ディスプレイの
    飽和電圧に依存する第１の期間の間、第２の所定の電圧を該第１の所定の電圧供
    給端子にアサートする工程と、 該データビットの重要性、該第１の所定の電圧の振幅および該ディスプレイの
    閾値電圧に依存する時間についての第２の期間の間、該第２の所定の電圧を該第
    ２の電圧供給端子にアサートする工程と、 を包含する、方法。
  54. 【請求項５４】 前記第２の所定の電圧を前記共通電極にアサートする工程
    と、 前記第１の所定の電圧を前記第１の電圧供給端子に、前記第１の期間に等しい
    第３の期間の間、アサートする工程と、 該第１の所定の電圧を前記第２の電圧供給端子に、前記第２の期間に等しい第
    ４の期間の間、アサートする工程と、 を包含する、請求項５３に記載の方法。
  55. 【請求項５５】 前記第１の期間の後に、前記第１の所定の電圧を前記第１
    の電圧供給端子にアサートする工程と、 前記第２の期間の後に、該第１の所定の電圧を前記第２の電圧供給端子にアサ
    ートする工程、 をさらに包含する、請求項５４に記載の方法。
  56. 【請求項５６】 前記第１の期間の後に、前記第１の所定の電圧を前記第１
    の電圧供給端子にアサートする工程と、 前記第２の期間の後に、該第１の所定の電圧を前記第２の電圧供給端子にアサ
    ートする工程と、 をさらに包含する、請求項５５に記載の方法。
  57. 【請求項５７】 ディスプレイ駆動回路に請求項１に記載の工程を行わせる
    コードを内部に組み込んだ、電気的に読出し可能な媒体。
  58. 【請求項５８】 ディスプレイ駆動回路に請求項６に記載の工程を行わせる
    コードを内部に組み込んだ、電気的に読出し可能な媒体。
  59. 【請求項５９】 ディスプレイ駆動回路に請求項３６に記載の工程を行わせ
    るコードを内部に組み込んだ、電気的に読出し可能な媒体。
  60. 【請求項６０】 ディスプレイ駆動回路に請求項５３に記載の工程を行わせ
    るコードを内部に組み込んだ、電気的に読出し可能な媒体。
JP2000548859A 1998-05-08 1999-05-07 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ Expired - Lifetime JP5327824B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/075,472 US6067065A (en) 1998-05-08 1998-05-08 Method for modulating a multiplexed pixel display
US09/075,472 1998-05-08
PCT/US1999/010115 WO1999059127A1 (en) 1998-05-08 1999-05-07 Method for modulating a multiplexed pixel display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011278841A Division JP2012098745A (ja) 1998-05-08 2011-12-20 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ

Publications (3)

Publication Number Publication Date
JP2002514796A true JP2002514796A (ja) 2002-05-21
JP2002514796A5 JP2002514796A5 (ja) 2010-09-24
JP5327824B2 JP5327824B2 (ja) 2013-10-30

Family

ID=22125985

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000548859A Expired - Lifetime JP5327824B2 (ja) 1998-05-08 1999-05-07 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ
JP2011278841A Pending JP2012098745A (ja) 1998-05-08 2011-12-20 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011278841A Pending JP2012098745A (ja) 1998-05-08 2011-12-20 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ

Country Status (8)

Country Link
US (4) US6067065A (ja)
EP (1) EP1093654B1 (ja)
JP (2) JP5327824B2 (ja)
CN (1) CN1174358C (ja)
AT (1) ATE450029T1 (ja)
CA (1) CA2331695C (ja)
DE (1) DE69941706D1 (ja)
WO (1) WO1999059127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205558A (ja) * 2012-03-28 2013-10-07 Jvc Kenwood Corp 液晶表示装置及びその駆動方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067065A (en) * 1998-05-08 2000-05-23 Aurora Systems, Inc. Method for modulating a multiplexed pixel display
JP3914639B2 (ja) * 1998-07-13 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
US6278428B1 (en) * 1999-03-24 2001-08-21 Intel Corporation Display panel
US7466556B2 (en) * 1999-08-04 2008-12-16 Super Talent Electronics, Inc. Single chip USB packages with swivel cover
US7257714B1 (en) * 1999-10-19 2007-08-14 Super Talent Electronics, Inc. Electronic data storage medium with fingerprint verification capability
US7872871B2 (en) 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Molding methods to manufacture single-chip chip-on-board USB device
US8625270B2 (en) 1999-08-04 2014-01-07 Super Talent Technology, Corp. USB flash drive with deploying and retracting functionalities using retractable cover/cap
US8102662B2 (en) 2007-07-05 2012-01-24 Super Talent Electronics, Inc. USB package with bistable sliding mechanism
US6507330B1 (en) * 1999-09-01 2003-01-14 Displaytech, Inc. DC-balanced and non-DC-balanced drive schemes for liquid crystal devices
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
AU2002231311A1 (en) * 2000-12-20 2002-07-01 Iljin Diamond Co., Ltd. Digital light valve addressing methods and apparatus and light valves incorporating same
AU2004241602B2 (en) 2003-05-20 2008-05-08 Syndiant, Inc. Digital backplane
US8102657B2 (en) 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US7050027B1 (en) 2004-01-16 2006-05-23 Maxim Integrated Products, Inc. Single wire interface for LCD calibrator
US7815469B1 (en) 2004-02-12 2010-10-19 Super Talent Electronics, Inc. Dual-personality extended USB plugs and receptacles using with PCBA and cable assembly
US8885139B2 (en) 2005-01-21 2014-11-11 Johnson & Johnson Vision Care Adaptive electro-active lens with variable focal length
US7557789B2 (en) * 2005-05-09 2009-07-07 Texas Instruments Incorporated Data-dependent, logic-level drive scheme for driving LCD panels
US7541693B2 (en) * 2005-06-13 2009-06-02 Intel Corporation Power distribution network for computer systems and other low-power applications
BRPI0713005A2 (pt) * 2006-06-12 2012-04-17 Johnson & Johnson Vision Care método para reduzir o consumo de energia com lentes eletro-ópticas
CA2661914A1 (en) * 2006-09-01 2008-03-06 Johnson & Johnson Vision Care, Inc. Electro-optic lenses employing resistive electrodes
US8102658B2 (en) 2007-07-05 2012-01-24 Super Talent Electronics, Inc. Micro-SD to secure digital adaptor card and manufacturing method
KR101129130B1 (ko) * 2008-03-28 2012-03-23 후지쯔 가부시끼가이샤 콜레스테릭 액정 패널의 다계조 구동 회로, 구동 방법 및 표시 장치
WO2011152120A1 (ja) * 2010-06-01 2011-12-08 シャープ株式会社 表示装置
US9406269B2 (en) 2013-03-15 2016-08-02 Jasper Display Corp. System and method for pulse width modulating a scrolling color display
US20140368561A1 (en) * 2013-06-17 2014-12-18 Jasper Display Corp. Method For Modulating A Micro-Led Display
CN103606362A (zh) * 2013-11-27 2014-02-26 深圳市长江力伟股份有限公司 液晶显示器的数字脉宽调制灰度的方法及液晶显示器
US9918053B2 (en) 2014-05-14 2018-03-13 Jasper Display Corp. System and method for pulse-width modulating a phase-only spatial light modulator
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
TW202303555A (zh) 2021-07-14 2023-01-16 美商谷歌有限責任公司 用於脈寬調變的背板和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100224A (en) * 1978-01-25 1979-08-07 Hitachi Ltd Luminance modulator for liquid crystal display unit
JPS5653487A (en) * 1979-10-05 1981-05-13 Seiko Epson Corp Liquid-crystal indication device for clock
JPH04260092A (ja) * 1991-02-15 1992-09-16 Oki Electric Ind Co Ltd 液晶表示装置の映像信号処理回路
JPH08101367A (ja) * 1994-08-05 1996-04-16 Sanyo Electric Co Ltd 立体画像表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
NL8503180A (nl) * 1985-11-19 1987-06-16 Philips Nv Weergeefinrichting.
JPH02135419A (ja) 1988-11-17 1990-05-24 Seiko Epson Corp 液晶表示装置の駆動法
JPH03132692A (ja) * 1989-10-18 1991-06-06 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法及びその駆動回路
JP2941987B2 (ja) * 1990-04-09 1999-08-30 キヤノン株式会社 液晶表示装置およびその駆動方法
JPH04149517A (ja) 1990-10-12 1992-05-22 Nec Corp 液晶駆動回路
JP3482667B2 (ja) * 1993-01-13 2003-12-22 セイコーエプソン株式会社 液晶表示装置の駆動方法及び液晶表示装置
US5459495A (en) * 1992-05-14 1995-10-17 In Focus Systems, Inc. Gray level addressing for LCDs
US5731796A (en) * 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US5673061A (en) * 1993-05-14 1997-09-30 Sharp Kabushiki Kaisha Driving circuit for display apparatus
JP2604750Y2 (ja) 1993-12-29 2000-06-05 カシオ計算機株式会社 表示駆動装置
JP3790277B2 (ja) * 1994-11-24 2006-06-28 テキサス インスツルメンツ インコーポレイテツド パルス幅変調ディジタル表示画素の強度調節方法及びこの方法を適用される表示システム
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
KR100270147B1 (ko) * 1996-03-01 2000-10-16 니시무로 타이죠 액정표시장치
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
US5977942A (en) * 1996-12-20 1999-11-02 Compaq Computer Corporation Multiplexed display element sequential color LCD panel
US6518945B1 (en) * 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
US6005558A (en) * 1998-05-08 1999-12-21 Aurora Systems, Inc. Display with multiplexed pixels for achieving modulation between saturation and threshold voltages
US6067065A (en) * 1998-05-08 2000-05-23 Aurora Systems, Inc. Method for modulating a multiplexed pixel display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100224A (en) * 1978-01-25 1979-08-07 Hitachi Ltd Luminance modulator for liquid crystal display unit
JPS5653487A (en) * 1979-10-05 1981-05-13 Seiko Epson Corp Liquid-crystal indication device for clock
JPH04260092A (ja) * 1991-02-15 1992-09-16 Oki Electric Ind Co Ltd 液晶表示装置の映像信号処理回路
JPH08101367A (ja) * 1994-08-05 1996-04-16 Sanyo Electric Co Ltd 立体画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205558A (ja) * 2012-03-28 2013-10-07 Jvc Kenwood Corp 液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
CN1174358C (zh) 2004-11-03
US6067065A (en) 2000-05-23
CA2331695A1 (en) 1999-11-18
US20080225030A1 (en) 2008-09-18
EP1093654B1 (en) 2009-11-25
JP2012098745A (ja) 2012-05-24
US7379043B2 (en) 2008-05-27
CA2331695C (en) 2008-03-04
JP5327824B2 (ja) 2013-10-30
US6980188B1 (en) 2005-12-27
DE69941706D1 (de) 2010-01-07
CN1308756A (zh) 2001-08-15
US20060012594A1 (en) 2006-01-19
ATE450029T1 (de) 2009-12-15
EP1093654A4 (en) 2007-10-31
EP1093654A1 (en) 2001-04-25
US8344980B2 (en) 2013-01-01
WO1999059127A1 (en) 1999-11-18

Similar Documents

Publication Publication Date Title
JP5327824B2 (ja) 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ
CA2331683C (en) Display with multiplexed pixels for achieving modulation between saturation and threshold voltages
US5670973A (en) Method and apparatus for compensating crosstalk in liquid crystal displays
US6762739B2 (en) System and method for reducing the intensity output rise time in a liquid crystal display
JP2004191581A (ja) 液晶表示装置およびその駆動方法
US20060256055A1 (en) Liquid crystal display device
JP2007505340A (ja) ブランキングフレームを用いた電気泳動ディスプレイの駆動
JP3568615B2 (ja) 液晶駆動装置，その制御方法及び液晶表示装置
JP3704984B2 (ja) 液晶表示装置
JP2988815B2 (ja) 液晶駆動装置
JP3318666B2 (ja) 液晶表示装置
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
US6630919B1 (en) Optical modulator and integrated circuit therefor
KR100453186B1 (ko) 강유전성액정표시장치및그구동방법
JP2002229520A (ja) 平面表示装置およびその駆動方法
JPH04358197A (ja) 液晶ディスプレイの階調駆動回路
GB2428509A (en) Driver circuit for a display element
JPH03141321A (ja) 表示装置
JPH08334745A (ja) 液晶装置及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100506

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100802

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120829

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term