JP2012098745A - 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ - Google Patents
飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ Download PDFInfo
- Publication number
- JP2012098745A JP2012098745A JP2011278841A JP2011278841A JP2012098745A JP 2012098745 A JP2012098745 A JP 2012098745A JP 2011278841 A JP2011278841 A JP 2011278841A JP 2011278841 A JP2011278841 A JP 2011278841A JP 2012098745 A JP2012098745 A JP 2012098745A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supply terminal
- predetermined voltage
- display
- voltage supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0491—Use of a bi-refringent liquid crystal, optically controlled bi-refringence [OCB] with bend and splay states, or electrically controlled bi-refringence [ECB] for controlling the color
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/063—Waveforms for resetting the whole screen at once
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
- G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】ピクセル電極612、記憶素子702、第1の電圧供給端子622、第2の電圧供給端子624、共通電極、およびマルチプレクサ704を含み、マルチプレクサが、記憶素子702のうちの関連付けられた1つに記憶されたデータビットの値に応答して、ピクセル電極612のうちの関連付けられた1つを第1の電圧供給端子622および第2の電圧供給端子624のうちの1方と選択的に接続し、記憶されるビットの重要性に依存する時間の間、マルチビットデータワードの各ビットを記憶素子702に連続的に書き込み、ならびに各ビットを記憶素子702に記憶しつつ、第1の所定の電圧を第1の電圧供給端子622に、第2の所定の電圧を第2の電圧供給端子624に、そして第3の所定の電圧を共通電極にアサートする。
【選択図】図7
Description
図1は、典型的な液晶ディスプレイの単一のピクセルセル100を示す。ピクセルセル100は、透明共通電極104と、ピクセル記憶電極106との間に挟まれた液晶層102、および記憶素子108を含む。記憶素子108は、相補型データ入力端子110および112、データ出力端子114、および制御端子116を含む。制御端子116上の書込み信号に応答して、記憶素子108は、1対のビット線(B+およびB−)118および120上に有効な状態とされた相補データ信号を読み出し、且つ出力端子114、および接続されたピクセル電極106上にその信号をラッチする。
(15個の間隔のうちの10)、すなわち約4.1VであるRMS電圧となる。
Vrms=((1/255)(GrayValue)(Von))1/2
本発明は、ディスプレイのピクセル電極への所定の電圧の多重化を制御するディスプレイデータビットを用いることにより、ピクセル電極に直接データビットを有効な状態とせずに従来技術における問題を克服する。
本発明は、特定の実施形態に関して説明される。本発明を完全に理解するために、特定の詳細が多く示される(例えば、特定のデータワード内のデータビットの数、各種電圧源のオンまたはオフチップ配置(on or off chip disposition)、および特定の変調/デバイアシング方式を実行するために必要な異なる電圧源の数)。本発明が、これらの特定の詳細とは別に実施され得ることは、当業者であれば理解する。他の場合においては、本発明を不必要に不明瞭にすることがないように、回路の周知の詳細(例えば、ディスプレイのピクセル記憶セルにデータを書き込むこと)は省略される。
の例示的なピクセルセル602のブロック図を示す。ラッチ702は、データライン(B+)118および(B−)120とそれぞれ接続されている相補型入力端子706および708、ワード線620と接続されたイネーブル端子710、およびデータ出力端子712を含む。ワード線620上の書込み信号に応答して、ラッチ702は出力端子712にデータビットをラッチする。この特定の実施形態において、ラッチ702は、スタティックランダムアクセス(SRAM)ラッチであるが、データビットを受け取り、そのビットを記憶し、且つ出力端子712にその記憶したビットを有効な状態とすることが可能ないずれの記憶素子が、SRAMラッチ702の代わりに用いられ得ることは、当業者であれば理解する。
逆の極性である。
ここで、Vttはディスプレイの閾値電圧であり;m%は変調デューティサイクル(ゼロではない電圧が実際にピクセルセルに印加されている時間のパーセント)であり;VOは実際に印加される電圧であり;VCは共通電極に印加される電圧である。VCは0ボルトに等しいと設定すると、上記のEq.1は以下のように簡単化される。
Claims (60)
- 複数のピクセル電極、複数の記憶素子、第1の電圧供給端子、第2の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた1つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた1つを該第1の電圧供給端子および該第2の電圧供給端子のうちの1方と選択的に接続し、ここで該方法は、
第1の所定の電圧を該第1の電圧供給端子に、第2の所定の電圧を該第2の電圧供給端子に、そして第3の所定の電圧を該共通電極に有効な状態とする工程と、
該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、
該ビットの各々を、該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、を包含し、
前記第1の所定の電圧と前記第2の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。 - 前記ディスプレイが液晶ディスプレイであり、前記第1の所定の電圧が該液晶ディスプレイの飽和電圧に対応する、請求項1に記載の方法。
- 前記第2の所定の電圧が前記液晶ディスプレイの閾値電圧に対応する、請求項2に記載の方法。
- 前記ディスプレイが液晶ディスプレイであり、前記第2の所定の電圧が該液晶ディスプレイの閾値電圧に対応する、請求項1に記載の方法。
- 第4の所定の電圧を前記共通電極に有効な状態とする工程と、前記記憶素子に書き込まれた前記マルチビットデータワードの各ビットの相補ビットを前記記憶素子に書き込む工程と、該マルチビットデータワードの各ビットの該相補ビットを該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、をさらに包含する、請求項1に記載の方法。
- 複数のピクセル電極、複数の記憶素子、第1の電圧供給端子、第2の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた1つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた1つを該第1の電圧供給端子および該第2の電圧供給端子のうちの1方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、 該ビットの各々を該記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第1の所定の電圧を該第1の電圧供給端子に、第2の所定の電圧を該第2の電圧供給端子に、そして第3の所定の電圧を該共通電極に有効な状態とする工程と、を包含し、
前記第1の所定の電圧が前記ディスプレイの少なくとも1つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第2の所定の電圧が前記ディスプレイの少なくとも1つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第1の所定の電圧と前記第2の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。 - 前記ビットの各々を前記記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第4の所定の電圧を前記第1の電圧供給端子に、第5の所定の電圧を前記第2の電圧供給端子に、そして第6の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項6に記載の方法。
- 前記第6の所定の電圧と前記第5の所定の電圧との差と、前記第3の所定の電圧と前記第2の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項7に記載の方法。
- 前記第6の所定の電圧と前記第4の所定の電圧との差と、前記第3の所定の電圧と前記第1の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項8に記載の方法。
- 前記第1の所定の電圧が前記第5の所定の電圧に等しい、請求項9に記載の方法。
- 前記第2の所定の電圧が前記第4の所定の電圧に等しい、請求項10に記載の方法。
- 前記第3の所定の電圧が前記第6の所定の電圧に等しい、請求項9に記載の方法。
- 前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項7に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項13に記載の方法。
- 前記同じ電圧が、前記第1、前記第2、前記第3、前記第4、前記第5、および前記第6の所定の電圧のうちの1つである、請求項14に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、前記データビットのうちの1つが前記記憶素子に書き込まれる期間の間に、第1の同じ電圧を前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の1つが該記憶素子に書き込まれる期間の間に、第2の同じ電圧を該第1の電圧供給端子、該第2の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項13に記載の方法。
- 前記第1の同じ電圧が、前記第1、前記第2、前記第3、前記第4、前記第5、および前記第6の所定の電圧のうちの1つであり、前記第2の同じ電圧が、該第1、該第2、該第3、該第4、該第5、および該第6の所定の電圧のうちの別の1つである、請求項16に記載の方法。
- 前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項6に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項18に記載の方法。
- 前記同じ電圧が、前記第1、前記第2および前記第3の所定の電圧のうちの1つである請求項19に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの1つが前記記憶素子に書き込まれる期間の間に、第1の同じ電圧を、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の1つが該記憶素子に書き込まれる期間の間に、第2の同じ電圧を、該第1の電圧供給端子、該第2の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項18に記載の方法。
- 前記第1の同じ電圧が、前記第1、前記第2および前記第3の所定の電圧のうちの1つであり、前記第2の同じ電圧が、該第1、該第2および該第3の所定の電圧のうちの別の1つである、請求項21に記載の方法。
- 前記記憶素子に書き込まれた前記マルチビットデータワードの各々のビットの相補ビットを、前記記憶素子に連続的に書き込む工程と、 該ビットの各々の相補ビットを該記憶素子に書き込みつつ、前記記憶されたビットの位に依存する期間の間、第4の所定の電圧を前記第1の電圧供給端子に、第5の所定の電圧を前記第2の電圧供給端子に、および第6の所定の電圧を前記共通電極に、有効な状態とする工程と、をさらに包含する、請求項6に記載の方法。
- 前記第6の所定の電圧と前記第4の所定の電圧との差と、前記第3の所定の電圧と前記第2の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項23に記載の方法。
- 前記第6の所定の電圧と前記第5の所定の電圧との差と、前記第3の所定の電圧と前記第1の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項24に記載の方法。
- 前記第1の所定の電圧が前記第4の所定の電圧に等しい、請求項25に記載の方法。
- 前記第2の所定の電圧が前記第5の所定の電圧に等しい、請求項26に記載の方法。
- 前記第3の所定の電圧が前記第6の所定の電圧に等しい、請求項25に
記載の方法。 - 前記データビットの前記相補ビットが前記記憶素子に書き込まれる期間の間に前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項23に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とすることを包含する、請求項29に記載の方法。
- 前記同じ電圧が、前記第1、前記第2、前記第3、前記第4、前記第5、および前記第6の所定の電圧のうちの1つである、請求項30に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの1つのビットの相補ビットが前記記憶素子に書き込まれる期間の間に、第1の同じ電圧を、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の別の1つのビットの相補ビットが該記憶素子に書き込まれる期間の間に、第2の同じ電圧を、該第1の電圧供給端子、該第2の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項29に記載の方法。
- 前記第1の同じ電圧が、前記第1、前記第2、前記第3、前記第4、前記第5および前記第6の所定の電圧のうちの1つであり、前記第2の同じ電圧が、該第1、該第2、該第3、該第4、該第5および該第6の所定の電圧のうちの別の1つである、請求項32に記載の方法。
- 前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットの内の1つが前記記憶素子に書き込まれる期間の間に、第1の同じ電圧を、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の1つのビットの補数が該記憶素子に書き込まれる期間の間に、第2の同じ電圧を、該第1の電圧供給端子、該第2の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項29に記載の方法。
- 前記第1の同じ電圧が、前記第1、前記第2、前記第3、前記第4、前記第5および前記第6の所定の電圧のうちの1つであり、前記第2の同じ電圧が、該第1、該第2、該第3、該第4、該第5および該第6の所定の電圧のうちの別の1つである、請求項34に記載の方法。
- 複数のピクセル電極、複数の記憶素子、第1の電圧供給端子、第2の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた1つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた1つを該第1の電圧供給端子および該第2の電圧供給端子のうちの1方と選択的に接続し、ここで該方法は、該マルチビットデータワードの第1のビットを該記憶素子に書き込む工程と、第1の期間の間、第1の所定の電圧を該第1の電圧供給端子に、第2の所定の電圧を該第2の電圧供給端子に、そして第3の所定の電圧を該共通電極に有効な状態とする工程とを包含し、
前記第1の所定の電圧が前記ディスプレイの少なくとも1つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第2の所定の電圧が前記ディスプレイの少なくとも1つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第1の所定の電圧と前記第2の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。 - 前記マルチビットデータワードの第2のビットを前記記憶素子に書き込む工程と、第2の時間の間、第4の所定の電圧を前記第1の電圧供給端子に、第5の所定の電圧を前記第2の電圧供給端子に、そして第6の所定の電圧を前記共通電極に有効な状態とする工程と、をさらに包含する、請求項36に記載の方法。
- 前記第1の期間の長さが前記第1の所定の電圧の大きさおよび前記第1のデータビットの位に依存し、 前記第2の期間の長さが前記第4の所定の電圧の大きさおよび前記第2のデータビットの位に依存する、請求項37に記載の方法。
- 前記第1の期間の長さが前記第2の期間の長さに等しく、前記第1の所定の電圧の大きさが前記第1のデータビットの位に依存し、 前記第4の所定の電圧の大きさが前記第2のビットの位に依存する、請求項38に記載の方法。
- 前記第1の所定の電圧が前記第2の所定の電圧に等しい、請求項38に記載の方法。
- 前記第1の所定の電圧が前記第4の所定の電圧とは異なり、前記第1の期間が前記第2の期間とは異なる、請求項38に記載の方法。
- 前記第1のデータビットを前記記憶素子に書き込む工程の間、および前記第2のデータビットを該記憶素子に書き込む工程の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項38に記載の方法。
- 第2の期間の間、第4の所定の電圧を前記第1の電圧供給端子に、第5の所定の電圧を前記第2の電圧供給端子に、そして第6の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項36に記載の方法。
- 前記第1の期間が前記第1の所定の電圧の振幅および前記第1のデータビットの位に依存し、前記第2の期間が前記第4の所定の電圧および前記第1のデータビットの位に依存する、請求項43に記載の方法。
- 前記第1の所定の電圧、前記第2の所定の電圧、前記第1の期間の間隔、および前記第2の期間の間隔が、前記第1の電圧供給端子と前記共通電極との間でD.C.バイアスが正味0ボルトとなるように選択される、請求項44に記載の方法。
- 前記第1の期間が前記第2の期間に等しい、請求項45に記載の方法。
- 前記第3の所定の電圧と前記第1の所定の電圧との差と、前記第6の所定の電圧と前記第4の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項45に記載の方法。
- 前記第4の所定の電圧を前記第1の電圧供給端子に、前記第5の所定の電圧を前記第2の電圧供給端子に、そして前記第6の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第1のオフ状態を有効な状態とする工程をさらに包含する、請求項47に記載の方法。
- 前記ディスプレイに第1のオフ状態を有効な状態とする工程が、前記第4の所定の電圧、前記第5の所定の電圧、および前記第6の所定の電圧のうちの同じ1つを、前記第1の電圧供給端子、前記第2の電圧供給端子、および前記共通電極に有効な状態とすることをさらに包含する、請求項48に記載の方法。
- 前記第1のオフ状態を前記ディスプレイに有効な状態とする工程の間に、第2のデータビットを前記記憶素子に書き込む工程と、 前記第4の所定の電圧を前記第1の電圧供給端子に有効な状態とし、前記第5の所定の電圧を前記第2の電圧供給端子に有効な状態とし、そして前記第6の所定の電圧を前記共通電極に有効な状態とする工程と、前記第1の所定の電圧を該第1の電圧供給端子に有効な状態とし、前記第2の所定の電圧を該第2の電圧供給端子に有効な状態とし、そして前記第3の所定の電圧を該共通電極に有効な状態とする工程とをさらに包含する請求項48に記載の方法。
- 前記第1の所定の電圧を前記第1の電圧供給端子に有効な状態とし、前記第2の所定の電圧を前記第2の電圧供給端子に有効な状態とし、そして前記第3の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第2のオフ状態を有効な状態とする工程をさらに包含する、請求項50に記載の方法。
- 前記第1のオフ状態を前記ディスプレイに有効な状態とする工程が、前記第4の所定の電圧、前記第5の所定の電圧および前記第6の所定の電圧のうちの同じ1つを、前記第1の電圧供給端子、前記第2の電圧供給端子および前記共通電極に有効な状態とする工程を包含し、前記第2のオフ状態を該ディスプレイに有効な状態とする工程が、前記第1の所定の電圧、前記第2の所定の電圧および前記第3の所定の電圧のうちの同じ1つを、該第1の電圧供給端子、該第2の電圧供給端子および該共通電極に有効な状態とする工程を包含する、請求項51に記載の方法。
- 複数のピクセル電極、複数の記憶素子、第1の電圧供給端子、第2の電圧供給端子、共通電極および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該マルチプレクサの各々は、該記憶素子のうちの関連付けられた1つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた1つを該第1の電圧供給端子および該第2の電圧供給端子のうちの1方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの第1のビットを該記憶素子に書き込む工程、 第1の所定の電圧を該共通電極に有効な状態とする工程と、 該データビットの位、該第1の所定の電圧の振幅および該ディスプレイの飽和電圧に依存する第1の期間の間、第2の所定の電圧を該第1の所定の電圧供給端子に有効な状態とする工程と、該データビットの位、該第1の所定の電圧の振幅および該ディスプレイの閾値電圧に依存する時間についての第2の期間の間、該第2の所定の電圧を該第2の電圧供給端子に有効な状態とする工程と、を包含し、前記第2の所定の電圧が前記ディスプレイの論理レベルから独立しているする、方法。
- 前記第2の所定の電圧を前記共通電極に有効な状態とする工程と、前記第1の所定の電圧を前記第1の電圧供給端子に、前記第1の期間に等しい第3の期間の間、有効な状態とする工程と、該第1の所定の電圧を前記第2の電圧供給端子に、前記第2の期間に等しい第4の期間の間、有効な状態とする工程と、を包含する、請求項53に記載の方法。
- 前記第1の期間の後に、前記第1の所定の電圧を前記第1の電圧供給端子に有効な状態とする工程と、前記第2の期間の後に、該第1の所定の電圧を前記第2の電圧供給端子に有効な状態とする工程、をさらに包含する、請求項54に記載の方法。
- 前記第3の期間の後に、前記第2の所定の電圧を前記第1の電圧供給端子に有効な状態とする工程と、前記第2の期間の後に、該第2の所定の電圧を前記第4の電圧供給端子に有効な状態とする工程と、をさらに包含する、請求項55に記載の方法。
- ディスプレイ駆動回路に請求項1に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- ディスプレイ駆動回路に請求項6に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- ディスプレイ駆動回路に請求項36に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- ディスプレイ駆動回路に請求項53に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/075,472 US6067065A (en) | 1998-05-08 | 1998-05-08 | Method for modulating a multiplexed pixel display |
US09/075,472 | 1998-05-08 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000548859A Division JP5327824B2 (ja) | 1998-05-08 | 1999-05-07 | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012098745A true JP2012098745A (ja) | 2012-05-24 |
Family
ID=22125985
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000548859A Expired - Lifetime JP5327824B2 (ja) | 1998-05-08 | 1999-05-07 | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ |
JP2011278841A Pending JP2012098745A (ja) | 1998-05-08 | 2011-12-20 | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000548859A Expired - Lifetime JP5327824B2 (ja) | 1998-05-08 | 1999-05-07 | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ |
Country Status (8)
Country | Link |
---|---|
US (4) | US6067065A (ja) |
EP (1) | EP1093654B1 (ja) |
JP (2) | JP5327824B2 (ja) |
CN (1) | CN1174358C (ja) |
AT (1) | ATE450029T1 (ja) |
CA (1) | CA2331695C (ja) |
DE (1) | DE69941706D1 (ja) |
WO (1) | WO1999059127A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067065A (en) * | 1998-05-08 | 2000-05-23 | Aurora Systems, Inc. | Method for modulating a multiplexed pixel display |
JP3914639B2 (ja) * | 1998-07-13 | 2007-05-16 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
US6278428B1 (en) * | 1999-03-24 | 2001-08-21 | Intel Corporation | Display panel |
US7466556B2 (en) * | 1999-08-04 | 2008-12-16 | Super Talent Electronics, Inc. | Single chip USB packages with swivel cover |
US7257714B1 (en) * | 1999-10-19 | 2007-08-14 | Super Talent Electronics, Inc. | Electronic data storage medium with fingerprint verification capability |
US7872871B2 (en) | 2000-01-06 | 2011-01-18 | Super Talent Electronics, Inc. | Molding methods to manufacture single-chip chip-on-board USB device |
US8625270B2 (en) | 1999-08-04 | 2014-01-07 | Super Talent Technology, Corp. | USB flash drive with deploying and retracting functionalities using retractable cover/cap |
US8102662B2 (en) | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | USB package with bistable sliding mechanism |
US6507330B1 (en) * | 1999-09-01 | 2003-01-14 | Displaytech, Inc. | DC-balanced and non-DC-balanced drive schemes for liquid crystal devices |
TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
AU2002231311A1 (en) * | 2000-12-20 | 2002-07-01 | Iljin Diamond Co., Ltd. | Digital light valve addressing methods and apparatus and light valves incorporating same |
AU2004241602B2 (en) | 2003-05-20 | 2008-05-08 | Syndiant, Inc. | Digital backplane |
US8102657B2 (en) | 2003-12-02 | 2012-01-24 | Super Talent Electronics, Inc. | Single shot molding method for COB USB/EUSB devices with contact pad ribs |
US8998620B2 (en) * | 2003-12-02 | 2015-04-07 | Super Talent Technology, Corp. | Molding method for COB-EUSB devices and metal housing package |
US7050027B1 (en) | 2004-01-16 | 2006-05-23 | Maxim Integrated Products, Inc. | Single wire interface for LCD calibrator |
US7815469B1 (en) | 2004-02-12 | 2010-10-19 | Super Talent Electronics, Inc. | Dual-personality extended USB plugs and receptacles using with PCBA and cable assembly |
US8885139B2 (en) | 2005-01-21 | 2014-11-11 | Johnson & Johnson Vision Care | Adaptive electro-active lens with variable focal length |
US7557789B2 (en) * | 2005-05-09 | 2009-07-07 | Texas Instruments Incorporated | Data-dependent, logic-level drive scheme for driving LCD panels |
US7541693B2 (en) * | 2005-06-13 | 2009-06-02 | Intel Corporation | Power distribution network for computer systems and other low-power applications |
BRPI0713005A2 (pt) * | 2006-06-12 | 2012-04-17 | Johnson & Johnson Vision Care | método para reduzir o consumo de energia com lentes eletro-ópticas |
CA2661914A1 (en) * | 2006-09-01 | 2008-03-06 | Johnson & Johnson Vision Care, Inc. | Electro-optic lenses employing resistive electrodes |
US8102658B2 (en) | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | Micro-SD to secure digital adaptor card and manufacturing method |
KR101129130B1 (ko) * | 2008-03-28 | 2012-03-23 | 후지쯔 가부시끼가이샤 | 콜레스테릭 액정 패널의 다계조 구동 회로, 구동 방법 및 표시 장치 |
WO2011152120A1 (ja) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | 表示装置 |
JP5831325B2 (ja) * | 2012-03-28 | 2015-12-09 | 株式会社Jvcケンウッド | 液晶表示装置及びその駆動方法 |
US9406269B2 (en) | 2013-03-15 | 2016-08-02 | Jasper Display Corp. | System and method for pulse width modulating a scrolling color display |
US20140368561A1 (en) * | 2013-06-17 | 2014-12-18 | Jasper Display Corp. | Method For Modulating A Micro-Led Display |
CN103606362A (zh) * | 2013-11-27 | 2014-02-26 | 深圳市长江力伟股份有限公司 | 液晶显示器的数字脉宽调制灰度的方法及液晶显示器 |
US9918053B2 (en) | 2014-05-14 | 2018-03-13 | Jasper Display Corp. | System and method for pulse-width modulating a phase-only spatial light modulator |
CA2873476A1 (en) * | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
US11030942B2 (en) | 2017-10-13 | 2021-06-08 | Jasper Display Corporation | Backplane adaptable to drive emissive pixel arrays of differing pitches |
US10951875B2 (en) | 2018-07-03 | 2021-03-16 | Raxium, Inc. | Display processing circuitry |
US11710445B2 (en) | 2019-01-24 | 2023-07-25 | Google Llc | Backplane configurations and operations |
US11637219B2 (en) | 2019-04-12 | 2023-04-25 | Google Llc | Monolithic integration of different light emitting structures on a same substrate |
US11238782B2 (en) | 2019-06-28 | 2022-02-01 | Jasper Display Corp. | Backplane for an array of emissive elements |
US11626062B2 (en) | 2020-02-18 | 2023-04-11 | Google Llc | System and method for modulating an array of emissive elements |
US11538431B2 (en) | 2020-06-29 | 2022-12-27 | Google Llc | Larger backplane suitable for high speed applications |
TW202303555A (zh) | 2021-07-14 | 2023-01-16 | 美商谷歌有限責任公司 | 用於脈寬調變的背板和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5653487A (en) * | 1979-10-05 | 1981-05-13 | Seiko Epson Corp | Liquid-crystal indication device for clock |
JPS62121493A (ja) * | 1985-11-19 | 1987-06-02 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 表示装置 |
JPH08146934A (ja) * | 1994-11-24 | 1996-06-07 | Texas Instr Inc <Ti> | パルス幅変調ディジタル表示画素の強度調節方法及びこの方法を適用される表示システム |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54100224A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulator for liquid crystal display unit |
JPS5823091A (ja) | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPH02135419A (ja) | 1988-11-17 | 1990-05-24 | Seiko Epson Corp | 液晶表示装置の駆動法 |
JPH03132692A (ja) * | 1989-10-18 | 1991-06-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法及びその駆動回路 |
JP2941987B2 (ja) * | 1990-04-09 | 1999-08-30 | キヤノン株式会社 | 液晶表示装置およびその駆動方法 |
JPH04149517A (ja) | 1990-10-12 | 1992-05-22 | Nec Corp | 液晶駆動回路 |
JPH04260092A (ja) * | 1991-02-15 | 1992-09-16 | Oki Electric Ind Co Ltd | 液晶表示装置の映像信号処理回路 |
JP3482667B2 (ja) * | 1993-01-13 | 2003-12-22 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法及び液晶表示装置 |
US5459495A (en) * | 1992-05-14 | 1995-10-17 | In Focus Systems, Inc. | Gray level addressing for LCDs |
US5731796A (en) * | 1992-10-15 | 1998-03-24 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
US5471225A (en) * | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
US5673061A (en) * | 1993-05-14 | 1997-09-30 | Sharp Kabushiki Kaisha | Driving circuit for display apparatus |
JP2604750Y2 (ja) | 1993-12-29 | 2000-06-05 | カシオ計算機株式会社 | 表示駆動装置 |
JPH08101367A (ja) * | 1994-08-05 | 1996-04-16 | Sanyo Electric Co Ltd | 立体画像表示装置 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
US5959598A (en) * | 1995-07-20 | 1999-09-28 | The Regents Of The University Of Colorado | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images |
US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
KR100270147B1 (ko) * | 1996-03-01 | 2000-10-16 | 니시무로 타이죠 | 액정표시장치 |
JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
US5952991A (en) * | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
US5977942A (en) * | 1996-12-20 | 1999-11-02 | Compaq Computer Corporation | Multiplexed display element sequential color LCD panel |
US6518945B1 (en) * | 1997-07-25 | 2003-02-11 | Aurora Systems, Inc. | Replacing defective circuit elements by column and row shifting in a flat-panel display |
US6005558A (en) * | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
US6067065A (en) * | 1998-05-08 | 2000-05-23 | Aurora Systems, Inc. | Method for modulating a multiplexed pixel display |
-
1998
- 1998-05-08 US US09/075,472 patent/US6067065A/en not_active Expired - Lifetime
-
1999
- 1999-05-07 AT AT99920403T patent/ATE450029T1/de not_active IP Right Cessation
- 1999-05-07 DE DE69941706T patent/DE69941706D1/de not_active Expired - Lifetime
- 1999-05-07 CA CA002331695A patent/CA2331695C/en not_active Expired - Lifetime
- 1999-05-07 JP JP2000548859A patent/JP5327824B2/ja not_active Expired - Lifetime
- 1999-05-07 CN CNB998082465A patent/CN1174358C/zh not_active Expired - Lifetime
- 1999-05-07 WO PCT/US1999/010115 patent/WO1999059127A1/en active Application Filing
- 1999-05-07 EP EP99920403A patent/EP1093654B1/en not_active Expired - Lifetime
-
2000
- 2000-03-27 US US09/536,858 patent/US6980188B1/en not_active Expired - Lifetime
-
2005
- 2005-09-20 US US11/231,123 patent/US7379043B2/en not_active Expired - Lifetime
-
2008
- 2008-05-23 US US12/154,602 patent/US8344980B2/en not_active Expired - Fee Related
-
2011
- 2011-12-20 JP JP2011278841A patent/JP2012098745A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5653487A (en) * | 1979-10-05 | 1981-05-13 | Seiko Epson Corp | Liquid-crystal indication device for clock |
JPS62121493A (ja) * | 1985-11-19 | 1987-06-02 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 表示装置 |
JPH08146934A (ja) * | 1994-11-24 | 1996-06-07 | Texas Instr Inc <Ti> | パルス幅変調ディジタル表示画素の強度調節方法及びこの方法を適用される表示システム |
Also Published As
Publication number | Publication date |
---|---|
CN1174358C (zh) | 2004-11-03 |
US6067065A (en) | 2000-05-23 |
CA2331695A1 (en) | 1999-11-18 |
US20080225030A1 (en) | 2008-09-18 |
EP1093654B1 (en) | 2009-11-25 |
US7379043B2 (en) | 2008-05-27 |
CA2331695C (en) | 2008-03-04 |
JP5327824B2 (ja) | 2013-10-30 |
US6980188B1 (en) | 2005-12-27 |
JP2002514796A (ja) | 2002-05-21 |
DE69941706D1 (de) | 2010-01-07 |
CN1308756A (zh) | 2001-08-15 |
US20060012594A1 (en) | 2006-01-19 |
ATE450029T1 (de) | 2009-12-15 |
EP1093654A4 (en) | 2007-10-31 |
EP1093654A1 (en) | 2001-04-25 |
US8344980B2 (en) | 2013-01-01 |
WO1999059127A1 (en) | 1999-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5327824B2 (ja) | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ | |
US6005558A (en) | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages | |
US5670973A (en) | Method and apparatus for compensating crosstalk in liquid crystal displays | |
US6762739B2 (en) | System and method for reducing the intensity output rise time in a liquid crystal display | |
US20060256055A1 (en) | Liquid crystal display device | |
JP3568615B2 (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
JP2988815B2 (ja) | 液晶駆動装置 | |
KR100490047B1 (ko) | 프로그램 가능한 계조 구동 장치 | |
US8743041B2 (en) | Liquid crystal display drive circuit and liquid crystal display device | |
KR960016342B1 (ko) | 디스플레이 모듈 구동 회로 | |
KR100453186B1 (ko) | 강유전성액정표시장치및그구동방법 | |
US6630919B1 (en) | Optical modulator and integrated circuit therefor | |
JP2002229520A (ja) | 平面表示装置およびその駆動方法 | |
JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
JPH0469392B2 (ja) | ||
GB2428509A (en) | Driver circuit for a display element | |
JPH04241382A (ja) | フラットディスプレイの階調駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130918 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141006 |