JP2002511694A - データを交換するための方法および装置 - Google Patents

データを交換するための方法および装置

Info

Publication number
JP2002511694A
JP2002511694A JP2000544069A JP2000544069A JP2002511694A JP 2002511694 A JP2002511694 A JP 2002511694A JP 2000544069 A JP2000544069 A JP 2000544069A JP 2000544069 A JP2000544069 A JP 2000544069A JP 2002511694 A JP2002511694 A JP 2002511694A
Authority
JP
Japan
Prior art keywords
data
initiator
transponder
clock pulse
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000544069A
Other languages
English (en)
Other versions
JP4356051B2 (ja
Inventor
グライムズ，ジェームズ・イー
セクストン，ダニエル・ダブリュー
Original Assignee
ジーイー・ファナック・オートメーション・ノース・アメリカ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーイー・ファナック・オートメーション・ノース・アメリカ・インコーポレーテッド filed Critical ジーイー・ファナック・オートメーション・ノース・アメリカ・インコーポレーテッド
Publication of JP2002511694A publication Critical patent/JP2002511694A/ja
Application granted granted Critical
Publication of JP4356051B2 publication Critical patent/JP4356051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】 本発明はデータを交換するための通信装置（１８）である。さらに詳細には、装置（１８）はイニシエータ（２０）とデータを単一の時間ベースで交換する応答機（２４）を含む。一つの実施形態においては、イニシエータ（２０）はデータが応答機（２４）に伝送されるであろう多数のレートを決定するために使用される時間ベースの出力信号を生成する。データが応答機（２４）から受信される時、時間ベースの信号は、応答機（２４）からのデータが有効である位置を決めるために、データをオーバーサンプルすることに使用される。

Description

【発明の詳細な説明】
【０００１】 発明の背景 本発明は一般的にデータ通信および、さらに詳しくはシリアル・データを交換
する通信装置に関する。
【０００２】 既知の通信システムは、多くの種類の電子装置とともに幅広く利用されている
。通信システムはシリアルデータを二つの電子装置間で送信するのに利用されて
いる。例えば、いくつかの既知のコンピュータはシリアルデータを二つのコンピ
ュータ間で高いレートの速さで送信したり、返信するために通信システムを利用
している。シリアルデータは典型的には同期式通信システムまたは非同期式通信
システムを利用して二つのコンピュータ間で送信される。
【０００３】 同期式通信システムにおいては、クロックパルスおよびデータが第一の装置か
ら第二の装置に、ケーブル上を同時に送信される。第一の装置からのクロックパ
ルスは、データが交換されるであろう速さを確立する。第一の装置に応答してい
る第二の装置は、これらのクロックパルスのエッジを使用して第一の装置から送
られたデータを回復し、第一の装置に送られるデータが戻る時間をも決定する。
第一の装置から第二の装置にデータを送信している間、クロックパルスおよびデ
ータはケーブルの長さおよび負荷による等しい遅延を受ける。結果として、第一
の装置によって送られたデータおよびクロックパルスの位相関係は第二の装置に
おいて保たれる。データのリンク方向が逆にされ、データが第二の装置から第一
の装置に送られる時、ケーブル遅延はクロックをそれが第一の装置から第二の装
置に伝播する時に遅延させるだけではなく、データをそれが第二の装置から第一
の装置に伝播させる時に同じ量遅延させる。戻されたデータとともにサンプルさ
れるべき最初のクロックパルスのみを持つ第一の装置は、ケーブル負荷および長
さの関数として表される未知の時間量遅らされたデータを与えられる。結果とし
て、信頼あるデータ交換は信号の往復遅延および第一の装置におけるクロックと
データの間のスキュー（ｓｋｅｗ）に対する許容差に制限される。
【０００４】 他の既知の通信システムにおいて、シリアルデータは非同期通信システムを利
用して第一、第二の装置間で送信される。非同期システムは往復遅延の問題を、
第一および第二の装置の両方を別々の時間ベースに保つことを要求することによ
って克服する。データ送信の初めは、送信機から受信機へスタートビットを、プ
リペンドし（前付加し：ｐｒｅ−ｐｅｎｄｉｎｇ）または送ることによって合図
される。このスタートビットの開始エッジは受信機にスタートビットにより位相
をロックすることを許容し、スタートビットにより位相を維持している次のビッ
トを取り出す。結果として、第一および第二の装置の時間ベースが同じ周波数に
設定されている限りは信頼あるデータ交換が維持される。それに加え、第一およ
び第二の装置は、スタートビットが送信される時間およびこのスタートビットに
関連した最後のデータビットを受信する時間の間の二つの時間ベース間、小さな
パーセントのドリフトを維持しなければならず、そうでなければデータは間違え
て受信されるであろう。
【０００５】 前述したように、シリアルデータを送信するこれらの既知の方法はそれぞれデ
ータ送信能力における制限を被っている。これらの制限はしばしば二つの方法の
どちらが最大利益を生じるかを決定するために行われるトレードオフ分析を必要
とする。 データ送信の速さを決定するために時間ベースを利用し、ケーブル遅延によっ
て制限されない、シリアルデータの送信方法および装置を提供することが望まし
い。
【０００６】 発明の簡単な要約 これらおよび他の目的は通信リンクまたは装置によって達成されることができ
、一つの実施形態においては、時間ベースを生じるイニシエータと応答機を含む
。イニシエータの時間ベースを使用することで、データはイニシエータと応答機
の間を正確に伝送されることができる。
【０００７】 さらに詳しくは、一つの典型的な実施形態では、通信装置は二つのモードまた
は状態を有する。これらのオペレーション状態はこのなかでは時として送信状態
および受信状態と呼ばれる。送信状態とはデータがイニシエータから応答機に伝
送される状態のことをいう。データを応答機に送信する前に、時間ベース・クロ
ック出力信号が生成され、そこから送信クロック出力信号がつくられる。データ
および送信クロック信号はそれからイニシエータに送信される。
【０００８】 受信状態とはデータが応答機からイニシエータに伝送される状態のことをいう
。時間ベースクロック信号を使用してイニシエータに伝送されたデータをオーバ
ーサンプリング（ｏｖｅｒｓａｍｐｌｉｎｇ）することにより、イニシエータは
データの中心位置を決めることができる。一度中心位置が規定されると、伝送さ
れるデータのすべてのビットが適切に決定され得る。その次のスタートビットを
受信した直後に、応答機から送信されているデータビットを適切に認識するため
に中心位置が再び決定される。
【０００９】 時間ベースのクロック信号を利用して、装置は送信されたデータを受信する適
切なタイミングを決定することができる。結果として、装置は独立した時間ベー
スを必要としない。それに加え、装置の伝送速度はケーブル遅延によって制限さ
れない。 前述した通信装置はケーブル遅延によって制限されない間にに単一の時間ベー
スを利用してデータを信頼性よく送信することを許容する。
【００１０】 発明の詳細な説明 図１は本発明の一実施形態に従った通信システム１０のブロック図である。通
信システム１０は第一のマイクロコンピュータ１４、第二のマイクロコンピュー
タ１６、通信リンクまたは装置１８を含む。オペレーションにおいてマイクロコ
ンピュータ１４、１６は、典型的には様々な入力装置（図示されていない）、例
えば、記憶装置及びキーボードなどのオペレータ入力装置と結合されている。こ
れらの入力装置からの情報を利用して、マイクロコンピュータ１４、１６はデー
タを生成することができる。このデータはそれから通信装置１８を使って他のマ
イクロコンピュータと交換されることができる。通信装置１８はイニシエータ２
０と応答機２４を含む。
【００１１】 データ信号はデータバス２６を利用してマイクロコンピュータ１４とイニシエ
ータ２０の間を双方向に結合される。イニシエータ２０はシリアルデータを応答
機２４に送信するための送信機３０および応答機２４からシリアルデータを受信
するための受信機３２を含む。送信機３０および受信機３２はデータバス２６に
結合されている。時間ベースの発生器３４はマイクロコンピュータ１４からのク
ロック信号に結合され、パルス化された時間ベースのクロック出力信号を生成す
る。時間ベースのクロック信号は受信機３２と、パルス化された送信クロック出
力信号を生成するクロック分周器分周器３６に結合されている。送信クロック信
号は送信機３０に結合されている。シリアルデータは送信機３０から伝送され、
発生器３４および分周器３６、特に送信クロック信号によって決められたレート
（速度）で受信機４４によって受信される。一つの実施形態では、例えば送信機
３０および受信機３２はデータバス２６からのパラレルデータをシリアルデータ
に変換するシフトレジスタであり得、時間ベースの発生器３４はカウンタであり
得、クロック分周器３６はＮカウンタによって分周（分割）され得る。クロック
分周器３６は時間ベースのクロック信号を整数、例えば４などで分周する。
【００１２】 応答機２４はデータがマイクロコンピュータ１６と応答機２４の間で伝送され
るために、双方向バス４０を使用してマイクロコンピュータ１６に結合される。
特にデータは、バス４０を使用し、マイクロコンピュータ１６から受信機４４お
よび送信機４６へ結合される。一つの実施形態においては、例えば、受信機４４
は受信機３２と同一のシフトレジスタであり、送信機４６は送信機３０と同一の
シフトレジスタである。シフトレジスタのパラレルバスの幅は例えば、マイクロ
コンピュータ１４、１６からのデータの幅によって、８ビット、１６ビットなど
に選択されうる。
【００１３】 シリアルデータは多重導体ケーブル５０を利用してイニシエータ２０と応答機
２４の間を伝送される。特に、ケーブル５０は送信クロック信号を送信機３０か
ら受信機４４へ結合し、シリアルデータを送信機３０から受信機４４へ結合し、
送信機４６からのシリアルデータを受信機３２へ結合する。 前述した構成要素の多くの機能および変更は当通信技術においてよく理解され
ている。本出願はそのように理解されそして既知の機能および変更を目的として
いるのではない。むしろ、本出願は以下でもっと詳細に述べられているデータ交
換のための方法および装置を目的としている。
【００１４】 さらに、本出願は多くの代替的なマイクロコンピュータとともに実行可能であ
り、マイクロコンピュータ１４および１６のみと結合して実行することには限定
されない。そこで、この中で使用されているように、マイクロコンピュータとい
う言葉はまさにマイクロコンピュータとして当技術上言及されている集積回路の
意味には限定されず、広くマイクロコンピュータ、プロセッサ、マイクロコント
ローラ、専用集積回路、他のプログラム可能回路、同様に他のデータ生成装置を
意味する。
【００１５】 通信装置１８は二つの異なるモード、またはオペレーション状態を持つ。これ
らのオペレーション状態はここでは送信状態および受信状態と呼ばれる。装置１
８の送信状態とは、データがイニシエータ２０から応答機２４に送信されている
時の装置１８の状態をいう。送信状態では、データは通信システム１８を使って
、マイクロコンピュータ１４からマイクロコンピュータ１６に伝送される。もっ
と詳しく言うと、イニシエータ２０の送信機３０はケーブル５０を使って、送信
クロック信号およびシリアルデータを応答機２４の受信機４４に送信もしくは伝
送する。特に、イニシエータが送信クロック信号を応答機２４に送信している間
、単一のスタートビットは、イニシエータ２０から応答機２４にデータビットを
送信する前に、プリペンドされるかまたは送られる。スタートビットは、シリア
ルデータが続くであろうことをレシーバ４４に通知する。スタートビットを受信
した直後、受信機４４は送信機３０からのシリアルデータを受信し始める。シリ
アルデータはイニシエータ２０から送信された送信クロック信号によって決めら
れたレートでシリアルデータをサンプリングすることによって受信機４４で受信
される。特に、シリアルデータは送信クロック信号のリーディング遷移エッジ（
ｌｅａｄｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｅｄｇｅ）上でサンプル化される。シ
リアルデータのビットが受信機４４によって受信されるので、データは双方向バ
ス４０を使用してマイクロコンピュータ１６に伝送される。
【００１６】 装置１８の受信状態とは、データが応答機２４からイニシエータ２０に送信さ
れている時の装置１８の状態をいう。受信状態では、データは通信システム１８
を利用して、マイクロコンピュータ１６からマイクロコンピュータ１４に伝送さ
れる。さらに詳細には、応答機２４の送信機４６はシリアルデータをケーブル５
０を利用してイニシエータ２０の受信機３２に送信する。初めのデータビットを
伝送する前に、単一のスタートビットはケーブル５０を利用して、応答機２４か
らイニシエータ２０にプリペンドされ、または送られる。スタートビットは受信
機３２にシリアルデータが続くであろうことを通知する。スタートビットを送っ
た後、シリアルデータは送信機４６から送信され、送信クロック信号によって決
められたレートで受信機３２において受信される。イニシエータ受信機３２は、
スタートビットのリーディング遷移エッジを観察した後、発生器３４によって創
られる時間ベースのクロック信号によって決められるレートでデータをオーバー
サンプリングすることによって、最初および後続のデータビットの中心位置を決
定することができる。シリアルデータのビットが受信機３２によって受信された
時、データはデータバス２６を利用してマイクロコンピュータ１４に伝送される
。次のスタートビットを受信した直後、応答機から送信されているデータビット
を適切に認識するために中心位置は再び決められる。
【００１７】 前述の通信装置は単一時間ベースを利用して、データを信頼性よく伝送するこ
とを許容する。伝送レートがイニシエータによって設定されるので、単一時間ベ
ースを利用することは、応答機をセットアップする必要を回避する。通信装置は
、応答機にデータを同期式送信および受信することを許容している間、イニシエ
ータにデータを同期式伝送および非同期式受信することをも許容する。それに加
えて、データ伝送レートはケーブル遅延によって制限されない。それゆえ、デー
タ伝送レートはイニシエータと応答機両方で設定される必要はない。
【００１８】 別の実施形態では、通信システム１０は単一のイニシエータ１８および複数の
応答機２４を含む。データは、特有のアドレスを各々の応答機２４に送信するこ
とによって、イニシエータ１８と選択された応答機２４との間で交換される。前
述のように、送信されたアドレスに等しいアドレスを持っているその応答機２４
のみが使用可能にされ、データは使用可能にされた応答機２４とイニシエータ１
８との間でのみ交換されるであろう。データ伝送が完了した後、データは異なっ
た特有アドレスを応答機２４に送信することによって、異なった応答機２４とイ
ニシエータ１８との間で交換されうる。
【００１９】 本発明の様々な実施形態の前述した記述から、本発明の目的が達成されること
は明らかである。本発明は詳細に記載、説明されているが、これらの記載、説明
は例としてあげられたものにすぎず、これらの記載、説明によって発明を限定す
るものではない、ということは明らかである。したがって、本発明の趣旨および
範囲は、添付の特許請求の範囲の語句のみによって制限されるべきである。
【図面の簡単な説明】
【図１】 本発明の一実施形態に従った通信システムのブロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月７日（２０００．３．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】 さらに詳しくは、一つの典型的な実施形態では、通信装置は二つのモードまた
は状態を有する。これらのオペレーション状態はこのなかでは時として送信状態
および受信状態と呼ばれる。送信状態とはデータがイニシエータから応答機に伝
送される状態のことをいう。データを応答機に送信する前に、時間ベース・クロ
ック出力信号が生成され、そこから送信クロック出力信号がつくられる。データ
および送信クロック信号はそれから応答機に送信される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】 通信装置１８は二つの異なるモード、またはオペレーション状態を持つ。これ
らのオペレーション状態はここでは送信状態および受信状態と呼ばれる。装置１
８の送信状態とは、データがイニシエータ２０から応答機２４に送信されている
時の装置１８の状態をいう。送信状態では、データは通信システム１８を使って
、マイクロコンピュータ１４からマイクロコンピュータ１６に伝送される。もっ
と詳しく言うと、イニシエータ２０の送信機３０はケーブル５０を使って、送信
クロック信号およびシリアルデータを応答機２４の受信機４４に送信もしくは伝
送する。特に、イニシエータが送信クロック信号を応答機２４に送信している間
、単一のスタートビットは、イニシエータ２０から応答機２４にデータビットを
送信する前に、プリペンドされるかまたは送られる。スタートビットは、シリア
ルデータが続くであろうことをレシーバ４４に通知する。スタートビットを受信
した直後、受信機４４は送信機３０からのシリアルデータを受信し始める。シリ
アルデータはイニシエータ２０から送信された送信クロック信号によって決めら
れたレートでシリアルデータをサンプリングすることによって受信機４４で受信
される。特に、シリアルデータは送信クロック信号のリーディング遷移エッジ（
ｌｅａｄｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｅｄｇｅ）上でサンプル化される。シ
リアルデータのビットが受信機４４によって受信されるので、データはデータバ
ス４０を使用してマイクロコンピュータ１６に伝送される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】 装置１８の受信状態とは、データが応答機２４からイニシエータ２０に送信さ
れている時の装置１８の状態をいう。受信状態では、データは通信システム１８
を利用して、マイクロコンピュータ１６からマイクロコンピュータ１４に伝送さ
れる。さらに詳細には、応答機２４の送信機４６はシリアルデータをケーブル５
０を利用してイニシエータ２０の受信機３２に送信する。初めのデータビットを
伝送する前に、単一のスタートビットはケーブル５０を利用して、応答機２４か
らイニシエータ２０にプリペンドされ、または送られる。スタートビットは受信
機３２にシリアルデータが続くであろうことを通知する。スタートビットを送っ
た後、シリアルデータは送信機４６から送信され、送信クロック信号によって決
められたレートで受信機３２において受信される。特に、シリアルデータはイニ
シエータの送信クロックパルスのエッジを使用してシーケンスされる。イニシエ
ータ受信機３２は、スタートビットのリーディング遷移エッジを観察した後、発
生器３４によって創られる時間ベースのクロック信号によって決められるレート
でデータをオーバーサンプリングすることによって、最初および後続のデータビ
ットの中心位置を決定することができる。シリアルデータのビットが受信機３２
によって受信された時、データはデータバス２６を利用してマイクロコンピュー
タ１４に伝送される。次のスタートビットを受信した直後、応答機から送信され
ているデータビットを適切に認識するために中心位置は再び決められる。
【手続補正書】
【提出日】平成１３年４月１０日（２００１．４．１０）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 セクストン，ダニエル・ダブリュー アメリカ合衆国ヴァージニア州22911，シ ャーロッツビル，ウィステリア・ドライブ 2140 Ｆターム(参考） 5K047 AA07 GG03 GG24 MM38 MM55 MM56

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 イニシエータおよび応答機を含むシステムにおいてデータを
    交換する方法であって、前記イニシエータは送信クロックパルスを生じるように
    構成され、前記応答機は前記イニシエータの送信クロックパルスによって決めら
    れたレートでデータを受信および送信するように構成されており、 前記イニシエータの送信クロックパルスを前記応答機に送信するステップと、 データビットを前記イニシエータから前記応答機に送信するステップと、 データビットを前記応答機で受信するステップと、 データビットを前記応答機から前記イニシエータに送信するステップと、 を含むデータを交換する方法。
  2. 【請求項２】 データビットを応答機で受信するステップは前記送信クロッ
    クパルスのエッジ上の前記応答機に送信されたデータをサンプリングするステッ
    プを含む、請求項１に記載の方法。
  3. 【請求項３】 前記応答機からデータビットを送信するステップは前記イニ
    シエータの送信クロックパルスのエッジを使用して前記データをシーケンスする
    ステップを含む、請求項１に記載の方法。
  4. 【請求項４】 前記応答機から前記イニシエータにデータビットを送信する
    ステップはさらにスタートビットを送信するステップを含む、請求項３に記載の
    方法。
  5. 【請求項５】 前記イニシエータの送信クロックパルスを前記応答機に送信
    するステップは、 時間ベースのクロックパルスを前記イニシエータに生成するステップと、 前記時間ベースのクロックパルスをあらかじめ選択された整数によって割るこ
    とによって送信クロックパルスを生成するステップと、 を含む、請求項１に記載の方法。
  6. 【請求項６】 データビットを前記応答機から前記イニシエータに送信する
    ステップが、 スタートビットを検出するステップと、 前記時間ベースのクロックパルスによって決められたレートで応答機から受信
    されたデータをサンプリングするステップと、 を含む請求項５に記載の方法。
  7. 【請求項７】 送信クロックパルスを生成しそしてイニシエータからのデー
    タの流れを制御するために前記送信クロックパルスを使用するように構成され、
    シリアルデータを送信および受信するための前記のイニシエータと、 前記イニシエータの送信クロックパルスによって決められたレートでデータを
    受信および送信するように構成されている応答機と、 を含む、データを交換するための通信システム。
  8. 【請求項８】 前記応答機はさらにスタートビットを送信するように構成さ
    れている、請求項７に記載のシステム。
  9. 【請求項９】 前記イニシエータはさらに時間ベースのクロックパルスを生
    じるように構成されている、請求項７に記載のシステム。
  10. 【請求項１０】 前記送信クロックパルスは前記時間ベースのパルスから生
    成される、請求項９に記載のシステム。
  11. 【請求項１１】 イニシエータと応答機を含む、データの交換するための通
    信装置であって、 前記イニシエータを使用して送信クロックパルスを生成し、 前記送信クロックパルスを前記イニシエータから前記応答機に送信し、 前記イニシエータの送信クロックパルスによって決められた速度で前記イニシ
    エータから前記応答機にデータを送信し、 前記イニシエータの送信クロックパルスによって決められたレートで前記応答
    機から前記イニシエータにデータを送信する ように構成されている、データの交換するための通信装置。
  12. 【請求項１２】 前記応答機にデータを送信するために、前記装置が前記送
    信クロックパルスのエッジ上の前記応答機に送信された前記データをサンプルす
    るように構成されている、請求項１１に記載の装置。
  13. 【請求項１３】 前記応答機からデータを送信するために、前記装置が前記
    イニシエータの送信クロックパルスのエッジを使用しているデータをシーケンス
    するように構成されている、請求項１１に記載の装置。
  14. 【請求項１４】 データを前記応答機から前記イニシエータに送信するため
    に、前記装置がさらにスタートビットを送信するように構成されている、請求項
    １３に記載の装置。
  15. 【請求項１５】 前記イニシエータの送信クロックパルスを前記応答機に送
    信するために、 前記時間ベースのクロックパルスをイニシエータに生成し、 時間ベースのクロックパルスをあらかじめ選択された整数で割ることによって
    前記送信クロックパルスを生成するように構成されている、請求項１１に記載の
    装置。
  16. 【請求項１６】 送信データを前記応答機から前記イニシエータに送信する
    ために、 スタートビットを検出し、 前記時間ベースのクロックパルスによって決められたレートで前記応答機から
    受信された前記データをサンプルするように構成されている、請求項１５に記載
    の装置。
JP2000544069A 1998-04-16 1999-04-15 データを交換するための方法および装置 Expired - Fee Related JP4356051B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US8197698P 1998-04-16 1998-04-16
US60/081,976 1998-04-16
US09/244,237 US6047021A (en) 1998-04-16 1999-02-03 Methods and apparatus for exchanging data
US09/244,237 1999-02-03
PCT/US1999/008211 WO1999053622A1 (en) 1998-04-16 1999-04-15 Methods and apparatus for exchanging data

Publications (2)

Publication Number Publication Date
JP2002511694A true JP2002511694A (ja) 2002-04-16
JP4356051B2 JP4356051B2 (ja) 2009-11-04

Family

ID=26766205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000544069A Expired - Fee Related JP4356051B2 (ja) 1998-04-16 1999-04-15 データを交換するための方法および装置

Country Status (8)

Country Link
US (1) US6047021A (ja)
EP (1) EP1072101B1 (ja)
JP (1) JP4356051B2 (ja)
CN (1) CN1133282C (ja)
AU (1) AU3561499A (ja)
CA (1) CA2328256C (ja)
DE (1) DE69936716T2 (ja)
WO (1) WO1999053622A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171859A (ja) * 2010-02-16 2011-09-01 Kawasaki Heavy Ind Ltd 受信機

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772251B1 (en) * 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
US6604206B2 (en) * 2001-05-30 2003-08-05 Cicada Semiconductor Corporation Reduced GMII with internal timing compensation
EP1293790B1 (en) * 2001-09-18 2006-12-20 STMicroelectronics Limited Scan test apparatus using oversampling for synchronisation
US7817674B2 (en) 2004-01-09 2010-10-19 Vitesse Semiconductor Corporation Output clock adjustment for a digital I/O between physical layer device and media access controller
EP1749347B1 (en) * 2004-05-27 2012-08-15 Tag Safety Systems, Inc. Method of and system for determining the delay of digital signals
KR20110086805A (ko) * 2008-11-07 2011-08-01 스미또모 베이크라이트 가부시키가이샤 감광성 수지 조성물, 감광성 접착 필름 및 수광 장치
US9209912B2 (en) * 2009-11-18 2015-12-08 Silicon Laboratories Inc. Circuit devices and methods for re-clocking an input signal
CN102111259A (zh) * 2011-03-03 2011-06-29 北京航空航天大学 天基路由交换系统数据同步传输方法、装置和系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700358A (en) * 1985-11-18 1987-10-13 Hayes Microcomputer Products, Inc. Synchronous/asynchronous modem
EP0258873B1 (en) * 1986-09-01 1995-11-22 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
DE69224322D1 (de) * 1991-05-31 1998-03-12 Koninkl Philips Electronics Nv Einrichtung zur Übertragung von Daten mit variabler Bitrate zwischen einem Modem und einer synchronen Endeinrichtung
JP2824193B2 (ja) * 1993-06-30 1998-11-11 株式会社日立製作所 信号伝送方法および装置
US5379327A (en) * 1993-07-13 1995-01-03 Multi-Tech Systems, Inc. Synchronous-to-asynchronous converter
US5692166A (en) * 1996-04-19 1997-11-25 Motorola, Inc. Method and system for resynchronizing a phase-shifted received data stream with a master clock

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171859A (ja) * 2010-02-16 2011-09-01 Kawasaki Heavy Ind Ltd 受信機

Also Published As

Publication number Publication date
EP1072101A4 (en) 2005-08-31
CN1300472A (zh) 2001-06-20
EP1072101B1 (en) 2007-08-01
DE69936716D1 (de) 2007-09-13
CN1133282C (zh) 2003-12-31
CA2328256C (en) 2012-06-19
AU3561499A (en) 1999-11-01
WO1999053622A1 (en) 1999-10-21
DE69936716T2 (de) 2008-04-30
US6047021A (en) 2000-04-04
CA2328256A1 (en) 1999-10-21
EP1072101A1 (en) 2001-01-31
JP4356051B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
US5400340A (en) End of packet detector and resynchronizer for serial data buses
US5708801A (en) Apparatus and method for operating chips synchronously at speeds exceeding the bus speed
JP2002539526A (ja) 動的ウェーブパイプライン式インターフェース装置およびその方法
JP2002511694A (ja) データを交換するための方法および装置
US5291529A (en) Handshake synchronization system
EP3327579B1 (en) Serial data communications using a uart module and method therefor
JP3194473B2 (ja) データ転送同期装置及び方法
US7158592B2 (en) Method and apparatus for synchronizing data transfer
JP3344466B2 (ja) 信号転送制御方法およびその回路
US6067629A (en) Apparatus and method for pseudo-synchronous communication between clocks of different frequencies
US6510477B2 (en) Bus system
US7085325B2 (en) Serial interface unit with transmit monitor
US20030126489A1 (en) Method, apparatus, and system for high speed data transfer between electronic devices
MXPA00010048A (en) Methods and apparatus for exchanging data
JPH02262739A (ja) 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置
EP0602345A1 (en) Synchronous communication system having multiplexed information transfer and transition phases
US20020112111A1 (en) Parallel and point-to-point data bus architecture
EP0471432A2 (en) A method of and a device for receiving data in packet form
JP2679474B2 (ja) データ同期検出方法
JP2007052515A (ja) シリアルデータ転送システムおよびシリアルデータ転送方法
CN117715168A (zh) 信号同步系统及方法
CN112585592A (zh) 异步通信
JPH1185667A (ja) 高速バスシステム
JP3147842B2 (ja) データ転送システム及びデータ転送方法
JPS58200653A (ja) 調歩同期式通信方式

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under section 34 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20001013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20010410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060413

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090723

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees