JP2002507069A - 複合ブリッジ増幅器用電力トランスレス電源 - Google Patents

複合ブリッジ増幅器用電力トランスレス電源

Info

Publication number
JP2002507069A
JP2002507069A JP2000535941A JP2000535941A JP2002507069A JP 2002507069 A JP2002507069 A JP 2002507069A JP 2000535941 A JP2000535941 A JP 2000535941A JP 2000535941 A JP2000535941 A JP 2000535941A JP 2002507069 A JP2002507069 A JP 2002507069A
Authority
JP
Japan
Prior art keywords
voltage
terminal
amplifier
input
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000535941A
Other languages
English (en)
Inventor
バリー フレンチ，ジョン
アイ ダブリュ ラッセル，デイヴィッド
Original Assignee
インディゴ マニュファクチャリング インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インディゴ マニュファクチャリング インコーポレイテッド filed Critical インディゴ マニュファクチャリング インコーポレイテッド
Publication of JP2002507069A publication Critical patent/JP2002507069A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 ブリッジ増幅器用電源が入力信号に依存する時間で変動する非接地基準ＤＣ電圧源を含む、複合ブリッジ増幅器。低電圧電源回路は時間で変動する非接地基準ＤＣ電圧を用いて固定ＤＣ電圧をつくり、時間で変動する非接地基準ＤＣ電圧を、他に問題はおこさないとしても、汚染し得る不平衡ＤＣ電圧を平衡化電流を与えることにより除去するセンタリングブロックを含む。これにより高価な変圧器が排除される。保護バッファが、寄生容量を有する変流器をもつ絶縁増幅器を用いて与えられる。同相雑音電圧による寄生容量を充電する電流が変流器の二次巻線の雑音電流を相殺するのに役立つように絶縁増幅器を構成することにより、改善された同相雑音除去が得られる。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は増幅器用電源回路に関する。さらに詳しくは、本発明は複合ブリッジ
増幅器に電力を供給するための改良された回路に関する。
【０００２】発明の背景 複合ブリッジ増幅器は米国特許第５,０７５,６３４号に開示されている。この
増幅器はシングルエンドＤ級増幅器及び線形ＡＢ級ブリッジ増幅器の組合せを含
む。Ｄ級増幅器の出力はブリッジ増幅器に供給電圧を与える。この供給電圧は増
幅されるべき信号に依存し、ブリッジ増幅器の出力電圧源にかかる電圧降下を小
さくする。これにより電圧源における電力損失が実質的に低減され、ＡＢ級型の
性能をもつ非常に効率の高い増幅器が得られる。
【０００３】 第２の複合ブリッジ増幅器は米国特許第５,５１０,７５３号に開示されている
。この増幅器はＤ級増幅器にフィードバック制御システムを備え、増幅器の性能
を改善し、従来技術では必要であった時間遅延素子を不必要にする。さらに、こ
の増幅器には出力段を保護する過電流保護及び過熱保護段が組み込まれている。
【０００４】 上記の既知の複合ブリッジ増幅器のそれぞれにおいては、別に発生させた複数
の低電圧電力レールにより電力が与えられる、信号処理電子回路及び制御電子回
路がある。これらの独立したレールの発生には電力変圧器及び付加回路を使用し
なければならない。複合ブリッジ増幅器のコストは、ブリッジ増幅器に電力を与
えるために用いられる電力レールから低電圧電力レールを発生させることにより
低減されるはずである。
【０００５】発明の概要 したがって本発明の目的は、既知の装置より低コストで製造できる、改良され
た複合ブリッジ増幅器を提供することにある。
【０００６】 一態様において本発明は、時間で変動する非接地基準ＤＣ電圧から固定ＤＣ電
圧を発生させるための： （ａ） 時間で変動する非接地基準ＤＣ電圧を受け取るための第１及び第２の
電圧入力端子； （ｂ） 固定ＤＣ電圧を出力するための第１及び第２の電圧出力端子； （ｃ） 第１及び第２の電圧入力端子並びに第１及び第２の電圧出力端子に接
続され、出力電圧固定ブロック及び電圧降下ブロックを有するレギュレータブロ
ック；及び （ｄ） 第１及び第２の電圧入力端子における不平衡ＤＣ電圧を除去するため
のセンタリングブロックであって、第１及び第２の電圧入力端子に接続され、バ
イアス電圧を設定するためのバイアス点ブロック並びに、バイアス点ブロックに
接続され、バイアス電圧に応答して第１及び第２の電圧入力端子における電圧を
平衡させるための電流を供給する電流補償ブロックを含むセンタリングブロック
； を含む電源回路を提供する。
【０００７】 別の態様において本発明は： （ａ） 入力装置から入力信号を受け取るための信号入力端子であって、入力
装置の電源インピーダンスは１ｋΩより小さい信号入力端子； （ｂ） 入力信号に対応する絶縁された信号を出力するための信号出力端子； （ｃ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに入力増幅
器出力端子と信号出力端子との間に接続された結合コンデンサを含む入力ブロッ
ク；及び （ｄ） 一次巻線始端子及び一次巻線終端子を有する一次巻線並びに二次巻線
始端子及び二次巻線終端子を有する二次巻線をもつ絶縁変圧器を含むバッファブ
ロックであって、始端子間の始端子容量及び終端子間の終端子容量として表すこ
とができる寄生容量があり、一次巻線は信号入力端子に接続され、二次巻線は第
１及び第２の抵抗器を介して入力増幅器入力端子に接続され、入力増幅器は差動
増幅器として接続され、絶縁変圧器には始端子容量及び終端子容量がそれぞれ１
０ｐＦより小さくまた始端子容量と終端子容量との差が０.４ｐＦより小さい変 圧器が選ばれているバッファブロック； を含む保護バッファ回路を提供する。
【０００８】 また別の態様において本発明は： （ａ） 入力信号を受け取るための信号入力端子； （ｂ） 入力信号に対応する絶縁された信号を出力するための信号出力端子； （ｃ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに入力増幅
器出力端子と信号出力端子との間に接続された結合コンデンサを含む入力ブロッ
ク；及び （ｄ） 一次巻線及び二次巻線を有する絶縁変圧器を含むバッファブロックで
あって、一次巻線は一次巻線始端子及び一次巻線終端子を有し、二次巻線は二次
巻線始端子及び二次巻線終端子を有し、一次巻線と二次巻線との間には始端子間
の始端子容量及び終端子間の終端子容量として表すことができる寄生容量があり
、一次巻線始端子は抵抗器を介して信号入力端子の１つに接続され、一次巻線終
端子はもう１つの信号入力端子に接続され、二次巻線始端子は入力増幅器入力端
子の１つに接続され、二次巻線終端子はもう１つの入力増幅器入力端子に接続さ
れると同時に接地され、絶縁変圧器は同相雑音電圧により寄生容量を充電する電
流が二次巻線の同相雑音電流を相殺するのに役立つように構成されているバッフ
ァブロック； を含む保護バッファ回路を提供する。
【０００９】 さらに別の態様において本発明は入力信号を増幅する増幅器を提供し、この増
幅器は： （ａ） 入力装置から入力信号を受け取るための信号入力端子； （ｂ） 信号入力端子に接続された保護バッファブロックであって、入力信号
に対応する信号を信号出力端子に与えるように適合されている保護バッファブロ
ック； （ｃ） 第１及び第２の電圧入力端子並びに制御端子を有する信号増幅器ブロ
ックであって、制御端子は信号出力端子に接続されている信号増幅器ブロック； （ｄ） 第１及び第２のＤＣ電圧端子に固定ＤＣ電圧を供給するためのＡＣ電
力整流ブロック； （ｅ） 第１及び第２のＤＣ電圧端子に接続された、入力信号に依存して時間
で変動する非接地基準ＤＣ電圧を第１及び第２の電圧入力端子につくるための、
増幅器電源ブロック； （ｆ） 信号入力端子及び増幅器電源ブロックに接続された、時間で変動する
非接地基準ＤＣ電圧を制御するための、増幅器電力制御回路； （ｇ） 立上げ信号を発生するように適合され、増幅器電力制御回路に接続さ
れた立上げブロックであって、増幅器電力制御回路は立上げ信号に応答して、増
幅器電源ブロックがある特定された時間にわたり非接地固定基準ＤＣ電圧を第１
及び第２の電圧入力端子につくりだすように増幅器電源ブロックを制御している
立上げブロック；及び （ｈ） 第１及び第２の電圧入力端子に接続された、時間で変動する非接地基
準ＤＣ電圧から第１及び第２の電圧出力端子に固定ＤＣ電圧をつくりだすための
電子式電源回路； を含む。
【００１０】好ましい実施形態の詳細な説明 代表的な従来技術の複合ブリッジ増幅器２０を示す、図１を初めに参照する。
このブリッジ増幅器の動作は米国特許第５,０７５,６３４号を参照することによ
り当業者には理解されるであろう。この特許の開示及び図面は本明細書に参照と
して含まれる。ここで従来技術のブリッジ増幅器の動作を簡単に説明する。
【００１１】 従来技術の複合ブリッジ増幅器２０は、入力端子３６，前処理電子回路ブロッ
ク２２，制御電子回路ブロック２４，ＡＣ電圧源ＶＡＣ，増幅器電力整流ブロッ
ク２６，増幅器電源ブロック２８，ブリッジ増幅器ブロック３０及び低電圧電源
ブロック６０を含む。
【００１２】 ＡＣ電圧源ＶＡＣは通常、家庭用ＡＣ配電線であろう。増幅器電力整流ブロッ
クは、電力変圧器５２及び整流器５６を含む。電力変圧器５２の二次巻線５４及
び整流器５６はＡＣ電圧源ＶＡＣから供給される電圧を降圧し整流して、端子５
７及び５８にそれぞれ正及び負のＤＣ電圧＋ＶＤＣ及び−ＶＤＣを供給する。
【００１３】 動作時には、入力信号Ｖｉｎ（一般にはオーディオ入力信号）が入力端子３６
に与えられる。この入力信号は、前置増幅器がおそらく含まれる、前処理電子回
路ブロック２２に導かれる。前処理電子回路ブロック２２の出力は端子３４で分
けられる。
【００１４】 前処理された信号の一部は、電圧増幅／位相分割器ブロック４２及び電力増幅
段４４を含む、ブリッジ増幅器ブロック３０に導かれる。複合ブリッジ増幅器の
構成によっては、端子３４とブリッジ増幅器ブロック３０との間の接続に時間遅
延段（図示せず）が含まれることがある。前処理された信号は電圧増幅／位相分
割器ブロック４２で位相分割され、増幅されて、電力増幅段４４をなす（それぞ
れがトランジスタからなっていてよい）可制御電圧源Ｖ１〜Ｖ４を制御する。可
制御電圧源Ｖ１〜Ｖ４はブリッジ構成で接続される。電力増幅段４４の出力は端
子４８及び５０に現れ、負荷すなわちスピーカー４６を駆動する。電力増幅段４
４は基本的に、互いの位相が１８０°ずれて駆動される、２つのプッシュ−プル
増幅器からなる。入力信号Ｖｉｎの一方の半サイクルの間は可制御電圧源Ｖ１及
びＶ４がオンになり、実線Ａで示される方向に、電流が負荷４６を通って流れる
。もう一方の半サイクルの間は、可制御電圧源Ｖ２及びＶ３がオンになり、破線
Ｂで示される、実線Ａとは逆の方向に、電流が負荷４６を通って流れる（ブリッ
ジ増幅器ブロック３０の動作及び構成は米国特許第５,０７５,６３４号で十分に
説明されている）。
【００１５】 前処理された信号のもう一方の部分は、入力信号Ｖｉｎに対応するパルス幅変
調ゲート駆動信号を端子５９に供給する、制御電子回路ブロック２４に導かれる
。このパルス幅変調ゲート駆動信号は、端子５７及び５８のそれぞれのＤＣ電圧
＋ＶＤＣ及び−ＶＤＣから端子３８及び４０にそれぞれ正及び負の増幅器電力レ
ール＋ＶＡＭＰ及び−ＶＡＭＰを発生させる、増幅器電源ブロック２８を制御す
るために用いられる。これらの（端子３８，４０における）電力レールは時間で
変動し、接地電位に対して常に対称でなければならない（すなわち、これらの電
力レールは振幅が等しく極性が逆になっていなければならない）。（制御電子回
路ブロック２４及び増幅器電源ブロック２８の動作及は米国特許第５,０７５,６
３４号で十分に説明されている。）
【００１６】 従来技術の複合ブリッジ増幅器２０の前処理電子回路ブロック２２及び制御電
子ブロック２４は、低電圧電源ブロック６０において独立にＡＣ電圧源ＶＡＣか
らつくられる、別電源により電力を供給される。
【００１７】 従来技術の低電圧電源ブロック６０を詳細に示す、図２を次に参照する。低電
圧電源ブロック６０は、変圧器５２の二次巻線６２，ダイオード６３〜６６，コ
ンデンサ６７及び６８並びにレギュレータ６９及び７０からなる。
【００１８】 二次巻線６２，ダイオード６３〜６６並びにコンデンサ６７及び６８は、図に
示されるように、２つの電圧整流器として接続され、その動作は当業者にはよく
知られているであろう。端子７１及び７２におけるこれらの整流器の出力は、２
つの整流されたＤＣ電圧レールである。
【００１９】 レギュレータ６９及び７０は任意に付加され、端子７１及び７２における電圧
を昇圧または降圧するための電圧処理電子回路を別に含むことができる。当業者
であれば、ブリッジ増幅器２０の特定の用途に適するレギュレータを設計できる
であろう。レギュレータの出力は、端子７３及び７４のそれぞれにおける、低電
圧電力レール＋ＶＣＣ及び−ＶＣＣである。整流されたＤＣ電圧源をさらに調整
する必要がなければ、端子７１及び７２をそれぞれ端子７３及び７４に直接接続
することができる。出力電圧レールである、端子７３における＋ＶＣＣ及び端子
７４における−ＶＣＣは、前処理電子回路ブロック２２及び制御電子回路ブロッ
ク２４に電力を供給するために用いられる。
【００２０】 二次巻線６２の中央タップは端子７６で接地される。この接地により制御電子
回路ブロック２４及び前処理電子回路ブロック２２で発生するいかなる接地電流
に対しても帰還路が与えられる。二次巻線５４とは独立の二次巻線６２を使用す
ることにより、増幅器電源ブロック２８に対して浮動状態にある低電圧電源ブロ
ック６０が得られる。この結果、制御電子回路ブロック２４あるいは前処理電子
回路ブロック２２で発生するいかなる接地電流も、増幅器電源ブロック２８の動
作、したがって増幅器電圧すなわち増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰ に影響を与えない。増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰと低電圧電力レ
ール＋ＶＣＣ及び−ＶＣＣとが独立であることは、増幅器電力レールが接地電位
に関して対称であることを保証するために必要である。増幅器電力レール＋ＶＡ ＭＰ 及び−ＶＡＭＰが接地電位に関して対称でなければ、負荷４６にかかる正側
と負側の最大電圧スイングが異なるであろう。増幅器がオーディオ信号増幅器と
して用いられる場合は、上記の正側と負側の最大電圧スイングの違いにより出力
波形に歪が生じ得る。
【００２１】 従来技術の複合ブリッジ増幅器２０は非常に効率が高いが、いくつかの独立し
た二次巻線をもつ高価な電力変圧器が必要であることにより高価である。増幅器
電源ブロック２８で発生される、時間で変動する増幅器電力レール＋ＶＡＭＰ及
び−ＶＡＭＰから低電圧電力レール＋ＶＣＣ及び−ＶＣＣを得ることにより、電
力変圧器を不必要とすることができる。
【００２２】 本発明にしたがう改良された複合ブリッジ増幅器１２０を示す、図３を次に参
照する。
【００２３】 改良された複合ブリッジ増幅器１２０は、入力端子１３６，保護バッファブロ
ック１９０，前処理電子回路ブロック１２２，制御電子回路ブロック１２４，Ａ
Ｃ電圧源ＶＡＣ，ＡＣ電力整流ブロック１２６，増幅器電源ブロック１２８，低
電圧電源ブロック１６０，ブリッジ増幅器ブロック１３０及び立上げ制御ブロッ
ク１８０を含む。
【００２４】 改良された複合ブリッジ増幅器１２０の定常状態における動作は、従来技術の
複合ブリッジ増幅器２０の動作と実質的に同じままである。前処理電子回路ブロ
ック１２２，ＡＣ電圧源ＶＡＣ，増幅器電源ブロック１２８及びブリッジ増幅器
ブロック１３０の動作は、従来技術の複合ブリッジ増幅器２０の類似の構成要素
の動作と同じである。制御電子回路ブロック１２４の動作は従来技術の制御電子
回路ブロック２４と実質的に同じであるが、以下に論じる改変がなされている。
【００２５】 ＡＣ電力整流ブロック１２６はＡＣ電圧源ＶＡＣに接続された整流器１５６を
含む。従来技術のＡＣ電力整流ブロック２６にあった変圧器５２はもはや必要で
はない。整流器１５６は、ＡＣ電圧源ＶＡＣにより供給されるＡＣ電圧を整流し
て端子１５７及び１５８のそれぞれのＤＣ電圧＋ＶＤＣ及び−ＶＤＣとするため
に、既知の形態に構成されたダイオードブリッジ（図示せず）を含むことができ
る。ＤＣ電圧＋ＶＤＣ及び−ＶＤＣは、従来技術と同じく、端子１３８及び１４
０のそれぞれの増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰを発生させるために
動作する、増幅器電源ブロック１２８に導かれる。
【００２６】 ＡＣ電力整流ブロック１２６からの変圧器５２の排除は、本発明の最も主要な
利点の１つである。変圧器を無くすことにより、改良された複合ブリッジ増幅器
１２０は低コストで製造でき、重量が小さい。
【００２７】 従来技術の複合ブリッジ増幅器においては、変圧器５２がＡＣ電圧源ＶＡＣと
入力端子３６との間の保護バッファとなっていた。改良された複合ブリッジ増幅
器１２０においては変圧器５２が用いられていないから、保護バッファを与える
ために保護バッファブロック１９０が用いられる。保護バッファブロック１９０
の動作は以下で詳細に説明される。
【００２８】 従来技術の複合ブリッジ増幅器２０における低電圧電源ブロック６０は改良さ
れた複合ブリッジ増幅器１２０の低電圧電源ブロック１６０で置き換えられてい
る。低電圧電源ブロック１６０は、以下で詳細に説明されるように、時間で変動
する正及び負の増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰから、低電圧電力レ
ール＋ＶＣＣ及び−ＶＣＣを発生する。
【００２９】 改良された複合ブリッジ増幅器１２０の定常状態動作において、制御電子回路
ブロック１２４，前処理電子回路ブロック１２２及び改良された複合ブリッジ増
幅器１２０の特定の用途に応じて必要とされ得るその他の構成要素は、低電圧電
力レール＋ＶＣＣ及び−ＶＣＣから電力を供給される。
【００３０】 当業者であれば、この構成では改良された複合ブリッジ増幅器１２０に電源が
入れられたばかりのときに問題がおこることに気がつくであろう。正及び負の増
幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰは制御電子回路ブロック１２４に電力
が与えられてはじめて発生し得るが、一方制御電子回路ブロック１２４は増幅器
電力レール＋ＶＡＭＰ及び−ＶＡＭＰから得られる低電圧電力レール＋ＶＣＣ及
び−ＶＣＣが発生してはじめて動作できる。この問題は立上げ制御ブロック１８
０及を付加して、立上げ制御ブロック及び制御電子回路ブロック１２４をともに
ＡＣ電力整流ブロック１２６の＋ＶＤＣと端子１５７で接続することにより解決
される。
【００３１】 改良された複合ブリッジ増幅器１２０の立上げ動作の間、立上げ制御ブロック
１８０は立上げ信号を端子１８２に発生する。この立上げ信号は制御電子回路ブ
ロック１２４に導かれる。立上げ信号に応答して、制御電子回路ブロック１２４
は前もってプログラムされた立上げパルス幅変調ゲート駆動信号を発生する。こ
の前もってプログラムされた立上げパルス幅変調ゲート駆動信号は増幅器電源ブ
ロック１２８に導かれ、増幅器電源ブロック１２８に正及び負の増幅器電力レー
ル＋ＶＡＭＰ及び−ＶＡＭＰを発生させる。次いで低電圧電源ブロック１６０が
対応する電圧を低電圧電力レール＋ＶＣＣ及び−ＶＣＣに発生する。これらの電
圧が発生するに十分な時間が経過すると、立上げ制御ブロック１８０は端子１８
２から立上げ信号を取り去り、制御電子回路ブロック１２４は低電圧電力レール
＋ＶＣＣ及び−ＶＣＣから電力をとる定常状態動作に入る。
【００３２】 立上げ動作の間、増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰ、したがって低
電圧電力レール＋ＶＣＣ及び−ＶＣＣが安定するまでに若干の時間がかかる。こ
の結果、増幅器ブロック１３０への電力供給が不安定になり得る。前処理電子回
路は低電圧電力レール＋ＶＣＣ及び−ＶＣＣから電力を受けているから、端子１
３４に現れる前処理された信号も不安定になり得る。上記の不安定条件のいずれ
かあるいは双方の結果、負荷１４６にかかるブリッジ増幅器ブロック１３０の出
力も不安定になり得る。スピーカー１４６を保護するため、また望ましくない過
渡出力を防ぐため、ミュート回路１８４がブリッジ増幅器ブロック１３０に付加
される。ミュート回路１８４は、増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰ並
びに低電圧電力レール＋ＶＣＣ及び−ＶＣＣが安定化されるまで、複合ブリッジ
増幅器の出力を無効にする。ミュート回路は、増幅器の電源が切られたときの望
ましくない過渡出力を同様に避けるために、改良された複合ブリッジ増幅器１２
０の出力にミュートをかけるようにも設計することができる。ミュート回路は従
来技術でよく知られており、ミュート回路１８４の構成について本明細書ではこ
れ以上説明しない。当業者であれば、改良された複合ブリッジ増幅器１２０が使
用されるはずの特定の用途に適するミュート回路１８４を設計できるであろう。
【００３３】低電圧電源ブロック１６０（図４） 低電圧電源ブロック１６０の構成及び動作を、ブロック図の形で低電圧電源ブ
ロック１６０を示す、図４を参照してここで説明する。
【００３４】 低電圧電源ブロック１６０はセンタリングブロック２００及びレギュレータブ
ロック２０２を含む。
【００３５】 従来技術の複合ブリッジ増幅器２０においては、低電圧電源ブロック６０（図
２）はＡＣ入力電圧を端子７１及び７２におけるＤＣ電圧に整流するためのダイ
オード６３〜６６及並びにコンデンサ６７及び６８からなる整流器回路を含んで
いた。改良された複合ブリッジ増幅器１２０においては、低電圧電源ブロック１
６０は端子１３８及び１４０における増幅器電源ブロック１２８からの増幅器電
力レール＋ＶＡＭＰ及び−ＶＡＭＰからＤＣ電圧を受け取る。したがって整流器
回路は必要とされない。
【００３６】 レギュレータブロック２０２は増幅器電源ブロック１２８により端子１３８及
び１４０のそれぞれに供給される時間で変動するＤＣ電圧＋ＶＡＭＰ及び−ＶＡ ＭＰ を降圧して端子１７３及び１７４にそれぞれ低電圧ＤＣ電力レール＋ＶＣＣ 及び−ＶＣＣを発生する。
【００３７】 レギュレータブロック２０２は２つのツェナーダイオード２２０及び２２２，
２つの抵抗器２２４及び２２６並びにトランジスタ２２８及び２３０からなる。
トランジスタ２２８のコレクタは端子１３８に接続される。抵抗２２４はトラン
ジスタ２２８のコレクタとベースの間に接続される。ツェナーダイオード２２０
のカソードはトランジスタ２２８のベースに接続され、ツェナーダイオード２２
０のアノードは接地される。端子１７３の電圧は、ツェナーダイオード２２０の
電圧からトランジスタ２２８のベース−エミッタ接合間の電圧降下分を差し引い
た電圧に等しい。いかなる望ましくない電圧もトランジスタ２２８及び抵抗器２
２４にかけて落とされる。よって、端子１７３における電圧をツェナーダイオー
ド２２０の選択により精密に制御できる。ツェナーダイオード２２２，抵抗器２
２６及びトランジスタ２３０が同様の仕方で接続されて端子１７４に制御された
電圧を供給する。
【００３８】 レギュレータブロック２０２はトランジスタ２２８及び２３０を用いて示され
ているが、端子１３８と１７３の間あるいは端子１４０と１７４の間の不必要な
電圧を落とすためにはどのような直列通過素子も用いることができる。低電圧電
力レール＋ＶＣＣ及び−ＶＣＣにより電力を供給される、制御電子回路ブロック
１２４及び前処理電子回路ブロック１２２並びにその他のデバイスの負荷電流が
十分に小さければ、直列通過素子を全く取り除くことができる。次いで端子１７
３が抵抗器２２４とツェナーダイオード２２０の間に接続され、端子１７４が抵
抗器２２６とツェナーダイオード２２２の間に接続される。いかなる不必要な電
圧も抵抗器２２４及び２２６にかけて落とされる。
【００３９】 当業者であれば、端子１３８における電圧＋ＶＡＭＰがツェナーダイオード２
２０の仕様電圧より高くなければならず、また同様に、端子１４０における電圧
−ＶＡＭＰが負で表したツェナーダイオード２２２の仕様電圧（すなわち−ＶＤ ）より小さくなければならないことに気がつくであろう。これらの条件のいずれ
かが満たされない場合、対応するトランジスタ２２８または２３０がレギュレー
ションからはずれ、端子１７３または１７４の電圧はもはや調節されていない。
【００４０】 したがって、増幅器電源ブロック１２８が端子１３８及び１４０に発生する電
圧＋ＶＡＭＰ及び−ＶＡＭＰが上記の最小及び最大電圧条件を確実に満たすよう
に、制御電子回路ブロック１２４を改変しなければならない。この改変により改
良された複合ブリッジ増幅器１２０の効率は（出力電圧レベルが低い場合にはブ
リッジ増幅器１４４への供給電圧と負荷１４６にかかる出力電圧との間の余裕が
大きくなることにより）低下するであろうが、この効率低下は改良された複合ブ
リッジ増幅器１２０のコストが低減されることにより相殺される。当業者であれ
ば、制御電子回路ブロックにこうした改変を行うことができるであろう。
【００４１】 増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰが仕様最小電圧レベルを常に維持
していなければならないという条件による効率低下を最小限に抑えるには、制御
電子回路ブロック１２４及び前処理電子回路ブロック１２２ができるだけ低い電
圧で動作するように改変されるべきである。
【００４２】 低電圧電力レール＋ＶＣＣ及び−ＶＣＣは、ＡＣ電力整流ブロック１２６が端
子１５７及び１５８に発生する固定ＤＣ電圧＋ＶＤＣ及び−ＶＤＣからではなく
、時間で変動する増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰから発生すること
が好ましい。当業者であれば、ＤＣ電圧＋ＶＤＣ及び−ＶＤＣが時間で変動する
ＤＣ電圧＋ＶＡＭＰ及び−ＶＡＭＰよりも大きな絶対値を常にもつことに気がつ
くであろう。したがって、ＤＣ電圧＋ＶＤＣ及び−ＶＤＣが低電圧電力レール＋
ＶＣＣ及び−ＶＣＣを発生するために用いられると、より大きな電圧をレギュレ
ータブロック２０２で降下させなければならず、改良された複合ブリッジ増幅器
１２０の電力損失が増加する。
【００４３】 上述したように、増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰは接地電位に関
して対称でなければならない。従来技術の複合ブリッジ増幅器２０においては、
電力は(増幅器電源ブロック２８から)ブリッジ増幅器４４に、また（低電圧電源
ブロック６０から）制御電子回路ブロック２４及び前処理電子回路ブロック２２
に、別々に供給されていた。当業者には、ブリッジ増幅器４４のブリッジ接続さ
れた出力段により、負荷４６につくられる全負荷電流がブリッジ増幅器４４の端
子３８における正の電力入力から端子４０における負の電力入力に直接流れ得る
ことは当然であろう。この結果、ブリッジ増幅器４４においては関係する接地電
流が全く発生せず、増幅器電源ブロックを、例えば増幅器電力レール＋ＶＡＭＰ 及び−ＶＡＭＰの基準を接地電位にとることにより、そのような接地電流をすべ
て排除するように適合させる必要はない。
【００４４】 制御電子回路ブロック２４及び前処理電子回路ブロック２２は接地電流をつく
りだし、上述したように、これらの接地電流の帰還路は二次巻線６２の中央タッ
プを介して与えられていた。改良された複合ブリッジ増幅器１２０においては、
これらの接地電流はレギュレータブロック２０２を介して増幅器電源ブロック１
２８に導かれる。この結果、増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰは接地
電位に関して非対称になり得る。
【００４５】 この問題は、時間で変動する増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰにお
けるすべての不平衡電流を比較するバイアス点をつくり、補償電流を加えて適切
な増幅器電力レール＋ＶＡＭＰまたは−ＶＡＭＰにすることにより、制御電子回
路ブロック１２４及び前処理電子回路ブロック１２２で発生する不平衡接地電流
を補償するセンタリングブロック２００（図４）により解決される。センタリン
グブロックは、抵抗器２０４，２０６，２１０及び２１２，増幅器２０８，ＮＰ
Ｎトランジスタ２１４及びＰＮＰトランジスタ２１６からなる。抵抗値が等しく
なければならない抵抗器２０４と２０６が端子１３８と１４０との間で直列接続
される。増幅器２０８の非反転入力は抵抗器２０４と２０６の間の端子２１７に
接続される。非反転増幅器として接続される増幅器２０８の利得は、一端が増幅
器２０８の反転入力に接続され他端が接地される抵抗器２１０及び、増幅器２０
８の負入力と出力との間に接続される抵抗器２１２により定められる。増幅器２
０８の出力は端子２１８に接続される。トランジスタ２１４及び２１６のベース
入力も端子２１８に接続される。ＮＰＮトランジスタ２１４のコレクタは端子１
３８で＋ＶＡＭＰレールに接続され、トランジスタ２１４のエミッタは接地され
る。ＰＮＰトランジスタ２１６のコレクタは端子１４０で−ＶＡＭＰレールに接
続され、トランジスタ２１６のエミッタは接地される。
【００４６】 センタリングブロック２００は以下のように動作する。不平衡電流（すなわち
接地電流）が、増幅器電力レール＋ＶＡＭＰまたは−ＶＡＭＰから（直接に、あ
るいは低電圧電源ブロック１６０で発生した＋ＶＣＣまたは−ＶＣＣを介して）
電力を受ける、制御電子回路ブロック１２４または前処理電子回路ブロック１２
２あるいはその他の構成要素のいずれかにおいて発生すると、増幅器電力レール
＋ＶＡＭＰ及び−ＶＡＭＰは接地電位に関して対称ではなくなる。このため端子
２１７の電圧は非ゼロになる。この非ゼロ電圧は増幅器２０８により増幅され、
この結果端子２１８に現れる増幅された電圧がトランジスタ２１４及び２１６の
動作の制御に用いられる。端子２１８の電圧が正であれば、トランジスタ２１４
がその能動領域で動作して正の増幅器電力レール＋ＶＡＭＰから電流を流し出す
。端子２１８の電圧が負であれば、トランジスタ２１６がその能動領域で動作し
て負の増幅器電力レール−ＶＡＭＰに電流を加える。当業者であれば、センタリ
ング回路が増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰにおけるいかなる不平衡
電流に対しても確実に補償過剰あるいは補償不足を生じさせないように、抵抗器
２１０及び２１２について適切な抵抗値を選択することができるであろう。
【００４７】 このようにして、時間で変動する増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰ に対する基準接地電位が欠けているにも関わらず、事実上、センタリングブロッ
ク２００はレギュレータブロック２０２で発生する低電圧電力レール＋ＶＣＣ及
び−ＶＣＣの基準に接地電位をとる。この結果、制御電子回路ブロック１２４あ
るいは前処理電子回路ブロック１２２で発生するいかなる不平衡電流もセンタリ
ング回路により補償され、増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰは接地電
位に関して対称のままとなる。さらに、センタリング回路は電力増幅段１４４で
発生するいかなる不平衡電流も補償し、電圧源（Ｖ１〜Ｖ４）の平衡を精密にと
る必要性が低められ、電力増幅段をそれほど高価ではない素子で構成することが
できる。
【００４８】 改良された複合ブリッジ増幅器１２０の性能規準が許せば、センタリング回路
を増幅器２０５並びに抵抗器２１０及び２１２を用いずにつくることができる。
この場合、端子２１７及び２１８が１つにまとめられてトランジスタ２１４及び
２１６のベースに接続される。この構成は、接地電位に関する増幅器電力レール
＋ＶＡＭＰ及び−ＶＡＭＰのいかなる非対称性にも感度が小さくなるが、より低
コストでつくることができる。
【００４９】立上げ制御ブロック１８０（図５） 立上げ制御ブロック１８０を詳細に示す、図５を次に参照する。立上げ制御ブ
ロック１８０は端子２４０及び１８２，コンデンサ２４２，抵抗器２４４，ダイ
オード２４５並びにＮＰＮトランジスタ２４８からなる。
【００５０】 端子２４０は、上述したように、端子１５７で整流器１５６の正のＤＣ出力電
圧＋ＶＤＣに接続される。コンデンサ２４２は端子２４０とトランジスタ２４８
のベースとの間に接続される。抵抗器２４４の一端はトランジスタのベースに接
続され、他端は接地される。ダイオード２４６のカソードはトランジスタ２４８
のベースに接続され、ダイオード２４６のアノードは接地される。トランジスタ
２４８のエミッタは接地され、トランジスタ２４８のコレクタは端子１８２に接
続される。端子１８２は、端子１８２がプルアップ抵抗器を介して＋ＶＤＣに確
実に接続されていなければならない制御電子回路ブロック１４２に接続される。
【００５１】 立上げ制御ブロック１８０は、改良された複合ブリッジ増幅器１２０に電源が
入れられたばかりのときに制御電子回路ブロック１２４に立上げ信号を与える。
立上げ信号は、制御電子回路ブロック１２４の制御の下で、増幅器電源ブロック
１２８が増幅器電力レール＋ＶＡＭＰ及び−ＶＡＭＰを発生し、低電圧電源ブロ
ック１６０が低電圧電力レール＋ＶＣＣ及び−ＶＣＣを発生し、さらにこれらの
電力レールの全てが安定するのに十分な時間が経過するまで発生される。
【００５２】 立上げ制御ブロック１８０は以下のようにして動作する。改良された複合ブリ
ッジ増幅器１２０に電源が入れられると、増幅器電力整流ブロック１２６が、上
述したように、端子１５７及び１５８に正及び負のＤＣ電圧＋ＶＤＣ及び−ＶＤ Ｃ を発生する。（端子１５７に接続される）端子２４０の正のＤＣ電圧がコンデ
ンサ２４２を充電し、トランジスタ２４８をオンにする。端子１８２の電圧が下
がる。端子１８２におけるこの低電圧が立上げ信号となる。コンデンサ２４２は
抵抗器２４４を介して接地にむけて放電し、ついにはトランジスタ２４８のベー
ス電圧がトランジスタ２４８のベース−エミッタ電圧より下がって、トランジス
タ２４８はオフになる。次いでコレクタ電圧が上述したプルアップ抵抗を介して
プルアップされ、立上げ信号を終了させる。ダイオード２４６が、コンデンサ２
４２が放電している間、トランジスタ２４８のベース電圧がトランジスタ２４８
のベース−エミッタ電圧より高いままであることを保証する。
【００５３】 立上げ信号の長さは改良された複合ブリッジ増幅器１２０の特定の用途に依存
し、当業者であれば、電力レール＋ＶＡＭＰ，−ＶＡＭＰ，＋ＶＣＣ及び−ＶＣ Ｃ が安定になるまで立上げ信号が終了しないことが保証されるようにコンデンサ
２４２及び抵抗器２４４を選ぶことができるであろう。
【００５４】入力信号バッファブロック１９０（図６） 保護バッファブロックの第１の実施形態１９０を詳細に示す、図６を次に参照
する。
【００５５】 従来技術の複合ブリッジ増幅器２０においては、電力変圧器５２により保護バ
ッファが与えられていた。上述したように、改良された複合ブリッジ増幅器１２
０ではこの変圧器が用いられず、代わりに保護バッファブロック１９０により保
護バッファが与えられる。
【００５６】 保護バッファブロック１９０は変流器回路２６０，入力回路２６２及びサーボ
回路２６４からなる。
【００５７】 変流器回路２６０は、抵抗器２７０及び２７１並びに変圧器２７２からなる。
変圧器２７２には一次始端子３２６，一次終端子３２５，二次始端子２７７及び
二次終端子２７８がある。抵抗器２７０及び２７２は、図に示されるように、入
力信号Ｖｉｎが与えられる端子１３６ａ及び１３６ｂにかけて変圧器２７２の一
次巻線に直列に接続される。抵抗器２７０及び２７２は、増幅されるべき信号を
電圧として表す入力信号Ｖｉｎを電流信号に変換する。変圧器２７２はこの電流
信号を端子２７７及び２７８における絶縁された比例電流信号に変換する。入力
信号Ｖｉｎが電流信号に変換されずに変圧器２７２に直接入力され、入力回路２
６２が（以下に説明されるように）電圧駆動回路に変更されると、変圧器２７２
は電圧変圧器として作動し、大きな電圧−秒をいかなる歪もなしに扱えなければ
ならなくなる。そのような変圧器は高価であり、改良された複合ブリッジ増幅器
１２０に余分な費用がかかる。入力信号Ｖｉｎを電流信号に変換することにより
、より安価な変圧器を入力信号をほとんど歪ませずに用いることができる。変圧
器２７２は入力端子１３６とＡＣ電圧源ＶＡＣとの間の保護バッファを与える。
【００５８】 入力回路２６２は、抵抗器２８２及び２８４，コンデンサ２８６並びに、演算
増幅器を含む差動増幅器２８０からなる。端子２７７は差動増幅器２８０の反転
入力に接続され、端子２７８は差動増幅器２８０の非反転入力に接続される。抵
抗器２８４の一端は差動増幅器２８０の非反転入力に接続され、他端は接地され
る。抵抗器２８２は帰還抵抗器として差動増幅器２８０の出力と反転入力との間
の接続される。コンデンサ２８６は差動増幅器２８０の出力と（前処理電子回路
ブロック１２２に接続される）端子１７６との間に接続される。
【００５９】 必要に応じて、端子２７７及び２８８を一対の抵抗器（図示せず）を介して差
動増幅器２８０の反転及び非反転入力に接続することもできる。これらの抵抗器
は静電気放電による差動増幅器２８０の損傷を防護するために有用である。この
ような抵抗器が用いられる場合は、これらの抵抗値は、差動増幅器２８０の非反
転入力と反転入力との間の仮想短絡により変圧器２７２の二次巻線が間違いなく
実効的に終端させられるように、最小限に抑えられるべきである。これらの抵抗
値が最小限に抑えられていないと、入力回路２６２は電圧駆動回路として動作す
ることになる。
【００６０】 入力回路２６２は変圧器２７２の二次巻線を通る電流を入力Ｖｉｎに依存する
増幅された信号に変換し、コンデンサ２８６を介して端子１７６に出力する。入
力回路に差動増幅器２８０を使用することにより、大きな同相雑音除去比が得ら
れ、変圧器２７２にかかる寄生容量により誘導されるいかなる同相電流の影響も
低減される。変圧器２７２に寄生容量が小さい変圧器を選べば同相雑音除去比が
改善されることがわかっている。寄生容量は異なる２つの等価集中素子で表すこ
とができる。本明細書では始端子容量として定義される第１の素子は、一次巻線
始端子３２６と二次巻線始端子２７７との間にある。本明細書では終端子容量と
して定義される第２の素子は、一次巻線終端子３２５と二次巻線終端子２７８と
の間にある。これらの容量のそれぞれは１０ｐＦより小さいことが好ましく、入
力信号Ｖｉｎを供給する装置の電源インピーダンスは１ｋΩより小さいことが好
ましい。始端子容量と終端子容量との間の差が０.１ｐＦをこえると、改善され た同相雑音除去比の恩恵は小さくなる。この差が０.４ｐＦをこえると恩恵は実 質的に失われる。
【００６１】 変圧器２７２のＤＣインピーダンスは通常、帰還抵抗器２８２に比較して小さ
い。この結果、差動増幅器２８０の出力にＤＣオフセットの問題が生じ得る。こ
の影響は、適切な帰還抵抗器２８２及び差動増幅器２８０として用いるための適
切な演算増幅器の選択により低減することができ、このような選択は当業者の能
力の範囲内にあるであろう。ＤＣオフセットの影響はコンデンサ２８６によりさ
らに最小限に抑えられる。コンデンサ２８６はＡＣカプラーとしてはたらき、差
動増幅器２８０の出力にあるＤＣ成分の通過を阻止する。
【００６２】 ＤＣオフセットが比較的大きい場合には、差動増幅器のダイナミックレンジが
実質的に制限され、したがって改良された複合ブリッジ増幅器１２０により増幅
され得る入力信号Ｖｉｎのダイナミックレンジが制限されることになろう。その
ような大きなＤＣオフセットを補正するためにサーボ回路２６４が付加される。
【００６３】 サーボ回路２６４は、演算増幅器２９０，抵抗器２９２，２９４，２９６及び
２９８並びにコンデンサ３００からなる。抵抗器２９８は演算増幅器２９０の非
反転入力と差動増幅器２８０の出力との間に接続される。コンデンサ３００の一
端は演算増幅器２９０の非反転入力に接続され、他端は接地される。抵抗器２９
６の一端は演算増幅器２９０の反転入力に接続され、他端は接地される。抵抗器
２９２は演算増幅器２９０の出力と反転入力との間に接続される帰還抵抗器であ
る。抵抗器２９４は演算増幅器２９０の出力を差動増幅器２８０の反転入力に接
続する。
【００６４】 サーボ回路２６４は、以下のようにして、差動増幅器２８０の出力からＤＣオ
フセットを能動的に除去する。抵抗器２９８とコンデンサ３００はローパスフィ
ルタとして作動し、差動増幅器２８０の出力にある平均ＤＣオフセットを演算増
幅器２９０の非反転入力に導く。演算増幅器２９０は非反転増幅器として構成さ
れ、その利得は抵抗器２９２と２９６による既知の仕方で定められ、演算増幅器
２９０の出力は差動増幅器２８０の出力にある平均ＤＣオフセットに対応する増
幅されたＤＣ信号である。この増幅されたＤＣ信号は抵抗器２９４を介して差動
増幅器２８０の反転入力に導かれ、事実上、差動増幅器２８０の出力から差し引
かれる。
【００６５】 改善された同相雑音除去が得られる、保護バッファブロックの第２の実施形態
１９０’を示す、図７を次に参照する。図６の同じ要素に対応する図７の要素に
は同じ参照数字が与えられている。保護バッファブロック１９０’は変流器回路
３２２，入力回路３２０及びサーボ回路２６４を含む。サーボ回路２６４は図６
の実施形態と同じままで変更されておらず、これ以上説明されない。
【００６６】 変流器回路３２２は変圧器３２７及び、入力端子１３６ａと変圧器３２７の一
次巻線の一端との間に接続された抵抗器２７０を含む。変圧器３２７の一次巻線
の他端は入力端子１３６ｂで入力信号Ｖｉｎの信号接地におとされる。変圧器３
２７の二次巻線は端子２７７及び２７８にかけて接続される。端子２７８は接地
される。保護バッファ回路の第２の実施形態１９０’により得られる改善された
同相雑音除去比は、（図６を参照して上で定義された）始端子容量を介した電流
及び（図６を参照して上で定義された）終端子容量を介した電流が、変圧器３２
７の一次巻線の電流により変圧器３２７の二次巻線に磁気的に誘導される電流を
相殺するような形状寸法に変圧器３２７がつくられている場合に、最善の値が得
られる。このことが、変圧器３２７の一次巻線始端子３２６及び二次巻線始端子
２７７の横にある極性を示す黒丸で図７に示されている。第２の実施形態１９０
’においては、始端子容量と終端子容量とが等しいことを保証する必要はない。
改善された同相雑音除去の恩恵は、これらの２つの容量の間の比が１０対１（ま
たは１対１０）という高い値であっても維持される。しかし、始端子容量及び終
端子容量はいずれも上に示した形状寸法において６ｐＦより小さいことが好まし
い。いずれの容量も３ｐＦより小さければ理想的である。
【００６７】 入力回路３２０は差動増幅器２８０，抵抗器２８２及びコンデンサ２８６から
なる。抵抗器２８２及び２８６は図６の実施形態と同じ態様で接続されて動作す
るから、ここでこれ以上説明する必要はない。差動増幅器２８０の反転入力は端
子２７７に接続され、差動増幅器２８０の非反転入力は接地される。入力回路３
２０は、図６の入力回路２６２と同じ仕方で、端子１３６ａ及び１３６ｂで受け
取られる入力信号Ｖｉｎに対応する増幅された信号を端子１７６に与える。
【００６８】 ある形状寸法が図６及び７に開示されているが、同相雑音電圧による変圧器に
かかる寄生容量を充電する電流が変圧器の二次巻線の雑音電流を相殺する限り、
その他の形状寸法も用い得ることに注意すべきである。充電電流、すなわちこの
目的に必要な電流は、始端子容量または終端子容量あるいはこれら２つの容量の
組み合わせのいずれかの充電電流である。形状寸法に依存して、寄生容量は上に
掲げた容量とは異なる値になり得る。
【００６９】 説明した本発明の実施形態はオーディオ信号の増幅における特定の用途を有し
ているが、当業者には、本発明が他の状況においても用い得ること、並びにその
他の実施形態も特許請求の範囲により定められる本発明の精神及び範囲内に入る
ことは明らかであろう。
【図面の簡単な説明】
【図１】 従来技術の複合ブリッジ増幅器のブロック図を示す
【図２】 従来技術の低電圧電源ブロックを示す
【図３】 本発明にしたがって実施された複合ブリッジ増幅器のブロック図を示す
【図４】 図３の低電圧電源ブロックの構成図である
【図５】 図３の立上げ回路の構成図である
【図６】 図３のバッファ回路の第１の実施形態の構成図である
【図７】 図３のバッファ回路の第２の実施形態の構成図である
【符号の説明】
１２０ 複合ブリッジ増幅器 １２２ 前処理電子回路ブロック １２４ 制御電子回路ブロック １２６ ＡＣ電力整流ブロック １２８ 増幅器電源ブロック １３０ ブリッジ増幅器ブロック １３６ 信号入力端子 １４６ スピーカー １５６ 整流器 １６０ 低電圧電源ブロック １８０ 立上げ制御ブロック １８４ ミュート回路 １９０，１９０’ 保護バッファブロック ２００ センタリングブロック ２０２ レギュレータブロック ２６０，３２２ 変流器回路 ２６２，３２０ 入力回路 ２６４ サーボ回路 ２７２，３２７ 変圧器 ２８０ 差動増幅器 ２９０ 演算増幅器
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ラッセル，デイヴィッド アイ ダブリュ カナダ国 エム６エイチ ２ティー３ オ ンタリオ州 トロント デラウェア アヴ ェニュー 196 Ｆターム(参考） 5H730 EE03 EE04 EE07 EE43 EE74 5J069 AA03 AA23 AA41 AA63 AA66 CA13 CA36 CA53 CA56 CA81 CA96 FA04 FA09 FA14 FA17 HA08 HA20 HA25 HA29 HA35 KA02 KA03 KA12 KA17 KA30 KA48 KA49 KA51 KA62 MA13 MA25 SA05 TA01 5J091 AA02 AA23 AA41 AA63 AA66 CA13 CA36 CA48 CA53 CA56 CA81 CA96 FA04 FA09 FA14 FA17 GP05 HA08 HA20 HA25 HA29 HA35 KA02 KA03 KA12 KA17 KA25 KA30 KA48 KA49 KA51 KA62 MA13 MA25 SA05 TA01 UW03 5J092 AA02 AA23 AA41 AA63 AA66 CA13 CA36 CA48 CA53 CA56 CA81 CA96 FA04 FA09 FA14 FA17 GR05 HA08 HA20 HA25 HA29 HA35 KA02 KA03 KA12 KA17 KA25 KA30 KA48 KA49 KA51 KA62 MA13 MA25 SA05 TA01

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 時間で変動する非接地基準ＤＣ電圧から固定ＤＣ電圧を発生
    させるための電源回路において： （ａ） 前記時間で変動する非接地基準ＤＣ電圧を受け取るための第１及び第
    ２の電圧入力端子； （ｂ） 前記固定ＤＣ電圧を出力するための第１及び第２の電圧出力端子； （ｃ） 前記第１及び第２の電圧入力端子並びに前記第１及び第２の電圧出力
    端子に接続され、出力電圧固定ブロック及び電圧降下ブロックを有するレギュレ
    ータブロック；及び （ｄ） 前記第１及び第２の電圧入力端子における不平衡ＤＣ電圧を除去する
    ためのセンタリングブロックであって、前記第１及び第２の電圧入力端子に接続
    され、バイアス電圧を設定するためのバイアス点ブロック並びに、前記バイアス
    点ブロックに接続され、前記第１及び第２の電圧入力端子における前記電圧を平
    衡させるための電流を前記バイアス電圧に応答して供給するための電流補償ブロ
    ックを含むセンタリングブロック； を含むことを特徴とする電源回路。
  2. 【請求項２】 前記センタリングブロックが前記バイアス電圧を接地電位と
    比較するための回路を含むことを特徴とする請求項１記載の電源回路。
  3. 【請求項３】 前記出力電圧固定ブロック及び電圧降下ブロックが前記第１
    及び第２の電圧出力端子における前記電圧を固定するための回路を含むことを特
    徴とする請求項１または２記載の電源回路。
  4. 【請求項４】 前記出力電圧固定ブロックが第１及び第２のツェナーダイオ
    ードを含み、前記電圧降下ブロックが第１及び第２の降圧抵抗器を含み、前記第
    １の降圧抵抗器は前記第１の電圧入力端子と前記第１のツェナーダイオードのカ
    ソードとの間に接続され、前記第１のツェナーダイオードのアノードは前記第２
    のツェナーダイオードのカソードに接続されるとともに接地され、前記第２の降
    圧抵抗器は前記第２のツェナーダイオードのアノードと前記第２の電圧入力端子
    との間に接続され、前記第１のツェナーダイオードのカソードは前記第１の電圧
    出力端子に接続され、前記第２のツェナーダイオードのアノードは前記第２の電
    圧出力端子に接続されていることを特徴とする請求項１記載の電源回路。
  5. 【請求項５】 前記出力電圧降下ブロックがＮ型降圧トランジスタ及びＰ型
    降圧トランジスタをさらに含み、前記Ｎ型及びＰ型降圧トランジスタのそれぞれ
    がベース入力、エミッタ出力及びコレクタ出力を有し、前記Ｎ型降圧トランジス
    タの前記ベース入力は前記第１のツェナーダイオードのカソードに接続され、前
    記Ｎ型降圧トランジスタの前記コレクタ出力は前記第１の電圧入力端子に接続さ
    れ、前記Ｎ型降圧トランジスタの前記エミッタ出力は前記第１の電圧出力端子に
    接続されており、また前記Ｐ型降圧トランジスタの前記ベース入力は前記第２の
    ツェナーダイオードのアノードに接続され、前記Ｐ型降圧トランジスタの前記コ
    レクタ出力は前記第２の電圧入力端子に接続され、前記Ｐ型降圧トランジスタの
    前記エミッタ出力は前記第２の電圧出力端子に接続されていることを特徴とする
    請求項４記載の電源回路。
  6. 【請求項６】 前記バイアス点ブロックが第１及び第２の抵抗器を含み、前
    記第１の抵抗器は前記第１の電圧入力端子とバイアス電圧端子との間に接続され
    、また前記第２の抵抗器は前記バイアス電圧端子と前記第２の電圧入力端子との
    間に接続されており、前記電流補償ブロックがＮ型補償トランジスタ及びＰ型補
    償トランジスタを含み、前記Ｎ型及びＰ型補償トランジスタのそれぞれがベース
    入力、エミッタ出力及びコレクタ出力を含み、前記Ｎ型及びＰ型補償トランジス
    タの前記ベース入力は１つに結合されて前記バイアス電圧端子に接続され、前記
    Ｎ型補償トランジスタの前記コレクタ出力は前記第１の電圧入力端子に接続され
    、前記Ｐ型補償トランジスタの前記コレクタ出力は前記第２の電圧入力端子に接
    続され、前記Ｎ型及びＰ型補償トランジスタの前記エミッタ出力は１つに結合さ
    れて接地されていることを特徴とする請求項１記載の電源回路。
  7. 【請求項７】 前記電流補償ブロックが前記バイアス電圧ブロックと前記Ｎ
    型及びＰ型補償トランジスタの前記ベース入力との間に接続された増幅器をさら
    に含むことを特徴とする請求項６記載の電源回路。
  8. 【請求項８】 保護バッファ回路において： （ａ） 入力装置から入力信号を受け取るための信号入力端子であって、前記
    入力装置の電源インピーダンスは１ｋΩより小さい信号入力端子； （ｂ） 前記入力信号に対応する絶縁された信号を出力するための信号出力端
    子； （ｃ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに前記入力
    増幅器出力端子と前記信号出力端子との間に接続された結合コンデンサを含む入
    力ブロック；及び （ｄ） 一次巻線始端子及び一次巻線終端子を有する一次巻線並びに二次巻線
    始端子及び二次巻線終端子を有する二次巻線をもつ絶縁変圧器を含むバッファブ
    ロックであって、前記巻線間には前記始端子間の始端子容量及び前記終端子間の
    終端子容量として表すことができる寄生容量があり、前記一次巻線は前記信号入
    力端子に接続され、前記二次巻線は第１及び第２の抵抗器を介して前記入力増幅
    器入力端子に接続され、前記入力増幅器は差動増幅器として接続され、前記絶縁
    変圧器には前記始端子容量及び前記終端子容量がそれぞれ１０ｐＦより小さく、
    また前記始端子容量と前記終端子容量との差が０.４ｐＦより小さい絶縁変圧器 が選ばれているバッファブロック； を含むことを特徴とする保護バッファ回路。
  9. 【請求項９】 前記始端子容量と前記終端子容量との差が０.１ｐＦより小 さいことを特徴とする請求項８記載の保護バッファ回路。
  10. 【請求項１０】 保護バッファ回路において： （ａ） 入力信号を受け取るための信号入力端子； （ｂ） 前記入力信号に対応する絶縁された信号を出力するための信号出力端
    子； （ｃ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに前記入力
    増幅器出力端子と前記信号出力端子との間に接続された結合コンデンサを含む入
    力ブロック；及び （ｄ） 一次巻線及び二次巻線を有する絶縁変圧器を含むバッファブロックで
    あって、前記一次巻線は一次巻線始端子及び一次巻線終端子を有し、前記二次巻
    線は二次巻線始端子及び二次巻線終端子を有し、前記巻線間には前記始端子間の
    始端子容量及び終前記端子間の終端子容量として表すことができる寄生容量があ
    り、前記一次巻線始端子は抵抗器を介して前記信号入力端子の１つに接続され、
    前記一次巻線終端子はもう１つの前記信号入力端子に接続され、前記二次巻線始
    端子は前記増幅器入力端子の１つに接続され、前記二次巻線終端子はもう１つの
    前記入力増幅器端子に接続されるとともに接地され、前記絶縁変圧器は同相雑音
    電圧により前記寄生容量を充電する電流が前記二次巻線の雑音電流を相殺するの
    に役立つように構成されているバッファブロック； を含むことを特徴とする保護バッファ回路。
  11. 【請求項１１】 前記一次及び二次巻線の前記始端子の極性が等しく、前記
    絶縁変圧器は前記始端子容量と前記終端子容量との間の比が１０対１をこえずま
    た１対１０より小さくならないように選ばれ、また前記絶縁変圧器は前記始端子
    容量及び前記終端子容量がそれぞれ６ｐＦより小さくなるように選ばれることを
    特徴とする請求項１０記載の保護バッファ回路。
  12. 【請求項１２】 前記絶縁変圧器は前記始端子容量及び前記終端子容量がそ
    れぞれ３ｐＦより小さくなるように選ばれることを特徴とする請求項１１記載の
    保護バッファ回路。
  13. 【請求項１３】 前記保護バッファ回路がローパスフィルタ並びにサーボ増
    幅器入力端子及び出力端子を有するサーボ増幅器を含む前記絶縁された信号から
    ＤＣ成分を除去するためのサーボ補償回路をさらに含み、前記ローパスフィルタ
    は前記結合コンデンサと前記サーボ増幅器入力端子との間に接続され、前記サー
    ボ増幅器出力端子は前記入力増幅器に接続されることを特徴とする請求項８，９
    ，１０，１１または１２記載の保護バッファ回路。
  14. 【請求項１４】 入力信号増幅用の増幅器において、前記増幅器が： （ａ） 入力装置から前記入力信号を受け取るための信号入力端子； （ｂ） 前記信号入力端子に接続された保護バッファブロックであって、前記
    入力信号に対応する信号を信号出力端子に与えるように適合される保護バッファ
    ブロック； （ｃ） 第１及び第２の電圧入力端子並びに制御端子を有する信号増幅器ブロ
    ックであって、前記制御端子が前記信号出力端子に接続されている信号増幅器ブ
    ロック； （ｄ） 第１及び第２のＤＣ電圧端子に固定ＤＣ電圧を供給するためのＡＣ電
    力整流ブロック； （ｅ） 前記第１及び第２のＤＣ電圧端子に接続された、前記入力信号に依存
    する時間で変動する非接地基準ＤＣ電圧を前記第１及び第２の電圧入力端子につ
    くるための、増幅器電源ブロック； （ｆ） 前記信号入力端子及び前記増幅器電源ブロックに接続された、前記時
    間で変動する非接地基準ＤＣ電圧を制御するための、増幅器電力制御回路； （ｇ） 立上げ信号を発生するように適合され、前記増幅器電力制御回路に接
    続された立上げブロックであって、前記増幅器電力制御回路は前記立上げ信号に
    応答して、前記増幅器電源ブロックがある特定された時間にわたり非接地固定基
    準ＤＣ電圧を前記第１及び第２の電圧入力端子につくりだすように前記増幅器電
    源ブロックを制御している立上げブロック及び （ｈ） 前記第１及び第２の電圧入力端子に接続された、前記時間で変動する
    非接地基準ＤＣ電圧から前記第１及び第２の電圧出力端子に固定ＤＣ電圧をつく
    りだすための電子式電源回路； を含むことを特徴とする増幅器。
  15. 【請求項１５】 前記電子式電源回路が： （ａ） 前記第１及び第２の電圧入力端子並びに前記第１及び第２の電圧出力
    に接続され、出力電圧固定ブロック及び電圧降下ブロックを有するレギュレータ
    ブロック；及び （ｂ） 前記第１及び第２の電圧入力端子における不平衡ＤＣ電圧を除去する
    ためのセンタリングブロックであって、前記第１及び第２の電圧入力端子に接続
    され、バイアス電圧を設定するためのバイアス点ブロック並びに、前記バイアス
    点ブロックに接続され、前記第１及び第２の電圧入力端子における前記電圧を平
    衡させるための電流を前記バイアス電圧に応答して供給する電流補償ブロックを
    含むセンタリングブロック； をさらに含むことを特徴とする請求項１４記載の増幅器。
  16. 【請求項１６】 前記センタリングブロックが前記バイアス電圧を接地電位
    と比較するための回路を含むことを特徴とする請求項１５記載の増幅器。
  17. 【請求項１７】 前記出力電圧固定ブロック及び電圧降下ブロックが前記第
    １及び第２の電圧出力端子における前記電圧を固定するための回路を含むことを
    特徴とする請求項１５または１６記載の増幅器。
  18. 【請求項１８】 前記出力電圧固定ブロックが第１及び第２のツェナーダイ
    オードを含み、前記電圧降下ブロックが第１及び第２の降圧抵抗器を含み、前記
    第１の降圧抵抗器は前記第１の電圧入力端子と前記第１のツェナーダイオードの
    カソードとの間に接続され、前記第１のツェナーダイオードのアノードは前記第
    ２のツェナーダイオードのカソードに接続されるとともに接地され、前記第２の
    降圧抵抗器は前記第２のツェナーダイオードのアノードと前記第２の電圧入力端
    子との間に接続され、前記第１のツェナーダイオードのカソードは前記第１の電
    圧出力端子に接続され、前記第２のツェナーダイオードのアノードは前記第２の
    電圧出力端子に接続されていることを特徴とする請求項１５記載の増幅器。
  19. 【請求項１９】 前記出力電圧降下ブロックがＮ型降圧トランジスタ及びＰ
    型降圧トランジスタをさらに含み、前記Ｎ型及びＰ型降圧トランジスタのそれぞ
    れがベース入力、エミッタ出力及びコレクタ出力を有し、前記Ｎ型降圧トランジ
    スタの前記ベース入力は前記第１のツェナーダイオードのカソードに接続され、
    前記Ｎ型降圧トランジスタの前記コレクタ出力は前記第１の電圧入力端子に接続
    され、前記Ｎ型降圧トランジスタの前記エミッタ出力は前記第１の電圧出力端子
    に接続されており、また前記Ｐ型降圧トランジスタの前記ベース入力は前記第２
    のツェナーダイオードのアノードに接続され、前記Ｐ型降圧トランジスタの前記
    コレクタ出力は前記第２の電圧入力端子に接続され、前記Ｐ型降圧トランジスタ
    の前記エミッタ出力は前記第２の電圧出力端子に接続されていることを特徴とす
    る請求項１８記載の増幅器。
  20. 【請求項２０】 前記バイアス点ブロックが第１及び第２の抵抗器を含み、
    前記第１の抵抗器は前記第１の電圧入力端子とバイアス電圧端子との間に接続さ
    れ、また前記第２の抵抗器は前記バイアス電圧端子と前記第２の電圧入力端子と
    の間に接続されており、前記電流補償ブロックがＮ型補償トランジスタ及びＰ型
    補償トランジスタを含み、前記Ｎ型及びＰ型補償トランジスタのそれぞれがベー
    ス入力、エミッタ出力及びコレクタ出力を含み、前記Ｎ型及びＰ型補償トランジ
    スタの前記ベース入力は１つに結合されて前記バイアス電圧端子に接続され、前
    記Ｎ型補償トランジスタの前記コレクタ出力が前記第１の電圧入力端子に接続さ
    れ、前記Ｐ型補償トランジスタの前記コレクタ出力が前記第２の電圧入力端子に
    接続され、前記Ｎ型及びＰ型補償トランジスタの前記エミッタ出力が１つに結合
    されて接地されていることを特徴とする請求項１５記載の増幅器。
  21. 【請求項２１】 前記電流補償ブロックが前記バイアス電圧ブロックと前記
    Ｎ型及びＰ型補償トランジスタの前記ベース入力との間に接続された増幅器をさ
    らに含むことを特徴とする請求項２０記載の増幅器。
  22. 【請求項２２】 前記保護バッファ回路が： （ａ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに前記入力
    増幅器出力端子と前記信号出力端子との間に接続された結合コンデンサを含む入
    力ブロック；及び （ｂ） 一次巻線始端子及び一次巻線終端子を有する一次巻線並びに二次巻線
    始端子及び二次巻線終端子を有する二次巻線をもつ絶縁変圧器を含むバッファブ
    ロックであって、前記巻線間には前記始端子間の始端子容量及び前記終端子間の
    終端子容量として表すことができる寄生容量があり、前記一次巻線は前記信号入
    力端子に接続され、前記二次巻線は第１及び第２の抵抗器を介して前記入力増幅
    器入力端子に接続され、前記入力増幅器は差動増幅器として接続され、前記絶縁
    変圧器には前記始端子容量及び前記終端子容量がそれぞれ１０ｐＦより小さく、
    また前記始端子容量と前記終端子容量との差が０.４ｐＦより小さい絶縁変圧器 が選ばれているバッファブロック； をさらに含み、前記入力装置の前記電源インピーダンスが１ｋΩより小さいこと
    を特徴とする請求項１４記載の増幅器。
  23. 【請求項２３】 前記始端子容量と前記終端子容量との差が０.１ｐＦより 小さいことを特徴とする請求項２２記載の増幅器。
  24. 【請求項２４】 前記保護バッファ回路が： （ａ） 入力増幅器入力端子及び出力端子を有する入力増幅器並びに前記入力
    増幅器出力端子と前記信号出力端子との間に接続された結合コンデンサを含む入
    力ブロック；及び （ｂ） 一次巻線及び二次巻線を有する絶縁変圧器を含むバッファブロックで
    あって、前記一次巻線は一次巻線始端子及び一次巻線終端子を有し、前記二次巻
    線は二次巻線始端子及び二次巻線終端子を有し、前記巻線間には前記始端子間の
    始端子容量及び終前記端子間の終端子容量として表すことができる寄生容量があ
    り、前記一次巻線始端子は抵抗器を介して前記信号入力端子の１つに接続され、
    前記一次巻線終端子はもう１つの前記信号入力端子に接続され、前記二次巻線始
    端子は前記増幅器入力端子の１つに接続され、前記二次巻線終端子はもう１つの
    前記入力増幅器端子に接続されるとともに接地され、前記絶縁変圧器は同相雑音
    電圧により前記寄生容量を充電する電流が前記二次巻線の雑音電流を相殺するの
    に役立つように構成されているバッファブロック； をさらに含むことを特徴とする請求項１４記載の増幅器。
  25. 【請求項２５】 前記一次及び二次巻線の前記始端子の極性が等しく、前記
    絶縁変圧器は前記始端子容量と前記終端子容量との間の比が１０対１をこえずま
    た１対１０より小さくならないように選ばれ、また前記絶縁変圧器は前記始端子
    容量及び前記終端子容量がそれぞれ６ｐＦより小さくなるように選ばれることを
    特徴とする請求項２４記載の増幅器。
  26. 【請求項２６】 前記絶縁変圧器は前記始端子容量及び前記終端子容量がそ
    れぞれ３ｐＦより小さくなるように選ばれることを特徴とする請求項２４記載の
    保護バッファ回路。
  27. 【請求項２７】 前記保護バッファ回路がローパスフィルタ並びにサーボ増
    幅器入力端子及び出力端子を有するサーボ増幅器を含む前記絶縁された信号から
    ＤＣ成分を除去するためのサーボ補償回路をさらに含み、前記ローパスフィルタ
    は前記結合コンデンサと前記サーボ増幅器入力端子との間に接続され、前記サー
    ボ増幅器出力端子は前記入力増幅器に接続されることを特徴とする請求項２２，
    ２３，２４，２５または２６記載の増幅器。
JP2000535941A 1998-03-10 1999-03-09 複合ブリッジ増幅器用電力トランスレス電源 Pending JP2002507069A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/037,874 1998-03-10
US09/037,874 US6160455A (en) 1998-03-10 1998-03-10 Derived power supply for composite bridge amplifiers
PCT/CA1999/000203 WO1999046611A2 (en) 1998-03-10 1999-03-09 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2002507069A true JP2002507069A (ja) 2002-03-05

Family

ID=21896826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000535941A Pending JP2002507069A (ja) 1998-03-10 1999-03-09 複合ブリッジ増幅器用電力トランスレス電源

Country Status (8)

Country Link
US (1) US6160455A (ja)
EP (1) EP1062523B1 (ja)
JP (1) JP2002507069A (ja)
CN (1) CN1178117C (ja)
AU (1) AU2707899A (ja)
DE (1) DE69908319T2 (ja)
HK (1) HK1033359A1 (ja)
WO (1) WO1999046611A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022052839A (ja) * 2020-09-24 2022-04-05 株式会社東芝 信号処理回路

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856199B2 (en) 2000-10-10 2005-02-15 California Institute Of Technology Reconfigurable distributed active transformers
JP2005503679A (ja) * 2000-10-10 2005-02-03 カリフォルニア・インスティテュート・オブ・テクノロジー 分布型環状電力増幅器の構造
US6731166B1 (en) * 2001-11-26 2004-05-04 Analog Devices, Inc. Power amplifier system with multiple primary windings
TWI326967B (en) 2002-03-11 2010-07-01 California Inst Of Techn Differential amplifier
JP2006522528A (ja) * 2003-04-07 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル増幅器
US7078965B2 (en) * 2004-04-26 2006-07-18 World Energy Labs (2), Inc. Servo balancing among driver devices
US7253680B2 (en) * 2003-05-21 2007-08-07 World Energy Labs (2), Inc. Amplifier system with current-mode servo feedback
KR100690772B1 (ko) * 2005-03-23 2007-03-09 엘지전자 주식회사 휴대단말기의 전력증폭기 전원부 보호장치 및 방법
US7474157B2 (en) * 2006-07-07 2009-01-06 Sonavox Canada Inc. Power amplifier
US7710197B2 (en) 2007-07-11 2010-05-04 Axiom Microdevices, Inc. Low offset envelope detector and method of use
US7868571B2 (en) * 2008-01-30 2011-01-11 Delta Electronics, Inc. Motor system with reduced common-mode noise
US7598895B1 (en) * 2008-04-01 2009-10-06 Silicon Laboratories, Inc. System and method of altering a PWM carrier power spectrum
US7701307B2 (en) * 2008-04-01 2010-04-20 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
US7791521B2 (en) * 2008-04-01 2010-09-07 Silicon Laboratories, Inc. System and method of changing a PWM power spectrum
JP4482048B2 (ja) * 2008-05-30 2010-06-16 株式会社日本自動車部品総合研究所 受信装置
JP5343786B2 (ja) * 2009-09-18 2013-11-13 ヤマハ株式会社 増幅装置
US8130128B2 (en) 2010-03-30 2012-03-06 Silicon Laboratores Inc. System and method for generating shaped noise
JP2014060893A (ja) * 2012-09-19 2014-04-03 Panasonic Corp 充電装置
CN102946202B (zh) * 2012-11-30 2016-06-08 哈尔滨理工大学 基于交直流叠加的复合电压发生装置
US8975961B2 (en) * 2013-05-24 2015-03-10 Texas Instruments Incorporated Power amplifier control circuits
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9559642B2 (en) 2015-01-02 2017-01-31 Logitech Europe, S.A. Audio delivery system having an improved efficiency and extended operation time between recharges or battery replacements
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) * 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US10938357B2 (en) * 2018-09-27 2021-03-02 Thx Ltd. Audio amplifier with integrated filter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819087C2 (de) * 1978-04-29 1985-10-31 Philips Patentverwaltung Gmbh, 2000 Hamburg Verstärkerschaltung mit zwei Transistoren
US4321554A (en) * 1980-01-14 1982-03-23 Qsc Audio Products, Inc. Time-delayed, variable output current limiting means for power amplifiers
US4403198A (en) * 1981-03-27 1983-09-06 General Electric Company Biasing circuit for MOSFET power amplifiers
US4390812A (en) * 1981-06-25 1983-06-28 Seidler Robert L Regulator and switching circuit for flasher units
US4571554A (en) * 1981-07-14 1986-02-18 Innovative Electronic Designs, Inc. Balanced amplifier device
DE3139066A1 (de) * 1981-10-01 1983-04-14 Johnson Service Co., Milwaukee, Wis. Netzgeraet
US4808946A (en) * 1986-12-22 1989-02-28 Carver R W Lightweight, high power audio amplifier and power supply
US5095282A (en) * 1990-08-23 1992-03-10 Nvision, Inc. Differential amplifier apparatus
US5220271A (en) * 1992-03-17 1993-06-15 Digital Equipment Corporation Cross regulator for a multiple output power supply
JPH06261386A (ja) * 1993-03-05 1994-09-16 Pioneer Electron Corp ミューティング制御回路
KR0139662B1 (ko) * 1995-04-27 1998-08-17 김광호 전원 밸런스 회로
JP3522969B2 (ja) * 1995-10-25 2004-04-26 パイオニア株式会社 Ｂｔｌ増幅器装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022052839A (ja) * 2020-09-24 2022-04-05 株式会社東芝 信号処理回路
US11973477B2 (en) 2020-09-24 2024-04-30 Kabushiki Kaisha Toshiba Signal processing circuit
JP7494076B2 (ja) 2020-09-24 2024-06-03 株式会社東芝 信号処理回路

Also Published As

Publication number Publication date
CN1178117C (zh) 2004-12-01
CN1379867A (zh) 2002-11-13
US6160455A (en) 2000-12-12
AU2707899A (en) 1999-09-27
DE69908319T2 (de) 2004-03-25
WO1999046611A2 (en) 1999-09-16
DE69908319D1 (de) 2003-07-03
WO1999046611A3 (en) 1999-12-02
EP1062523B1 (en) 2003-05-28
HK1033359A1 (en) 2001-08-24
EP1062523A2 (en) 2000-12-27

Similar Documents

Publication Publication Date Title
JP2002507069A (ja) 複合ブリッジ増幅器用電力トランスレス電源
US7391192B2 (en) Apparatus and system for providing transient suppression power regulation
US7202745B2 (en) Power amplifier circuit
US8513929B2 (en) Method for providing and operating an LDO
US5523715A (en) Amplifier arrangement and method and voltage controlled amplifier and method
US20130033328A1 (en) Efficient power amplifier
US8610411B2 (en) High-voltage regulated power supply
TWI831857B (zh) 用於調節交換式電源供應器之偏電壓的設備
JP2005524377A (ja) 能動コモンモードｅｍｉフィルタ
US20110050338A1 (en) Modulated Triangular Wave Amplifier
US7619479B2 (en) Semiconductor integrated circuit
KR20160069483A (ko) Dc-dc 컨버터를 위한 전류 피드백 및 오프셋 전압 제거
US20080260179A1 (en) Active loudspeaker
US7394316B1 (en) High speed, high current gain voltage buffer and method
US9391509B2 (en) Switching regulator having fast startup time and low standby power
US7701293B2 (en) Amplifier symmetric supply regulation
JP4330802B2 (ja) 過渡回復補助を伴なう増幅器装置
US6144258A (en) Apparatus and method for amplifying an audio signal without reference to ground
JP2003250270A (ja) 増幅回路、ノイズ低減装置及び電力変換装置
EP4376281A1 (en) Power stabilization circuit
NL1043185B1 (en) Enhanced power supply rejection for (capacitor-less) (low drop-out) regulators and/or switched mode power supplies.
JP2002149249A (ja) 音声および映像信号用アダプタ回路
JPS6330811B2 (ja)
JPH041524B2 (ja)
JPH0682995B2 (ja) 低容量減結合コンデンサを有する低電圧ｂ級増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208