JP2002505035A - サリサイド・プロセスに基づくｃｍｏｓセンサ中で使用するウエル−基板フォトダイオード - Google Patents

Abstract

(57)【要約】 ウエル（２０３）−基板（２００）ダイオードを光検出器として有する画像センサである。好ましい実施形態では、現在のサリサイド（ＣＭＯＳ）プロセスを利用して、この画像センサを製造する。ダイオード接合の上のフィールド酸化膜領域（２０７）は可視光に対して透明であり、したがって、このフォトダイオードを、非サリサイド・プロセスに基づいて製作したソース／ドレイン拡散−基板フォトダイオードを有するデバイスに劣らない量子効率にすることができる。フォトダイオードは、センサ・アレイの一部として、比較的修正していないデジタルＣＭＯＳ製作プロセスを使用してデジタル回路と一体化することができる。さらに、ウエル−基板構造は、もう１つの同様のウエル中に構築したＦＥＴの特性にほぼ１次に悪影響を及ぼすことなくウエルを修正することによって、フォトダイオードの光学的性質を設計することができるようにする。

Description

【発明の詳細な説明】 サリサイド・プロセスに基づくＣＭＯＳセンサ 中で使用するウエル−基板フォトダイオード 背景 本発明は一般に、光検出用半導体構造に関し、さらに詳細には、最近の技術の 相補型金属酸化膜半導体（ＣＭＯＳ）の製作プロセスを使用して構築されたフォ トダイオードに関する。 全ての結像システムの重要な構成要素は光検出器であり、これは、画像を捕捉 しようとする物体から生じる可視光の入射光子を検出するために使用されるデバ イスである。いくつかの従来技術の検出デバイスとしては、第１Ａ図および第１ Ｂ図に示すデバイスなどがある。第１Ａ図は、ｐｎ接合を形成するｐ型にドーピ ングした基板および多量にドーピングしたＮ＋拡散層を有するフォトダイオード を実現する従来技術を示している。ｐｎ接合は、絶縁酸化物領域で取り囲まれる 。Ｎ＋は、必要なら従来の手段を介してｐ型基板が電気的に接触した、隣接する トランジスタのソース／ドレイン拡散にすることができる。 ほとんどのフォトダイオードは、ｐｎ接合ダイオードに逆バイアスをかけ、空 乏領域が形成されるようにする原理に基づいている。フォトダイオードは、図示 のように、透明な酸化物層を通ってシリコン中に進行する入射光を受ける。半導 体の特性は、可視光の入射光子に応答して、空乏領域の内側および外側両方で電 子−正孔対が発生するようになっている。次いで、これらの光によって生成され た電子−正孔対は、拡散およびドリフト機構によって押し流され、空乏領域中に 集まり、それにより所望の画像の一部分を表す光電流を誘導する。 フォトダイオードの感度の一因となる重要な要因は、その可能な限り多くの入 射光子を捕捉する能力である。第１Ａ図の例では、空乏領域の上のＮ＋表面領域 はほぼ完全に露出し、入射光子が大きなＮ＋領域を通って構造内に進入すること ができるようになっている。 現在および将来の世代の製作プロセスを使用して構築した集積回路は、光検出 構造の設計、実装、および性能に深刻な制約を与える。例えば、画像センサＩＣ など現在の集積回路では、しばしば、制限された物理的スペースの要件を満たす ために、多数の光検出素子を単一のＩＣダイ中に組み込むことが試みられる。こ の課題を解決するためには、第１Ａ図の従来のフォトダイオードのＮ＋領域をか なり小さくしなければならず、それによりフォトダイオード構造の感度は低下す る。 さらに、実装することが望ましい機能の複雑さが増すことにより、ＩＣによっ て放散される総電力が増加し続けるので、半導体製作プロセスは、構成回路素子 の寸法を小さくすることも見込んでおくことによって維持される。ただし、寸法 が小さくなり、相互接続の数が増えることによって、ＩＣ全体の抵抗は大きくな る。例えば、最新のＣＭＯＳプロセスを使用して構築された電界効果トランジス タ（ＦＥＴ）デバイスは、ソースおよびドレインの高度にドーピングされた拡散 領域ならびにゲートのポリシリコン層によって与えられる抵抗が、信号を有効に 伝送できないほど大きくなり過ぎるような、小さな横方向および縦方向の寸法を 有する。この問題を緩和するために、ポリシリコン・セルフアライン・タイプの 現在のＣＭＯＳ製作プロセスでは、ソース、ドレイン、およびゲートの露出した シリコン区域を、シリサイドと呼ばれる導電性の高い材料で覆い、その後に形成 される金属コンタクトのシート抵抗を小さくする追加の工程段階を設けている。 シリサイド層は、露出したシリコンの上にチタンなどの金属の層を付着させ、次 いでチタンとシリコンの間で反応を引き起こして金属層をシリサイドに変化させ ることによって形成することができる。 セルフアラインＣＭＯＳ（「サリサイド」）プロセスでは、第１Ａ図のソース およびドレインのＮ＋領域全体をシリサイドで覆う。シリサイドは、ＣＭＯＳプ ロセスで使用する厚さでは１０％以下の光を通すことはできるが、ほぼ不透明な 材料であるので、第１Ａ図のフォトダイオードは、ある角度で空乏領域に到達す る入射光子にしか依拠することができない。その結果として、第１Ａ図の場合と 同様のフォトダイオードを使用する画像アレイは、ＣＭＯＳサリサイド・プロセ スに基づいて構築したときに画像を捕捉する効果が低下する。 第１Ａ図のｐｎ接合に到達する光子の数を増加させる１つの方法は、光検出に 使用される領域の上にシリサイドが形成されないようにシリサイドをさらにパタ ーン化する工程段階を迫加することによって、シリサイドをカスタマイズするも のである。ただし、このような追加ステップには時間がかかり、ＩＣを大量生産 するときに製造コストが高くなることになる。 光子の数を増加させるもう１つの方法は、交互にかみ合ったシリサイド構造を 取り囲む複数の半透明酸化物領域を通って入射光がフォトダイオードに進入する 、一連の「エッジ・インテンシブ（edge intensive）」フォトダイオードの連続 として第１Ｂ図に示してある。この方式では、単位面積あたりで捕捉される光子 が少なくなるので、第１Ａ図の従来の非サリサイド設計に比べて効果の低いフォ トダイオードが提供される。 最後に、第１Ａ図および第１Ｂ図のフォトダイオード構造のもう１つの欠点は 、特に現在および将来のプロセスとともに、カスタマイズ化した製作ステップを 必要とする点である。これは、製作プロセスが進歩することによってトランジス タの寸法が小さくなるにつれて、電界効果トランジスタ（ＦＥＴ）のソースおよ びドレインの拡散領域の深さも浅くなり、それに応じて短チャネルＦＥＴを適切 に設計することができるようにしなければならないからである。拡散深さが浅く なるにつれて、このような拡散−基板接合を使用して構築したフォトダイオード の光学的性質も変化する。したがって、最初の光学的性質を維持するために、フ ォトダイオードの場合だけは異なる拡散領域を構築する必要がある。このＦＥＴ で使用する標準的な拡散領域への追加は、プロセスの複雑さを増すので望ましく ない。したがって、標準的なＩＣ製作プロセスを使用して実装することができる が、光学的性質を規定する際の柔軟さも見込んでいるフォトダイオード構造が必 要とされている。 概要 本発明は、ウエル層と基板層の間にｐｎ接合を形成させた新しいフォトダイオ ードを対象とするものである。フォトダイオードの感光領域は、基板中に形成さ れたウエルと基板のｐｎ接合の中およびその周りに形成される。図面 上述の本発明のエレメント、ならびに本発明のその他の態様および利点は、以 下の説明、添付の請求の範囲、および添付の図面に関連して理解されるであろう 。 第１Ａ図および第１Ｂ図は、従来技術の異なる光検出構造を示す図である。 第２Ａ図および第２Ｂ図は、それぞれ第１および第２の実施形態による本発明 を含む半導体構造の断面図である。 第３図は、本発明の第１および第２の実施形態によるフォトダイオードを含む フォトセルを示す図である。 第４Ａ図および第４Ｂ図は、それぞれ第３および第４の実施形態による本発明 を含む半導体構造の断面図である。 第５図は、本発明の第３および第４の実施形態によるフォトセルを示す図であ る。 第６図は、例示的なフォトセルの等価回路を示す図である。 第７図は、例示的な画像センサ回路を示すブロック図である。 第８図は、本発明を組み込んだ画像捕捉システムを示すブロック図である。 詳細な説明 第２Ａ図および第２Ｂ図は、それぞれ第１および第２の実施形態の本発明のフ ォトダイオードを含む、現在のシリコンＣＭＯＳ製作プロセスで実現した半導体 構造を示す図である。第２Ａ図および第２Ｂ図それぞれのフォトダイオードは、 基板２００および基板中にあるウエル２０３によって形成された感光ｐｎ領域を 特徴とする。ウエル２０３は、通常は、基板２００へのイオン注入によって形成 される。絶縁フィールド酸化膜２０７は、ウエルと電気的に接触するために高度 にドーピングした小さな拡散領域２０９を除いて、ほぼウエル２０３を覆う。基 板２００は、既知の技術（図示せず）を使用して、電気的に接触されていてもよ い。当業者に既知のその他の技術を利用して、ウエルと基板を電気的に接触する こともできる。 フォトダイオードは、基板と電気的に接触する共通ノードである地面と拡散領 域２０９の間で有効に作成される。本発明の１つの特定の実施形態では、基板２ ００は、ｐ型の導電型を有し、ウエル２０３はｎ型の導電型を有する。このシナ リオでは、拡散領域２０９は、Ｎ＋拡散領域として多量にドーピングされ、ウエ ル２０３とオーミック接触することになる。あるいは、ｎ型基板とｐ型ウエルの 間にｐｎ接合を形成し、Ｐ＋拡散領域がウエル２０３と接触するようにすること もできる。その他様々な基板とウエルの組合せが可能であり、それらはＣＭＯＳ 集積回路設計の当業者の能力の範囲内である。ただし、全ての場合において、ダ イオードの空乏領域は、ウエル２０３と基板２００の間のｐｎ接合を横切ってそ の付近に形成される。それによって生じたフォトダイオードに適正な逆バイアス 電圧を印加した後、透過した入射光に応答して光電流を誘導することができる。 第２Ａ図は、現在のＣＭＯＳ製作プロセスで、空間効率の良いトポロジととも に使用した本発明を示す図である。フィールド酸化膜２０７は、浅いトレンチの 分離（ＳＴＩ）で表してある。第２Ｂ図は、フィールド酸化膜を選択酸化法（Ｌ ＯＣＯＳ）タイプにすることができる代替実施形態を示している。第２Ｂ図の構 造は、その他の点は上述の第２Ａ図の構造と同じままとなる。ただし、どちらの 場合も、フォトダイオードはフィールド酸化膜の下に存在することに留意された い。したがって、酸化膜（ＳＴＩまたはＬＯＣＯＳ）は、フォトダイオードを横 方向で電気的に分離するためには使用されていない。これは、酸化物層がフォト ダイオードを横方向で分離する役割を果たしていた第１Ａ図および第１Ｂ図の従 来の構造とは対照的である。本発明のフォトダイオードは、部分的には基板を高 度にドーピングすることで、横方向の電気的分離を有効に受ける。 第２Ａ図および第２Ｂ図の残りの形状では、ゲート導電層２３５を有するＦＥ Ｔ構造が示されている。ＦＥＴは、第６図の概略図の例示的なフォトセル回路６ ００中でリセット信号を受信するゲートＭ３を備えたＦＥＴで示すように、フォ トダイオードのための従来のリセット・トランジスタとして作用する。また、Ｆ ＥＴは、ドレイン／ソース拡散２１５の上に形成されたドレイン／ソース導電層 ２２５、ならびにポリシリコン２３３および導電ゲート層２３５で覆われた酸化 膜２３１を有するゲートを特徴とする。拡散２０９は導電層２２３で覆われ、Ｆ ＥＴのソース、およびフォトダイオードのウエル２０３とのオーミック・コンタ クトの役割を果たす。導電層は、通常は、シリコンの上に高融点金属の層を堆積 させ、次いで既知の技術を使用してシリコン表面上でこの金属を合金にしてシリ サイドを形成する。高融点金属は、例えば、コバルト、チタン、タングステン、 タンタル、およびモリブデンのうちの１つにすることができる。 シリサイドはほぼ不透明であり、したがって、ほぼ全ての入射光信号を反射す る。しかし、フィールド酸化膜（通常は二酸化シリコン）は、当該の入射光信号 、すなわち感光領域で検出することができる信号に対してほぼ透明であり、した がって、かなりの数の光子をフォトダイオードに入射させる。感光領域は、透過 光に応答して電子−正孔対が生成される、ウエル２０３と基板２００の部分とし て決められる。これには、ウエルと基板の間に形成されたｐｎ接合部とその周り の空乏領域と、ウエルと基板の内側であるが空乏層の外側となる区域とが含まれ る。 本発明のフォトダイオードの光学的性質は、同じＩＣ上にあるほぼ同様の別の ウエル領域中に形成されたＦＥＴの性能に有意な影響を及ぼさずに、ある程度調 整することができる。これは、例えば、ウエル２０３の深さを変え、拡散領域２ ０９および２１５の深さを一定に保つことによって行うことができる。このよう にして、本発明のフォトダイオード構造は、ますます浅い拡散領域を必要とする 最新の製作プロセスについていくことができる。 第３図は、本発明を組み込んだＣＭＯＳフォトセルの例示的な配置図を示して いる。線Ａ−Ａ’で切断した平面はフォトセルの一部分の断面図で、この部分は 、前出の第２Ａ図および第２Ｂ図に示してある。本発明のフォトダイオードは、 Ｎ＋拡散２０９を備えたｎ型ウエル２０３としてこの配置図に表してある。ウエ ル２０３の境界によって決まるフォトダイオードのサイズ（面積）は、通常は光 電池の面積に関して最大となる。隣接する電界効果トランジスタ（ＦＥＴ）は、 ゲート２３３、および供給電圧Ｖ_DDに接続されたドレイン２１５を有する。 第４Ａ図および第４Ｂ図は、フォトダイオードのウエルＮ＋拡散４０９を隣接 するリセットＦＥＴの分離したソースＮ＋拡散４１９に金属線で接続した、本発 明の第３および第４の代替実施形態を示している。第４Ａ図および第４Ｂ図の構 造は、その他の点では上述の第２Ａ図および第２Ｂ図の構造と同じままであり、 第４Ａ図はＬＯＣＯＳ酸化膜を示し、第４Ｂ図はＳＴＩ酸化膜を有する。第５図 は、第４Ａ図または第４Ｂ図の構造を特徴とするフォドセルの配置図を示す図で ある。線Ａ−Ａ’で切断した平面は、第４Ａ図および第４Ｂ図に示すフォトセル の一部分の断面図を画定する。 第６図は、第３図および第５図の配置図に基づくフォトセル回路６００の概略 図であり、金属ストリップＭ１、Ｍ２、およびＭ３を、フォトセル中の３つのＦ ＥＴの各ゲートへの接続として示している。リセット端子、行端子、およびビッ ト線端子、ならびに正の供給ノードＶ_DDへの接続も示してある。リセット回路は 、金属ストリップＭ３を備えたＦＥＴを含み、読出し回路は、金属ストリップＭ １およびＭ２を備えたＦＥＴである。フォトセル回路６００は、ｐ型基板中にｎ 型ウエルを有するフォトダイオードを含み、このｎ型ウエルはゲート金属Ｍ１へ 接続されると共に、ゲート金属Ｍ３を備えたＦＥＴのソースに接続され、ｐ型基 板は地面に接続される。フォトセル回路６００の動作は、ＣＭＯＳ画像感知回路 の当業者には容易に分かるであろう。 本発明のフォトダイオードは、その一部分を第７図に示す画像センサＩＣの一 部として利用することもできる。センサＩＣ７００は、行デコーダ／駆動デバイ ス７０７と列デコーダ７０３へ接して配置されているフォトセル回路６００のア レイを含む。画像を表す信号は、アナログ画像信号を送出するアナログ信号調節 回路を含むことができる処理ブロック７１１から出力される。別法として、例示 的なセンサＩＣ７００は、各フォトセルのアナログ出力に結合されたＡ／Ｄ変換 器およびデジタル信号処理回路を処理ブロック７１１中に含め、フォトセル信号 をデジタル操作してデジタル画像信号を生じさせてもよい。また、この場合には 、Ａ／Ｄ変換は、列デコーダ７０３の前に行うことも、その後で行うこともでき る。 センサＩＣ７００は、デジタル・カメラなどの画像捕捉システム中に組み込む こともできる。第８図は、光学的な境界およびＡ／Ｄ変換ブロックに結合された センサ・アレイ７１０を含む、このような実施形態を示している。 要約すると、ウエル−基板フォトダイオードを開示した。このフォトダイオー ド構造は、別々に設計した拡散領域を必要とすることなく、標準的なＣＭＯＳ製 作プロセスを使用して実現することができ、したがって画像センサ・アレイをデ ジタルＩＣ中に集積する問題に対する費用効率が高く柔軟性に富んだ解決策を与 える。例示を目的として上記に記載したフォトダイオード・デバイスの実施形態 の構造および実装態様には、言うまでもなく、当業者の能力の範囲内で、その他 の変更を加えることができる。したがって、上記の詳細は、限定的な意味ではな く、例示的な意味で解釈すべきものとする。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，Ｖ Ｎ，ＹＵ，ＺＷ (72)発明者 クラーク，ローレンス・ティ アメリカ合衆国・85048・アリゾナ州・フ ェニックス・イースト デザート ウィロ ー ロード・3161 (72)発明者 ホフマン，エリック・ジェイ アメリカ合衆国・85224・アリゾナ州・チ ャンドラー・ウエスト オーク グローブ レーン・2716 (72)発明者 ボーオレック，エドワード・ジェイ アメリカ合衆国・85224・アリゾナ州・チ ャンドラー・ウエスト セイジブラッシュ コート・2200

Claims (1)

1. 【特許請求の範囲】 １．入射光信号を電気信号に変換するフォトダイオードであって、 第１の導電型の半導体材料の基板層と、 第２の導電型の半導体材料のウエルと を含み、ウエルが基板中に配置され、ｐｎ接合がそれらの間に定められ、ウエル と基板が前記フォトダイオードの感光領域となっているフォトダイオード。 ２．基板層およびウエルが半導体材料としてシリコンを含む請求項１に記載のフ ォトダイオード。 ３．ウエルと接触する、多量にドーピングされた第２の導電型の半導体材料の拡 散領域をさらに含む請求項１に記載のフォトダイオード。 ４．拡散領域に接続された金属電気コンタクトをさらに含む請求項３に記載のフ ォトダイオード。 ５．ウエルの一部分を覆う、入射光信号にさらされる絶縁領域であって、入射光 信号の少なくとも一部をウエルと基板層の感光領域中に通過させる絶縁領域をさ らに含む請求項１に記載のフォトダイオード。 ６．サリサイド・プロセスで形成されるフォトダイオードであって、高融点金属 の層を拡散領域の上に堆積させ、次いで高融点金属の層と拡散領域の間で反応を 引き起こすことによって第２の金属電気コンタクトが形成される請求項３に記載 のフォトダイオード。 ７．第１の導電型がｐ型であり、第２の導電型がｎ型である請求項１に記載のフ ォトダイオード。 ８．第１の導電型がｎ型であり、第２の導電型がｐ型である請求項１に記載のフ ォトダイオード。 ９．絶縁領域が、ＣＭＯＳ製作プロセスで形成された浅いトレンチ分離領域であ る請求項５に記載のフォトダイオード。 １０．絶縁領域がＬＯＣＯＳ酸化膜である請求項５に記載のフォトダイオード。 １１．入射光に電気的に応答するフォトセルであって、 第１の導電型の基板と第２の導電型のウエル領域との間にｐｎ接合を有するフ ォトダイオードであって、ウエルと基板が前記フォトダイオードの感光領域を定 め、ウエル領域が基板中に形成されており、かつ電気絶縁層でほぼ覆われ、絶縁 層が、入射光を感光領域で検出することができるようにほぼ透明であるフォトダ イオードと、 フォトダイオードに結合された、入射光の検出に備えてフォトダイオードを初 期化するためのリセット回路と、 フォトダイオードに結合された、検出された光を表す電気信号を読み取るため の読出し回路と を含むフォトセル。 １２．リセット回路が、フォトダイオードに隣接して基板中に形成されたＭＯＳ ＦＥＴを含み、ＭＯＳ ＦＥＴが、フォトダイオードに逆バイアスを印加し、 除去するためのスイッチとして構成される請求項１１に記載のフォトセル。 １３．ＭＯＳ ＦＥＴがウエルに接続された拡散領域を有する請求項１２に記載 のフォトセル。 １４．ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路と をそれぞれ有する、行および列に配列された複数のフォトセル、 フォトセルの行に対して行選択信号を生成するための、フォトセルに結合され た複数の行デコーダ／駆動デバイス、ならびに フォトセルの列をデコードするための、フォトセルに結合された列デコーダを 含む画像センサＩＣ。 １５．前記複数のフォトセルの少なくとも１つに結合されたＡ／Ｄ変換器と、 Ａ／Ｄ変換器に結合されたデジタル信号処理回路と をさらに含む請求項１４に記載の画像センサＩＣ。 １６．入射光に応答して、ウエル−基板フォトダイオードのアレイを使用して電 気信号を発生させるステップと、 電気信号を処理し、画像を形成するステップと、 画像を記憶するステップと を含む、画像を捕捉する方法。 １７．フォトダイオードがデジタルＣＭＯＳ製作プロセスを使用して形成される 請求項１６に記載の方法。 １８．フォトダイオードが、拡散部がシリサイドで覆われるサリサイドＣＭＯＳ プロセスを使用して形成される請求項１６に記載の方法。 １９．処理ステップの前に電気信号についてＡ／Ｄ変換を実施し、デジタル信号 を生成するステップをさらに含む請求項１６に記載の方法。 ２０．処理ステップが、デジタル信号を圧縮して画像を形成することを含む請求 項１９に記載の方法。 ２１．フォトセルのリセットおよびアクセスするデバイスを有する半導体フォト セルを製造する方法であって、 ｐ−ｎ接合が間に形成させるように基板内にウエルを形成し、そのｐ−ｎ接合 が部分的にフォトセルの光感光領域となり、前記ウエルがフォトセルの関連にお いて最大領域となっていることを特徴とするフォトセルを製造する方法。 ２２．入射光にさらされる光学的な境界、 ウエル−基板フォトダイオードと、連動するリセットおよび読出し回路とをそ れぞれ有する、入射光に電気的に応答するフォトセルのセンサ・アレイ、 センサ・アレイに結合されたＡ／Ｄ変換ユニット、 Ａ／Ｄ変換ユニットに結合された、Ａ／Ｄ変換ユニットから受信したデジタル ・データを処理および圧縮し、検出された画像を生じるデジタル信号処理ユニッ ト、ならびに デジタル信号処理ユニットに結合された、検出された画像を記憶するための記 憶ユニット を含む画像捕捉システム。