JP2002501319A - 雑音キャンセル回路及び直交ダウンコンバータ - Google Patents

雑音キャンセル回路及び直交ダウンコンバータ

Info

Publication number
JP2002501319A
JP2002501319A JP2000528017A JP2000528017A JP2002501319A JP 2002501319 A JP2002501319 A JP 2002501319A JP 2000528017 A JP2000528017 A JP 2000528017A JP 2000528017 A JP2000528017 A JP 2000528017A JP 2002501319 A JP2002501319 A JP 2002501319A
Authority
JP
Japan
Prior art keywords
filter
bandpass
decimator
adc
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000528017A
Other languages
English (en)
Other versions
JP2002501319A5 (ja
JP4162851B2 (ja
Inventor
マス、レナート・カール−アクセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2002501319A publication Critical patent/JP2002501319A/ja
Publication of JP2002501319A5 publication Critical patent/JP2002501319A5/ja
Application granted granted Critical
Publication of JP4162851B2 publication Critical patent/JP4162851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462—Details relating to the decimation process

Abstract

(57)【要約】 【課題】回路の複雑さと電力消費を最小にする。 【解決手段】雑音キャンセル回路はバンドパスデシメータ及び加算器からなる。ΣΔＡＤＣの各ループ出力は各バンドパスデシメータに提供される。各バンドパスデシメータは誤りキャンセルフィルタ、バンドパスフィルタ及びデシメートからなる。誤りキャンセルフィルタ及びバンドパスフィルタの転送関数は畳み込みされてバンドパスデシメータの転送関数が提供される。フィルタされた信号はＮでデシメートされる。Ｎによるデシメートがバンドパスデシメータ内に組み込まれることで、バンドパスデシメータはＡＤＣサンプリングクロックの１／Ｎの周波数で動作する。すべてのバンドパスデシメータからの信号の総和がとられ、結果のＩＦサンプルは、これを同相及び直交正弦波でそれぞれダウンコンバートしてＩ及びＱベースバンドサンプルを提供する２つの乗算器に提供される。ベースバンドサンプルはローパスフィルタされさらに量子化雑音及び望ましくない信号が除去される。アナログ入力信号の中心周波数、ＡＤＣサンプリングクロック及びＮによるデシメートは、入力信号の影像が０．２５ｆSに現れるように選択される。ｆSはデシメートサンプルのサンプルレートである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信に関する。より具体的には、本発明は新規かつ改良された雑音
キャンセル回路及び直交ダウンコンバータに関する。
【０００２】
【従来の技術】
多くの現代の通信システムでは、改良された能率及び送信誤りの検出及び訂正
の能力のため、デジタル送信が利用されている。代表的なデジタル送信方式は、
２相ＰＳＫ（ＢＰＳＫ）、１／４ＰＳＫ（ＱＰＳＫ）、オフセット１／４ＰＳＫ
（ＯＱＰＳＫ）、ｍ相（m-ary phase）ＰＳＫ（ｍ−ＰＳＫ）、直交振幅復調（ ＱＡＭ）を含む。デジタル送信を利用した代表的な通信システムは、符号分割多
重接続（ＣＤＭＡ）通信システム及び高精細テレビ（ＨＤＴＶ）システムを含む
。多重接続通信システムにおけるＣＤＭＡ技術の利用は、“衛星又は地上中継器
を用いるスペクトル拡散多元接続通信システム”と題する米国特許第４，９０１
，３０７号及び“ＣＤＭＡセルラ電話システムにおいて信号波形を発生させるた
めのシステム及びその発生方法”と題する米国特許第５，１０３，４５９号に開
示されており、本発明の譲受人に譲渡されており、参考のためにここに組み込ま
れている。代表的なＨＤＴＶシステムは、米国特許番号第５，５４２，１０４号
、第５，１０７，３４５号及び第５，０２１，８９１号に開示され、すべて“適
応ブロックサイズ画像圧縮方法及びシステム”と題され、また“相互フレームビ
デオエンコード及びデコードシステム”と題された米国特許番号第５，５７６，
７６７号に開示され、これら４つすべての特許は本発明の譲受人に譲渡されてお
り、参考のためにここに組み込まれている。
【０００３】 ＣＤＭＡシステムでは、基地局は１あるいはそれ以上の遠隔局と通信する。こ
の基地局は一般に固定位置に配置される。従って、基地局の設計においては電力
消費はあまり重要ではない。遠隔局は一般に、多くの量生産される消費者ユニッ
トである。従って、多くのユニットが生産されるため、コスト及び安定性が重要
な設計事項である。さらに、ＣＤＭＡ移動通信システムのようないくつかの応用
においては、遠隔局の携帯性のため、電力消費は極めて重要である。動作、コス
ト及び電力消費の間のトレードオフは、通常遠隔局の設計において生じる。
【０００４】 デジタル通信では、デジタル化されたデータが、上記列挙した方式の一つを利
用した搬送正弦波を変調するのに用いられる。この変調された波形は、さらに処
理され（例えばフィルタされ、増幅され、アップコンバートされる）、遠隔局に
送信される。遠隔局では、送信されたＲＦ信号が受信され、受信機で復調される
。
【０００５】 ＱＰＳＫ、ＯＱＰＳＫ及びＱＡＭ信号の直交復調に用いられる従来の代表的な
スーパーヘテロダイン受信機のブロック図を図１に示す。受信機１００は基地局
あるいは遠隔局で用いられ得る。受信機１００内では、送信ＲＦ信号はアンテナ
１１２で受信され、送受切換器１１４を介してルーティングされ、フロントエン
ド１０２に提供される。フロントエンド１０２内では、増幅器（ＡＭＰ）１１６
は信号を増幅し、この信号をバンドパスフィルタ１１８に提供する。バンドパス
フィルタ１１８は信号をフィルタし、望ましくない影像及びスプリアス信号を除
去する。このフィルタされたＲＦ信号はミキサ１２０に提供される。ミキサ１２
０はこの信号を局所オシレータ（ＬＯ１）１２２からの正弦波で中間周波数（Ｉ
Ｆ）としてダウンコンバートする。ミキサ１２０からのこのＩＦ信号はバンドパ
スフィルタ１２４でフィルタされ、自動利得制御（ＡＧＣ）増幅器１２６により
増幅される。ＡＧＣ１２６はアナログデジタルコンバータ（ＡＤＣ）１４０の入
力において望ましい信号振幅を生成する。このゲイン制御信号は復調器１０４に
提供される。復調器１０４内では、２つのミキサ１２８ａ及び１２８ｂは信号を
ベースバンドＩ及びＱ信号に局所オシレータ（ＬＯ２）１３４及び位相シフタ１
３６からそれぞれ提供された正弦波でダウンコンバートする。ベースバンドＩ及
びＱ信号はローパスフィルタ１３０ａ及び１３０ｂにそれぞれ提供され、ベース
バンド信号の整合フィルタリング及び／又はアンチエイリアースフィルタリング
を提供する。このフィルタされた信号はＡＤＣ１４０ａ及び１４０ｂに提供され
、信号がサンプルされ、デジタル化されたベースバンドサンプルが生成される。
このサンプルは、さらなる処理（例えば誤り検出、誤り訂正及び逆圧縮）のため
、ベースバンドプロセッサ１５０に提供され、送信データの再構築された推定（
estimates）が生成される。
【０００６】 ミキサ１２０での最初の周波数ダウンコンバートにより、受信機１００は様々
なＲＦ周波数における信号を、より多くの信号処理が実行可能な固定ＩＦ周波数
にダウンコンバートすることができる。この固定ＩＦ周波数により、バンドパス
フィルタ１２４は表面弾性波（ＳＡＷ）フィルタのような固定バンドパスフィル
タとして実装され得、ＩＦ信号から望ましくない影像及びスプリアス信号を除去
する。影像及びスプリアス信号の除去は、これらの信号は第２の周波数のダウン
コンバート段における信号帯（例えば入力信号の存在する帯域）に折り畳まれ得
るため、重要である。さらに、影像及びスプリアス信号は、信号の振幅を、その
非線形性の結果としてのより高いレベルの中間生成物を生成可能な増幅器及びミ
キサのような様々な能動素子への信号の振幅を大きく増大させる。スプリアス信
号及び中間生成物は、通信システムの動作においてデグラデーションを生じさせ
得る。
【０００７】 従来技術の直交復調は、いくつかの主要な欠点がある。第１に、バンドパスフ
ィルタ１２４及び／又はローパスフィルタ１３０による必要なフィルタリングが
複雑となり得ることである。これらフィルタは平坦な通過帯域、素子帯域におけ
る高度の減衰、転移帯域における鋭いロールオフを必要とする。これらフィルタ
はしばしばアナログ回路で実装される。アナログ回路の素子耐性は維持するのに
困難で、これらフィルタの周波数応答で歪みが生じ得る。この受信機１００の動
作は、歪みの結果を低下させ得る。第２に、直交均衡は、位相スプリッタ１３６
、ミキサ１２８、ローパスフィルタ１３０及びＡＤＣ１４０の素子耐性のため、
多くの生成ユニットで維持するのが困難である。これら２つの信号通路雑音れの
不整合によっても、直交不均衡と受信機１００の動作の低下を生じさせる。通路
不整合により、Ｉ信号がＱ信号に混信したり、逆も又同様である。この混信信号
は望ましい信号における付加的な雑音として振る舞い、望ましい信号の検出が困
難となる。そして第３に、ＡＤＣ１４０は受信機１００の動作の低下を以下に示
す様々な理由により生じ得る。
【０００８】 ほとんどの復調では、アナログ波形を連続的な時間で不連続なサンプルに均一
に間のあいた時間期間で変換するのに１あるいはそれ以上のＡＤＣが必要となる
。ＡＤＣのいくつかの重要な動作パラメータはダイナミックレンジ、線形性及び
ＤＣオフセットを有する。これらパラメータのそれぞれは通信システムの動作に
影響を与え得る。ダイナミックレンジは受信機のビット誤りレート（ＢＥＲ）に
影響を与え得る。というのも、ＡＤＣからの雑音はＡＤＣが適切に入力信号を検
出する能力を低下させるからである。線形性は実際の転送曲線（例えばデジタル
出力対アナログ入力）と理想的な転送曲線との間の差に関連する。良好な線形性
は、ＡＤＣが増加するとビット数として得るのがより困難になる。線形性が悪い
と、誤り検出／訂正処理を低下させ得る。最後に、ＤＣオフセットは、受信機及
びビタビデコーダのような誤り訂正デコーダにおける位相ロックループの動作を
低下させ得る。
【０００９】 従来技術では、瞬間（flash）ＡＤＣあるいは逐次近似ＡＤＣがベースバンド 信号をサンプルするのに用いられる。瞬間ＡＤＣ内では、入力信号はＬ−１個の
比較器に提供される。ここで、Ｌ＝２mで、ｍはＡＤＣにおけるビット数である 。また、各比較器には比較電圧が提供される。Ｌ−１個の比較電圧はＬ個のレジ
スタからなる抵抗ラダー（ladder）により生成される。瞬間ＡＤＣは、Ｌ−１個
の比較器とＬ個のレジスタが必要となるため、巨大で、高い電力を消費する。抵
抗ラダーにおける抵抗が不整合の場合、瞬間ＡＤＣは線形性が悪く、ＤＣオフセ
ット特性が悪い。しかしながら、ＡＤＣはその高い動作速度のため良く利用され
る。
【００１０】 逐次近似ＡＤＣはまた通信システムとしてよく利用される。これらＡＤＣは２
あるいはそれ以上の段で入力信号を近似するため、複雑さが最小となる。しかし
ながら、これらＡＤＣはまた瞬間ＡＤＣのそれと同様に、悪い線形性とＤＣオフ
セットを示す。従って、瞬間ＡＤＣ及び逐次近似ＡＤＣは多くの通信応用におけ
る使用の候補として理想的ではない。
【００１１】 シグマ−デルタナログデジタルコンバータ（ΣΔＡＤＣ）は、ΣΔＡＤＣの本
質的な構造のため、瞬間及び逐次近似ＡＤＣよりも良い動作を有する。ΣΔＡＤ
Ｃは、予備サンプルが推定される前に、入力信号よりも多くの場合高いサンプリ
ング周波数で、入力信号の変化において１ビット近似を連続的に行うことにより
入力信号をアナログデジタル変換する。出力サンプルは入力信号及び量子化雑音
からなる。しかしながら、ΣΔＡＤＣは、信号帯の量子化雑音が、フィルタが実
行可能な帯域外周波数（あるいは雑音整形）に押し出されるように設計される。
【００１２】 ΣΔＡＤＣは、その本質的な構造により、高いダイナミックレンジ、良い線形
性、低いＤＣオフセットを提供する。例えば、高いダイナミックレンジは充分な
サンプリング比率（ＯＳＲ）及び適切な雑音整形フィルタ特性を選択することに
より取得できる。サンプリング比率は入力の２サイドバンド幅により分割される
サンプリング周波数として定義される。また、よい線形性及び低いＤＣオフセッ
トは、ΣΔＡＤＣ内の簡単な１ビット量子化器により取得され得る。
【００１３】 高いサンプリング比率が高い動作のために必要であるため、ΣΔＡＤＣは伝統
的には、オーディオのような入力信号が低いバンド幅信号である応用に限定され
ていた。しかしながら、高速アナログ回路の出現により、ΣΔＡＤＣは高速で動
作するように実装され得る。高速バンドパス及びベースバンドΣΔＡＤＣの設計
及び実装は、“シグマ−デルタナログデジタルコンバータ”と題された１９９７
年９月１２日付の係属中米国特許出願第０８／９２８，８４７号に詳細に開示さ
れ、本発明の譲受人に譲渡され、参考のためにここに組み込まれる。
【００１４】 バンドパスΣΔＡＤＣは雑音整形されたＩＦサンプルを提供する。バンドパス
サンプリングΣΔＡＤＣの場合、ＩＦサンプルはフィルタされ、直交ダウンコン
バートされてＩ及びＱベースバンド出力を提供する。
【００１５】
【課題を解決するための手段】
本発明は新規かつ改良された雑音キャンセル回路及び直交ダウンコンバータで
ある。雑音キャンセル回路は少なくとも１つのバンドパスデシメータ及び加算器
から構成される。この代表的な実施形態では、バンドパス多段雑音整形シグマ−
デルタナログデジタルコンバータ（ＭＡＳＨΣΔＡＤＣ）が、アナログ入力信号
をサンプルするのに用いられ、ＭＡＳＨΣΔＡＤＣ内の各ループは出力信号Ｙを
提供する。各ループからの出力は対応するバンドパスデシメータに提供される。
この代表的な実施形態では、各バンドパスデシメータは誤りキャンセルフィルタ
、バンドパスフィルタ及びデシメータから構成される。バンドパスフィルタは誤
りキャンセルフィルタからの信号をフィルタするのに用いられる。この代表的な
実施形態では、フィルタされた信号はデシメータによりＮでデシメートされる。
すべてのバンドパスデシメータからの信号は互いに加算され、その結果としての
出力はＩＦサンプルから構成される。
【００１６】 直交ダウンコンバートの場合、ＩＦサンプルは２つの乗算器に提供される。こ
れら乗算器はＩＦサンプルを同相及び直交正弦波でそれぞれＩ及びＱベースバン
ドサンプルにダウンコンバートする。ベースバンドサンプルはローパスフィルタ
され、さらに量子化雑音及び望ましくない信号が除去される。
【００１７】 本発明の目的は、回路の複雑さと電力消費を最小にする雑音キャンセル回路及
びバンドパスフィルタを提供することにある。この代表的な実施形態では、誤り
キャンセル回路の転送関数は転送関数の組に分解され、その一つはΣΔＡＤＣか
らの各出力信号に対する。各転送関数は誤りキャンセルフィルタに対応する。誤
りキャンセルフィルタ及びバンドパスフィルタのそれぞれに対する転送関数は、
バンドパスデシメータの転送関数を提供するために畳み込みされる。各バンドパ
スデシメータに対する畳み込みされた転送関数は、対応する誤りキャンセルフィ
ルタ及びバンドパスフィルタの直接実装よりも少ないハードウェアで実装され得
る。さらに、各バンドパスデシメータは、ＭＡＳＨ ＡＤＣの対応するループか
らの１ビット信号Ｙで動作する。誤りキャンセルフィルタ及びバンドパスフィル
タの直接実装では、バンドパスフィルタが誤りキャンセル回路からの多重ビット
出力で動作する必要がある。加えて、バンドパスデシメータ内では、バンドパス
デシメータがＡＤＣサンプリングクロックのたった１／Ｎの周波数で動作し、そ
の結果電力消費が低減するように、Ｎによるデシメートが組み込まれ得る。
【００１８】 本発明の他の目的は、回路の複雑さが減少した直交ダウンコンバータを提供す
ることにある。この代表的な実施形態では、アナログ入力信号の中心周波数はｆ IF ＝０．２５・（２ｎ＋１）・ｆADCである。ここで、ｎはゼロあるいはそれよ りも大きな整数で、ｆADCはＡＤＣサンプリング周波数である。この中心周波数 はアナログデジタルコンバートの後ｆC＝０．２５ｆADCにおける入力信号の影像
を生成する。０．２５ｆADCにおける影像の中心周波数を維持することにより、 周波数ダウンコンバートを簡単化する。これは、ダウンコンバート正弦波ｃｏｓ
（ｗCｔ）及びｓｉｎ（ｗCｔ）は１，０及び−１の簡単な値をとるからである。
この代表的な実施形態では、影像の周波数が０．２５ｆSに維持されるようにＮ によるデシメートが選択される。ここで、ｆSはデシメートサンプルのサンプル レート（すなわちｆS＝ｆADC／Ｎ）である。これは、Ｎに対する奇数値（例えば
３，５，７，９等）を選択することにより達成され得る。
【００１９】 本発明の上述した、またさらなる特徴点、対象、及び利点は、図面を考慮する
と、以下に示す本発明の実施形態の詳細な説明からさらに明らかになるであろう
。図面では、同様の参照符号が同様であると識別される。
【００２０】
【発明の実施の形態】
本発明は、アナログデジタルコンバータ（ＡＤＣ）に関連して用いられ、新規
かつ改良された雑音キャンセル回路及び直交ダウンコンバータである。特に、本
発明は、前述の米国出願番号第ＰＡ４４７号に開示されたシグマ−デルタナログ
デジタルコンバータ（ΣΔＡＤＣ）と組み合わせて用いられるように充分適合さ
れている。雑音キャンセル回路及び直交ダウンコンバータを利用可能な代表的な
応用は、ＣＤＭＡ通信システム及びＨＤＴＶシステムを含む。
【００２１】 バンドパスサンプリングＡＤＣでは、ＡＤＣへの入力信号は、ベースバンドの
代わりに中間周波数（ＩＦ）に中心周波数が配置される。ＩＦでサンプリングす
ることにより、受信機内の周波数ダウンコンバート段を省くことができ、これに
より、ハードウェア設計を簡単化され、安定性が改善される。ΣΔＡＤＣは上記
従来の（例えばフラッシュ及び連続近似）ＡＤＣに対して多くの利点を提供する
。ΣΔＡＤＣ内の雑音波形器は、信号帯の周囲の量子化雑音が、フィルタリング
がなされている帯域外（あるいは雑音波形の）に押し出されるように設計され得
る。
【００２２】 Ｉ．バンドパスサンプリング受信機 代表的なバンドパスサンプリング受信機のブロック図が図２に示される。受信
機２００は、ＢＰＳＫ、ＱＰＳＫ、ＯＱＰＳＫ、ＱＡＭ及び他のデジタル及びア
ナログの変調フォーマットを復調するのに用いられ得る。受信機２００内では、
送信されたＲＦ信号はアンテナ２１２により受信され、送受切換器２１４でルー
ティングされ、フロントエンド２０２に提供される。フロントエンド２０２内で
は、増幅器（ＡＭＰ）２１６はこの信号を増幅し、この増幅された信号をバンド
パスフィルタ２１８に提供し、このバンドパスフィルタ２１８で好ましくない影
像及びスプリアス信号を除去するために信号がフィルタリングされる。フィルタ
リングされた信号はミキサ２２０に提供される。ミキサ２２０はこの信号を局所
オシレータ（ＬＯ１）２２２からの正弦曲線でＩＦ周波数にダウンコンバートす
る。このミキサ２２０からのＩＦ信号は、この信号をさらにフィルタリングする
バンドパスフィルタ２２４に提供される。代表的な実施形態では、バンドパスフ
ィルタ２２４は、表面弾性波フィルタ（ＳＡＷ）であり、当該技術で知られたも
のにより実装される。このフィルタリングされた信号はバッファ（ＢＵＦ）２２
６に提供され、このＢＵＦ２２６によりその信号のゲイン及び／又はバッファリ
ングが提供される。このバッファされた信号は復調器２０４に提供される。復調
器２０４内では、ＡＤＣ２４０は、ＣＬＫ信号により決定される高いサンプリン
グ周波数でバッファされた信号をサンプリングし、デジタル信号プロセッサ（Ｄ
ＳＰ）２５０にそのサンプルを提供する。デジタル信号プロセッサ２５０は以下
に詳細に説明される。
【００２３】 ＱＰＳＫ、ＯＱＰＳＫ及びＱＡＭのような直交復調が必要な応用では、バンド
パスＡＤＣが利用される。バンドパスＡＤＣは係属中米国出願第ＰＡ４４７号に
記載されている手法によりバンドパスΣΔＡＤＣとして設計され実装され得る。
【００２４】 代表的な２ループのバンドパスＭＡＳＨΣΔＡＤＣのブロック図が図３に示さ
れる。ΣΔＡＤＣは、１ループあるいは２ループよりも多くからなるように設計
され、利用され得、これは本発明の視野の範囲内である。ＭＡＳＨ ＡＤＣ２４
０ａは２ループ３１０ａ及び３１０ｂ、フィードフォワード因子３２０及び誤り
キャンセル回路３５０からなる。代表的な実施形態では、ＭＡＳＨＡＤＣ２４０
ａはアナログＡＤＣ入力を受信し、デジタルＡＤＣ出力を生成する。このデジタ
ルＡＤＣ出力は、少なくともサンプル当たり２ビットを有し、各ループ３１０に
対してサンプル当たり少なくとも１ビットを有する。
【００２５】 ＡＤＣ入力は、それに対する応答として、１ビットＹ１信号を生成するループ
３１０ａに提供される。ループ３１０ａからの一部分のＡＤＣ入力及び量子化雑
音（Ｘ２）は、付加的な雑音整形がなされるループ３１０ｂに提供される。ルー
プ３１０ａ及び３１０ｂからのＹ１及びＹ２信号はそれぞれ、誤りキャンセル回
路３５０に提供される。誤りキャンセル回路３５０はＹ１及びＹ２信号を遅延さ
せ、フィルタリングし、結合してＡＤＣ出力を生成する。
【００２６】 ループ３１０ａ内では、加算器３１２ａはＡＤＣ入力及び量子化器３１６ａか
らのＹ１信号を受信し、ＡＤＣ入力からＹ１を減算し、誤り信号を共振器３１４
ａに提供する。共振器３１４ａはこの誤り信号をフィルタリングし、フィルタリ
ングされた信号を加算器３１２ｂに提供する。この代表的な実施形態では、ＭＡ
ＳＨ ＡＤＣ２４０ａ内の各共振器３１４は、バンドパス転送関数（ｋn・ｚ-2 ）／（１＋ｚ-2）で実装される。ここで、ｋnはループ３１０内のｎ番目の共振 器３１４のゲインである。加算器３１２ｂはまた、量子化器３１６ａからのＹ１
を受信し、共振器３１４ａからの誤り信号からＹ１を減算し、この誤り信号を、
誤り信号をさらにフィルタリングする共振器３１４ｂに提供する。この減衰器３
１４ｂからのフィルタリングされた信号は、それに応答して、１ビットＹ１信号
を生成する量子化器３１６ａに提供される。ループ３１０ｂはループ３１０ａと
同様の手法により接続される。
【００２７】 共振器３１４ｂからのフィルタリングされた信号はまた、スケール因子ａ1で この信号をスケールするゲイン素子３２２ａに提供される。量子化器３１６ａか
らのＹ１信号は、スケール因子ａ2によりＹ１をスケールするゲイン素子３２２ ｂに提供される。ゲイン素子３２２ａ及び３２２ｂからの出力は、加算器３２４
に提供される。加算器３２４は、ゲイン素子３２２ｂからの出力をゲイン素子３
２２ａからの出力から減算する。加算器３２４からのこの誤り信号は、ゲイン素
子３２２ｃに提供される。ゲイン素子３２２ｃは、この誤り信号をスケール因子
ａ3によりスケールする。ゲイン素子３２２ｃからの出力は、ループ３１０ｂか ら提供されたＸ２により構成される。
【００２８】 誤りキャンセル回路３５０の代表的なブロック図は図４に示される。誤りキャ
ンセル回路３５０内には、ループ３１０ａからのＹ１信号は遅延素子４１２に提
供される。遅延素子４１２は、ループ３１０ｂの処理遅延に等しい時間インター
バルでＹ１を遅延させる。遅延素子４１２からの遅延されたＹ１信号は、Ｙ２信
号の時間に調整される。ループ３１０ｂからのＹ２信号は、ゲイン素子４１６に
提供される。ゲイン素子４１６はスケール因子ＧでＹ２をスケールする。遅延さ
れたＹ１信号はゲイン素子４１４に提供される。ゲイン素子４１４は、スケール
因子（ｈ−１）で遅延されたＹ１をスケールする。スケール因子Ｇ及び（ｈ−１
）はΣΔＡＤＣ２４０ａの雑音整形特性の一部分を決定する。この代表的な実施
形態では、スケール因子はＧ＝４、（ｈ−１）＝１に選択される。ゲイン素子４
１４及び４１６からの出力は加算器４１８に提供される。加算器４１８はこの２
つのスケールされた出力を加算する。この加算器４１８からの結合された信号は
フィルタ４２０に提供される。フィルタ４２０は、この結合された信号を転送関
数Ｎ（ｚ）でフィルタする。フィルタ４２０の転送関数Ｎ（ｚ）及び遅延素子４
１２の遅延は、ΣΔＡＤＣの特性に基づいて選択される。この代表的な実施形態
では、図３に示すようなＭＡＳＨ４−４バンドパスΣΔＡＤＣ２４０ａの場合、
フィルタ４２０は転送関数Ｎ（ｚ）＝（１＋ｚ-2）2を有し、遅延素子４１２は 転送関数Ｄ（ｚ）＝ｚ-4を有する。フィルタ４２０及び遅延素子４１２に対する
他の転送関数も利用可能であり、これは本発明の視野の範囲内である。ｆADC／ ４の周りに中心を有するバンドパスΣΔＡＤＣに対して、Ｎ（ｚ）のすべての２
次係数はゼロで、この特性は本発明の誤りキャンセル回路及びバンドパスフィル
タの設計を簡単化するのに用いられる。フィルタ４２０からの出力及び遅延され
たＹ１信号は、加算器４２２に提供される。加算器４２２はこれら２つの信号を
加算し、ＡＤＣ出力を生成する。
【００２９】 上述した、遅延素子４１２に対する代表的な転送関数Ｄ（ｚ）、フィルタ４２
０に対する代表的な転送関数Ｎ（ｚ）及び代表的なスケール因子Ｇ＝４、（ｈ−
１）＝１から、誤りキャンセル回路３５０に対する代表的な転送関数Ｙ（ｚ）は
以下のように表される。
【００３０】 Ｙ（ｚ）＝ＥＣY1（ｚ）・Ｙ１（ｚ）＋ＥＣY2（ｚ）・Ｙ２（ｚ） ＝ｚ-4（２＋２ｚ-2＋ｚ-4）・Ｙ１（ｚ）＋４（１＋２ｚ-2＋ｚ-4）
・Ｙ２（ｚ） ＝［ｚ-4Ｙ１（ｚ）］＋［（１＋２ｚ-2＋ｚ-4）（ｚ-4Ｙ１（ｚ）＋
４Ｙ２（ｚ）］ （１） 等式（１）において、第１の括弧式は信号要素からなり、第２の括弧式は誤り
キャンセル後の全量子化雑音からなる。注意すべきは、誤りキャンセル回路３５
０の転送関数Ｙ（ｚ）は、Ｙ１信号が、係数ＥＣY1（ｚ）を有する第１の有限イ
ンパルス応答（ＦＩＲ）フィルタを通過し、Ｙ２信号が、係数ＥＣY2（ｚ）を有
する第２のＦＩＲフィルタを通過し、これら２つのＦＩＲフィルタの出力を加算
したものとしてみなすことができる。ＦＩＲフィルタに対するこれら係数は以下
のように示され得る。
【００３１】 ＥＣY1（ｚ）＝［０ ０ ０ ０ ２ ０ ２ ０ １］ ＥＣY2（ｚ）＝［１ ０ ２ ０ １］・４ （２） 等式（２）から、誤りキャンセル回路３５０への入力が、それぞれ分解された
１ビットを有するＹ１及びＹ２の２つの信号から構成されていても、誤りキャン
セル回路３５０の出力は分解された５ビットからなり、０から２１までの範囲を
有することに注意すべきである。等式（１）から、この信号の振幅は増幅されな
いことに注意すべきである。しかしながら、量子化雑音は処理及び整形され、整
形された帯域外量子化雑音にとって付加的な範囲が必要である。
【００３２】 直交復調に用いられるデジタル信号プロセッサ２５０の代表的なブロック図は
図５に示される。ＡＤＣ２４０のＡＤＣ出力は、バンドパスフィルタ５１２に提
供される。バンドパスフィルタ５１２はこの信号をフィルタし、量子化雑音及び
他のスプリアス信号を除去する。代表的な実施形態では、バンドパスフィルタ５
１２は以下の転送関数を有する。
【００３３】 ＨBPF（ｚ）＝（１−ｚ-2＋ｚ-4）P （３） ここで、Pはバンドパスフィルタ５１２の次数である。この等式（３）の転送 関数は、ｆADC／１２及び５ｆADC／１２でゼロを提供し、ｆADC／４で最大ゲイ ンを得る。この代表的な実施形態では、バンドパスフィルタ５１２の特性は上述
のデシメータ５１４に関連して選択される。他のバンドパスフィルタ転送関数も
利用可能であり、これは本発明の視野の範囲内である。
【００３４】 誤りキャンセル回路３５０の後のバンドパスフィルタ５１２をこのように利用
することにより多くの利点が得られる。この代表的な実施形態では、この受信し
た信号はＡＤＣ２４０ａによる変換後にｆADC／４が中心周波数である。従って 、バンドパスフィルタ５１２のこの振幅応答は、ｆADC／４周辺にパス帯域を提 供するように設計され、バンドパスフィルタ５１２の転送関数はすべての他の係
数に対してゼロからなる。このフィルタ係数特性は、等式（２）で示したような
、誤りキャンセル回路３５０の同一特性で結合され得、誤りキャンセル回路３５
０及びバンドパスフィルタ５１２のすべての設計を簡単化する。さらに、前述の
通り、誤りキャンセル回路３５０からの出力は、分解された５ビットからなる。
バンドパスフィルタ５１２を、必要な５ビット正確アリスメティック（5-bit pr
ecision arithmetic）で計算することにより、バンドパスフィルタ５１２が非常
に複雑になる。この代表的な実施形態では、誤りキャンセル回路３５０及びバン
ドパスフィルタ５１２は、合成回路が１ビットのＹ１及びＹ２信号で直接動作す
るように結合される。最後に、バンドパスフィルタ５１２は、バンドパスフィル
タ５１２が結果的に減少する後に、必要なダイナミックレンジＡＤＣ２４０ａか
らの量子化雑音の大部分を取り除く。
【００３５】 バンドパスフィルタ５１２からのこのフィルタされた信号はデシメータ５１４
に提供される。デシメータ５１４はＮから１までの因子によりこの信号をデシメ
ートする。ここで、Ｎはこの代表的な実施形態で奇数である。すべてのＮ入力サ
ンプルに対して、デシメータ５１４は１つのサンプルを保持し、残りのＮ−１の
サンプルを捨てる。デシメータ５１４からのこの出力は、ＩＦサンプルからなり
、乗算器５１８ａ及び５１８ｂに提供される。乗算器５１８ａ及び５１８ｂはＩ
Ｆサンプルを同相のｃｏｓ（ｗcｔ）及び直交ｓｉｎ（ｗcｔ）でＩ及びＱベース
バンドサンプルでそれぞれダウンコンバートする。このＩ及びＱベースバンドサ
ンプルはローパスフィルタ５２０ａ及び５２０ｂにそれぞれ提供される。これら
フィルタ５２０ａ及び５２０ｂはこれらサンプルをフィルタし、Ｉ及びＱ出力を
提供する。このＩ及びＱ出力はベースバンドプロセッサ５３０に提供される。ベ
ースバンドプロセッサ５３０はフィルタリング、デシメート、誤り検出／訂正及
び逆圧縮（decompression）のような付加的な信号処理を行う。この代表的な実 施形態では、バンドパスフィルタ５１２及び／又はローパスフィルタ５２０はま
た信号のスケーリングを提供し、デジタル信号プロセッサ５３０が様々な振幅で
ベースバンドデータを提供できるようにする。デジタル信号プロセッサ２５０の
他の実装は、直交復調を実行するように設計可能であり、これは本発明の視野の
範囲内である。
【００３６】 誤りキャンセル回路３５０及びバンドパスフィルタ５１２は、図５及び図６に
示すように、直接実装で実装され得る。しかしながら、直接実装は誤りキャンセ
ル回路３５０及びバンドパスフィルタ５１２のために２つの回路が必要となるた
め、設計が複雑になってしまい、バンドパスフィルタ５１２は分解された５ビッ
トを有する信号で動作する。本発明では、誤りキャンセル回路３５０及びバンド
パスフィルタ５１２は結合され得る。
【００３７】 雑音キャンセル回路６００を用いたＹ１及びＹ２デジタル信号処理の代表的な
ブロック図を図６に示す。このＹ１及びＹ２信号はバンドパスデシメータ６０２
及び６０４にそれぞれ提供される。この代表的な実施形態では、１つのバンドパ
スデシメータはＭＡＳＨ ＡＤＣ２４０ａの各ループに対して提供される。バン
ドパスデシメータ６０２内では、Ｙ１信号は誤りキャンセルフィルタ６０８に提
供される。誤りキャンセルフィルタ６０８はＹ１信号を等式（２）に示した転送
関数ＥＣY1（ｚ）でフィルタする。このフィルタされたＹ１信号はバンドパスフ
ィルタ６１２ａに提供される。この代表的な実施形態では、バンドパスフィルタ
６１２はそれぞれバンドパスフィルタ５１２と同様の等式（３）に示した同一の
転送関数を有する。バンドパスフィルタ６１２ａからのこのフィルタされた信号
はデシメータ６１４に提供される。デシメータ６１４はデシメータ５１４と同様
の手法で動作する。バンドパスデシメータ６０４は、誤りキャンセル回路６１０
が等式（２）に示した転送関数ＥＣY2（ｚ）を実装する以外はバンドパスデシメ
ータ６０２と同一である。
【００３８】 この代表的な実施形態では、誤りキャンセル回路６０８及びバンドパスフィル
タ６１２ａの転送関数は畳み込みされ、バンドパスデシメータ６０２の転送関数
を生成する。同様に、誤りキャンセルフィルタ６１０及びバンドパスフィルタ６
１２ｂの転送関数は畳み込みされ、バンドパスデシメータ６０４の転送関数を生
成する。バンドパスデシメータ６０２及び６０４を畳み込みされた転送関数で実
装することにより達成された改良は、代表的な３次バンドパスフィルタ６１２と
して説明され得る。３次バンドパスフィルタ６１２の転送関数ＨBPF3（ｚ）は、
ｐ＝３で、以下の係数を有するＦＩＲフィルタとして示された等式（３）から算
出され得る。
【００３９】 ＨBPF3（ｚ）＝［１ ０ −３ ０ ６ ０ −７ ０ ６ ０ −３ ０
１］ …（４） バンドパスデシメータ６０２では、誤りキャンセルフィルタ６０８の係数をバ
ンドパスフィルタ６１２ａの係数で畳み込むことは、等式（５）に示される合成
転送関数ＨY1（ｚ）を生じさせてしまう。同様に、バンドパスデシメータ６０４
では、誤りキャンセルフィルタ６１０の係数をバンドパスフィルタ６１２ｂの係
数で畳み込むことは、合成転送関数ＨY2（ｚ）を生じさせてしまう。ＨY1（ｚ）
及びＨY2（ｚ）は、等式（５）に示される係数を有するＦＩＲフィルタとして説
明され得る。
【００４０】 ＨY1（ｚ）＝［０ ０ ０ ０ ２ ０ −４ ０ ７ ０ −５ ０ ４
０ −１ ０ ２ ０ −１ ０ １］ ＨY2（ｚ）＝［１ ０ −１ ０ １ ０ ２ ０ −２ ０ ２ ０ １
０ −１ ０ １］・４ …（５） 畳み込みされたフィルタ係数ＨY1（ｚ）及びＨY2（ｚ）をそれぞれ得るために
、誤りキャンセルフィルタ６０８及び６１０の係数をバンドパスフィルタ６１２
の係数で畳み込むことにより、多くの改良が提供される。第１に、加算器の必要
数はこれら２つの転送関数の畳み込みにより減少する。等式（４）から、バンド
パスフィルタ転送関数ＨBPF3（ｚ）の実装は１２の加算器（例えば、１つの加算
器を各係数の１に、２つの加算器を各係数−３，６あるいは７に）を必要とする
ことに注意すべきである。対照的に、等式（５）から、畳み込みされたフィルタ
ＨY1（ｚ）の実装は、１１の加算器（例えば１の加算器を各係数１，−１，２，
４あるいは−４に、２つの加算器を各係数−５あるいは７に）を必要とすること
に注意すべきである。同様に、畳み込みされたフィルタＨY2（ｚ）の実装は、９
つの加算器（例えば１の加算器を各係数１，−１，２あるいは−２に）を必要と
することに注意すべきである。畳み込みされたフィルタ（誤りキャンセルフィル
タ及びバンドパスフィルタ）に対して必要な加算器の数は、バンドパスフィルタ
のみに必要とされるよりも少ない。第２に、畳み込みされたフィルタＨY1（ｚ）
及びＨY2（ｚ）は、分解された１ビットのみをそれぞれ有するＹ１及びＹ２信号
で動作する。対照的に、誤りキャンセルフィルタ６０８，６１０及びバンドパス
フィルタ６１２の直接実装（例えば畳み込みなし）であれば、誤りキャンセルフ
ィルタ６０８及び６１０からの５ビット出力で動作しなければならなくなる。第
３に、デシメータ６１４は、出力のサンプルが一度にすべてのＮ入力サンプルに
ついて計算されるように、畳み込みフィルタＨY1（ｚ）及びＨY2（ｚ）内に組み
込まれ得る。ＡＤＣサンプリングクロックの周波数の１／Ｎで畳み込みフィルタ
を動作することにより、電力の消費が最小となる。
【００４１】 代表的な実施形態では、二次抽出バンドパス受信機に対して、ＡＤＣ２４０は
バンドパスΣΔＡＤＣ２４０ａである。バンドパスΣΔＡＤＣ２４０ａは、係属
中米国出願第ＰＡ４４７号で開示された手法で量子化雑音を整形する。バンドパ
スΣΔＡＤＣに対して、０．２５・ｆADC周辺の量子化雑音はＤＣ及び量子化雑 音のフィルタリングが行われ得る０．５０・ｆADCに向けて押し出される。この 代表的な実施形態では、影像がアナログデジタルコンバートの後に、量子化雑音
が最小化する周波数である０．２５・ｆADCに現れるようにＩＦ信号の中心周波 数が選択される。
【００４２】 図５に示される直交ダウンコンバータは図７（ａ）に再び図示される。デシメ
ータ５１４からのＩＦサンプルは、乗算器５１８ａ及び５１８ｂにより同相ｃｏ
ｓ（ｗcｔ）及び直交ｓｉｎ（ｗcｔ）でそれぞれベースバンドサンプルにダウン
コンバートされる。ＩＦ信号の中心周波数に関連してＡＤＣサンプリング周波数
の適切な選択を行うことにより、その周波数ダウンコンバート段はわずかになり
得る。特に、ＡＤＣサンプリング周波数が実質的にダウンコンバート影像の中心
周波数（例えばｆc＝０．２５・ｆADC）の４倍に選択されると、乗算器５１８ａ
及び５１８ｂによる直交ダウンコンバートは、図７（ｂ）に示すように、ＩＦサ
ンプルを同相シーケンス［１，０，−１，０，１，０，…］及び直交シーケンス
［０，１，０，−１，０，１，…］で乗算することにより実行され得る。これは
、ｆc＝０．２５・ｆADCの場合、サイン及びコサイン関数は（ｉπ／２）で計算
され、ｉの整数に対する１，０，あるいは−１の値をとるからである。この代表
的な実施形態では、外部周波数制御ループは影像の中心周波数を実質的にＡＤＣ
サンプリング周波数の１／４に維持するのに利用可能である。
【００４３】 図７（ｂ）を参照すると、同相シーケンス［１，０，−１，０，１，０，…］
のすべての他の値はゼロである。同様に、直交シーケンス［０，１，０，−１，
０，１，…］のすべての他の値はゼロである。さらに、同相及び直交シーケンス
は代替的な値でも妥当である（例えばゼロでない）。これらの特性は、直交ダウ
ンコンバータの設計を簡単化するのに用いられ得る。
【００４４】 上記特性の利点を有する代表的な直交ダウンコンバータのブロック図を図８（
ｃ）に示す。この代表的な実施形態では、直交ダウンコンバータは、すべての他
のＩＦサンプルがデマルチプレクサ（ＤＥＭＵＸ）７１６により乗算器７１８ａ
に提供され、すべての他の代替的なＩＦサンプルが乗算器７１８ｂに提供される
ように設計されている。この構造を用いることにより、乗算器７１８ａ及び７１
８ｂは乗算器５１８ａ及び５１８ｂの半分の速度で動作し得、これにより電力消
費が減少する。ローパスフィルタ７２０及び７２２はローパスフィルタ５２０ａ
及び５２０ｂにそれぞれ同一である。しかしながら、ＤＥＭＵＸ７１６によるデ
マルチプレクスのため、乗算器７１８ａ及び７１８ｂに提供されるこのサンプル
は、１つのサンプルにより、位相が９０°ずれあるいは時間が歪んでいる。この
代表的な実施形態では、ローパスフィルタ７２０及び７２２からのＩ出力及びＱ
出力の時間をそれぞれ調整するため、ローパスフィルタ７２０は、ローパスフィ
ルタ７２２の遅延に関連したサンプルサイクルの１／２の付加的な遅延を持って
設計される。この代表的な実施形態では、ローパスフィルタ７２０及び７２２の
振幅応答は実質的に同一となるように設計されているためＩＱの不均衡及びＩＱ
の混信を最小にする。この付加的な遅延は、フィルタ７２０及び７２２に対して
異なるフィルタ転送関数を用いることにより提供され得る。代替的には、この付
加的な遅延は少なくともサンプルレートの２倍でクロックし、サンプルの１／２
でフィルタ７２０の出力を遅延させる、同一の転送関数をフィルタ７２０及び７
２２に対して用いることにより提供され得る。実質的に同一の振幅応答ではある
がローパスフィルタ７２０及び７２２に対して異なる遅延を提供する他の方法も
考慮され、これは本発明の視野の範囲内である。
【００４５】 サンプルされた信号スペクトルのスペクトル反転は、信号が２次抽出される時
に生じ得る。このスペクトル反転の発生は、サンプルされた信号の中心周波数に
関連したＡＤＣのサンプリング周波数に依存する。この代表的な実施形態では、
ＣＤＭＡ信号はｆIF＝０．２５・（２ｎ＋１）・ｆADCの中心周波数である。ｎ はゼロと等しいあるいはそれより大きい整数で、ｆADCはＡＤＣサンプリング周 波数である。奇数ｎに対して、スペクトル反転が生じ、偶数ｎに対して、スペク
トル反転は生じない。また、デシメータ６１４による３でのデシメートがスペク
トル反転を生じさせる。このスペクトル反転は、位相が１８０°異なる直交正弦
波、あるいは反転した直交正弦波を選択することにより補正される。直交正弦波
あるいは反転直交正弦波は図８（ｃ）に示すスペクトル反転信号によりマルチプ
レクサ（ＭＵＸ）７２４を介して選択され得る。
【００４６】 ＩＩ．代表的なバンドパス受信機設計 ＣＤＭＡ応用に対する代表的な雑音キャンセル回路及び直交ダウンコンバータ
の設計は図９に示される。図９に示す信号処理は、図６に示す雑音キャンセル回
路及び図８（ｃ）に示す直交ダウンコンバータの組み合わせである。この代表的
な実施形態では、ＣＤＭＡ信号は１．２２８ＭＨｚのバンド幅を有し、中心周波
数はｆIF＝０．２５・（２ｎ＋１）・ｆADCである。この中心周波数とＡＤＣサ ンプリング周波数の関係により、ＡＤＣによる変換後の０．２５・ｆADCでのＣ ＤＭＡ信号の影像が生成される。この代表的な実施形態では、ＡＤＣは、前述の
米国特許出願第ＰＡ４４７号に説明されたＭＡＳＨ４−４ΣΔＡＤＣとして実装
される。この代表的な実施形態では、ΣΔＡＤＣはいくつかのモードの一つで動
作し得る。高いダイナミックレンジモードでは、ΣΔＡＤＣは図３に示すような
Ｙ１及びＹ２信号を提供する。中間あるいは低いダイナミックレンジモードでは
、ΣΔＡＤＣはＹ１あるいはＹ２信号雑音のいずれも提供できる。このＹ１信号
の代表的なスペクトルは図１２（ａ）に示される。
【００４７】 この代表的な実施形態では、バンドパスデシメータ８０２は誤りキャンセルフ
ィルタ８０８，バンドパスフィルタ８１２ａ及びデシメータ８１４ａから構成さ
れ、バンドパスデシメータ８０４は誤りキャンセルフィルタ８１０，バンドパス
フィルタ８１２ｂ及びデシメータ８１４ｂから構成される。この代表的な実施形
態では、誤りキャンセルフィルタ８０８及び８１０は等式（１）に示すような転
送関数ＥＣY1（ｚ）及びＥＣY2（ｚ）でそれぞれ設計される。誤りキャンセルフ
ィルタ８０８の後のＹ１信号の代表的なスペクトルは図１２（ｂ）に示される。
この代表的な実施形態では、バンドパスフィルタ８１２ａ及び８１２ｂはそれぞ
れ誤りキャンセルフィルタ８０８及び８１０に接続され、それぞれ図９に示す転
送関数を有する５次バンドパスフィルタとして設計される。５次バンドパスフィ
ルタ８１２は上記等式（４）及び（５）に示す代表的な３次バンドパスフィルタ
とは異なる。ΣΔＡＤＣの動作をより充分に得るため、より高次のフィルタが利
用される。誤りキャンセル回路は望ましい信号帯周辺に深いノッチを生成し（こ
れにより望ましい信号帯の雑音フロアを低下させる）、帯域外量子化雑音を押し
出す。ΣΔＡＤＣのダイナミックレンジをより充分に得るため、５次バンドパス
フィルタが帯域外量子化雑音をフィルタするのに用いられ、これにより、次のデ
シメート段により望ましい信号帯に折り畳まれた雑音は、ΣΔＡＤＣの雑音フロ
アに大きさにおいて匹敵し得る。バンドパスフィルタ８１２の代表的な周波数応
答は図１２（ｃ）に示され、バンドパスフィルタ８１２ａの後のＹ１信号の代表
的なスペクトルは図１２（ｄ）に示される。異なるバンドパスフィルタ転送関数
と、異なるフィルタ次数を用いることもでき、これらは本発明の視野の範囲内で
ある。
【００４８】 この代表的な実施形態では、デシメータ８１４はそれぞれ３：１デシメータと
して実装される。奇数（例えば３，５，７，９等）によるデシメートは、ＣＤＭ
Ａ信号をデシメート後１／４のサンプルレートに維持し、これにより次の直交ダ
ウンコンバートステップが容易に実行できる。最初、このＣＤＭＡ信号はＡＤＣ
変換後に図１２（ａ）及び（ｂ）に示されるｆADC／４周辺の中心周波数である 。３でデシメートした後、このＣＤＭＡ信号はｆADC／４に中心周波数を有する 信号がｆADC／１２あるいはｆS／４に移動するように折り畳まれる。ここで、ｆ S はデシメートされたサンプルのサンプルレートである。図１２（ｃ）に示すよ うに、改善された動作のため、ｆADC／１２における雑音はバンドパスフィルタ ８１２のその周波数位置にノッチを配置することによりフィルタされる。さらに
、５ｆADC／１２における信号はまた３でデシメートした後にｆADC／１２に折り
畳まれる。従って、バンドパスフィルタ８１２は５ｆADC／１２における第２の ノッチを有して設計され、ｆADC／１２に折り畳まれるこの周波数位置で望まし くない信号をフィルタする。３でデシメートした後のＹ１信号の代表的なスペク
トルは図１２（ｅ）に示される。
【００４９】 上述したように、バンドパスフィルタ８１２の転送関数はデシメータ８１４の
選択に基づいて選択される。この代表的な実施形態では、バンドパスフィルタ８
１２の転送関数はｆS／４と、Ｎでデシメートした後のｆS／４に折り畳まれる各
周波数位置におけるゼロで設計される。異なるように説明すると、Ｎでデシメー
トする場合、バンドパスフィルタ８１２はゼロがｍｆADC／４Ｎに位置するよう に設計される。ここで、ｍは２Ｎよりも小さくＮではない正の奇数である。上述
の３でデシメートする設計の場合、ゼロはｆADC／１２及び５ｆADC／１２に位置
する。同様に、５でデシメートする設計の場合、ゼロは、ｆADC／２０，３ｆADC ／２０，７ｆADC／２０及び９ｆADC／２０に位置する。
【００５０】 この代表的な実施形態では、望ましい周波数位置におけるゼロからなるバンド
パスフィルタの係数は以下のように合成される。第１に、例えば３でデシメート
する場合の［１ １ １］のように、Ｎによるデシメートとして同一数で開始する
。第２に、すべての他のフィルタ係数を例えば［１ −１ １］に変換する。そし
て第３に、各係数の対の間に例えば［１ ０ −１ ０ １］のようにゼロを挿入す
る。第３のステップ後のこのフィルタ係数は、望まし周波数位置にゼロを提供す
るフィルタ転送関数からなる。５でデシメートする場合、このフィルタ係数は［
１ ０ −１ ０ １ ０ −１ ０ １］である。同様に、７でデシメートする場合、
このフィルタ係数は［１ ０ −１ ０ １ ０ −１ ０ １ ０ −１ ０ １］である
。この合成手法は奇数Ｎのみに適用できることに注意すべきである。しかしなが
ら、直交ダウンコンバータの設計を簡単化するためデシメート信号の影像はｆS ／４に維持されるので、奇数Ｎによるデシメートは好ましい。
【００５１】 図９を参照すると、デシメータ８１４ａ及び８１４ｂからの出力は加算器８１
５に提供され、結合される。加算器８１５からのこのＩＦサンプルはデマルチプ
レクサ（ＤＥＭＵＸ）８１６に提供される。ＤＥＭＵＸ８１６は、代替的なサン
プルを乗算器８１６ａ及び８１６ｂに割り当てる。ＤＥＭＵＸ８１６，乗算器８
１８及びマルチプレクサ（ＭＵＸ）８２４は、図８（ｃ）に示したＤＥＭＵＸ７
１６，乗算器７１８及びＭＵＸ７２４に示した機能を実行する。この乗算器８１
８ａ及び８１８ｂからの出力はローパスフィルタ８２０及び８２２にそれぞれ提
供される。この代表的な実施形態では、ローパスフィルタ８２０及び８２２は図
９に示す転送関数を有する。ローパスフィルタ８２０の転送関数は、ローパスフ
ィルタ８２２の転送関数に対するのと実質的に同じ振幅応答を有する。しかしな
がら、ローパスフィルタ８２０の転送関数は、Ｉ出力がＱ出力に時間調整される
ように、ローパスフィルタ８２２の遅延に関連して１つのサンプルに付加的な遅
延を提供する。
【００５２】 ＩＩＩ．代表的な多相実装 図９に示される雑音キャンセル回路及び直交ダウンコンバータは多くの手法で
実装され得る。多相構造を用いた雑音キャンセル回路及び直交ダウンコンバータ
の代表的な実装は、図１０（ａ）及び図１１（ｂ）にそれぞれ示される。この多
相構造は、直接実装と同等の関数及びビット正確性で、誤りキャンセルフィルタ
８０８、８１０及びフィルタ８１２の転送関数におけるすべての他の係数はゼロ
であるという特徴において利点を有する。この多相構造は、入力信号の多重の相
で簡単な信号処理を実行し、中間の出力を結合して望ましい出力を生成する。デ
シメータ８１４はいずれかの処理が開始される前に６でＹ１及びＹ２信号がデシ
メートされるクロッキング方式を用いた多相構造内で統合され得る。この予備デ
シメートにより、多相構造のレジスタが電力消費を低減するより低いクロック速
度で動作できる。
【００５３】 図１０（ａ）に示すように、Ｙ１信号は多相フィルタ９０２ａ及び９０４ａに
提供され、Ｙ２信号は多相フィルタ９０２ｂ及び９０４ｂに提供される。この代
表的な実施形態では、図１０（ａ）における“Ａ”で識別されるすべてのレジス
タはＡＤＣサンプリングクロック周波数の半分であるクロック（ｆADC／２）の 立ち上がりエッジでクロックされ、“Ｂ”で識別されるすべてのレジスタはｆAD C ／２クロックの立ち下がりエッジでクロックされ、“Ｃ”で識別されるすべて のレジスタは、ＡＤＣサンプリングクロックの周波数の１／６のクロック（ｆAD C ／６）の立ち下がりエッジでクロックされる。
【００５４】 多相フィルタ９０２ａ内には、Ｙ１信号はレジスタ９１４ａに提供される。レ
ジスタ９１４ａからの出力はレジスタ９１４ｂに提供され、レジスタ９１４ｂか
らの出力はレジスタ９１４ｃに提供される。レジスタ９１４はＹ１信号の３相を
提供する。レジスタ９１４ａ，９１４ｂ及び９１４ｃからのＹ１のこの３相は、
フィルタ９１２ａ，９１２ｂ及び９１２ｃにそれぞれ提供される。フィルタ９１
２ａ内では、レジスタ９１４ａからの出力はレジスタ９１６ａに提供され、レジ
スタ９１６ａからの出力はレジスタ９１６ｂ及びゲイン素子９１８ｂに提供され
、レジスタ９１６ｂからの出力はレジスタ９１６ｃ及びゲイン素子９１８ａに提
供され、レジスタ９１６ｃからの出力はレジスタ９１６ｄ及びゲイン素子９１８
ｃに提供され、レジスタ９１６ｄからの出力はレジスタ９１６ｅ及びゲイン素子
９１８ｄに提供され、レジスタ９１６ｅからの出力はレジスタ９１６ｆ及びゲイ
ン素子９１８ｅに提供され、レジスタ９１６ｆからの出力はゲイン素子９１６ｆ
に提供される。この代表的な実施形態では、フィルタ９１２ａ内のゲイン素子９
１８ａ，９１８ｂ，９１８ｃ，９１８ｄ，９１８ｅ及び９１８ｆのゲインはそれ
ぞれ［０，−８，４５，−２１，７，０］である。同様に、この代表的な実施形
態では、フィルタ９１２ｂのゲインは［０，２１，−４２，１５，−３，０］で
あり、フィルタ９１２ｃのゲインは［２，−３５，３３，−１０，１，０］であ
る。この代表的な実施形態では、多相フィルタ９０２ｂの３つの対応するフィル
タのゲインは［１，−５，−１２，−５，１，０］、［−３，０，９，６，０，
０］及び［６，９，０，−３，０，０］である。フィルタ９１２ｄの代表的なゲ
インは［０，２，−３５，３３，−１０，１］であり、フィルタ９１２ｅの代表
的なゲインは［０，−８，４５，−２１，７，０］であり、フィルタ９１２ｆの
代表的なゲインは［０，２１，−４２，１５，−３，０］である。多相フィルタ
９０４ｂ内の３つのフィルタの代表的なゲインは［０，６，９，０，−３，０］
、［１，−５，−１２，−５，１，０］及び［−３，０，９，６，０，０］であ
る。多相フィルタは、ハードウェア設計を簡単化するため、係数が再配置及び／
あるいは結合されるように実装されてもよい。例えば、［−３，０，９，６，０
，０］のフィルタゲインは、３・［−１，０，３，２，０，０］として実装され
てもよい。この場合、−１及び２の係数に対応するデータサンプルは、スケール
され結合され、結果としての合計は３の係数に対応するスケールされたデータサ
ンプルで結合されても良く、すべての結果は３でスケールされてもよい。
【００５５】 加算器９２０ｂはゲイン素子９１８ａ及び９１８ｂからの出力を受信し、これ
ら２つの信号の総和をとり、この出力を加算器９２０ｃに提供する。加算器９２
０ｃはまたゲイン素子９１８ｃからの出力を受信し、これら２つの信号の総和を
とり、この出力を加算器９２０ｄに出力する。加算器９２０ｄはまたゲイン素子
９１８ｄからの出力を受信し、これら２つの信号の総和をとり、この出力をフィ
ルタ９１２ａに提供する。フィルタ９１２ａ，９１２ｂ及び９１２ｃの出力は加
算器９２２ａに提供される。加算器９２２ａはこれら３つの信号の総和をとり多
相フィルタ９０２ａの出力を提供する。多相フィルタ９０２ｂは多相フィルタ９
０２ａと同じである。多相フィルタ９０４は多相フィルタ９０２と、多相フィル
タ９０２の“Ａ”のレジスタ９１４が多相フィルタ９０４の“Ｂ”のレジスタ９
０６に置換される点を除いて、同じである。
【００５６】 多相フィルタ９０２及び９０４は、図９にそれぞれ示した誤りキャンセル回路
８０８，８１０及びバンドパスフィルタ８１２のほとんどの機能を実行する。多
相フィルタ９０２ｂ及び９０４ｂからの出力はゲイン素子９３２ａ及び９３２ｂ
にそれぞれ提供される。各ゲイン素子９３２はそれぞれの出力を、誤りキャンセ
ルフィルタ８１０のゲインを計算するため、４の代表的なゲインでスケールする
。多相フィルタ９０２ａからの出力及びゲイン素子９３２ａからの出力は加算器
９３０ａに提供され、これら２つの信号の総和がとられる。同様に、多相フィル
タ９０４ａからの出力及びゲイン素子９３２ｂからの出力は加算器９３０ｂに提
供され、これら２つの信号の総和がとられる。加算器９３０ａ及び９３０ｂから
の出力は、雑音キャンセル回路からの２つの出力からなり、図９に示すＤＥＭＵ
Ｘ８１６からの出力に対応する。
【００５７】 図１１（ｂ）を参照すると、加算器９３０ａからの出力はマルチプレクサ（Ｍ
ＵＸ）９３６ａ及びゲイン素子９３４ａに提供され、−１のゲインで信号がスケ
ールされる。ゲイン素子９３４ａからの出力はＭＵＸ９３６ａに提供される。Ｍ
ＵＸ９３６ａはゲイン素子９３４ａからの出力と加算器９３０ａからの出力を二
者択一的に選択し、図９に示す乗算器８１８ａの機能を効果的に実行する。レジ
スタ９１６ｇ及びインバータ９５２ａは、ＭＵＸ９３６ａを制御するのに用いら
れる、１とゼロの交替シーケンス［１ ０ １ ０…］を提供する。ＭＵＸ９３６ ａからの出力は、図９に示すローパスフィルタ８２０の転送関数を実装したロー
パスフィルタ９０８に提供される。ローパスフィルタ９０８内では、ＭＵＸ９３
６ａからの出力はレジスタ９１６ｅ及び加算器９２０ｅに提供される。レジスタ
９１６ｅからの出力はレジスタ９１６ｆ及びゲイン素子９１８ｅに提供され、６
のゲインで信号がスケールされる。ゲイン素子９１８ｅからの出力は加算器９２
０ｅに提供され、これら２つの入力の総和がとられ、その出力が加算器９２０ｆ
に提供される。レジスタ９１６ｆからの出力は加算器９２０ｆに提供され、これ
ら２つの入力の総和がとられ、Ｉ出力が提供される。
【００５８】 加算器９３０ｂからの出力はマルチプレクサ（ＭＵＸ）９３６ｂ及びゲイン素
子９３４ｂに提供され、−１のゲインで信号がスケールされる。ゲイン素子９３
４ｂからの出力はＭＵＸ９３６ｂに提供される。ＭＵＸ９３６ｂはゲイン素子９
３４ｂからの出力及び加算器９３０ｂからの出力を二者択一的に選択し、図９に
示す乗算器８１８ｂの機能を効果的に実行する。インバータ９５２ａからの１と
ゼロの交替シーケンス［１ ０ １ ０…］はＭＵＸ９５４及びインバータ９５２ ｂに提供される。インバータ９５２ｂの出力はＭＵＸ９５４に提供される。ＭＵ
Ｘ９５４は図９に示すＭＵＸ８２４の機能を実装し、スペクトル変換制御信号に
依存する２つのシーケンスのうちの一つをＭＵＸ９３６ｂを制御するために提供
する。ＭＵＸ９３６ｂからの出力は、図９に示すローパスフィルタ８２２の転送
関数を実装したローパスフィルタ９１０に提供される。ローパスフィルタ９１０
内では、ＭＵＸ９３６ｂからの出力はレジスタ９１６ｈ及び加算器９２０ｈに提
供される。レジスタ９１６ｈからの出力はまた加算器９２０ｈに提供され、これ
ら２つの入力の総和がとられ、その出力をゲイン素子９３８に提供する。ゲイン
素子９３８は４のゲインでこの信号をスケールし、Ｑ出力を提供する。
【００５９】 本発明は、ΣΔＡＤＣを利用したバンドパスサンプリング受信機として説明し
た。バンドパス受信機の場合、誤りキャンセルフィルタの転送関数は適宜（acco
rdingly）選択され、バンドパスフィルタは直交ダウンコンバートする前に量子 化雑音をフィルタするのに用いられる。本発明は、ΣΔＡＤＣを利用したベース
バンド受信機にも適用可能である。ベースバンド受信機の場合、誤りキャンセル
フィルタはベースバンドΣΔＡＤＣに改良され、ローパスフィルタは量子化雑音
をフィルタするのに用いられる。ベースバンド誤りキャンセルフィルタ及びロー
パスフィルタの転送関数は、バンドパス受信機の設計として上記説明したのと同
様の方法により、雑音キャンセル回路を生成するため、畳み込みされてもよい。
従って、ベースバンド受信機への利用について上記説明した本発明の概念の適用
は、本発明の視野の範囲内である。
【００６０】 好ましい実施形態の上記説明は、いかなる当業者でも製造し、あるいは用いる
ことができるように提供される。これら実施形態の種々の変形は、当業者にとっ
て容易に明確であり、ここで定義された一般的な原理は、発明能力を用いること
なく他の実施形態に適用できる。従って、本発明はここに示された実施形態に限
定されることを意図するものではなく、ここで開示された原理及び新規な特徴に
矛盾しない最も広い視野に調和することを意図するものである。
【図面の簡単な説明】
【図１】 従来の代表的なスーパーヘテロダイン受信機のブロック図。
【図２】 本発明の代表的なバンドパスサンプリング受信機のブロック図。
【図３】 代表的な２ループバンドパスＭＡＳＨΣΔＡＤＣのブロック図。
【図４】 本発明の代表的な誤りキャンセル回路のブロック図。
【図５】 直交復調に用いられる代表的なデジタル信号プロセッサのブロック図。
【図６】 代表的な雑音キャンセル回路のブロック図。
【図７】 いずれかの周波数を中心周波数とするＩＦサンプルの代表的な直交ダウンコン
バータのブロック図。
【図８】 ０．２５ｆSに中心周波数を有するＩＦサンプルの代表的な直交ダウンコンバ ータのブロック図。
【図９】 代表的な雑音キャンセル回路及び直交ダウンコンバータのブロック図。
【図１０】 多相構造を用いた図９の雑音キャンセル回路及び直交ダウンコンバータの代表
的な実装のブロック図。
【図１１】 多相構造を用いた図９の雑音キャンセル回路及び直交ダウンコンバータの代表
的な実装のブロック図。
【図１２】 ＭＡＳＨΣΔＡＤＣからのＹ１信号の代表的なスペクトル、誤りキャンセルフ
ィルタ後のＹ１信号のスペクトル、誤りキャンセルフィルタ後のバンドパスフィ
ルタの周波数応答、バンドパスフィルタ後のＹ１信号のスペクトル、３：１デシ
メート後のＹ１信号のスペクトルを示す図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5J064 BA02 BB07 BC04 BC06 BC08 BC11 BC16 BD02 5K004 AA05 FA03 FA05 FG02 FH01 5K022 EE14 EE33 5K052 AA00 AA12 BB15 CC06 DD15 FF32 【要約の続き】 像が０．２５ｆSに現れるように選択される。ｆSはデシ メートサンプルのサンプルレートである。

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 雑音キャンセル回路であって、 アナログデジタルコンバータ（ＡＤＣ）からの信号を受信する誤りキャンセル
    フィルタと、前記誤りキャンセルフィルタからの出力をフィルタリングし、前記
    誤りキャンセルフィルタに接続されたフィルタとをそれぞれ有する少なくとも１
    つのバンドパスデシメータと、 前記バンドパスデシメータの出力を加算し、前記少なくとも一つのバンドパス
    デシメータのそれぞれに接続された加算器を有することを特徴とする雑音キャン
    セル回路。
  2. 【請求項２】 前記ＡＤＣはシグマ−デルタＡＤＣであることを特徴とする
    請求項１に記載の雑音キャンセル回路。
  3. 【請求項３】 前記ＡＤＣは２つのループを有するＭＡＳＨシグマ−デルタ
    ＡＤＣであることを特徴とする請求項２に記載の雑音キャンセル回路。
  4. 【請求項４】 前記ＡＤＣはＭＡＳＨ４−４シグマ−デルタＡＤＣであるこ
    とを特徴とする請求項３に記載の雑音キャンセル回路。
  5. 【請求項５】 前記誤りキャンセルフィルタの転送関数は、前記フィルタの
    転送関数で畳み込みされ、前記それぞれのバンドパスデシメータの畳み込みされ
    た転送関数を生成することを特徴とする請求項１に記載の雑音キャンセル回路。
  6. 【請求項６】 前記フィルタはローパスフィルタであることを特徴とする請
    求項１に記載の雑音キャンセル回路。
  7. 【請求項７】 前記フィルタはバンドパスフィルタであることを特徴とする
    請求項１に記載の雑音キャンセル回路。
  8. 【請求項８】 前記少なくとも一つのバンドパスデシメータのそれぞれはさ
    らに、前記フィルタに接続され、前記フィルタの出力を受信してデシメートする
    デシメータからなることを特徴とする請求項１に記載の雑音キャンセル回路。
  9. 【請求項９】 前記デシメータは、Ｎが正の奇数である場合にＮでデシメー
    トすることを特徴とする請求項８に記載の雑音キャンセル回路。
  10. 【請求項１０】 前記デシメータは、３でデシメートすることを特徴とする
    請求項８に記載の雑音キャンセル回路。
  11. 【請求項１１】 前記デシメータは、５でデシメートすることを特徴とする
    請求項８に記載の雑音キャンセル回路。
  12. 【請求項１２】 前記フィルタは、前記デシメータからのデシメートされた
    サンプルのサンプルレートの４分の１にゼロが配置されたバンドパスフィルタで
    あることを特徴とする請求項８に記載の雑音キャンセル回路。
  13. 【請求項１３】 Ｎが前記デシメータのデシメーション因子であり、ｍが２
    Ｎより小さくＮに等しくない正の奇数であり、ｆADCが前記ＡＤＣのサンプリン グ周波数である場合に、前記バンドパスフィルタはｍｆADC／４Ｎに付加的なゼ ロが配置されて設計されていることを特徴とする請求項１２に記載の雑音キャン
    セル回路。
  14. 【請求項１４】 前記の雑音キャンセル回路は、多層構造で実装されること
    を特徴とする請求項１に記載の雑音キャンセル回路。
  15. 【請求項１５】 直交ダウンコンバータであって、 アナログデジタルコンバータ（ＡＤＣ）からの少なくとも一つの出力を受信し
    、ＩＦサンプルを提供する雑音キャンセル回路と、 前記雑音キャンセル回路に接続され、前記ＩＦサンプルを受信し、該ＩＦサン
    プルをベースバンドサンプルにダウンコンバートする少なくとも１つの乗算器と
    を具備してなることを特徴とする直交ダウンコンバータ。
  16. 【請求項１６】 前記ＡＤＣはシグマ−デルタＡＤＣであることを特徴とす
    る請求項１５に記載の直交ダウンコンバータ。
  17. 【請求項１７】 前記雑音キャンセル回路は、少なくとも一つのバンドパス
    デシメータからなり、このそれぞれのバンドパスデシメータは、誤りキャンセル
    フィルタ及びフィルタからなることを特徴とする請求項１５に記載の直交ダウン
    コンバータ。
  18. 【請求項１８】 前記それぞれのバンドパスデシメータの転送関数は、対応
    する前記誤りキャンセルフィルタの転送関数を前記フィルタの転送関数で畳み込
    みされて生成されることを特徴とする請求項１７に記載の直交ダウンコンバータ
    。
  19. 【請求項１９】 前記フィルタはバンドパスフィルタであることを特徴とす
    る請求項１７に記載の直交ダウンコンバータ。
  20. 【請求項２０】 前記それぞれのバンドパスデシメータはさらに、前記フィ
    ルタに接続されたデシメータからなることを特徴とする請求項１７に記載の直交
    ダウンコンバータ。
  21. 【請求項２１】 前記デシメータは、Ｎが正の奇数である場合に、Ｎでデシ
    メートすることを特徴とする請求項２０に記載の直交ダウンコンバータ。
  22. 【請求項２２】 前記直交ダウンコンバータは、多層構造で実装されること
    を特徴とする請求項１５に記載の直交ダウンコンバータ。
  23. 【請求項２３】 直交ダウンコンバータであって、 少なくとも一つのバンドパスデシメータを有し、一つのバンドパスデシメータ
    はＭＡＳＨΣΔＡＤＣの各ループに対応し、各バンドパスデシメータはこの対応
    するループからの出力を受信するものであり、 さらに前記直交ダウンコンバータは、 前記バンドパスデシメータに接続され、前記バンドパスデシメータの出力を加
    算してＩＦサンプルを提供する加算器と、 前記加算器に接続され、前記ＩＦサンプルを受信し、該ＩＦサンプルをベース
    バンドサンプルにダウンコンバートする２つの乗算器と を具備してなることを特徴とする直交ダウンコンバータ。
  24. 【請求項２４】 前記各バンドパスデシメータは、誤りキャンセルフィルタ
    及びフィルタからなることを特徴とする請求項２３に記載の直交ダウンコンバー
    タ。
  25. 【請求項２５】 前記それぞれのバンドパスデシメータの転送関数は、対応
    する前記誤りキャンセルフィルタを前記フィルタの転送関数で畳み込みすること
    により生成されてなることを特徴とする請求項２４に記載の直交ダウンコンバー
    タ。
  26. 【請求項２６】 前記フィルタはバンドパスフィルタであることを特徴とす
    る請求項２４に記載の直交ダウンコンバータ。
  27. 【請求項２７】 前記バンドパスデシメータはさらに、前記フィルタに接続
    されたデシメータからなることを特徴とする請求項２４に記載の直交ダウンコン
    バータ。
  28. 【請求項２８】 前記デシメータは、Ｎが正の奇数である場合にＮでデシメ
    ートすることを特徴とする請求項２７に記載の直交ダウンコンバータ。
  29. 【請求項２９】 前記請求項２３に記載の直交ダウンコンバータはさらに、 前記乗算器のそれぞれに接続され、前記ベースバンドサンプルをフィルタリン
    グし、ベースバンド出力を提供する１つのローパスフィルタからなることを特徴
    とする直交ダウンコンバータ。
  30. 【請求項３０】 前記ローバスフィルタの振幅応答は実質的に同じであるこ
    とを特徴とする請求項２９に記載のデジタル直交ダウンコンバータ。
  31. 【請求項３１】 前記ローパスフィルタの遅延応答は、残りのフィルタの遅
    延を考慮して遅延されることを特徴とする請求項２９に記載のデジタル直交ダウ
    ンコンバータ。
  32. 【請求項３２】 前記直交ダウンコンバータは、多層構造で実装されてなる
    ことを特徴とする請求項２３に記載の直交ダウンコンバータ。
JP2000528017A 1998-01-09 1999-01-11 雑音キャンセル回路及び直交ダウンコンバータ Expired - Fee Related JP4162851B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/005,355 1998-01-09
US09/005,355 US6243430B1 (en) 1998-01-09 1998-01-09 Noise cancellation circuit in a quadrature downconverter
PCT/US1999/000580 WO1999035746A1 (en) 1998-01-09 1999-01-11 Noise cancellation circuit and quadrature downconverter

Publications (3)

Publication Number Publication Date
JP2002501319A true JP2002501319A (ja) 2002-01-15
JP2002501319A5 JP2002501319A5 (ja) 2006-04-06
JP4162851B2 JP4162851B2 (ja) 2008-10-08

Family

ID=21715446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000528017A Expired - Fee Related JP4162851B2 (ja) 1998-01-09 1999-01-11 雑音キャンセル回路及び直交ダウンコンバータ

Country Status (14)

Country Link
US (1) US6243430B1 (ja)
EP (1) EP1046232B1 (ja)
JP (1) JP4162851B2 (ja)
KR (1) KR100545492B1 (ja)
CN (1) CN1168215C (ja)
AU (1) AU758706B2 (ja)
BR (1) BR9906807A (ja)
CA (1) CA2315758C (ja)
DE (1) DE69924233T2 (ja)
ES (1) ES2237906T3 (ja)
IL (1) IL136712A0 (ja)
NO (1) NO326664B1 (ja)
RU (1) RU2233023C2 (ja)
WO (1) WO1999035746A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009544205A (ja) * 2006-07-17 2009-12-10 ユービダイン・インコーポレイテッド アンテナアレイシステム
JP2009544206A (ja) * 2006-07-17 2009-12-10 ユービダイン・インコーポレイテッド デジタル送受信機
JP2009544251A (ja) * 2006-07-14 2009-12-10 クゥアルコム・インコーポレイテッド 無線通信用マルチキャリア受信機
US8971827B2 (en) 2010-11-23 2015-03-03 Kathrein-Werke Kg Module for an active antenna system
JPWO2013080314A1 (ja) * 2011-11-30 2015-04-27 株式会社日立製作所 無線通信システム、受信機、昇降機制御システムおよび変電設備制御システム
JP2017112610A (ja) * 2015-12-15 2017-06-22 アナログ・デバイシズ・インコーポレーテッド マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI120124B (fi) * 1998-05-29 2009-06-30 Nokia Corp Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella
FR2780590B1 (fr) * 1998-06-29 2000-10-06 Sgs Thomson Microelectronics Demodulateur qpsk a entree en frequence intermediaire
EP1067674B1 (en) * 1999-06-30 2003-06-04 Motorola, Inc. Apparatus and method for receiving and processing a radio frequency signal
US6904104B1 (en) * 1999-09-10 2005-06-07 Telefonaktiebolaget L M Ericsson (Publ) Technique for demodulating a linear modulated data signal in a communications system
SE9903532D0 (sv) * 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US6728325B1 (en) * 2000-02-02 2004-04-27 Legerity, Inc. Method and apparatus for mixing down and spectrum folding frequency diverse modulated carrier
DE60102548T2 (de) * 2000-02-04 2005-02-24 Koninklijke Philips Electronics N.V. Fm-rundfunkempfänger
FR2808391B1 (fr) * 2000-04-28 2002-06-07 France Telecom Systeme de reception pour antenne multicapteur
GB2403612B (en) * 2000-05-12 2005-02-16 Global Silicon Ltd Radio receiver
US7693236B2 (en) * 2000-05-15 2010-04-06 Texas Instruments Incorporated If-to-baseband conversion for flexible frequency planning capability
US6724177B2 (en) * 2000-12-14 2004-04-20 Tropian, Inc. Method and apparatus for accurate measurement of communications signals
US7110732B2 (en) * 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
US7346134B2 (en) * 2001-05-15 2008-03-18 Finesse Wireless, Inc. Radio receiver
US20040213333A1 (en) * 2001-05-25 2004-10-28 Kaibin Huang Sigma-delta modulation code division multiple-access receiver
US6429797B1 (en) * 2001-07-05 2002-08-06 International Business Machines Corporation Decimation filter for a bandpass delta-sigma ADC
US20030058148A1 (en) * 2001-09-21 2003-03-27 Sheen Timothy W. Multiple a-to-d converter scheme employing digital crossover filter
US20030096588A1 (en) * 2001-11-20 2003-05-22 Vanderhelm Ronald J. Receiver intermod enhancer
US6999132B1 (en) * 2002-02-19 2006-02-14 Lsi Logic Corporation RF/IF digital demodulation of video and audio
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
US7525455B2 (en) 2002-03-04 2009-04-28 Stmicroelectronics N.V. Coder apparatus for resonant power conversion and method
KR100454483B1 (ko) * 2002-03-04 2004-10-28 삼성전자주식회사 아이/큐 복조장치 및 그의 아이/큐 신호생성방법
US7173980B2 (en) * 2002-09-20 2007-02-06 Ditrans Ip, Inc. Complex-IF digital receiver
US7565170B2 (en) * 2002-12-24 2009-07-21 Telecom Italia S.P.A. Radio base station receiver having digital filtering and reduced sampling frequency
US7199738B2 (en) * 2003-03-28 2007-04-03 Siemens Medical Solutions Usa, Inc. Sigma delta beamformer and method with reduced artifact
US7206563B1 (en) * 2003-04-17 2007-04-17 Apogee Technology, Inc. Reduction of radio frequency interference (RFI) produced by switching amplifiers
CN1549454A (zh) * 2003-05-16 2004-11-24 皇家飞利浦电子股份有限公司 具有一个有限动态范围的adc的无线通信接收机
CN1625063A (zh) * 2003-12-05 2005-06-08 皇家飞利浦电子股份有限公司 带通采样接收机及其采样方法
US7180432B2 (en) * 2004-02-27 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for complex cascade sigma-delta modulation and single-sideband analog-to-digital conversion
EP1578133B1 (en) * 2004-03-18 2007-08-15 STMicroelectronics S.r.l. Methods and systems for encoding/decoding signals, and computer program product therefor
JP3970266B2 (ja) * 2004-06-23 2007-09-05 株式会社半導体理工学研究センター 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
CN1298109C (zh) * 2004-06-25 2007-01-31 天津大学 新型锁相检测电路
JP2008521269A (ja) * 2004-11-16 2008-06-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 干渉に対する耐性保護のための非侵入性フィルタを有する連続時間型シグマ−デルタアナログ−デジタル変換器
EP1839396A2 (en) * 2005-01-13 2007-10-03 Nxp B.V. Low intermediate frequency receiver and the sampling method thereof
KR100631210B1 (ko) * 2005-02-18 2006-10-04 삼성전자주식회사 ＩＦ ｄｉｒｅｃｔ ｓａｍｐｌｉｎｇ 방식을 적용한 수신기의 복조회로
JP3992287B2 (ja) * 2005-06-15 2007-10-17 株式会社半導体理工学研究センター 複素バンドパスフィルタ、複素バンドパスδσａｄ変調器、ａｄ変換回路及びデジタル無線受信機
US8050649B2 (en) * 2005-08-30 2011-11-01 Qualcomm Incorporated Downconversion mixer with IM2 cancellation
DE102006029486A1 (de) * 2006-06-27 2008-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Signalaufbereiter und Verfahren zum Verarbeiten eines Empfangssignals
DE102006029482A1 (de) * 2006-06-27 2008-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Empfänger und Verfahren zum Empfangen eines ersten Nutzfrequenzbandes und eines zweiten Nutzfrequenzbandes
JP4182448B2 (ja) * 2006-07-27 2008-11-19 ソニー株式会社 受信装置、受信方法、プログラム、並びに、記録媒体
US7656970B1 (en) * 2006-09-01 2010-02-02 Redpine Signals, Inc. Apparatus for a wireless communications system using signal energy to control sample resolution and rate
JP4304632B2 (ja) * 2006-10-12 2009-07-29 ソニー株式会社 受信装置、受信方法、プログラム、並びに、記録媒体
JP4514801B2 (ja) * 2008-01-22 2010-07-28 シャープ株式会社 放送受信装置
GB2469420B (en) * 2008-02-06 2012-10-17 Hmicro Inc Wireless communications systems using multiple radios
CN101420405B (zh) * 2008-12-09 2013-08-21 中国电子科技集团公司第五十四研究所 抗多径符号定时同步装置
US7916050B1 (en) * 2009-10-15 2011-03-29 Texas Instruments Incorporated Time-interleaved-dual channel ADC with mismatch compensation
US8532238B2 (en) * 2010-02-08 2013-09-10 Electronics And Telecommunications Research Institute Subsampling based receiver using frequency selective noise canceller
US8855254B2 (en) * 2010-03-05 2014-10-07 The Aerospace Corporation Systems and methods for pre-averaged staggered convolution decimating filters
US8489662B2 (en) * 2010-03-05 2013-07-16 The Aerospace Corporation Systems and methods for sliding convolution interpolating filters
EP2369301B1 (de) * 2010-03-23 2014-04-30 Micronas GmbH Sensorbaustein und Verfahren zur Funktionsüberwachung eines solchen
KR101136969B1 (ko) * 2010-12-30 2012-04-19 전자부품연구원 대역통과 변조 장치
CN102904594A (zh) * 2011-07-29 2013-01-30 普天信息技术研究院有限公司 一种无线数传终端及其中频处理方法
US8625726B2 (en) * 2011-09-15 2014-01-07 The Boeing Company Low power radio frequency to digital receiver
US9184771B2 (en) * 2011-10-12 2015-11-10 Optis Cellular Technology, Llc Digital down conversion and demodulation
CN102706921B (zh) * 2012-06-13 2014-05-28 南京第四分析仪器有限公司 一种消除铸铁热分析曲线干扰的滤波方法
US9179085B1 (en) 2014-11-06 2015-11-03 Duelight Llc Image sensor apparatus and method for obtaining low-noise, high-speed captures of a photographic scene
US9167174B1 (en) 2014-11-05 2015-10-20 Duelight Llc Systems and methods for high-dynamic range images
US9918017B2 (en) 2012-09-04 2018-03-13 Duelight Llc Image sensor apparatus and method for obtaining multiple exposures with zero interframe time
US9179062B1 (en) 2014-11-06 2015-11-03 Duelight Llc Systems and methods for performing operations on pixel data
US9167169B1 (en) 2014-11-05 2015-10-20 Duelight Llc Image sensor apparatus and method for simultaneously capturing multiple images
US9137455B1 (en) * 2014-11-05 2015-09-15 Duelight Llc Image sensor apparatus and method for obtaining multiple exposures with zero interframe time
US8976264B2 (en) 2012-09-04 2015-03-10 Duelight Llc Color balance in digital photography
US9531961B2 (en) 2015-05-01 2016-12-27 Duelight Llc Systems and methods for generating a digital image using separate color and intensity data
US9160936B1 (en) 2014-11-07 2015-10-13 Duelight Llc Systems and methods for generating a high-dynamic range (HDR) pixel stream
US9154708B1 (en) 2014-11-06 2015-10-06 Duelight Llc Image sensor apparatus and method for simultaneously capturing flash and ambient illuminated images
US10558848B2 (en) 2017-10-05 2020-02-11 Duelight Llc System, method, and computer program for capturing an image with correct skin tone exposure
US9807322B2 (en) 2013-03-15 2017-10-31 Duelight Llc Systems and methods for a digital image sensor
US9819849B1 (en) 2016-07-01 2017-11-14 Duelight Llc Systems and methods for capturing digital images
US9438277B2 (en) * 2014-08-05 2016-09-06 The United States Of America, As Represented By The Secretary Of The Navy Intermediate frequency spectral placement of bandpass sampled signals
US10924688B2 (en) 2014-11-06 2021-02-16 Duelight Llc Image sensor apparatus and method for obtaining low-noise, high-speed captures of a photographic scene
US11463630B2 (en) 2014-11-07 2022-10-04 Duelight Llc Systems and methods for generating a high-dynamic range (HDR) pixel stream
US9998158B2 (en) 2015-05-27 2018-06-12 Finesse Wireless, Inc. Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals
EP3507765A4 (en) 2016-09-01 2020-01-01 Duelight LLC SYSTEMS AND METHODS FOR FOCUS ADJUSTMENT BASED ON TARGET DEVELOPMENT INFORMATION
CN112748429B (zh) * 2020-12-28 2023-09-08 中国人民解放军空军工程大学 一种快速噪声对消滤波方法
WO2024020140A1 (en) * 2022-07-22 2024-01-25 The Regents Of The University Of California Receiver architecture demodulating 4n-qam directly in analog domain without analog-to-digital converter (adc)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4270027A (en) * 1979-11-28 1981-05-26 International Telephone And Telegraph Corporation Telephone subscriber line unit with sigma-delta digital to analog converter
FI80548C (fi) * 1988-11-09 1990-06-11 Nokia Oy Ab Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.
KR100219021B1 (ko) * 1990-04-06 1999-09-01 제이 엘. 차스킨, 버나드 스나이더, 아더엠. 킹 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US5454007A (en) * 1993-09-24 1995-09-26 Rockwell International Corporation Arrangement for and method of concurrent quadrature downconversion input sampling of a bandpass signal
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US5442352A (en) * 1994-01-14 1995-08-15 Motorola, Inc. Linear attenuator for current-mode digital-to-analog converter (DAC) or the like
US5504455A (en) * 1995-05-16 1996-04-02 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Of Her Majesty's Canadian Government Efficient digital quadrature demodulator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009544251A (ja) * 2006-07-14 2009-12-10 クゥアルコム・インコーポレイテッド 無線通信用マルチキャリア受信機
JP2009544205A (ja) * 2006-07-17 2009-12-10 ユービダイン・インコーポレイテッド アンテナアレイシステム
JP2009544206A (ja) * 2006-07-17 2009-12-10 ユービダイン・インコーポレイテッド デジタル送受信機
US8300724B2 (en) 2006-07-17 2012-10-30 Ubidyne, Inc. Digital transceiver
US8711903B2 (en) 2006-07-17 2014-04-29 Kathrein-Werke Kg Antenna array system
US8971827B2 (en) 2010-11-23 2015-03-03 Kathrein-Werke Kg Module for an active antenna system
JPWO2013080314A1 (ja) * 2011-11-30 2015-04-27 株式会社日立製作所 無線通信システム、受信機、昇降機制御システムおよび変電設備制御システム
JP2017112610A (ja) * 2015-12-15 2017-06-22 アナログ・デバイシズ・インコーポレーテッド マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化

Also Published As

Publication number Publication date
AU2315699A (en) 1999-07-26
CA2315758C (en) 2008-03-18
ES2237906T3 (es) 2005-08-01
NO326664B1 (no) 2009-01-26
CA2315758A1 (en) 1999-07-15
RU2233023C2 (ru) 2004-07-20
DE69924233D1 (de) 2005-04-21
EP1046232B1 (en) 2005-03-16
NO20003499D0 (no) 2000-07-07
DE69924233T2 (de) 2006-03-30
AU758706B2 (en) 2003-03-27
WO1999035746A1 (en) 1999-07-15
KR20010033989A (ko) 2001-04-25
JP4162851B2 (ja) 2008-10-08
IL136712A0 (en) 2001-06-14
US6243430B1 (en) 2001-06-05
EP1046232A1 (en) 2000-10-25
NO20003499L (no) 2000-09-06
BR9906807A (pt) 2001-10-23
CN1168215C (zh) 2004-09-22
KR100545492B1 (ko) 2006-01-24
CN1300467A (zh) 2001-06-20

Similar Documents

Publication Publication Date Title
KR100545492B1 (ko) 잡음 소거 회로 및 직교 다운컨버터
US6005506A (en) Receiver with sigma-delta analog-to-digital converter for sampling a received signal
US9106492B2 (en) Digital receiver
US20070060077A1 (en) Receiver architecture for wireless communication
JPH07183806A (ja) バンドパス・シグマ−デルタ・アナログ−デジタル変換器（ａｄｃ）および変換方法並びにそれを用いた受信機
MXPA00006650A (en) Noise cancellation circuit and quadrature downconverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees