JP2002359258A - Method for mounting electronic component - Google Patents

Method for mounting electronic component

Info

Publication number
JP2002359258A
JP2002359258A JP2002057339A JP2002057339A JP2002359258A JP 2002359258 A JP2002359258 A JP 2002359258A JP 2002057339 A JP2002057339 A JP 2002057339A JP 2002057339 A JP2002057339 A JP 2002057339A JP 2002359258 A JP2002359258 A JP 2002359258A
Authority
JP
Japan
Prior art keywords
resin
chip
electronic component
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002057339A
Other languages
Japanese (ja)
Other versions
JP3664140B2 (en
Inventor
Shinji Ota
真治 太田
Yukiya Ando
幸也 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002057339A priority Critical patent/JP3664140B2/en
Publication of JP2002359258A publication Critical patent/JP2002359258A/en
Application granted granted Critical
Publication of JP3664140B2 publication Critical patent/JP3664140B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress spreading of a resin to the outer peripheral side of an electronic component, when the resin is injected in a method of mounting for forming an underfill charging structure. SOLUTION: A method for mounting the electronic component comprises steps of mounting an IC chip 10 on a laminating substrate 20, and then heating the chip 10 by conducting the chip 10, so that the chip 10 becomes higher than a temperature of a side except for the chip 10 when the resin 14 is injected and filled as an underfill material between the chip 10 and the substrate 20 from an outer periphery of the chip 10. Thus, the resin is injected, in a state in which the viscosity of the resin 14 between opposed chip 10 and the substrate 20 is made lower than that at a site, except at places other than it.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品を配線基
板上に搭載した後、電子部品の外周から電子部品と配線
基板との間に、樹脂を注入して充填するようにした電子
部品の実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component in which after an electronic component is mounted on a wiring board, a resin is injected and filled between the electronic component and the wiring board from the outer periphery of the electronic component. Regarding implementation method.

【0002】[0002]

【従来の技術】図9は、従来のこの種の一般的な実装方
法について、電子部品としてのICチップ10と配線基
板20とをフリップチップ実装する例として示したもの
である。図9(a)に示す様に、ICチップ10と配線
基板20とを対向配置させる。両者の対向部において、
ICチップ10には接続用のバンプ11が形成され、配
線基板20には、バンプ11に対応して形成された電極
22が形成され、各電極22の上には、印刷等により半
田30が設けられている。
2. Description of the Related Art FIG. 9 shows a conventional general mounting method of this type as an example in which an IC chip 10 as an electronic component and a wiring board 20 are flip-chip mounted. As shown in FIG. 9A, the IC chip 10 and the wiring board 20 are arranged to face each other. In the opposite part of both,
The bumps 11 for connection are formed on the IC chip 10, the electrodes 22 formed corresponding to the bumps 11 are formed on the wiring board 20, and the solder 30 is provided on each electrode 22 by printing or the like. Have been.

【0003】そして、図9(b)に示す様に、配線基板
20上にICチップ10を搭載し、半田30を加熱して
リフローさせることにより、配線基板20とICチップ
10とを、半田30を介して接合する。
Then, as shown in FIG. 9B, the IC chip 10 is mounted on the wiring board 20, and the solder 30 is heated and reflowed, so that the wiring board 20 and the IC chip 10 are soldered together. To join.

【0004】次に、図9(c)に示す様に、配線基板2
0のうちICチップ10の外周部に熱硬化性の樹脂(ア
ンダーフィル材)41を塗布して配置する。続いて、図
9(d)に示す様に、配線基板20及びICチップ10
全体を加熱して樹脂41の粘性を下げることにより、毛
細管現象を利用してICチップ10と配線基板20との
間に樹脂41を注入して充填する。その後、樹脂41を
硬化させる。
[0004] Next, as shown in FIG.
The thermosetting resin (underfill material) 41 is applied to the outer peripheral portion of the IC chip 10 among 0 and disposed. Subsequently, as shown in FIG. 9D, the wiring board 20 and the IC chip 10
By heating the whole to lower the viscosity of the resin 41, the resin 41 is injected and filled between the IC chip 10 and the wiring board 20 by utilizing the capillary phenomenon. After that, the resin 41 is cured.

【0005】このようにして形成された実装構造は、い
わゆるアンダーフィル充填構造と言われており、ICチ
ップ10と配線基板20との間にアンダーフィル材とし
ての樹脂41を充填しているため、冷熱サイクルによっ
て半田30の接合部に加わる熱応力を緩和でき、当該接
合部の接続寿命を向上させることができる。
[0005] The mounting structure formed in this manner is called a so-called underfill filling structure. Since a resin 41 as an underfill material is filled between the IC chip 10 and the wiring board 20, The thermal stress applied to the joint of the solder 30 by the cooling / heating cycle can be reduced, and the connection life of the joint can be improved.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、本発明
者の検討によれば、上記アンダーフィル充填構造を形成
する実装方法において、次のような問題が生じることが
わかった。図10は、従来の実装方法における樹脂41
の塗布時の状態(a)と注入時の途中状態(b)とを拡
大して示す説明図である。
However, according to the study of the present inventors, it has been found that the following problem occurs in the mounting method for forming the above-mentioned underfill filling structure. FIG. 10 shows a resin 41 in a conventional mounting method.
FIG. 3 is an explanatory diagram showing, in an enlarged manner, a state (a) at the time of application and a state (b) during the injection.

【0007】配線基板20には、樹脂41を介して搭載
されるICチップ10以外にも、ICチップ10の搭載
領域以外の部位に図示しない部品(コンデンサや抵抗
等)や、ワイヤボンディング用のパッド等が形成されて
いる。そのため、図10(a)に示す様に、樹脂41を
塗布するにあたっては、極力、ICチップ10の外周側
へ拡がらないようにしている。
On the wiring board 20, in addition to the IC chip 10 mounted via the resin 41, components (capacitors, resistors, etc.) not shown in portions other than the mounting area of the IC chip 10 and pads for wire bonding are provided. Etc. are formed. Therefore, as shown in FIG. 10A, when applying the resin 41, the resin 41 is prevented from spreading to the outer peripheral side of the IC chip 10 as much as possible.

【0008】しかしながら、従来、樹脂41を注入する
際には、配線基板20及びICチップ10全体を加熱し
て樹脂41の粘性を下げるようにしているため、図10
(b)に示す様に、ICチップ10の外周側へ樹脂41
が大きく拡がってしまう。例えば、10mm□のICチ
ップ10にて、配線基板20との隙間を0.18mm程
度とした場合、樹脂41の拡がり幅Wは5mm程度であ
った。
However, conventionally, when injecting the resin 41, the wiring board 20 and the entire IC chip 10 are heated to lower the viscosity of the resin 41.
As shown in (b), a resin 41 is applied to the outer peripheral side of the IC chip 10.
Is greatly expanded. For example, when the gap between the wiring board 20 and the IC chip 10 of 10 mm square is about 0.18 mm, the spread width W of the resin 41 is about 5 mm.

【0009】これは、ICチップ10と配線基板20と
の隙間への樹脂41の注入は、樹脂41の粘性を下げて
毛細管現象を利用しているため、当該隙間への注入には
時間がかかる一方、広い空間であるICチップ10の外
周側へは、樹脂41が比較的速い速度で拡がるためであ
る。
Since the resin 41 is injected into the gap between the IC chip 10 and the wiring board 20 by utilizing the capillary phenomenon by lowering the viscosity of the resin 41, it takes time to inject the resin 41 into the gap. On the other hand, the resin 41 spreads at a relatively high speed to the outer peripheral side of the IC chip 10 which is a wide space.

【0010】このような樹脂41の拡がりによって、配
線基板20上の他の部品に樹脂41が付着したり、ワイ
ヤボンディング用のパッドに樹脂41が付着する等、本
来、樹脂41を存在させたくない領域にまで樹脂41が
配置されてしまう。そして、このような問題を回避する
ためには、配線基板20の面積を増大化させる必要があ
り、好ましくない。
Due to the spread of the resin 41, the resin 41 is originally not desired to be present, for example, the resin 41 adheres to other components on the wiring board 20 or the resin 41 adheres to the wire bonding pads. The resin 41 is disposed even in the region. In order to avoid such a problem, it is necessary to increase the area of the wiring board 20, which is not preferable.

【0011】本発明は上記した本発明者の見出した新規
な課題に基いてなされたものであり、アンダーフィル充
填構造を形成する実装方法において、樹脂を注入する際
に、電子部品の外周側への樹脂の拡がりを抑制すること
を目的とする。
The present invention has been made based on the above-described novel problem found by the present inventor. In a mounting method for forming an underfill filling structure, when a resin is injected, the resin fills the outer peripheral side of the electronic component. The purpose is to suppress the spread of the resin.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、電子部品(10)を配
線基板(20)上に搭載した後、電子部品の外周から電
子部品と配線基板との間に、樹脂(41)を注入して充
填するようにした電子部品の実装方法において、樹脂の
注入を行う際に、電子部品と配線基板との対向間におけ
る樹脂の粘性を、それ以外の部位よりも低くするように
したことを特徴としている。
In order to achieve the above object, according to the first aspect of the present invention, after the electronic component (10) is mounted on the wiring board (20), the electronic component is connected to the electronic component from the outer periphery. In the mounting method of an electronic component in which the resin (41) is injected and filled between the electronic component and the wiring board, when the resin is injected, the viscosity of the resin between the opposing electronic component and the wiring board is reduced. It is characterized by being lower than other parts.

【0013】それによれば、樹脂を注入する際に、電子
部品と配線基板との対向間以外の電子部品の外周に残っ
ている樹脂の粘性は、当該対向間に注入されていく樹脂
に比べて高くなるため、電子部品の外周側への樹脂の拡
がりを抑制することができる。
According to this, when the resin is injected, the viscosity of the resin remaining on the outer periphery of the electronic component other than between the electronic component and the wiring board is smaller than that of the resin injected between the electronic component and the wiring board. As a result, the spread of the resin toward the outer peripheral side of the electronic component can be suppressed.

【0014】ここで、電子部品と配線基板との対向間に
おける樹脂の粘性を、それ以外の部位よりも低くするこ
とは、請求項2に記載の発明のように、電子部品(1
0)がそれ以外の部位よりも温度が高くなるように電子
部品に熱を加えることで実現できる。それによれば、電
子部品と配線基板との対向間が、それ以外の部位よりも
高温となるため、上記対向間における樹脂の粘性を、そ
れ以外の部位よりも低下させることが、適切に実現でき
る。
Here, the viscosity of the resin between the opposing part of the electronic component and the wiring board is made lower than that of the other parts, as in the second aspect of the present invention.
0) can be realized by applying heat to the electronic component so that the temperature is higher than the other parts. According to this, since the temperature between the opposing parts of the electronic component and the wiring board is higher than that of the other parts, the viscosity of the resin between the opposing parts can be appropriately reduced to be lower than that of the other parts. .

【0015】さらに、電子部品(10)がそれ以外の部
位よりも温度が高くなるように電子部品に熱を加えるこ
とは、請求項3に記載の発明のように、電子部品(1
0)に通電して電子部品を発熱させることで、適切に実
現することができる。
Further, the heat is applied to the electronic component (10) so that the temperature of the electronic component (10) is higher than that of the other parts.
By appropriately energizing the electronic component 0) to generate heat, the electronic component can be appropriately realized.

【0016】また、電子部品と配線基板との対向間にお
ける樹脂の粘性を、それ以外の部位よりも低くすること
は、請求項4に記載の発明のように、電子部品(10)
のみに振動を加えながら樹脂(41)の注入を行うこと
によっても適切に実現することができる。
Further, it is preferable that the viscosity of the resin between the opposing part of the electronic component and the wiring board is made lower than that of the other parts.
It can also be properly realized by injecting the resin (41) while applying vibration only to the resin (41).

【0017】また、請求項5に記載の発明においては、
電子部品(10)を配線基板(20)よりも下側に位置
させた状態で樹脂(41)の注入を行うことを特徴とし
ている。それによれば、注入時に粘性の下がった樹脂に
は、重力が加わるため、電子部品の外周側への樹脂の拡
がりを抑制することができる。
Further, in the invention according to claim 5,
The resin (41) is injected with the electronic component (10) positioned below the wiring board (20). According to this, since gravity is applied to the resin whose viscosity has decreased during the injection, it is possible to suppress the spread of the resin to the outer peripheral side of the electronic component.

【0018】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
The reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.

【0019】[0019]

【発明の実施の形態】(第1実施形態)以下、本発明を
図に示す実施形態について説明する。図1は本発明の第
1実施形態に係る電子部品の実装構造を示す概略断面図
である。図1においては、電子部品としてのICチップ
10を2個、配線基板としての積層基板20にフリップ
チップ実装した状態を示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) An embodiment of the present invention shown in the drawings will be described below. FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to a first embodiment of the present invention. FIG. 1 shows a state in which two IC chips 10 as electronic components are flip-chip mounted on a laminated substrate 20 as a wiring substrate.

【0020】各ICチップ10は、本例では、マイコン
として機能するもので、10mm□、厚さ0.75mm
程度のサイズのチップである。ICチップ10の積層基
板20と対向する一面には、半田バンプ11が形成され
ている。半田バンプ11は、半田ボール等により形成し
たもので、本例では、高さが0.15mm程度としてい
る。
In this embodiment, each IC chip 10 functions as a microcomputer and has a thickness of 10 mm square and a thickness of 0.75 mm.
It is a chip of about the size. A solder bump 11 is formed on one surface of the IC chip 10 facing the laminated substrate 20. The solder bump 11 is formed by a solder ball or the like, and has a height of about 0.15 mm in this example.

【0021】積層基板20は、セラミックよりなる複数
の層20aが積層されてなる通常のセラミック積層基板
を採用することができる。積層基板20の内部には、各
層20a間に位置する配線21aおよびスルーホール2
2a等により内部配線層21が形成され、ICチップ1
0と対向する一面には、スルーホール22aを介して内
部配線層21と電気的に接続された表面電極22が形成
されている。
As the laminated substrate 20, an ordinary ceramic laminated substrate in which a plurality of ceramic layers 20a are laminated can be employed. The wiring 21 a and the through hole 2 located between the respective layers 20 a are provided inside the laminated substrate 20.
2a and the like, the internal wiring layer 21 is formed, and the IC chip 1
A surface electrode 22 electrically connected to the internal wiring layer 21 via a through hole 22a is formed on one surface facing the surface 0.

【0022】本例では、積層基板20は、アルミナより
なる複数の層(図示例では3層)が積層されてなり、内
部配線層21には、W(タングステン)やMo(モリブ
デン)等が採用されており、表面電極22は、下地がN
i(ニッケル)、表面がAu(金)であるAu/Niめ
っきが施されたものである。
In this embodiment, the laminated substrate 20 is formed by laminating a plurality of layers (three layers in the illustrated example) made of alumina, and the internal wiring layer 21 is made of W (tungsten), Mo (molybdenum), or the like. The surface electrode 22 has an underlayer of N
Au / Ni plating with i (nickel) and Au (gold) on the surface is applied.

【0023】ICチップ10の半田バンプ11と積層基
板20の表面電極22とは、半田30を介して電気的、
機械的に接続されている。そして、ICチップ10と積
層基板20との間のうち半田接合部以外の部位には、熱
硬化性の樹脂材料よりなるアンダーフィル材40が、充
填されている。
The solder bumps 11 of the IC chip 10 and the surface electrodes 22 of the laminated substrate 20 are electrically and
Mechanically connected. Then, portions other than the solder joints between the IC chip 10 and the laminated substrate 20 are filled with an underfill material 40 made of a thermosetting resin material.

【0024】アンダーフィル材40は、冷熱サイクルに
よって半田30の接合部に加わる熱応力を緩和し、当該
接合部の接続寿命を向上させるものであり、線膨張係数
が半田30に近い樹脂より構成されている。本例では、
エポキシ樹脂にシリカよりなるフィラー(線膨張係数を
調整するためのもの)が70%程度含有されたものを採
用している。
The underfill material 40 relieves the thermal stress applied to the joint of the solder 30 by the cooling and heating cycle, and improves the connection life of the joint. The underfill material 40 is made of a resin having a linear expansion coefficient close to that of the solder 30. ing. In this example,
An epoxy resin containing about 70% of a filler made of silica (for adjusting a coefficient of linear expansion) is used.

【0025】次に、上記接続構造に基づき、本実施形態
の実装方法を述べる。図2は、本実装方法を工程順に示
す説明図であり、図3は、図2(d)に続く注入工程に
おける種々の注入方法を示す説明図であり、これら各図
は、上記図1に対応する断面にて表してある。
Next, a mounting method of the present embodiment will be described based on the above connection structure. FIG. 2 is an explanatory view showing this mounting method in the order of steps, and FIG. 3 is an explanatory view showing various injection methods in an injection step following FIG. 2 (d). The corresponding cross section is shown.

【0026】まず、図2(a)に示す様に、マスクK1
及びスキージK2を用いて、積層基板20の表面電極2
2のうちICチップ10の半田バンプ11と接続される
部位に、半田ペースト30aを印刷する(半田印刷工
程)。本例では、印刷された半田ペースト30aの厚さ
は、100μm程度である。
First, as shown in FIG. 2A, the mask K1
And the squeegee K2, the surface electrode 2 of the laminated substrate 20
The solder paste 30a is printed on the portion of the IC chip 10 connected to the solder bump 11 of the IC chip 10 (solder printing step). In this example, the thickness of the printed solder paste 30a is about 100 μm.

【0027】次に、図2(b)に示す様に、ICチップ
10の一面と積層基板20の一面とを対向配置させ、各
半田バンプ11と表面電極22とを位置合わせする。そ
して、図2(c)に示す様に、積層基板20の一面上に
ICチップ10を搭載し、加熱して半田をリフローさせ
ることにより、ICチップ10と積層基板20の表面電
極22とを、半田30を介して接続する(接続工程)。
この後、洗浄工程を行い、半田のフラックス等の汚れを
除去する。
Next, as shown in FIG. 2B, one surface of the IC chip 10 and one surface of the laminated substrate 20 are arranged to face each other, and the solder bumps 11 and the surface electrodes 22 are aligned. Then, as shown in FIG. 2C, the IC chip 10 is mounted on one surface of the laminated substrate 20, and the solder is reflowed by heating, so that the IC chip 10 and the surface electrodes 22 of the laminated substrate 20 are connected to each other. The connection is made via the solder 30 (connection step).
Thereafter, a cleaning step is performed to remove dirt such as solder flux.

【0028】次に、図2(d)に示す様に、積層基板2
0の一面のうちICチップ10の外周部にアンダーフィ
ル材となる熱硬化性の樹脂41を塗布して(本例では3
0〜40mg程度)配置する(塗布工程)。この樹脂4
1の塗布は、ディスペンサを用いたり、印刷法等にて行
うことができる。
Next, as shown in FIG.
0, a thermosetting resin 41 serving as an underfill material is applied to the outer peripheral portion of the IC chip 10 (in this example, 3).
(Approximately 0 to 40 mg) (application step). This resin 4
1 can be applied using a dispenser, a printing method, or the like.

【0029】続いて、図3(a)に示す様に、樹脂41
の粘性を下げることにより、毛細管現象を利用してIC
チップ10と積層基板20との間に樹脂41を注入して
充填する(注入工程)。この注入工程において、本実施
形態では、ICチップ10と積層基板20との対向間に
おける樹脂41の粘性を、それ以外の部位における樹脂
41の粘性よりも低くするようにしたことを特徴として
いる。
Subsequently, as shown in FIG.
IC by utilizing the capillary phenomenon by lowering the viscosity of
A resin 41 is injected and filled between the chip 10 and the laminated substrate 20 (injection step). In the injection step, the present embodiment is characterized in that the viscosity of the resin 41 between the opposing surface of the IC chip 10 and the laminated substrate 20 is lower than the viscosity of the resin 41 in other parts.

【0030】具体的に、上記対向間における樹脂41の
粘性をそれ以外の部位よりも低くすることは、図3
(a)に示す様に、ICチップ10に通電してICチッ
プ10を発熱させることで、ICチップ10がワークに
おける他の部位よりも温度が高くなるようにすることで
実現できる。
Specifically, making the viscosity of the resin 41 between the opposed portions lower than that of the other portions is as shown in FIG.
As shown in FIG. 2A, the current can be realized by energizing the IC chip 10 and causing the IC chip 10 to generate heat so that the temperature of the IC chip 10 becomes higher than that of other parts in the work.

【0031】本例の注入工程では、図3(a)に示す状
態のICチップ10、積層基板20および樹脂41を、
高温槽に入れ、60℃の雰囲気にて行う。そのとき、I
Cチップ10に通電して発熱させることで、上記対向間
の温度を、本例の樹脂41の注入温度である80〜10
0℃とし、約30分間行う。
In the injection step of this embodiment, the IC chip 10, the laminated substrate 20, and the resin 41 in the state shown in FIG.
It is carried out in a high-temperature bath at 60 ° C. Then I
By energizing the C chip 10 to generate heat, the temperature between the opposing surfaces is set to 80 to 10 which is the injection temperature of the resin 41 of this example.
Keep at 0 ° C. for about 30 minutes.

【0032】なお、上記のICチップ10への通電以外
にも、図3(b)に示す様に、ICチップ10のみに加
熱された熱板(加熱治具)K3を接触させることによっ
ても、ICチップ10がワークにおける他の部位よりも
温度が高くなるようにICチップ10に熱を加えること
ができる。それにより、対向間における樹脂41の粘性
をそれ以外の部位における樹脂41の粘性よりも低くす
ることができる。
In addition to the above-described energization of the IC chip 10, as shown in FIG. 3B, a hot plate (heating jig) K3 heated only to the IC chip 10 may be brought into contact. Heat can be applied to the IC chip 10 so that the temperature of the IC chip 10 is higher than other parts of the work. Thereby, the viscosity of the resin 41 between the opposing portions can be made lower than the viscosity of the resin 41 in other portions.

【0033】また、上記対向間における樹脂41の粘性
をそれ以外の部位よりも低くすることは、ICチップ1
0のみに振動を加えながら樹脂41の注入を行うことに
よっても適切に実現することができる。
In addition, making the viscosity of the resin 41 between the opposing portions lower than that of the other portions can be achieved by the IC chip 1.
It can also be properly realized by injecting the resin 41 while applying vibration only to zero.

【0034】例えば、図3(c)に示す様に、圧電素子
K4をICチップ10に接触させ、電源K5を介して圧
電素子K4を振動させることで、ICチップ10のみを
振動させることができる。また、ICチップ10を積層
基板20に搭載するのに用いるマウンタに振動機構を設
けたものでも良い。
For example, as shown in FIG. 3C, by bringing the piezoelectric element K4 into contact with the IC chip 10 and vibrating the piezoelectric element K4 via the power source K5, only the IC chip 10 can be vibrated. . Alternatively, a mounter used to mount the IC chip 10 on the laminated substrate 20 may be provided with a vibration mechanism.

【0035】このようにして、注入工程を完了させた
後、ICチップ10と積層基板20との対向間に充填さ
れた樹脂41を、硬化させる。本例では、150℃、1
時間の加熱を行い、樹脂41を硬化させる。こうして、
上記図1に示した実装構造が完成する。
After the injection step is completed as described above, the resin 41 filled between the IC chip 10 and the laminated substrate 20 is cured. In this example, 150 ° C., 1
Heating is performed for a time to cure the resin 41. Thus,
The mounting structure shown in FIG. 1 is completed.

【0036】以上述べた本実施形態の実装方法によれ
ば、樹脂41の注入を行う際に、ICチップ10と積層
基板20との対向間における樹脂41の粘性を、それ以
外の部位よりも低くするようにしているため、上記対向
間以外のICチップ10の外周に残っている樹脂41の
粘性は、当該対向間に注入されていく樹脂41に比べて
高くなる。
According to the mounting method of the present embodiment described above, when the resin 41 is injected, the viscosity of the resin 41 between the opposing surfaces of the IC chip 10 and the laminated substrate 20 is lower than that of other parts. Therefore, the viscosity of the resin 41 remaining on the outer periphery of the IC chip 10 other than the space between the opposed sides becomes higher than that of the resin 41 injected between the opposed sides.

【0037】そのため、本実施形態によれば、ICチッ
プ10の外周側への樹脂41の拡がりを抑制することが
できる。ちなみに、本例では、10mm□、厚さ0.7
5mm程度のICチップ10にて、積層基板20との隙
間(対向間隔)を0.18mm程度とした場合、最終的
な樹脂41(アンダーフィル材40)の拡がり幅W(図
1参照)は2mm程度(従来は5mm程度)であった。
Therefore, according to the present embodiment, the spread of the resin 41 to the outer peripheral side of the IC chip 10 can be suppressed. Incidentally, in this example, 10 mm square, thickness 0.7
In the case where the gap (opposing interval) with the laminated substrate 20 is about 0.18 mm in the IC chip 10 of about 5 mm, the final spread width W (see FIG. 1) of the resin 41 (underfill material 40) is 2 mm. (About 5 mm conventionally).

【0038】なお、上記図3(a)に示す様に、ICチ
ップ10に通電してICチップ10を発熱させる場合に
は、ICチップ10と対向する部分の積層基板20の配
線にも通電を行っても良い。それによっても、ICチッ
プ10がワークにおけるそれ以外の部位よりも温度が高
くなるようにすることを実現できる。また、これら通電
部分には、必要に応じてヒータ回路を設けても良い。
As shown in FIG. 3 (a), when the IC chip 10 is energized to generate heat, the energization is also applied to the wiring of the laminated substrate 20 facing the IC chip 10. You may go. This also makes it possible to realize that the temperature of the IC chip 10 is higher than that of other parts of the work. Further, a heater circuit may be provided in these energized portions as needed.

【0039】また、ICチップ10がそれ以外の部位よ
りも温度が高くなるようにする場合、ICチップ10と
積層基板20との対向間の温度が、樹脂41の注入温度
と同程度となるようにするが、必要により外部からも補
助加熱を行って良い。上記した本例では、60℃の高温
槽に入れて補助加熱している。
When the temperature of the IC chip 10 is higher than that of the other portions, the temperature between the opposing surface of the IC chip 10 and the laminated substrate 20 is substantially equal to the temperature at which the resin 41 is injected. However, auxiliary heating may be performed from the outside if necessary. In the above-described example, auxiliary heating is performed in a high-temperature bath at 60 ° C.

【0040】また、上記対向間の温度とそれ以外の部位
との温度差は、20℃以上であることが好ましく、IC
チップ10等の電子部品の発熱可能範囲を鑑みて、80
℃以下が好ましい。
It is preferable that the temperature difference between the above-mentioned facing and the other part is not less than 20 ° C.
In consideration of the range in which electronic components such as the chip 10 can generate heat, 80
C. or less is preferred.

【0041】また、上記した補助加熱は、図3(b)の
場合、更には、図3(c)に示す様なICチップ10の
みに振動を加えながら樹脂41の注入を行う場合にも行
って良い。また、ICチップ10のみに加える振動の周
波数は、10〜100kHzの範囲が好ましい。
The above-mentioned auxiliary heating is performed in the case of FIG. 3B and also in the case of injecting the resin 41 while applying vibration only to the IC chip 10 as shown in FIG. 3C. Good. The frequency of the vibration applied only to the IC chip 10 is preferably in the range of 10 to 100 kHz.

【0042】(第2実施形態)本発明の第2実施形態に
係る電子部品の実装方法における注入工程を、図4に示
す。上記第1実施形態では、樹脂の注入工程にて、IC
チップ10と積層基板20との対向間における樹脂41
の粘性を、それ以外の部位における樹脂41の粘性より
も低くすることで、ICチップ10の外周側への樹脂4
1の拡がりを抑制するものであった。
(Second Embodiment) FIG. 4 shows an injection step in an electronic component mounting method according to a second embodiment of the present invention. In the first embodiment, in the resin injection step, the IC
Resin 41 between opposing chip 10 and laminated substrate 20
The viscosity of the resin 4 on the outer peripheral side of the IC chip 10 is reduced by lowering the viscosity of the
1 was suppressed.

【0043】本実施形態では、ICチップ10の外周部
に樹脂41を塗布して配置する工程(塗布工程)まで
は、上記第1実施形態と同様に行う。その後、ICチッ
プ10、基板20及び樹脂41を高温槽に入れ、槽内の
温度を樹脂41の注入可能温度とする。
In the present embodiment, the steps up to the step of coating and arranging the resin 41 on the outer peripheral portion of the IC chip 10 (coating step) are performed in the same manner as in the first embodiment. Thereafter, the IC chip 10, the substrate 20, and the resin 41 are put in a high-temperature bath, and the temperature in the bath is set to a temperature at which the resin 41 can be injected.

【0044】このとき、上記高温槽内にて保持治具等を
用いて、図4(a)に示す様に、ICチップ10を積層
基板20よりも下側に位置させた状態で積層基板20を
保持し、この状態にて樹脂41の注入を行う。このと
き、図4(b)に示す様に、ICチップ10を積層基板
20よりも下側に位置させつつ、基板20を傾斜させた
状態で樹脂注入を行っても良い。樹脂注入後は、第1実
施形態と同様である。
At this time, as shown in FIG. 4A, using a holding jig or the like in the high-temperature bath, the IC chip 10 is positioned below the Is held, and the resin 41 is injected in this state. At this time, as shown in FIG. 4B, resin injection may be performed with the substrate 20 inclined while the IC chip 10 is positioned below the laminated substrate 20. After the resin injection, it is the same as the first embodiment.

【0045】本実施形態によれば、注入時に粘性の下が
った樹脂41には、図4(a)中の白抜き矢印に示す様
に、重力が加わるため、ICチップ10の外周側への樹
脂41の拡がり速度は減少する。そのため、ICチップ
10の外周側への樹脂41の拡がりを抑制することがで
きる。
According to the present embodiment, gravity is applied to the resin 41 whose viscosity has decreased at the time of injection, as shown by a white arrow in FIG. The spreading speed of 41 decreases. Therefore, the spread of the resin 41 to the outer peripheral side of the IC chip 10 can be suppressed.

【0046】また、本実施形態のように、ICチップ1
0を積層基板20よりも下側に位置させた状態で樹脂4
1の注入を行うことは、次の図5に示すような場合にも
有効に適用することができる。図5は、ICチップ10
と積層基板20との間の部分を拡大して模式的に示す図
である。
Also, as in the present embodiment, the IC chip 1
0 is positioned below the laminated substrate 20 and the resin 4
Performing the implantation of 1 can be effectively applied to the case shown in FIG. FIG. 5 shows an IC chip 10
FIG. 4 is a diagram schematically showing an enlarged portion between the substrate and the laminated substrate 20.

【0047】ICチップ10がウェハレベルCSP(チ
ップサイズパッケージ)等である場合、チップ10にお
けるアンダーフィル材が充填される面には、ポリイミド
等の樹脂からなる層が形成されている。図5では、この
層はポリイミド層10aとして示されている。このポリ
イミド層10aを絶縁層としてチップ10から電極(図
示せず)が引き出され、半田30を介してセラミックか
らなる積層基板20の電極(図示せず)と接続される。
When the IC chip 10 is a wafer level CSP (chip size package) or the like, a layer made of a resin such as polyimide is formed on the surface of the chip 10 where the underfill material is filled. In FIG. 5, this layer is shown as a polyimide layer 10a. An electrode (not shown) is pulled out of the chip 10 using the polyimide layer 10a as an insulating layer, and is connected to an electrode (not shown) of the laminated substrate 20 made of ceramic via the solder 30.

【0048】ここで、図5に示すように、もし、ICチ
ップ10を積層基板20よりも上側に位置させた状態
で、アンダーフィル材となる樹脂41を注入すると、図
に示すように気泡(ボイド)が発生しやすくなる。
Here, as shown in FIG. 5, if the resin 41 serving as an underfill material is injected in a state where the IC chip 10 is located above the laminated substrate 20, as shown in FIG. Voids) are likely to occur.

【0049】これは、樹脂41に対する濡れ性が、IC
チップ10側のポリイミド層10aと積層基板20の表
面を構成するセラミックとで相違するためである。つま
り、図5(a)に示すように、当該濡れ性はポリイミド
層10aの方がアルミナ等のセラミックよりも高いた
め、注入された樹脂41はポリイミド層10a側にて速
く流れ、積層基板20側にて遅く流れる。
The reason is that the wettability to the resin 41 is
This is because the polyimide layer 10a on the chip 10 side is different from the ceramic forming the surface of the laminated substrate 20. That is, as shown in FIG. 5A, since the polyimide layer 10a has higher wettability than a ceramic such as alumina, the injected resin 41 flows faster on the polyimide layer 10a side, and Flows slowly at.

【0050】このようなポリイミド層10aとセラミッ
クとの濡れ性の相違に加えて、さらに、積層基板20の
方が表面の凹凸が大きいことや、重力によって積層基板
20側の樹脂41の摩擦が大きいといったことも、上記
流れ性の相違の要因となる。
In addition to the difference in wettability between the polyimide layer 10a and the ceramic, the laminated substrate 20 has larger irregularities on the surface, and the friction of the resin 41 on the laminated substrate 20 due to gravity is larger. This also causes the difference in the flowability.

【0051】また、樹脂41にフィラー41aが混合さ
れている場合、重力によるフィラー41aの沈降によっ
て、積層基板20側の樹脂41におけるフィラーの密度
が高くなり、それによって粘度の増大を招くことも上記
流れ性の相違の要因となる。
When the filler 41a is mixed with the resin 41, the density of the filler in the resin 41 on the side of the laminated substrate 20 increases due to the sedimentation of the filler 41a due to gravity, which may cause an increase in viscosity. It causes a difference in flowability.

【0052】そして、上記したような濡れ性の相違に加
えてその他の要因も加わることで、基板20側の樹脂4
1の流れ性と、ポリイミド層10a側の樹脂41の流れ
性とで大きな差が生じる。すると、図5(b)に示すよ
うに、先に進行するポリイミド層10a側の樹脂41
は、半田30と衝突し、空気を巻き込んで微細なボイド
を発生させる。
Further, in addition to the above-described difference in wettability, other factors are added, so that the resin 4 on the substrate 20 side is formed.
There is a large difference between the flowability of No. 1 and the flowability of the resin 41 on the polyimide layer 10a side. Then, as shown in FIG. 5 (b), the resin 41 on the side of the polyimide layer 10a, which proceeds further,
Collides with the solder 30 and entrains air to generate fine voids.

【0053】このように、基板20とこれに搭載された
電子部品10との間に樹脂41を注入するにあたって、
電子部品10側の方の樹脂41の流れ性が、基板20側
の方の樹脂41の流れ性よりも大きい場合、もし、基板
20を電子部品10よりも下側に位置させた状態で樹脂
41の注入を行うとボイドが発生しやすい。
As described above, when the resin 41 is injected between the substrate 20 and the electronic component 10 mounted thereon,
If the flowability of the resin 41 on the side of the electronic component 10 is greater than the flowability of the resin 41 on the side of the substrate 20, if the substrate 20 is positioned below the electronic component 10, Voids are likely to be generated when implanting.

【0054】その点、本実施形態では、上記図4
(a)、(b)に示すように、ICチップ10を積層基
板20よりも下側に位置させた状態で樹脂41の注入を
行うことで、ボイドの発生を低減することが可能とな
る。
In this regard, in this embodiment, FIG.
As shown in (a) and (b), the injection of the resin 41 in a state where the IC chip 10 is positioned below the laminated substrate 20 makes it possible to reduce the occurrence of voids.

【0055】つまり、図6に示すように、樹脂41の注
入時にICチップ10を下側にすることによって、材質
的に流れ性の高いICチップ10側では、重力による摩
擦の増大やフィラー41aの沈降による粘度の増大が生
じ、ICチップ10が上側に位置する場合よりも、樹脂
41の流れ性が低くなる。
That is, as shown in FIG. 6, by lowering the IC chip 10 at the time of injecting the resin 41, on the side of the IC chip 10 having a high flowability in material, an increase in friction due to gravity and an increase in the filler 41a are caused. The sedimentation causes an increase in viscosity, and the flowability of the resin 41 is lower than when the IC chip 10 is located on the upper side.

【0056】一方、材質的に流れ性の低いセラミック基
板20側を流れる樹脂41においては、重力による摩擦
の増大やフィラー41aの沈降による粘度の増大が無く
なる。そのため、ICチップ10側と基板20側とで樹
脂41の流れ性の差が小さくなることから、上記図5に
示したような空気の巻き込みが起こりにくく、ボイドの
発生も低減される。
On the other hand, in the resin 41 flowing on the side of the ceramic substrate 20 which is low in material flowability, an increase in friction due to gravity and an increase in viscosity due to sedimentation of the filler 41a are eliminated. For this reason, the difference in the flowability of the resin 41 between the IC chip 10 and the substrate 20 is reduced, so that the entrainment of air as shown in FIG. 5 does not easily occur, and the generation of voids is also reduced.

【0057】なお、本実施形態においては、ICチップ
10を積層基板20よりも下側に位置させた状態で樹脂
41の注入を行う際に、ICチップ10を冷却し且つ基
板20を加熱した状態で樹脂41の注入を行う方法を採
用しても良い。
In this embodiment, when the resin 41 is injected with the IC chip 10 positioned below the laminated substrate 20, the IC chip 10 is cooled and the substrate 20 is heated. A method of injecting the resin 41 may be adopted.

【0058】この方法により、基板20側の流れ性をよ
り高くすることができるため、ICチップ10側と基板
20側との流れ性の差を小さくする一つの方法として用
いることができる。例えば、ICチップ10には冷風を
当てたり、ヒートシンクを用いて放熱させたりすること
で冷却を行い、基板20には、基板20に内蔵させたヒ
ータや基板20の配線に通電することで加熱を行うこと
ができる。
According to this method, the flowability on the substrate 20 side can be further increased, so that the method can be used as one method for reducing the flowability difference between the IC chip 10 side and the substrate 20 side. For example, the IC chip 10 is cooled by blowing cold air or radiating heat using a heat sink, and the substrate 20 is heated by energizing a heater incorporated in the substrate 20 and wiring of the substrate 20. It can be carried out.

【0059】また、このような流れ性の相違に起因する
ボイド発生を低減するための樹脂注入方法としては、図
7に示すような方法を採用することもできる。この方法
では、ICチップ10を搭載した基板20を、回転板K
10に固定し、基板20からICチップ10に向かって
遠心力が加わるように回転板K10を回転させる。
As a method for injecting a resin for reducing the generation of voids due to such a difference in flowability, a method as shown in FIG. 7 can be employed. In this method, the substrate 20 on which the IC chip 10 is mounted is
10, and the rotating plate K10 is rotated so that centrifugal force is applied from the substrate 20 toward the IC chip 10.

【0060】それによれば、基板20からICチップ1
0へ重力が加わるのと同様に、遠心力が加わることによ
り、上記図6に示した場合と同様の作用効果を奏するこ
とができる。
According to this, from the substrate 20 to the IC chip 1
By applying centrifugal force in the same manner as when gravity is applied to zero, the same operation and effect as in the case shown in FIG. 6 can be obtained.

【0061】(他の実施形態)なお、アンダーフィル材
となる樹脂41としては、上記したエポキシ樹脂にフィ
ラーとしてのシリカを含有させたもの以外にも、主剤と
して、エポキシ樹脂やアクリル樹脂等を用い、主剤に混
ぜるフィラーとして、シリカやアルミナ等を用いること
ができ、これら主剤およびフィラーを適宜選択すればよ
い。
(Other Embodiments) As the resin 41 serving as the underfill material, in addition to the above-described epoxy resin containing silica as a filler, an epoxy resin or an acrylic resin is used as a main agent. As the filler to be mixed with the main component, silica, alumina, or the like can be used, and the main component and the filler may be appropriately selected.

【0062】また、基板20のうちICチップ10の外
周にて樹脂41を塗布する部位は、図8に示す様に、
(a)ICチップ10の1辺でも良いし、(b)多辺
(図では2辺)でも良いし、(c)1点でも良いし、
(d)多点(図では2点)でも良い。
As shown in FIG. 8, the portion of the substrate 20 where the resin 41 is applied on the outer periphery of the IC chip 10 is as follows.
(A) one side of the IC chip 10, (b) multiple sides (two sides in the figure), (c) one point,
(D) Multiple points (two points in the figure) may be used.

【0063】また、樹脂41の注入温度は、樹脂材料に
より決定するものであるが、注入温度が室温程度であっ
たり室温よりも低い場合は、ワーク全体を冷却してワー
ク全体を注入温度よりも低くし、その中でICチップ1
0と基板20との対向間の温度がそれ以外の部位の温度
よりも高くなるように、上記図3に示した各手法を用い
ればよい。
The injection temperature of the resin 41 is determined by the resin material. When the injection temperature is about room temperature or lower than room temperature, the entire work is cooled and the whole work is cooled below the injection temperature. Lower, in which IC chip 1
Each method shown in FIG. 3 may be used so that the temperature between the opposing position of 0 and the substrate 20 is higher than the temperature of the other portions.

【0064】また、1回の塗布量を、最終的に必要な量
よりも少なくして、塗布、注入の各工程を複数回繰り返
し行う方法も可能である。さらには、塗布と注入とを同
時に行うようにしても良い。
It is also possible to adopt a method in which the application and injection steps are repeated a plurality of times with the amount of one application being smaller than the finally required amount. Further, the application and the injection may be performed simultaneously.

【0065】また、電子部品としては、ICチップ以外
にもパワー素子等でもよい。また、電子部品の実装形態
は、フリップチップ以外にも、BGA(ボールグリッド
アレイ)、CSP(チップサイズパッケージ)等でも良
い。また、電子部品のバンプとしては、半田ボール以外
にも、フリップチップバンプやワイヤボンディングによ
り形成されたスタッドバンプでも良い。
The electronic component may be a power element or the like other than the IC chip. The mounting form of the electronic component may be BGA (ball grid array), CSP (chip size package), or the like, in addition to the flip chip. The bumps of the electronic component may be flip chip bumps or stud bumps formed by wire bonding, in addition to the solder balls.

【0066】また、配線基板の種類としては、セラミッ
ク基板、プリント基板等が適用可能であり、その構造と
しては、単層基板でも多層基板でも良い。また、電子部
品と接続される配線基板の電極としては、Au、Ag、
Cu、Ni等のめっきよりなるものや、Au、Ag、C
u等を主成分とする厚膜材料よりなるものでも良い。
As the type of the wiring substrate, a ceramic substrate, a printed substrate, or the like can be applied, and the structure may be a single-layer substrate or a multilayer substrate. The electrodes of the wiring board connected to the electronic components include Au, Ag,
Cu, Ni, etc., Au, Ag, C
It may be made of a thick film material mainly containing u or the like.

【0067】また、上記半田30の配置は印刷法(図2
(a)参照)以外にも、ディスペンス法にて行っても良
い。さらに、電子部品と配線基板との接合は、上記した
半田30をリフローして行うもの以外にも、導電性接着
剤を印刷、ディスペンス、スタンピング等にて、例えば
配線基板に設け、加熱等にて導電性接着剤を硬化させる
ことで行っても良いし、加熱及び加圧を行う熱圧着によ
り行っても良い。
The arrangement of the solder 30 is determined by the printing method (FIG. 2).
In addition to (a), the dispensing method may be used. Further, the bonding between the electronic component and the wiring board may be performed by, for example, providing a conductive adhesive on the wiring board by printing, dispensing, stamping, or the like, in addition to performing the above-described solder 30 by reflow, and by heating or the like. It may be performed by curing the conductive adhesive, or may be performed by thermocompression bonding in which heating and pressing are performed.

【0068】要するに、本発明は、電子部品を配線基板
上に搭載した後、電子部品の外周から電子部品と配線基
板との間に、樹脂を注入して充填するようにした電子部
品の実装方法において、樹脂の注入工程を要部としたも
のであり、他の部分は適宜設計変更等可能である。
In short, the present invention relates to a method of mounting an electronic component in which after mounting an electronic component on a wiring board, a resin is injected and filled between the electronic component and the wiring board from the outer periphery of the electronic component. In the above, the resin injection step is a main part, and the other parts can be changed in design as appropriate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る電子部品の実装構
造を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to a first embodiment of the present invention.

【図2】上記第1実施形態に係る電子部品の実装方法を
示す工程図である。
FIG. 2 is a process chart showing a method for mounting an electronic component according to the first embodiment.

【図3】上記実装方法における樹脂の注入方法を示す説
明図であり、(a)はICチップに通電する方法、
(b)は加熱治具を用いてICチップのみ加熱する方
法、(c)はICチップのみに振動を加える方法を示
す。
FIG. 3 is an explanatory view showing a method of injecting a resin in the mounting method, wherein FIG.
(B) shows a method of heating only the IC chip using a heating jig, and (c) shows a method of applying vibration to only the IC chip.

【図4】本発明の第2実施形態に係る電子部品の実装方
法における樹脂注入方法を示す概略断面図である。
FIG. 4 is a schematic cross-sectional view showing a resin injection method in an electronic component mounting method according to a second embodiment of the present invention.

【図5】上記第2実施形態に係る電子部品における樹脂
注入部を模式的に示す断面図である。
FIG. 5 is a cross-sectional view schematically showing a resin injection part in the electronic component according to the second embodiment.

【図6】上記第2実施形態に係る電子部品の実装方法に
おける樹脂注入方法による他の作用効果を説明するため
の概略断面図である。
FIG. 6 is a schematic cross-sectional view for explaining another operation and effect of the resin injection method in the electronic component mounting method according to the second embodiment.

【図7】上記図6に示す作用効果を得るための他の樹脂
注入方法を説明するための図である。
FIG. 7 is a view for explaining another resin injection method for obtaining the function and effect shown in FIG. 6;

【図8】樹脂の塗布位置の種々の例を示す図である。FIG. 8 is a diagram showing various examples of resin application positions.

【図9】従来の一般的な電子部品の実装方法を示す工程
図である。
FIG. 9 is a process chart showing a conventional general method of mounting an electronic component.

【図10】従来の実装方法における樹脂の塗布時の状態
と注入時の途中状態とを拡大して示す説明図である。
FIG. 10 is an explanatory diagram showing, in an enlarged manner, a state at the time of application of a resin and an intermediate state at the time of injection in a conventional mounting method.

【符号の説明】[Explanation of symbols]

10…ICチップ、20…積層基板、41…樹脂。 10: IC chip, 20: laminated substrate, 41: resin.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA32 BB06 CC17 FF02 FF05 FF19 GG01 5F061 AA01 BA04 CA04  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E314 AA32 BB06 CC17 FF02 FF05 FF19 GG01 5F061 AA01 BA04 CA04

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電子部品(10)を配線基板(20)上
に搭載した後、前記電子部品の外周から前記電子部品と
前記配線基板との間に、樹脂(41)を注入して充填す
るようにした電子部品の実装方法において、 前記樹脂の注入を行う際に、前記電子部品と前記配線基
板との対向間における前記樹脂の粘性を、それ以外の部
位よりも低くするようにしたことを特徴とする電子部品
の実装方法。
After mounting an electronic component (10) on a wiring board (20), a resin (41) is injected and filled between the electronic component and the wiring board from the outer periphery of the electronic component. In the electronic component mounting method, when the resin is injected, the viscosity of the resin between the opposing electronic component and the wiring board is set to be lower than that of other parts. Characteristic electronic component mounting method.
【請求項2】 前記樹脂(41)の注入を行う際に、前
記電子部品(10)がそれ以外の部位よりも温度が高く
なるように前記電子部品に熱を加えることにより、前記
電子部品と前記配線基板との対向間における前記樹脂の
粘性を、それ以外の部位よりも低くすることを特徴とす
る請求項1に記載の電子部品の実装方法。
2. When injecting the resin (41), heat is applied to the electronic component (10) so that the temperature of the electronic component (10) is higher than that of other portions, so that the electronic component and the electronic component are heated. 2. The electronic component mounting method according to claim 1, wherein the viscosity of the resin between the opposing portion and the wiring substrate is lower than that of other portions.
【請求項3】 前記電子部品(10)に通電して前記電
子部品を発熱させることにより、前記電子部品がそれ以
外の部位よりも温度が高くなるようにすることを特徴と
する請求項2に記載の電子部品の実装方法。
3. The electronic component according to claim 2, wherein the electronic component is energized to generate heat so that the temperature of the electronic component becomes higher than other portions. The mounting method of the described electronic component.
【請求項4】 前記電子部品(10)のみに振動を加え
ながら前記樹脂(41)の注入を行うことを特徴とする
請求項1に記載の電子部品の実装方法。
4. The method for mounting an electronic component according to claim 1, wherein the injection of the resin is performed while applying vibration only to the electronic component.
【請求項5】 電子部品(10)を配線基板(20)上
に搭載した後、前記電子部品の外周から前記電子部品と
前記配線基板との間に、樹脂(41)を注入して充填す
るようにした電子部品の実装方法において、 前記電子部品を前記配線基板よりも下側に位置させた状
態で前記樹脂の注入を行うことを特徴とする電子部品の
実装方法。
5. After the electronic component (10) is mounted on the wiring board (20), a resin (41) is injected and filled between the electronic component and the wiring board from the outer periphery of the electronic component. In the electronic component mounting method described above, the resin is injected in a state where the electronic component is positioned below the wiring board.
JP2002057339A 2001-03-26 2002-03-04 Electronic component mounting method Expired - Fee Related JP3664140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002057339A JP3664140B2 (en) 2001-03-26 2002-03-04 Electronic component mounting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-88593 2001-03-26
JP2001088593 2001-03-26
JP2002057339A JP3664140B2 (en) 2001-03-26 2002-03-04 Electronic component mounting method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004310346A Division JP4049145B2 (en) 2001-03-26 2004-10-26 Electronic component mounting method

Publications (2)

Publication Number Publication Date
JP2002359258A true JP2002359258A (en) 2002-12-13
JP3664140B2 JP3664140B2 (en) 2005-06-22

Family

ID=26612104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002057339A Expired - Fee Related JP3664140B2 (en) 2001-03-26 2002-03-04 Electronic component mounting method

Country Status (1)

Country Link
JP (1) JP3664140B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192947A (en) * 2007-02-07 2008-08-21 Apic Yamada Corp Resin sealing apparatus and resin sealing method
KR101609015B1 (en) * 2009-03-12 2016-04-20 나믹스 가부시끼가이샤 Method for mounting electric component and mounted substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198608A (en) * 1992-01-22 1993-08-06 Nippon Chemicon Corp Method and device for sealing semiconductor element
JPH0629334A (en) * 1992-07-13 1994-02-04 Matsushita Electric Works Ltd Mounting method for semiconductor device
JP2000082715A (en) * 1998-09-04 2000-03-21 Apic Yamada Corp Resin sealing method for semiconductor device
JP2000183081A (en) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp Semiconductor manufacturing device and method therefor
JP2002053089A (en) * 2000-08-08 2002-02-19 Sansha Electric Mfg Co Ltd Transmission device for bicycle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198608A (en) * 1992-01-22 1993-08-06 Nippon Chemicon Corp Method and device for sealing semiconductor element
JPH0629334A (en) * 1992-07-13 1994-02-04 Matsushita Electric Works Ltd Mounting method for semiconductor device
JP2000082715A (en) * 1998-09-04 2000-03-21 Apic Yamada Corp Resin sealing method for semiconductor device
JP2000183081A (en) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp Semiconductor manufacturing device and method therefor
JP2002053089A (en) * 2000-08-08 2002-02-19 Sansha Electric Mfg Co Ltd Transmission device for bicycle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192947A (en) * 2007-02-07 2008-08-21 Apic Yamada Corp Resin sealing apparatus and resin sealing method
KR101609015B1 (en) * 2009-03-12 2016-04-20 나믹스 가부시끼가이샤 Method for mounting electric component and mounted substrate

Also Published As

Publication number Publication date
JP3664140B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
JP2001298052A (en) Method for flip-chip assembly of semiconductor device using adhesive
JP3450236B2 (en) Semiconductor device and manufacturing method thereof
JP2002026072A5 (en)
TW200945528A (en) Wiring board having solder bump and method for manufacturing the same
JP2004342988A (en) Method for manufacturing semiconductor package and semiconductor device
JPH10173006A (en) Semiconductor device and its manufacturing method
JP2000277649A (en) Semiconductor and manufacture of the same
JP2001284382A (en) Solder bump forming method, flip-chip mounting method and mounting structure
JP4049145B2 (en) Electronic component mounting method
JP3446508B2 (en) Mounting method and mounting substrate for bumped work
JPH10112515A (en) Ball grid array semiconductor device and its manufacture
JP3664140B2 (en) Electronic component mounting method
JP2004079891A (en) Wiring board, and manufacturing method thereof
JPH118474A (en) Manufacture of multilevel board
JPH11168116A (en) Electrode bump for semiconductor chip
US20040083606A1 (en) Circuit wiring board and method of manufacturing the same
JP2967080B1 (en) Method of manufacturing semiconductor device package
JP3563170B2 (en) Method for manufacturing semiconductor device
JP2000332167A (en) Mounting method of electronic part
JP2003163232A (en) Method for forming preliminary solder
JP2004111753A (en) Printed wiring board, electronic component mounting structure, and method of manufacturing the printed wiring board
JP2001185577A (en) Electronic appliances
JPH1032283A (en) Wiring board provided with solder bump and manufacture thereof
JP3078781B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH11168171A (en) Hybrid integrated circuit device and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees