JP2004079891A

JP2004079891A - Wiring board, and manufacturing method thereof

Info

Publication number: JP2004079891A
Application number: JP2002240623A
Authority: JP
Inventors: Shinji Yuri; 由利　伸治; Kazuhisa Sato; 佐藤　和久; Kozo Yamazaki; 山崎　耕三
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2002-08-21
Filing date: 2002-08-21
Publication date: 2004-03-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board in which bonding of a pad and an IC chip or a printed circuit board is kept excellent. <P>SOLUTION: On a surface of an FC pad 11 which is arrayed in a board main body 10, an electroless nickel plating layer 12 is formed. On an upper layer thereof, an electroless metal plating layer 13 composed of palladium is formed to cover a surface of the electroless nickel plating layer. Further, on an upper layer thereof, a solder bump 18 is formed. The electroless metal plating layer presents a function of preventing nickel atoms within the electroless nickel plating layer from being diffused into the solder bump. As a result, in a wiring board 1, the nickel atoms are not diffused into the solder bump, and an inter-metal compound is prevented from being created in the solder bump. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、基板本体表面に形成された銅製のパッドに、ハンダ層を形成してなる配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、配線基板としては、合成樹脂製又はセラミック製の基板本体表面に、複数の入出力端子を主表面に備えるＩＣチップ（半導体集積回路チップ）を搭載するための銅製パッドを備えたＩＣチップ搭載用の配線基板が知られている。また、この種の配線基板としては、ＩＣチップをフリップチップ実装方式にて接合するためのハンダ層としてのハンダバンプを、パッド表面に備えたものが知られている。
【０００３】
フリップチップ実装方式は、配線基板表面に配列されたパッドに、ＩＣチップをフェイスダウンでハンダ付けにより接続するものであり、マイクロコンピュータなどの高密度ＩＣチップを搭載するための配線基板に応用されている。
このフリップチップ実装用のハンダバンプを備える配線基板は、ボールグリッドアレイ（ＢＧＡ）、ピングリッドアレイ（ＰＧＡ）などといったタイプのパッケージ製造に用いられ、そのハンダバンプが形成されたパッドを有する基板本体の第一面とは異なる第二面には、例えば、球状のハンダ（所謂ハンダボール）を取り付けてＢＧＡパッケージを作製するためのハンダ層が、第二面のパッド表面に形成されている。
【０００４】
ところで、このような配線基板では、良好なハンダ濡れ性を得るために、フリップチップ実装用の上記ハンダバンプ又はハンダボール取付用の上記ハンダ層をパッド表面に形成する前において、パッド表面に無電解ニッケルメッキ層を形成するのが一般的である。また、この無電解ニッケルメッキ層には、無電解ニッケルメッキ層の酸化を防ぎ、安定したはんだ付け性を得るために、金メッキを施すことが多い。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来では、無電解ニッケルメッキ層をパッド表面に形成すると、ハンダペーストを溶融（リフロー）してハンダバンプや第二面側のハンダ層を形成する際に、金メッキが蒸発し、それが原因で、無電解ニッケルメッキ層と上層のハンダ層（ハンダバンプ若しくは第二面側のハンダ層）が直接接触し、無電解ニッケルメッキ層とハンダ層との間で、金属間化合物が生成されてしまうことが問題となっていた。尚、図６は、パッド１１表面の無電解ニッケルメッキ層１２と直接接触している結果、金属間化合物１８ａが生成されたハンダバンプ１８周辺の態様を表す説明図である。
【０００６】
つまり、無電解ニッケルメッキ層とハンダ層が直接接触すると、無電解ニッケルメッキ層内のニッケル原子がハンダ層内部に拡散して、無電解ニッケルメッキ層とハンダ層（ハンダバンプ若しくは第二面側のハンダ層）との境界に、ニッケルとスズによる脆い金属間化合物が形成され、これが原因でＩＣチップ又はハンダボールとパッドとの間の接合強度が十分に確保できないといった問題があった。
【０００７】
ＩＣチップと配線基板との間や、配線基板とハンダボールを介して接続されるプリント基板（マザーボードなど）との間には、熱膨張率の違いにより応力が働くから、上述のようにして脆い金属間化合物が形成されると、熱サイクルの繰り返しによって、パッド表面に形成された無電解ニッケルメッキ層とハンダ層との境界に、亀裂（クラック）が発生するなどし、これが原因でパッドとＩＣチップ又はプリント基板との間の電気的接続を良好に保持できなくなり、製品の信頼性を損なう結果となっていたのである。
【０００８】
本発明は、こうした問題に鑑みなされたものであり、無電解ニッケルメッキ層とハンダ層との境界に、金属間化合物が形成されるのを抑制可能な配線基板と、その製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の発明は、基板本体と、基板本体表面に形成された銅製のパッドと、パッド表面に形成された無電解ニッケルメッキ層と、無電解ニッケルメッキ層よりパッド上部に形成されたハンダ層と、を備える配線基板であって、無電解ニッケルメッキ層とハンダ層との間に、無電解ニッケルメッキ層表面を被覆し、無電解ニッケルメッキ層とハンダ層とを隔離する無電解金属メッキ層、を備え、ハンダ層が、無電解金属メッキ層表面に形成されていることを特徴とする。
【００１０】
このように構成された請求項１に記載の配線基板においては、無電解ニッケルメッキ層とハンダ層との間に無電解金属メッキ層が介在しているから、無電解ニッケルメッキ層内のニッケル原子がハンダ層内へ拡散するのを抑制することができて、ハンダ層下面に、ニッケルとスズの金属間化合物が形成されるのを抑制することができる。したがって、パッド表面に形成された無電解ニッケルメッキ層とハンダ層との境界に、熱サイクルの繰り返しよって亀裂（クラック）が発生するのを抑制することができ、配線基板の信頼性を向上させることができる。
【００１１】
尚、無電解ニッケルメッキ層内のニッケル原子のハンダ層内への拡散を抑制するためには、無電解ニッケルメッキ層及び上層のハンダ層とは異なる金属であって、上層のハンダ層よりも高い融点を有し、ニッケル原子拡散通過を抑止する性質を備える金属を無電解金属メッキ層に用いるのが良い。これらの金属を無電解金属メッキ層に用いれば、ニッケル原子の拡散を効果的に抑制することができる。
【００１２】
また、無電解金属メッキ層としては良好なハンダ濡れ性を有していることが求められるから、請求項１に記載の配線基板においては、請求項２に記載のようにして、無電解金属メッキ層を形成するのが良い。
請求項２に記載の配線基板は、無電解金属メッキ層が、パラジウム（Ｐｄ）又はスズ（Ｓｎ）又はスズ合金からなることを特徴とする。尚具体的に、スズ合金としては、スズ−銀（Ｓｎ−Ａｇ）、スズ−ビスマス（Ｓｎ−Ｂｉ）、スズ−鉛（Ｓｎ−Ｐｂ）合金等が挙げられる。
【００１３】
請求項２に記載の配線基板によれば、ニッケル原子の拡散抑制機能を備え良好なハンダ濡れ性を示す無電解金属メッキ層が、無電解ニッケルメッキ層表面に形成されているから、ハンダ層形成時において無電解金属メッキ層表面に適切にハンダ層を形成することができる。したがって、配線基板の歩留まり等を向上することができ、信頼性の高い配線基板を安価に製造することができる。
【００１４】
続いて、請求項３に記載の発明は、基板本体表面に形成された銅製のパッド上部に、ハンダ層を形成してなる配線基板の製造方法であって、基板本体表面に形成されたパッド表面に、無電解ニッケルメッキ層を形成する第一メッキ工程と、第一メッキ工程後、無電解ニッケルメッキ層表面を被覆するようにして、無電解ニッケルメッキ層とハンダ層とを隔離するための無電解金属メッキ層を形成する第二メッキ工程と、第二メッキ工程後、無電解金属メッキ層表面にハンダペーストを印刷して溶融（リフロー）することにより、パッド表面に、無電解ニッケルメッキ層及び無電解金属メッキ層を介してハンダ層を形成するハンダ層形成工程と、を備えることを特徴とする。
【００１５】
請求項３に記載の配線基板の製造方法では、無電解ニッケルメッキ層と、ハンダ層との間に、無電解ニッケルメッキ層内のニッケル原子がハンダ層内へ拡散するのを抑制することが可能な無電解金属メッキ層を形成するから、製造後の配線基板における上記ハンダ層の下面に、ニッケルとスズによる脆い金属間化合物が形成されるのを抑制することができる。したがって、パッド表面に形成された無電解ニッケルメッキ層とハンダ層との境界に、熱サイクルの繰り返しよって亀裂（クラック）が発生するのを抑制することができ、信頼性の高い配線基板を製造することができる。
【００１６】
尚、第二メッキ工程では、無電解ニッケルメッキ層内のニッケル原子のハンダ層内への拡散を抑制するために、無電解ニッケルメッキ層及び上層のハンダ層とは異なる金属であって、上層のハンダ層よりも高い融点を有し、ニッケル原子拡散通過を抑止する性質を備える金属を用いて無電解金属メッキ層を形成するのが良い。上記性質を示す金属を用いて無電解金属メッキ層を形成すれば、ニッケル原子の拡散を効果的に抑制することができる。
【００１７】
請求項４に記載の配線基板の製造方法は、第二メッキ工程において、パラジウム（Ｐｄ）又はスズ（Ｓｎ）又はスズ合金を用いて、無電解金属メッキ層を形成することを特徴とする。尚具体的に、スズ合金としては、スズ−銀、スズ−ビスマス、スズ−鉛合金等が挙げられる。
【００１８】
請求項４に記載の配線基板の製造方法によれば、上記ニッケル原子の拡散抑制機能を備え良好なハンダ濡れ性を示す無電解金属メッキ層を形成することができるから、金属間化合物が生成されるのを抑制することができ、更には、パッド上部に適切にハンダ層を形成することができる。したがって、信頼性の高い配線基板を製造することができる。
【００１９】
【発明の実施の形態】
以下に本発明の実施例について、図面とともに説明する。
図１は、ＩＣチップ３及びハンダボール５が取り付けられた配線基板１の側面の構成を表す概略側面図である。また、図２は、配線基板１の断面の構成を概略的に表す概略断面図である。また、図３は、基板本体１０の第一面に形成されたパッド１１周辺の断面構成を表す概略拡大断面図である。この他、図４は、基板本体１０の第二面に形成されたパッド１４周辺の断面構成を表す概略拡大断面図である。
【００２０】
本発明が適用された配線基板１は、２９ｍｍ四方の基板本体１０を備え、その基板本体１０の両面に銅メッキからなるパッド１１，１４を備えている。基板本体１０は、エポキシ樹脂などの合成樹脂から構成される基体２０と、銅メッキ２１，２２，２６，３３による配線層と、樹脂絶縁層２９，３５と、を備えている。
【００２１】
この基板本体１０表面には、第一面の中央部（中央の概ね１０ｍｍ四方）に、最上層の配線層として、ＩＣチップ３の入出力端子の配列パターンに対応する配列で、複数の上記パッド１１（以下、「ＦＣパッド１１」とも表現する。）が形成されている。また、基板本体１０の第二面には、略全面（概ね２５ｍｍ四方）に分散して複数の上記パッド１４（以下、「ＢＧＡパッド１４」とも表現する。）が配列されている。
【００２２】
また、基板本体１０の表面には、ＦＣパッド１１及びＢＧＡパッド１４を構成する銅メッキ２１，２２の一部を露出した状態で、ソルダーレジスト層１７が形成されている。即ち、両面のパッド（ＦＣパッド１１及びＢＧＡパッド１４）は、基板本体１０最上部のソルダーレジスト層１７に周囲（周縁）を包囲され、そのソルダーレジスト層１７が形成されていない基板本体１０の凹部１０ａ，１０ｂ内に形成されている。
【００２３】
また、この基板本体１０の第一面に配列されたＦＣパッド１１表面には、ニッケル−リン（Ｎｉ−Ｐ）を用いた無電解ニッケルメッキ層１２が、ＦＣパッド１１表面を被覆するようにして形成されている。更に、その無電解ニッケルメッキ層１２表面には、無電解ニッケルメッキ層１２内のニッケル原子がハンダバンプ１８内へ拡散するのを抑制するための無電解金属メッキ層１３が、無電解ニッケルメッキ層１２表面を被覆するようにして形成されている。
【００２４】
この他、ＦＣパッド１１上部の上記無電解金属メッキ層１３表面には、フリップチップ実装方式にてＩＣチップ３を接合するためのＰｂ−Ｓｎ共晶ハンダからなるハンダバンプ１８が、ソルダーレジスト層１７より突出するように形成されている。つまり、本実施例の配線基板１では、下層の無電解ニッケルメッキ層１２と上層のハンダバンプ１８との間に形成された無電解金属メッキ層１３により、無電解ニッケルメッキ層１２とハンダバンプ１８とが隔離されている。
【００２５】
同様に、第二面に配列されたＢＧＡパッド１４表面には、ニッケル−リン（Ｎｉ−Ｐ）を用いた無電解ニッケルメッキ層１５が、ＢＧＡパッド１４表面を被覆するようにして形成され、更に、その無電解ニッケルメッキ層１５表面には、無電解ニッケルメッキ層１５とハンダ層１９とを隔離して、無電解ニッケルメッキ層１５内のニッケル原子がハンダ層１９内へ拡散するのを抑制可能な無電解金属メッキ層１６が、無電解ニッケルメッキ層１５表面を被覆するようにして形成されている。
【００２６】
そして、ハンダボール５を接合して取り付けるためのＰｂ−Ｓｎ共晶ハンダからなるハンダ層１９は、その無電解金属メッキ層１６を被覆するようにしてＢＧＡパッド１４上部に形成されている。尚、上記Ｐｂ−Ｓｎ系ハンダに代えて、Ｓｎ−Ａｇ系ハンダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、Ｓｎ−Ｓｂ系ハンダ等を使用してもよい。
【００２７】
次に、上記構成の配線基板１の製造方法について説明する。本実施例においては、基板本体１０の作製工程、第一メッキ工程、第二メッキ工程、印刷工程、リフロー工程、の各工程を経て配線基板１を製造しているため、以下では、この順に各工程について説明する。
【００２８】
基板本体１０の作製工程では、まず基体２０の両面に、銅箔２５を形成する。この後、ドリル等で基体２０にスルーホール（貫通孔）を形成し、銅箔２５が形成された基体２０の両面及びスルーホール内の側面に銅メッキ２６を施して、基体２０の両面の銅メッキ２６をスルーホールを介して接続する。更に、基体２０上の銅メッキ２６表面を粗化し、スルーホールを充填材２７（例えば、エポキシ樹脂）にて充填する。
【００２９】
そして、両面の銅メッキ２６上にエッチングレジスト層（図示せず）を形成し、配線パターンに対応するガラスマスクを用いて露光、現像処理を施すことにより、エッチングレジスト層を一部除去し、更に、このエッチングレジスト層上部からエッチング液を用いてエッチング処理を施すことにより、銅メッキ２６及びそれより下層の上記銅箔２５を一部除去して、銅メッキ２６による配線層を形成する。
【００３０】
この後、残留するエッチングレジスト層を基体２０から除去して、銅メッキ２６を表面粗化し、この上に絶縁フィルムによる樹脂絶縁層２９を形成する。この樹脂絶縁層２９の形成後、露光、現像により一部の樹脂絶縁層２９を除去してビア３１（孔）を形成し、更に、樹脂絶縁層２９を熱硬化、表面粗化する。そして、樹脂絶縁層２９の表面に所定のパターンのめっきレジストを形成し、選択的に銅メッキ３３を施し、一層目の銅メッキ２６（配線層）に接続するようにして、二層目の配線層を形成する。
【００３１】
また更に、この二層目の配線層が形成された基体２０上に樹脂絶縁層３５を形成する。尚、このような方法（公知のフォトリソグラフィ技術、アディティブ法、サブトラクティブ法など）で銅メッキによる配線層の形成及び樹脂絶縁層の形成を繰り返すことにより多層に配線層を形成する。
【００３２】
そして、最上層の配線層を形成した後に、その配線層を構成する銅メッキ２１，２２の表面を粗化し、この上にソルダーレジスト層１７を形成する。このソルダーレジスト層１７の形成後には、露光、現像により、配列するパッド１１，１４表面のソルダーレジスト層１７のみを選択的に除去して上記凹部１０ａ，１０ｂを形成し、これにより銅メッキ２１，２２を露出させてソルダーレジスト層１７に周囲を包囲されるパッド１１，１４を形成する。
【００３３】
このパッド１１，１４形成後には、ソルダーレジスト層１７に対して熱硬化などの処理を施す。以上の処理により、表面にＦＣパッド１１とＢＧＡパッド１４とを備える基板本体１０が完成する。
また、このように基板本体１０が完成した後においては、第一メッキ工程に処理を移行する。尚、図５は、基板本体１０完成後における配線基板１の製造方法を示す説明図である。第一メッキ工程では、パッド（ＦＣパッド１１及びＢＧＡパッド１４）の表面に、ニッケルーリン（Ｎｉ−Ｐ）を用いて無電解メッキ処理を施すことにより、パッド１１，１４の表面全体に、無電解ニッケルメッキ層１２，１５を形成する。
【００３４】
この第一メッキ工程後には、第二メッキ工程に処理を移し、パッド（ＦＣパッド１１及びＢＧＡパッド１４）に形成された無電解ニッケルメッキ層１２，１５表面を被覆するようにして、各無電解ニッケルメッキ層１２，１５と上層のハンダ層（ハンダバンプ１８、ハンダ層１９）とを隔離するための無電解金属メッキ層１３，１６を形成する。
【００３５】
尚具体的に、本実施例の第二メッキ工程では、無電解ニッケルメッキ層１２，１５内のニッケル原子が、リフロー工程後にパッド１１，１４上部に形成されるハンダバンプ１８及びハンダ層１９内に拡散しないように、ニッケル原子の拡散抑制効果を奏するパラジウム（Ｐｄ）を用いて、無電解金属メッキ層１３，１６を形成する。この後、パッド１１，１４の無電解金属メッキ層１３，１６表面に、ハンダペースト４１をスクリーン印刷（即ちハンダ印刷）する（印刷工程）。
【００３６】
この印刷工程では、最初に、ＦＣパッド１１に対応する配列パターンの貫通孔を有するメタルマスク４３を、基板本体１０の第一面に載置した後、ハンダペースト４１を、そのメタルマスク４３の上面から塗布することにより、メタルマスク４３の貫通孔を介して基板本体１０の第一面に形成されたＦＣパッド１１上部の無電解金属メッキ層１３表面にハンダペースト４１を印刷する。尚、本実施例では、メタルマスク４３を用いてハンダペースト４１の印刷量を調節することにより、リフロー後において、ＦＣパッド１１上部にソルダーレジスト層１７より突出するハンダバンプ１８が形成されるようにしている。
【００３７】
上記ＦＣパッド１１表面へのハンダ印刷後には、基板本体１０を裏返し、ＢＧＡパッド１４に対応するパターンの貫通孔を有するメタルマスクを、基板本体１０の第二面に載置し、この後、メタルマスクの上面からハンダペースト４１を塗布することにより、貫通孔を介して基板本体１０の第二面に形成されたＢＧＡパッド１４上部の無電解金属メッキ層１６表面にハンダペースト４１を印刷する。
【００３８】
この後、リフロー工程において、両面がハンダ印刷された基板本体１０をリフロー炉内に収容し、そのリフロー炉内でハンダペースト４１を加熱して溶融（リフロー）することにより、ＦＣパッド１１上部に無電解ニッケルメッキ層１２及び無電解金属メッキ層１３を介してフリップチップ実装用のハンダバンプ１８を形成し、ＢＧＡパッド１４上部に無電解ニッケルメッキ層１５及び無電解金属メッキ層１６を介してハンダボール取付用のハンダ層１９を形成する。以上のような工程を経て配線基板１は完成する。
【００３９】
また、このように製造された配線基板１のＦＣパッド１１には、周知の技法にて、ＩＣチップ３が載置された状態で、ハンダバンプ１８が溶融され、これによりＩＣチップ３がＦＣパッド１１に接合される。この他、配線基板１のＢＧＡパッド１４には、ハンダボール５が載置された状態で、ハンダ層１９が溶融され、これによりハンダボール５がＢＧＡパッド１４に接合される。また同時に、ハンダボール５はプリント基板７（マザーボード等）の入出力端子と接合され、これにより配線基板１は、プリント基板７（マザーボード等）に接合される。
【００４０】
以上、本実施例の配線基板１の構成及びその製造方法について説明したが、上記実施例の配線基板１では、第二メッキ工程で、パラジウム（Ｐｄ）を用いて無電解金属メッキ層１３，１６を形成しているから、リフロー工程時などに、無電解ニッケルメッキ層１２，１５のニッケル原子が、ハンダバンプ１８若しくはハンダ層１９内に拡散するのを抑制することができて、ハンダバンプ１８若しくはハンダ層１９に金属間化合物が生成されるのを防止することができる。
【００４１】
尚、パラジウムを用いて無電解金属メッキ層１３，１６を、無電解ニッケルメッキ層１２，１５及びハンダ層（ハンダバンプ１８，ハンダ層１９）との間に形成すると、ニッケル原子の拡散防止効果が得られるのは、パラジウムが、上層のハンダ層（ハンダバンプ１８，ハンダ層１９）よりも高い融点を有し、ニッケル原子拡散通過を抑止する性質を備えているからである。
【００４２】
パラジウムが上記性質を備える結果、リフロー工程において、無電解金属メッキ層１３，１６は、従来の金メッキのように蒸発せず、無電解ニッケルメッキ層１２，１５及びハンダ層（ハンダバンプ１８，ハンダ層１９）を隔離することができる。したがって、無電解ニッケルメッキ層１２，１５に含まれるニッケル原子は拡散されず、その結果、ハンダ層（ハンダバンプ１８，ハンダ層１９）には、ニッケルを含む金属間化合物が形成されないのである。
【００４３】
結果、上記製造方法で製造された配線基板１においては、パッド１１，１４表面に形成された無電解ニッケルメッキ層１２，１５とハンダ層（ハンダバンプ１８，ハンダ層１９）との境界に、熱サイクルの繰り返しよってクラックが発生するのを抑制することができる。したがって、配線基板１を用いれば、ＩＣチップ３と配線基板１との間の接続、配線基板１とプリント基板７の間の接続を、長期に渡って良好に保つことができる。つまり、配線基板１の信頼性を向上させることができる。
【００４４】
また、パラジウムは、ハンダに対し良好な濡れ性を有することから、リフロー工程時においてハンダペースト４１が濡れないなどの問題が発生しにくく、製品の歩留まりを向上させることができる。したがって、信頼性の高い配線基板１を安価にユーザに提供することができる。
【００４５】
また、上記実施例の第二メッキ工程では、パラジウムを用いて無電解メッキ処理を施すことにより、無電解ニッケルメッキ層１２，１５表面に無電解金属メッキ層１３，１６を形成したが、パラジウムに代えて、スズを用いてもよい。
その他、上記性質を示すスズ−銀合金や、スズ−ビスマス合金や、スズ−鉛合金を用いてもよい。
【００４６】
これらの金属は、上層のハンダ層（ハンダバンプ１８，ハンダ層１９）よりも高い融点を有し、ニッケル原子拡散通過を抑止する性質を示すため、上記パラジウムを用いて無電解金属メッキ層１３，１６を形成する場合と同様に、無電解ニッケルメッキ層１２，１５及びハンダ層（ハンダバンプ１８，ハンダ層１９）を隔離することができ、ハンダ層（ハンダバンプ１８，ハンダ層１９）に、金属間化合物が形成されるのを防止することができる。
【００４７】
尚、本発明におけるハンダ層形成工程は、本実施例において印刷工程とリフロー工程とからなる。
以上、本発明の実施例について説明したが、本発明の配線基板及びその製造方法は、上記実施例に限定されるものではなく、種々の態様を採ることができる。例えば、上記実施例では、ＩＣチップ搭載用の配線基板の製造方法を採り上げて説明したが、その他の配線基板に、本発明を適用しても構わない。
【図面の簡単な説明】
【図１】ＩＣチップ３及びハンダボール５が取り付けられた本実施例の配線基板１の側面の構成を表す概略側面図である。
【図２】配線基板１の断面構成を概略的に表す概略断面図である。
【図３】パッド１１周辺の断面構成を表す概略拡大断面図である。
【図４】パッド１４周辺の断面構成を表す概略拡大断面図である。
【図５】配線基板１の製造方法に関する説明図である。
【図６】金属間化合物１８ａが生成されたハンダバンプ周辺の態様を表す説明図である。
【符号の説明】
１…配線基板、３…ＩＣチップ、５…ハンダボール、７…プリント基板、１０…基板本体、１０ａ，１０ｂ…凹部、１１，１４…パッド、１２，１５…無電解ニッケルメッキ層、１３，１６…無電解金属メッキ層、１７…ソルダーレジスト層、１８…ハンダバンプ、１８ａ…金属間化合物、１９…ハンダ層、２０…基体、２１，２２，２６，３３…銅メッキ、２９，３５…樹脂絶縁層、４１…ハンダペースト、４３…メタルマスク[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board formed by forming a solder layer on a copper pad formed on the surface of a substrate body, and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a wiring substrate, an IC chip having a copper pad for mounting an IC chip (semiconductor integrated circuit chip) having a plurality of input / output terminals on a main surface thereof on a surface of a synthetic resin or ceramic substrate body. 2. Related Art Wiring boards for mounting are known. Further, as this type of wiring board, there is known a wiring board provided with a solder bump as a solder layer for bonding an IC chip by a flip chip mounting method on a pad surface.
[0003]
The flip-chip mounting method connects an IC chip to a pad arranged on the surface of a wiring board by soldering the IC chip face down, and is applied to a wiring board for mounting a high-density IC chip such as a microcomputer. I have.
The wiring board having the solder bumps for flip-chip mounting is used for manufacturing a package of a type such as a ball grid array (BGA) or a pin grid array (PGA). On the second surface different from the surface, for example, a solder layer for producing a BGA package by attaching a spherical solder (so-called solder ball) is formed on the pad surface of the second surface.
[0004]
By the way, in such a wiring board, in order to obtain good solder wettability, before forming the solder bump for flip-chip mounting or the solder layer for solder ball mounting on the pad surface, electroless nickel Generally, a plating layer is formed. The electroless nickel plating layer is often plated with gold in order to prevent oxidation of the electroless nickel plating layer and obtain stable solderability.
[0005]
[Problems to be solved by the invention]
However, conventionally, when an electroless nickel plating layer is formed on a pad surface, gold plating evaporates when a solder paste is melted (reflowed) to form a solder bump or a solder layer on the second surface side. The direct contact between the electroless nickel plating layer and the upper solder layer (solder bumps or the solder layer on the second surface side) may generate an intermetallic compound between the electroless nickel plating layer and the solder layer. Had been a problem. FIG. 6 is an explanatory diagram showing an aspect around the solder bump 18 where the intermetallic compound 18a is generated as a result of being in direct contact with the electroless nickel plating layer 12 on the surface of the pad 11.
[0006]
That is, when the electroless nickel plating layer and the solder layer come into direct contact, nickel atoms in the electroless nickel plating layer diffuse into the solder layer, and the electroless nickel plating layer and the solder layer (solder bumps or solder on the second surface side). And a brittle intermetallic compound formed of nickel and tin at the boundary with the pad, which causes a problem that the bonding strength between the IC chip or the solder ball and the pad cannot be sufficiently secured.
[0007]
Since stress is applied between the IC chip and the wiring board or between the wiring board and a printed board (such as a motherboard) connected via solder balls due to a difference in coefficient of thermal expansion, it is fragile as described above. When the intermetallic compound is formed, cracks are generated at the boundary between the electroless nickel plating layer and the solder layer formed on the pad surface due to the repetition of the thermal cycle. As a result, the electrical connection between the chip and the printed circuit board cannot be maintained satisfactorily, resulting in a loss of product reliability.
[0008]
The present invention has been made in view of such a problem, and provides a wiring board capable of suppressing formation of an intermetallic compound at a boundary between an electroless nickel plating layer and a solder layer, and a method for manufacturing the same. With the goal.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is directed to a substrate main body, a copper pad formed on the surface of the substrate main body, an electroless nickel plating layer formed on the pad surface, and an electroless nickel plating layer. A solder layer formed above the pad from the plating layer, and a wiring board comprising: between the electroless nickel plating layer and the solder layer, covering the surface of the electroless nickel plating layer; An electroless metal plating layer for isolating the solder layer from the solder layer, wherein the solder layer is formed on the surface of the electroless metal plating layer.
[0010]
In the wiring board according to claim 1, the electroless metal plating layer is interposed between the electroless nickel plating layer and the solder layer. Can be suppressed from diffusing into the solder layer, and the formation of an intermetallic compound of nickel and tin on the lower surface of the solder layer can be suppressed. Therefore, it is possible to suppress the occurrence of cracks (cracks) at the boundary between the electroless nickel plating layer and the solder layer formed on the pad surface due to the repetition of the thermal cycle, thereby improving the reliability of the wiring board. Can be.
[0011]
In order to suppress the diffusion of nickel atoms in the electroless nickel plating layer into the solder layer, the metal is different from the electroless nickel plating layer and the upper solder layer, and is higher than the upper solder layer. It is preferable to use a metal having a melting point and a property of inhibiting the passage of nickel atoms through the electroless metal plating layer. If these metals are used for the electroless metal plating layer, the diffusion of nickel atoms can be effectively suppressed.
[0012]
In addition, since the electroless metal plating layer is required to have good solder wettability, the wiring board according to the first aspect is provided with the electroless metal plating as described in the second aspect. It is good to form a layer.
According to a second aspect of the present invention, the electroless metal plating layer is made of palladium (Pd), tin (Sn), or a tin alloy. Note that, specifically, tin alloys include tin-silver (Sn-Ag), tin-bismuth (Sn-Bi), tin-lead (Sn-Pb) alloys, and the like.
[0013]
According to the wiring board of the second aspect, since the electroless metal plating layer having the function of suppressing the diffusion of nickel atoms and exhibiting good solder wettability is formed on the surface of the electroless nickel plating layer, the solder layer is formed. In some cases, a solder layer can be appropriately formed on the surface of the electroless metal plating layer. Therefore, the yield of the wiring board can be improved, and a highly reliable wiring board can be manufactured at low cost.
[0014]
Subsequently, the invention according to claim 3 is a method for manufacturing a wiring board, comprising forming a solder layer on a copper pad formed on a surface of a substrate main body, wherein the pad surface formed on the surface of the substrate main body is provided. First, a first plating step of forming an electroless nickel plating layer, and after the first plating step, a first plating step is performed so as to cover the surface of the electroless nickel plating layer so as to separate the electroless nickel plating layer and the solder layer. A second plating step of forming an electrolytic metal plating layer, and after the second plating step, a solder paste is printed on the surface of the electroless metal plating layer and melted (reflowed) to form an electroless nickel plating layer on the pad surface. A solder layer forming step of forming a solder layer via an electroless metal plating layer.
[0015]
In the method for manufacturing a wiring board according to the third aspect, it is possible to suppress the diffusion of nickel atoms in the electroless nickel plating layer into the solder layer between the electroless nickel plating layer and the solder layer. Since such an electroless metal plating layer is formed, the formation of a brittle intermetallic compound of nickel and tin on the lower surface of the solder layer in the manufactured wiring board can be suppressed. Therefore, it is possible to suppress the occurrence of cracks (cracks) at the boundary between the electroless nickel plating layer and the solder layer formed on the pad surface due to the repetition of the thermal cycle, and to manufacture a highly reliable wiring board. be able to.
[0016]
In the second plating step, in order to suppress the diffusion of nickel atoms in the electroless nickel plating layer into the solder layer, a metal different from the electroless nickel plating layer and the upper solder layer is used. It is preferable to form the electroless metal plating layer using a metal having a higher melting point than the solder layer and having a property of preventing nickel atoms from diffusing therethrough. If the electroless metal plating layer is formed using a metal having the above properties, the diffusion of nickel atoms can be effectively suppressed.
[0017]
According to a fourth aspect of the present invention, in the method for manufacturing a wiring board, in the second plating step, an electroless metal plating layer is formed using palladium (Pd), tin (Sn), or a tin alloy. Note that, specifically, tin alloys include tin-silver, tin-bismuth, and tin-lead alloys.
[0018]
According to the method of manufacturing a wiring board according to the fourth aspect, since the electroless metal plating layer having the function of suppressing the diffusion of nickel atoms and exhibiting good solder wettability can be formed, an intermetallic compound is generated. In addition, the solder layer can be appropriately formed on the pad. Therefore, a highly reliable wiring board can be manufactured.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic side view illustrating a configuration of a side surface of the wiring board 1 to which the IC chip 3 and the solder balls 5 are attached. FIG. 2 is a schematic cross-sectional view schematically illustrating a configuration of a cross section of the wiring board 1. FIG. 3 is a schematic enlarged cross-sectional view illustrating a cross-sectional configuration around the pad 11 formed on the first surface of the substrate main body 10. FIG. 4 is a schematic enlarged cross-sectional view illustrating a cross-sectional configuration around the pad 14 formed on the second surface of the substrate main body 10.
[0020]
The wiring board 1 to which the present invention is applied includes a 29 mm-square substrate main body 10, and has pads 11 and 14 made of copper plating on both surfaces of the substrate main body 10. The board main body 10 includes a base 20 made of a synthetic resin such as an epoxy resin, wiring layers formed by copper plating 21, 22, 26, and 33, and resin insulating layers 29 and 35.
[0021]
On the surface of the substrate main body 10, a plurality of the above-mentioned pads are arranged at the center of the first surface (approximately 10 mm square at the center) as an uppermost wiring layer in an arrangement corresponding to the arrangement pattern of the input / output terminals of the IC chip 3. 11 (hereinafter, also referred to as “FC pad 11”). Further, on the second surface of the substrate body 10, a plurality of the pads 14 (hereinafter, also referred to as "BGA pads 14") are arranged dispersed over substantially the entire surface (approximately 25 mm square).
[0022]
In addition, a solder resist layer 17 is formed on the surface of the substrate body 10 in a state where a part of the copper platings 21 and 22 constituting the FC pads 11 and the BGA pads 14 are exposed. That is, the pads (FC pad 11 and BGA pad 14) on both sides are surrounded by the solder resist layer 17 on the top of the substrate body 10 (periphery), and the concave portions of the substrate body 10 where the solder resist layer 17 is not formed. It is formed in 10a, 10b.
[0023]
An electroless nickel plating layer 12 using nickel-phosphorus (Ni-P) covers the surface of the FC pad 11 on the surface of the FC pad 11 arranged on the first surface of the substrate body 10. Is formed. Further, on the surface of the electroless nickel plating layer 12, an electroless metal plating layer 13 for suppressing the diffusion of nickel atoms in the electroless nickel plating layer 12 into the solder bumps 18 is provided. It is formed so as to cover the surface.
[0024]
In addition, on the surface of the electroless metal plating layer 13 above the FC pad 11, a solder bump 18 made of Pb—Sn eutectic solder for joining the IC chip 3 by a flip chip mounting method is formed by a solder resist layer 17. It is formed so as to protrude. That is, in the wiring board 1 of the present embodiment, the electroless nickel plating layer 12 and the solder bump 18 are formed by the electroless metal plating layer 13 formed between the lower electroless nickel plating layer 12 and the upper solder bump 18. It is isolated.
[0025]
Similarly, an electroless nickel plating layer 15 using nickel-phosphorus (Ni-P) is formed on the surface of the BGA pad 14 arranged on the second surface so as to cover the surface of the BGA pad 14. On the surface of the electroless nickel plating layer 15, the electroless nickel plating layer 15 and the solder layer 19 are isolated from each other, so that the diffusion of nickel atoms in the electroless nickel plating layer 15 into the solder layer 19 can be suppressed. The electroless metal plating layer 16 is formed so as to cover the surface of the electroless nickel plating layer 15.
[0026]
A solder layer 19 made of Pb-Sn eutectic solder for joining and attaching the solder balls 5 is formed on the BGA pad 14 so as to cover the electroless metal plating layer 16. It should be noted that instead of the Pb-Sn-based solder, Sn-Ag-based solder, Sn-Ag-Cu-based solder, Sn-Sb-based solder, or the like may be used.
[0027]
Next, a method for manufacturing the wiring board 1 having the above configuration will be described. In the present embodiment, since the wiring board 1 is manufactured through each of the manufacturing process of the substrate body 10, the first plating process, the second plating process, the printing process, and the reflow process, The steps will be described.
[0028]
In the manufacturing process of the substrate main body 10, first, copper foils 25 are formed on both surfaces of the base 20. Thereafter, through holes (through holes) are formed in the base 20 with a drill or the like, and copper plating 26 is applied to both surfaces of the base 20 on which the copper foil 25 is formed and the side surfaces in the through holes, so that copper on both surfaces of the base 20 is formed. The plating 26 is connected via a through hole. Further, the surface of the copper plating 26 on the base 20 is roughened, and the through holes are filled with a filler 27 (for example, epoxy resin).
[0029]
Then, an etching resist layer (not shown) is formed on the copper plating 26 on both surfaces, and is exposed and developed using a glass mask corresponding to the wiring pattern, thereby partially removing the etching resist layer. By performing an etching process using an etching solution from above the etching resist layer, the copper plating 26 and the copper foil 25 below the copper plating 26 are partially removed to form a wiring layer by the copper plating 26.
[0030]
Thereafter, the remaining etching resist layer is removed from the substrate 20, the surface of the copper plating 26 is roughened, and a resin insulating layer 29 of an insulating film is formed thereon. After the formation of the resin insulation layer 29, a portion of the resin insulation layer 29 is removed by exposure and development to form a via 31 (hole), and the resin insulation layer 29 is thermally cured and surface roughened. Then, a plating resist having a predetermined pattern is formed on the surface of the resin insulating layer 29, and selectively plated with copper 33 to be connected to the first-layer copper plating 26 (wiring layer). Form a layer.
[0031]
Further, a resin insulating layer 35 is formed on the base 20 on which the second wiring layer is formed. Note that the wiring layer is formed in multiple layers by repeating the formation of the wiring layer by copper plating and the formation of the resin insulating layer by such a method (known photolithography technique, additive method, subtractive method, etc.).
[0032]
After forming the uppermost wiring layer, the surfaces of the copper platings 21 and 22 constituting the wiring layer are roughened, and the solder resist layer 17 is formed thereon. After the formation of the solder resist layer 17, only the solder resist layer 17 on the surface of the arranged pads 11 and 14 is selectively removed by exposure and development to form the concave portions 10a and 10b. The pads 22 are exposed to form pads 11 and 14 surrounded by the solder resist layer 17.
[0033]
After the formation of the pads 11 and 14, the solder resist layer 17 is subjected to a process such as thermosetting. Through the above processing, the substrate main body 10 having the FC pads 11 and the BGA pads 14 on the surface is completed.
After the completion of the substrate main body 10 in this manner, the processing shifts to the first plating step. FIG. 5 is an explanatory diagram illustrating a method of manufacturing the wiring board 1 after the completion of the board main body 10. In the first plating step, the surfaces of the pads (FC pad 11 and BGA pad 14) are subjected to electroless plating using nickel-phosphorus (Ni-P), so that the entire surface of the pads 11 and 14 is electrolessly plated. The nickel plating layers 12 and 15 are formed.
[0034]
After the first plating step, the processing is shifted to the second plating step, and the surfaces of the electroless nickel plating layers 12 and 15 formed on the pads (FC pad 11 and BGA pad 14) are covered so that Electroless metal plating layers 13 and 16 for separating the nickel plating layers 12 and 15 from the upper solder layers (solder bumps 18 and solder layers 19) are formed.
[0035]
More specifically, in the second plating step of this embodiment, the nickel atoms in the electroless nickel plating layers 12 and 15 diffuse into the solder bumps 18 and the solder layers 19 formed on the pads 11 and 14 after the reflow step. The electroless metal plating layers 13 and 16 are formed using palladium (Pd) having an effect of suppressing the diffusion of nickel atoms so as not to prevent the diffusion. Thereafter, the solder paste 41 is screen-printed (ie, solder-printed) on the surfaces of the electroless metal plating layers 13 and 16 of the pads 11 and 14 (printing step).
[0036]
In this printing step, first, a metal mask 43 having through holes of an arrangement pattern corresponding to the FC pad 11 is placed on the first surface of the substrate body 10, and then the solder paste 41 is applied to the upper surface of the metal mask 43. Then, the solder paste 41 is printed on the surface of the electroless metal plating layer 13 above the FC pad 11 formed on the first surface of the substrate main body 10 through the through hole of the metal mask 43. In this embodiment, by adjusting the printing amount of the solder paste 41 using the metal mask 43, the solder bumps 18 protruding from the solder resist layer 17 are formed on the FC pads 11 after the reflow. I have.
[0037]
After the solder printing on the surface of the FC pad 11, the substrate main body 10 is turned upside down, and a metal mask having a through hole of a pattern corresponding to the BGA pad 14 is placed on the second surface of the substrate main body 10. By applying the solder paste 41 from the upper surface of the mask, the solder paste 41 is printed on the surface of the electroless metal plating layer 16 above the BGA pad 14 formed on the second surface of the substrate body 10 through the through hole.
[0038]
Thereafter, in a reflow process, the substrate body 10 having both sides printed with solder is accommodated in a reflow furnace, and the solder paste 41 is heated and melted (reflowed) in the reflow furnace, so that the solder paste 41 is not over the FC pad 11. A solder bump 18 for flip chip mounting is formed via the electrolytic nickel plating layer 12 and the electroless metal plating layer 13, and a solder ball is mounted on the BGA pad 14 via the electroless nickel plating layer 15 and the electroless metal plating layer 16. A solder layer 19 is formed. Through the above steps, the wiring board 1 is completed.
[0039]
The solder bumps 18 are melted on the FC pads 11 of the wiring board 1 manufactured as described above, with the IC chips 3 being mounted thereon, by a known technique. Joined. In addition, the solder layer 19 is melted while the solder balls 5 are placed on the BGA pads 14 of the wiring board 1, whereby the solder balls 5 are joined to the BGA pads 14. At the same time, the solder balls 5 are joined to the input / output terminals of the printed board 7 (motherboard or the like), whereby the wiring board 1 is joined to the printed board 7 (motherboard or the like).
[0040]
The configuration of the wiring board 1 of this embodiment and the method of manufacturing the same have been described above. However, in the wiring board 1 of the above embodiment, in the second plating step, the electroless metal plating layers 13 and 16 are formed using palladium (Pd). Is formed, it is possible to suppress the diffusion of nickel atoms in the electroless nickel plating layers 12 and 15 into the solder bump 18 or the solder layer 19 at the time of a reflow process or the like, so that the solder bump 18 or the solder layer 19 can be prevented from forming an intermetallic compound.
[0041]
When the electroless metal plating layers 13 and 16 are formed between the electroless nickel plating layers 12 and 15 and the solder layers (solder bumps 18 and solder layers 19) using palladium, the effect of preventing the diffusion of nickel atoms can be obtained. This is because palladium has a higher melting point than the upper solder layers (the solder bumps 18 and the solder layers 19) and has a property of preventing nickel atoms from diffusing.
[0042]
As a result of the palladium having the above properties, in the reflow process, the electroless metal plating layers 13 and 16 do not evaporate unlike the conventional gold plating, and the electroless nickel plating layers 12 and 15 and the solder layers (the solder bumps 18 and the solder layers 19). ) Can be isolated. Therefore, the nickel atoms contained in the electroless nickel plating layers 12 and 15 are not diffused, and as a result, no intermetallic compound containing nickel is formed on the solder layers (the solder bumps 18 and the solder layers 19).
[0043]
As a result, in the wiring board 1 manufactured by the above manufacturing method, the heat cycle is formed at the boundary between the electroless nickel plating layers 12 and 15 formed on the surfaces of the pads 11 and 14 and the solder layers (solder bumps 18 and solder layers 19). The occurrence of cracks due to the repetition of can be suppressed. Therefore, if the wiring board 1 is used, the connection between the IC chip 3 and the wiring board 1 and the connection between the wiring board 1 and the printed board 7 can be favorably maintained for a long time. That is, the reliability of the wiring board 1 can be improved.
[0044]
In addition, palladium has good wettability with respect to solder, so that problems such as the solder paste 41 not being wet during the reflow step hardly occur, and the yield of products can be improved. Therefore, the highly reliable wiring board 1 can be provided to the user at low cost.
[0045]
In the second plating step of the above embodiment, the electroless metal plating layers 13 and 16 were formed on the surfaces of the electroless nickel plating layers 12 and 15 by performing electroless plating using palladium. Alternatively, tin may be used.
In addition, a tin-silver alloy, a tin-bismuth alloy, or a tin-lead alloy having the above properties may be used.
[0046]
These metals have a higher melting point than the upper solder layers (the solder bumps 18 and the solder layers 19) and exhibit the property of preventing nickel atoms from diffusing and passing through. Therefore, the electroless metal plating layers 13, 16 using the above-mentioned palladium are used. In the same manner as in the case of forming the electroless nickel plating layers 12 and 15 and the solder layers (the solder bumps 18 and the solder layers 19), the intermetallic compound is contained in the solder layers (the solder bumps 18 and the solder layers 19). Formation can be prevented.
[0047]
Incidentally, the solder layer forming step in the present invention comprises a printing step and a reflow step in this embodiment.
Although the embodiments of the present invention have been described above, the wiring board and the method of manufacturing the same according to the present invention are not limited to the above-described embodiments, but may employ various aspects. For example, in the above embodiment, a method of manufacturing a wiring board for mounting an IC chip has been described, but the present invention may be applied to other wiring boards.
[Brief description of the drawings]
FIG. 1 is a schematic side view showing a configuration of a side surface of a wiring board 1 of the present embodiment on which an IC chip 3 and a solder ball 5 are mounted.
FIG. 2 is a schematic cross-sectional view schematically illustrating a cross-sectional configuration of a wiring board 1;
FIG. 3 is a schematic enlarged cross-sectional view illustrating a cross-sectional configuration around a pad 11;
FIG. 4 is a schematic enlarged cross-sectional view illustrating a cross-sectional configuration around a pad 14.
FIG. 5 is an explanatory diagram relating to a method of manufacturing the wiring board 1;
FIG. 6 is an explanatory diagram illustrating an aspect around a solder bump where an intermetallic compound 18a is generated.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wiring board, 3 ... IC chip, 5 ... Solder ball, 7 ... Printed circuit board, 10 ... Board body, 10a, 10b ... Depression, 11, 14 ... Pad, 12, 15 ... Electroless nickel plating layer, 13, 16 ... Electroless metal plating layer, 17 ... Solder resist layer, 18 ... Solder bump, 18a ... Intermetallic compound, 19 ... Solder layer, 20 ... Base, 21, 22, 26, 33 ... Copper plating, 29, 35 ... Resin insulation layer 41 solder paste 43 metal mask

Claims

A substrate body,
A copper pad formed on the surface of the substrate body,
An electroless nickel plating layer formed on the pad surface,
A solder layer formed above the pad from the electroless nickel plating layer,
A wiring board comprising:
Between the electroless nickel plating layer and the solder layer,
An electroless metal plating layer that covers the surface of the electroless nickel plating layer and separates the electroless nickel plating layer and the solder layer,
With
The wiring board, wherein the solder layer is formed on a surface of the electroless metal plating layer.

The wiring board according to claim 1, wherein the electroless metal plating layer is made of palladium, tin, or a tin alloy.

A method for manufacturing a wiring board, comprising forming a solder layer on a copper pad formed on a surface of a substrate body,
A first plating step of forming an electroless nickel plating layer on the pad surface formed on the substrate body surface,
A second plating step of forming an electroless metal plating layer for isolating the electroless nickel plating layer and the solder layer so as to cover the surface of the electroless nickel plating layer after the first plating step; ,
After the second plating step, a solder paste is printed and melted on the surface of the electroless metal plating layer, so that the solder layer is formed on the pad surface via the electroless nickel plating layer and the electroless metal plating layer. Forming a solder layer,
A method for manufacturing a wiring board, comprising:

The method according to claim 3, wherein in the second plating step, an electroless metal plating layer is formed using palladium, tin, or a tin alloy.