JP2004111753A - Printed wiring board, electronic component mounting structure, and method of manufacturing the printed wiring board - Google Patents
Printed wiring board, electronic component mounting structure, and method of manufacturing the printed wiring board Download PDFInfo
- Publication number
- JP2004111753A JP2004111753A JP2002274023A JP2002274023A JP2004111753A JP 2004111753 A JP2004111753 A JP 2004111753A JP 2002274023 A JP2002274023 A JP 2002274023A JP 2002274023 A JP2002274023 A JP 2002274023A JP 2004111753 A JP2004111753 A JP 2004111753A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- resin
- conductive pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法に関し、更に詳しくは、1個または複数個の半導体チップを搭載したBGA(Ball Grid Array)型の半導体装置を高い信頼性の下で実装することができるプリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法に関するものである。
【0002】
【従来の技術】
携帯電話やノート型コンピュータの小型軽量化・高機能化を実現するために、半導体装置の主流はQFP(Quad Flat Package)に代表されるリード付きのパッケージからBGA等の面実装タイプに移行しつつある。特に最近では、BGAよりもさらに狭ピッチであるCSP(Chip Size Package)の使用が進みつつある。
【0003】
また、ハイエンド向けのパッケージとしては、1枚の絶縁基板上に別々に作製した複数個の半導体チップを搭載し、一つのモジュールとして組み上げたBGA型半導体装置も提案されている。
【0004】
現在、BGA型半導体装置とプリント配線基板を接続する方法の一つとして、はんだボールを用いる手法が確立されている。BGA型半導体装置は、はんだを介してプリント配線基板上に形成された導電性パッドと接続されている。
【0005】
しかし、BGA型半導体装置とプリント配線基板とは熱膨張係数が異なるため、はんだ接合部には温度変化による熱膨張量や熱収縮量の差に起因する応力が加わり、はんだ接合部でクラックが発生するという技術的な問題がある。このため、高い接続信頼性を実現することが困難となっている。
【0006】
こうした中、はんだに加わる応力を緩和する最近の方法として、はんだ接合部に、樹脂ボールの表面を金属膜でコートした導電性樹脂ボールを入れる方法が提案されている(特許文献1、2を参照)。
【0007】
また、はんだに加わる応力を緩和する他の方法として、導電性パッド上に突起状の樹脂バンプを形成し、その樹脂バンプの上部にはんだバンプを形成し、そのはんだバンプを介して半導体装置を接続する方法が提案されている(特許文献3を参照)。
【0008】
また、はんだに加わる応力を緩和するさらに他の方法として、プリント配線基板上に突起状の低弾性絶縁樹脂を形成し、その樹脂の上に金属層を形成して電極パッド部とし、その電極パッド部にはんだボールを介してBGA型半導体装置を接続する方法が提案されている(特許文献4を参照)。
【0009】
【特許文献1】
特開平10−173006号公報(図6)
【特許文献2】
特開平11−284029号公報(図1)
【特許文献3】
特開平2−207532号公報(実施例、第1図)
【特許文献4】
特開2000−277923号公報(図1)
【0010】
【発明が解決しようとする課題】
しかしながら、特許文献1、2に記載されている方法では、はんだ接合部の導電性樹脂ボールによりはんだに加わる応力を緩和することは可能であるが、導電性樹脂ボールは、はんだ溶融中、はんだの対流やフラックスの気化により、はんだ接合部の中を激しく動き、導電性樹脂ボールがはんだ接合部から欠落するおそれがあるなど、実装プロセスで問題が生じ易い。また、はんだ接合部から導電性樹脂ボールが欠落しなくても、はんだ接合部における導電性樹脂ボールの位置は必ずしも一定でなく、導電性樹脂ボールの位置によっては、はんだ接合部に応力が集中し易い構造となり、信頼性が低下するおそれがある。そのため、より一層の狭ピッチ化が要請されている現状において、さらに高い水準の接続信頼性を実現することが困難となっている。
【0011】
また、特許文献3、4に記載されている方法では、突起状の樹脂により、応力が緩和されてクラックの発生が抑制されるが、より一層の狭ピッチ化が要請されている現状においては、さらにその応力を緩和してより一層信頼性の高いプリント配線基板に対する要求が依然として存在する。
【0012】
本発明は、上記問題を解決すると共に上記要請に応えるべくなされたものであって、第1の目的は、BGA型半導体装置とプリント配線基板との熱膨張差に起因するはんだ接合部の応力を低減すると共に狭ピッチ化を可能とするプリント配線基板を提供することにあり、第2の目的は、応力が低減されかつ狭ピッチ化を可能とする電子部品の実装構造を提供することにあり、第3の目的は、上記プリント配線基板を製造する方法を提供することにある。
【0013】
【課題を解決するための手段】
上記第1の目的を達成するための本発明のプリント配線基板は、1個または複数個の半導体チップを搭載したBGA型半導体装置をはんだで実装するための電極パッド部が形成されているプリント配線基板において、前記電極パッド部が、導電性パッドと、該導電性パッド上に形成された該導電性パッド径よりも小さい突起状の樹脂とを有することを特徴とする。
【0014】
この発明によれば、電極パッド部が導電性パッド径より小さい突起状の樹脂を有するので、その樹脂が、BGA型半導体装置とプリント配線基板と間の熱膨張差により生じた応力を吸収し、はんだバンプに加わる応力を緩和する。こうした応力の緩和効果は、はんだバンプのクラック発生を抑制し、特に狭ピッチで形成した場合の信頼性を高めることができる。
【0015】
本発明のプリント配線基板において、樹脂の弾性率が、少なくとも室温においてはんだの弾性率より小さいことに特徴を有する。こうした樹脂は半導体装置とプリント配線基板との熱膨張差に起因する応力を効果的に吸収するので、半導体装置とプリント配線基板の接続信頼性が向上する。
【0016】
また、本発明のプリント配線基板において、樹脂の材料が、プリント配線基板の表面に形成されるソルダレジストと同じ材料であることに特徴を有する。この発明によれば、樹脂とソルダレジスを同一工程で形成できるので、コストメリットのあるプリント配線基板となる。
【0017】
また、本発明のプリント配線基板において、樹脂の表面が、金属薄膜で被覆されていることに特徴を有し、その金属薄膜が、銅薄膜または銅とニッケルと金の3層薄膜であることに特徴を有する。
【0018】
上記第2の目的を達成するための本発明の電子部品の実装構造は、1個または複数個の半導体チップを搭載したBGA型半導体装置をプリント配線基板上にはんだで実装した電子部品の実装構造において、前記プリント配線基板が、導電性パッドと、該導電性パッド上に形成された該導電性パッド径よりも小さい突起状の樹脂とを有する電極パッド部を有し、前記BGA型半導体装置が、前記プリント配線基板上の電極パッド部と対向する位置に、該電極パッド部と同一または略同一形状に形成された電極パッド部を有することを特徴とする。
【0019】
この発明によれば、プリント配線基板とBGA型半導体装置の両側に電極パッド部が形成されているので、はんだバンプに加わる応力を両側から緩和することができると共に、はんだバンプの大きさを小さくでき、より一層の狭ピッチ化を達成できる。
【0020】
本発明の電子部品の実装構造において、前記BGA型半導体装置は、半導体チップを両面に搭載したモジュール構造であり、前記プリント配線基板上の電極パッド部とBGA型半導体装置上の電極パッド部とが突き合わされてなるはんだ結合構造により、前記プリント配線基板の表面とBGA型半導体装置の基板表面に搭載された半導体チップとの間に空隙が形成されていることに特徴を有する。
【0021】
この発明によれば、BGA型半導体装置とプリント配線基板とが干渉することがなく、BGA型半導体装置がプリント配線基板の表面に押しつけられることがないので、接続信頼性に問題が生じるおそれがなく、さらに放熱性の観点からも効果的である。
【0022】
上記第3の目的を達成するための本発明のプリント配線基板の製造方法は、第1の観点として、絶縁基板上に導電層を形成する工程、前記導電層をフォトリソグラフィー技術によりパターニングし、導電性パッドと配線パターンを形成する工程、パターニングされた絶縁基板上にソルダレジストを塗布し、フォトリソグラフィー技術により前記導電性パッド上に当該導電性パッドの径よりも小さい突起状の樹脂をソルダレジストで形成する工程、および、前記導電性パッド上に設けられた突起状の樹脂の表面を金属薄膜で被覆する工程を含むことを特徴とする。
【0023】
上記第2の目的を達成するための本発明のプリント配線基板の製造方法は、第2の観点として、絶縁基板上に導電層を形成する工程、前記導電層をフォトリソグラフィー技術によりパターニングし、導電性パッドと配線パターンを形成する工程、前記導電性パッド上に樹脂を印刷形成した後、当該樹脂を熱硬化し、前記導電性パッド上に当該導電性パッドの径よりも小さい突起状の樹脂を形成する工程、および、前記導電性パッド上に設けられた突起状の樹脂の表面を金属薄膜で被覆する工程を含むことを特徴とする。
【0024】
これらの製造方法によれば、プリント配線基板の製造工程において、突起状の樹脂およびその樹脂を被覆する金属薄膜の形成を行うため、従来の導電性樹脂ボールのように別工程で作成された微小ボールをパッド位置に搭載する必要がない。また、従来からの製造工程の延長での製造が可能なので、ハンドリングが容易であると共に、挟ピッチ化にも対応でき、熱膨張による応力緩和にも効果を有する。
【0025】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して詳細に説明する。
【0026】
(プリント配線基板)
図1は、本発明のプリント配線基板の一例を説明するための断面図である。本発明のプリント配線基板は、図1に示すように、絶縁基板1の表面に形成された導電性パッド2と、その導電性パッド2上で且つその導電性パッド2の表面領域内に形成された突起状の樹脂3と、その樹脂3の表面に形成された金属薄膜10とから主に構成された電極パッド部5を有している。この電極バッド5は、1個または複数個の半導体チップを搭載したBGA型半導体装置をはんだで実装するために設けられる。
【0027】
導電性パッド2としては、主に銅が用いられる。樹脂3は、この導電性パッド2上で、その表面領域内に形成される。なお、導電性パッド2を有する電極パッド部5間には、図1に示すように、ソルダレジスト7が形成されている。このソルダレジスト7は、はんだ付け時において、電極パッド部5間のはんだブリッジの発生を防止するという作用がある。
【0028】
樹脂3は、低弾性の樹脂であり、少なくとも室温(例えば、15℃〜30℃)においてはんだより弾性率が小さい絶縁樹脂であることが好ましい。弾性率が小さい樹脂3は、BGA型半導体装置とプリント配線基板との熱膨張差に起因する応力を吸収し、半導体装置とプリント配線基板の接続信頼性を向上させる。樹脂の具体例としては、熱硬化性のエポキシ樹脂等が挙げられる。樹脂3には、金属薄膜10を無電解めっきで形成するための触媒が含まれていることが好ましい。また、樹脂3の材料が、プリント配線基板の表面に形成されるソルダレジスト7と同じ材料であることが好ましい。こうすることにより、ソルダレジスト形成工程時に樹脂3の形成を同時に行うことができるので、ハンドリングやコストの面で特に有利である。なお、ソルダレジストと同じ材料としては、低弾性率のアクリル樹脂、または、アクリル樹脂にエポキシ樹脂を配合したものが挙げられる。樹脂3は突起状に形成されており、具体的には、角柱状または円柱状であり、直角柱や直角円柱でも角錘台や円錐台でもよい。
【0029】
本発明においては、突起状の樹脂3の径が導電性パッド2の径よりも小さく形成されていることに特徴がある。こうした関係で樹脂を形成することにより、熱膨張差により生じた応力が効果的に吸収され、はんだバンプに加わる応力が緩和され、さらに、BAG型半導体装置の基板の挟ピッチ化にも寄与する。
【0030】
樹脂3の表面には、金属薄膜10が形成される。金属薄膜10は、はんだとの接合性を向上させるために設けられる。金属薄膜10の材料としては、銅または銅とニッケルと金の3層薄膜が好ましい。
【0031】
図2は、本発明のプリント配線基板にBGA型半導体装置100を実装した構造の一例を示す断面図である。この図を用いて、導電性パッド2より小さい突起状の樹脂3が応力を緩和する原理を説明する。
【0032】
プリント配線基板とBGA型半導体装置100は、図2に示すように、はんだ50により接続されている。導電性パッド2上に形成された樹脂3は、その導電性パッド2よりも小さい径で形成されているので、その樹脂3ははんだ50に包まれるようにその内部に存在することとなる。はんだのヤング率は、SnPb共晶はんだでは25GPa、SnAgCu系の鉛フリーはんだでは45GPaであるのに対して、エポキシ系樹脂のヤング率は10GPa以下である。本発明のプリント配線基板を用いれば、そうした低弾性の樹脂3がはんだ50の内部に存在したはんだ接合部が構成されるので、プリント配線基板とBGA型半導体装置100との熱膨張差によりそのはんだ接合部に熱応力が加わった場合であっても、低弾性の樹脂3が収縮することによりその応力が吸収される。その結果、はんだ接合部における応力集中部の応力を緩和する効果が得られる。したがって、BGA型半導体装置100を実装したプリント配線基板に繰り返しの熱負荷が加わった場合であっても、こうした応力緩和効果により高い信頼性を示すことができるのである。
【0033】
また、プリント配線基板とBGA型半導体装置100は、はんだ50により接続されているため、BGA型半導体装置100に不良が発生した場合は、はんだを加熱することにより容易にBGA型半導体装置100をプリント配線基板から取り外すことができるという効果もある。
【0034】
次に、突起状の樹脂3の大きさを導電性パッド2の径よりも小さくした理由について、ソルダレジストで突起状の樹脂3を形成した例により具体的に説明する。
【0035】
図3は、有限要素法によるはんだ接合部の応力解析の結果を示すグラフである。このグラフは、図2に示す構造において、例えば導電性パッド2の径を0.25mmとした場合の樹脂3の径と、はんだ50に加わる応力との関係について調べたものである。なお、有限要素法とは、無限の自由度を持つ連続体を、有限の自由度を持つ部分領域の集合体として近似し、この集合体に対して成り立つ方程式を解く手法である。
【0036】
先ず、ソルダレジストで突起状の樹脂3を形成しない場合は、はんだ接合部において最も応力が集中する箇所は、BGA型半導体装置100の導電性パッド2の近辺となる。ソルダレジストで突起状の樹脂3を形成し、図3に示すように樹脂3の径を大きくしていくと、樹脂3による応力緩和効果により、半導体装置100の導電性パッド2付近のはんだの応力は低下していくが、逆に突起状の樹脂3の周囲のはんだの応力は、樹脂3の影響により上昇する。半導体装置の導電性パッド2付近のはんだの応力と、樹脂3の周囲のはんだの応力とが同じになるのは、樹脂3の径が約0.15mmのときであり、その結果、この場合においては、信頼性向上が最も期待できる樹脂3の径は約0.15mmであることが分かる。樹脂3の径が0.15mmより大きくなると、樹脂3の周囲のはんだの応力が半導体装置の導電性パッド2付近のはんだの応力を上回り、樹脂3の径が0.18mmのとき、樹脂3を形成していない場合の応力、すなわち半導体装置の導電性パッド2付近のはんだに加わる応力より大きくなる。したがって、導電性パッド2の径を0.25mmとした場合において、その導電性パッド2上に形成する樹脂3の径としては0.18mm以下であることが望ましい。なお、樹脂3の径の下限値としては、応力緩和効果、作製の容易さの点から、0.1mm程度であることが望ましい。
【0037】
(電子部品の実装構造)
図4は、本発明の電子部品の実装構造の一例を示す断面構成図である。本発明の実装構造は、1個または複数個の半導体チップを搭載したBGA型半導体装置をプリント配線基板上にはんだで実装したものであり、その特徴は、上述した本発明に係るプリント配線基板が有する電極パッド部を、BGA型半導体装置のインターボーザ基板52も有する点にある。すなわち、インターボーザ基板52には、プリント配線基板上に形成された電極パッド部5と対向する位置に、その電極パッド部5と同一または略同一形状に形成された電極パッド部5’が形成されている。本発明の実装構造は、それらの電極パッド部5、5’が突き合わされてなるはんだ接合構造を有するものである。こうした構造からなる実装構造は、両側に形成された電極パッド部5、5’それぞれの応力緩和効果により、はんだバンプに加わる応力を両側から緩和することができると共に、はんだバンプの大きさを小さくでき、より一層の狭ピッチ化を達成できる。
【0038】
なお、図4において、BGA型半導体装置100とプリント配線基板との間に、硬化収縮性の樹脂を充填することにより、それらの接合をより十分なものとすることができる。硬化収縮性の樹脂としては、エポキシ系樹脂などが用いられる。硬化収縮性の樹脂は、硬化後に収縮する特性があるため、電極パッド部におけるはんだ接合部の接合状態を安定させることができる。なお、突起状の樹脂3は、熱応力を緩和する効果の他に、プリント配線基板の反り等による電極パッド部5、5’の高さのばらつきを、突起状の樹脂3が収縮することにより低減する効果がある。すなわち、高さの低いところに合わせて、高く形成されたところの樹脂が収縮することにより、全体として電極パッド部5のバラツキが低減されるという効果もある。
【0039】
図5は、本発明の電子部品の実装構造の他の一例を示す断面構成図である。この実装構造を構成するBGA型半導体装置は、半導体チップをインターポーザ基板52の両面に搭載したモジュール構造である。そして、この実装構造の特徴は、両電極パッド部5、5’が突き合わされてなるはんだ結合構造が、プリント配線基板の表面とBGA型半導体装置の基板表面に搭載された半導体チップとの間に空隙を有する高さとなるように構成されていることである。すなわち、図5に示されているように、インターボーザ基板52に搭載された半導体チップの下面と、プリント配線基板の表面との間に空隙が形成されるように、両電極パッド部5、5’の基板間の高さが制御される。本発明の実装構造においては、電極パッド部5、5’が、プリント配線基板とBGA型半導体装置の両側に形成されているので、個々の電極パッド部5、5’の高さを制御しやすい。そのため、その電極パッド部5、5’を突き合わせた高さ制御が容易であり、両基板の間隔をコントロールできる。その結果、プリント配線基板の表面とBGA型半導体装置の基板表面に搭載された半導体チップとの間に一定の空隙を容易に確保することができ、半導体チップ51が押しつぶされることなく実装される。また、この空隙は、放熱性の観点からも効果的である。
【0040】
(プリント配線基板の製造方法)
次に、本発明に係るプリント配線基板の製造方法について図面を参照して説明する。
【0041】
図6〜図14は、本発明のプリント配線基板の製造方法の一例を説明するための各工程の基板断面図である。
【0042】
先ず、図6に示すように、絶縁基板1の両面に銅箔などの導体層19を張り合わせた銅張り積層板20を用意する。銅箔の厚さは、10μm〜40μm程度が望ましい。銅張り積層板20は、内層基板の表面に絶縁樹脂を介して銅箔を積層した公知のビルドアップ基板を使用してもよい。次に、図7に示すように、パネルの全表面に触媒22を吸着させる。触媒としてはパラジウム金属が望ましい。なお、部品挿入または基板の表裏若しくは内層との接続を行うためのスルーホール21を形成する場合には、予めドリルやレーザなどにより穴あけ加工を行った後に、スルーホール21を含むパネルの全表面に触媒22を吸着させる。次に、図8に示すように、この触媒を核として化学的に銅を析出させ、さらにこの銅膜の上にめっき層23を厚付けする。次に、図9に示すように、感光性のドライフィルム24を表裏両面に貼り付けた後、製造用フィルムを用いて導体パターン部だけを露光・現像し、感光性のドライフィルム24をエッチングレジスト膜として残す。次に、図10に示すように、エッチング液を表裏両面に吹き付け、レジスト膜の被覆のない露出銅の部分を溶解除去する。次に、図11に示すように、レジストを剥離し、導電性パッド2と配線パターンを形成する。次に、図12に示すように、このようにして形成されたプリント配線基板の導電性パッド2間および配線パターン間に、ソルダレジスト7を印刷する。印刷方法としては、スクリーン印刷法などがある。次に、図13に示すように、導電性パッド2上に熱硬化性の低弾性絶縁樹脂3を印刷した後、熱硬化して突起形状を形成する。次に、図14に示すように、導電性パッド2上の低弾性絶縁樹脂3上に金属薄膜10を形成し、本発明のプリント配線基板が完成する。金属薄膜10の形成方法は、プリント配線基板を無電解めっき浴に浸せきし、導電性パッド2上の低弾性絶縁樹脂3に含まれる触媒を核として無電解めっき層を析出させる。めっき層は銅が好ましい。さらにその後、はんだとの接合性を向上させるために、先の工程で形成されためっき層の上に、ニッケルおよび金を無電解めっきで積層する。
【0043】
図15〜図18は、本発明のプリント配線基板の製造方法の他の一例を説明するための各工程の基板断面図である。
【0044】
この製造方法は、先ず、上述した図6〜図11に示す工程によって導体部をパターニングし、その後の工程として、図15に示すように、ソルダレジスト7を形成する。ソルダレジスト7をプリント配線基板の導電性パッド2に接着させるためには、導電性パッド2の表面を研磨等により予め粗化させておく必要がある。ソルダレジスト7の形成方法としては、スクリーン印刷法や感光性レジストを用いた写真法による形成方法などがある。ソルダレジスト7は、通常、はんだを付けない部分に形成する被覆材料であるが、本発明の製造方法では、導電性パッド2上にも形成する。ただし、導電性パッド2上に形成するソルダレジスト7は、導電性パッド2の径より小さくする。
【0045】
次に、図16に示すように、プリント配線基板の全面に触媒22を付与する。その後、図17に示すように、電極パッド部を除くその他の箇所にめっきレジスト60を塗布する。最後に、図18に示すように、導電性パッド2上に形成されたソルダレジスト7の表面に、無電解めっきで金属薄膜10を形成し、本発明のプリント配線基板が完成する。電極パッド部間のソルダレジスト7は、はんだが溶融した際に濡れ広がり、電極パッド部間がショートしてしまうのを防ぐ効果がある。
【0046】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
【0047】
【実施例】
本発明のプリント配線基板およびその製造方法について具体的に説明する。
【0048】
絶縁基板の両面に、厚さ20μmの銅箔を張り合わせた銅張り積層板を用意した。次に、ドリルにより穴あけ加工を行った後に、この貫通孔を含むパネルの全表面にパラジウムを吸着させた。次に、このパラジウムを触媒として無電解銅を析出させ、さらにこの無電解銅の上に電解銅めっき層を30μmの厚さで積層した。次に、感光性のドライフィルムを表裏両面に貼り付けた後、製造用フィルムを用いて導体パターン部だけを露光・現像し、エッチングレジスト膜を残した。次いで、エッチング液を表裏両面に吹き付け、レジスト膜被覆のない露出銅の部分を溶解除去し、最後にレジストを剥離することにより、所要の導電性パッドおよび配線パターンを得ることができた。
【0049】
このようにして形成されたプリント配線基板の導電性パッド2間および配線パターン間に、ソルダレジスト7をスクリーン印刷法により形成した。次に、導電性パッド2上にパラジウムの粒子を含有したエポキシ系樹脂を100μmの厚さで印刷した後、100℃で15分熱硬化して突起状の樹脂3を形成した。次に、このプリント配線基板を無電解銅めっき浴に浸せきし、エポキシ系樹脂に含まれるパラジウムを核として無電解銅めっき層を析出させた。その後、はんだとの接合性を向上させるために、先の工程で形成されためっき層の上に、ニッケルおよび金を無電解めっきで積層し、本発明のプリント配線基板を製造した。
【0050】
【発明の効果】
以上説明したように、本発明にプリント配線基板によれば、BGA型半導体装置を実装する電極パッド部が小径の突起状樹脂を有しているので、BGA型半導体装置とプリント配線基板の接合部に加わる熱膨張差に起因する応力を緩和することを実現し、高い接続信頼性が得られる。
【0051】
また、本発明のプリント配線基板は、電極パッド部の高さ制御が容易なので、BGA型半導体装置を搭載した際のプリント配線基板とのスペースを制御できるという効果がある。
【0052】
また、プリント配線基板とBGA型半導体装置は、はんだにより接続されているため、BGA型半導体装置に不良が発生した場合は、加熱することにより容易にBGA型半導体装置をプリント配線基板から取り外すことができる。
【0053】
また、導電性パッド上に低弾性の絶縁材料を形成することは、従来からのプリント配線基板の製造工程の延長上で実現できるため、製造コストを抑制できる。
【0054】
また、リワークの際にも、本発明の樹脂部分またははんだ部分のどこかで切断すれば良く、アンダーフィル材などで充填した場合と比較すると、作業性もよく、歩留まりも向上することができる。
【図面の簡単な説明】
【図1】本発明のプリント配線基板の一例を説明するための断面図である。
【図2】本発明のプリント配線基板にBGA型半導体装置を実装した構造の一例を示す断面図である。
【図3】有限要素法によるはんだ接合部の応力解析の結果を示すグラフである。
【図4】本発明の電子部品の実装構造の一例を示す断面構成図である。
【図5】本発明の電子部品の実装構造の他の一例を示す断面構成図である。
【図6】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図7】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図8】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図9】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図10】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図11】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図12】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図13】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図14】本発明のプリント配線基板の製造方法の一例を説明する一工程の基板断面図である。
【図15】本発明のプリント配線基板の製造方法の他の一例を説明する一工程の基板断面図である。
【図16】本発明のプリント配線基板の製造方法の他の一例を説明する一工程の基板断面図である。
【図17】本発明のプリント配線基板の製造方法の他の一例を説明する一工程の基板断面図である。
【図18】本発明のプリント配線基板の製造方法の他の一例を説明する一工程の基板断面図である。
【符号の説明】
1 絶縁基板
2 導電性パッド
3 樹脂
5 電極パッド部
7 ソルダレジスト
10 金属薄膜
19 導体層
20 銅張り積層板
21 スルーホール
22 触媒
23 めっき層
24 ドライフィルム
50 はんだ
51 半導体チップ
52 インターポーザ
60 めっきレジスト
100 BGA型半導体装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a printed wiring board, a mounting structure of electronic components, and a method of manufacturing a printed wiring board, and more particularly, to a BGA (Ball Grid Array) type semiconductor device having one or more semiconductor chips mounted thereon with high reliability. TECHNICAL FIELD The present invention relates to a printed wiring board that can be mounted under high performance, a mounting structure for electronic components, and a method for manufacturing a printed wiring board.
[0002]
[Prior art]
In order to realize smaller, lighter, and more sophisticated mobile phones and notebook computers, the mainstream of semiconductor devices is shifting from packages with leads represented by QFP (Quad Flat Package) to surface mount types such as BGA. is there. Particularly recently, use of CSP (Chip Size Package) having a smaller pitch than that of BGA has been progressing.
[0003]
Further, as a package for the high end, a BGA type semiconductor device in which a plurality of semiconductor chips separately manufactured are mounted on one insulating substrate and assembled as one module has been proposed.
[0004]
At present, a method using solder balls has been established as one of the methods for connecting a BGA type semiconductor device and a printed wiring board. The BGA type semiconductor device is connected to conductive pads formed on a printed wiring board via solder.
[0005]
However, since the BGA type semiconductor device and the printed wiring board have different coefficients of thermal expansion, stress is applied to the solder joint due to the difference in the amount of thermal expansion and contraction due to temperature change, and cracks occur in the solder joint. There is a technical problem of doing. For this reason, it is difficult to realize high connection reliability.
[0006]
Under these circumstances, as a recent method for relaxing the stress applied to the solder, a method has been proposed in which a conductive resin ball in which the surface of a resin ball is coated with a metal film is inserted into a solder joint (see
[0007]
Another method for reducing the stress applied to the solder is to form a projecting resin bump on the conductive pad, form a solder bump on the resin bump, and connect the semiconductor device via the solder bump. (See Patent Document 3).
[0008]
Further, as still another method for reducing the stress applied to the solder, a protruding low-elasticity insulating resin is formed on a printed wiring board, and a metal layer is formed on the resin to form an electrode pad portion. A method of connecting a BGA type semiconductor device to a portion via a solder ball has been proposed (see Patent Document 4).
[0009]
[Patent Document 1]
JP-A-10-173006 (FIG. 6)
[Patent Document 2]
JP-A-11-284029 (FIG. 1)
[Patent Document 3]
JP-A-2-207532 (Example, FIG. 1)
[Patent Document 4]
JP 2000-277923 A (FIG. 1)
[0010]
[Problems to be solved by the invention]
However, in the methods described in
[0011]
Further, in the methods described in
[0012]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and to meet the above requirements. A first object of the present invention is to reduce the stress of a solder joint caused by a difference in thermal expansion between a BGA type semiconductor device and a printed wiring board. It is an object of the present invention to provide a printed wiring board capable of reducing the pitch while reducing the pitch. A second object is to provide a mounting structure of an electronic component capable of reducing the stress and narrowing the pitch. A third object is to provide a method for manufacturing the printed wiring board.
[0013]
[Means for Solving the Problems]
A printed wiring board according to the present invention for achieving the first object has a printed wiring board on which an electrode pad portion for mounting a BGA type semiconductor device having one or more semiconductor chips by soldering is formed. The substrate is characterized in that the electrode pad portion has a conductive pad and a protruding resin formed on the conductive pad and having a diameter smaller than the diameter of the conductive pad.
[0014]
According to the present invention, since the electrode pad portion has a projecting resin smaller than the conductive pad diameter, the resin absorbs the stress generated by the difference in thermal expansion between the BGA type semiconductor device and the printed wiring board, Relieves stress applied to solder bumps. Such a stress relaxation effect suppresses the occurrence of cracks in the solder bumps, and can increase the reliability particularly when formed at a narrow pitch.
[0015]
The printed wiring board of the present invention is characterized in that the elastic modulus of the resin is smaller than the elastic modulus of the solder at least at room temperature. Such a resin effectively absorbs the stress caused by the difference in thermal expansion between the semiconductor device and the printed wiring board, so that the connection reliability between the semiconductor device and the printed wiring board is improved.
[0016]
Further, the printed wiring board of the present invention is characterized in that the material of the resin is the same as the solder resist formed on the surface of the printed wiring board. According to the present invention, since the resin and the solder resist can be formed in the same process, a printed wiring board having a cost advantage can be obtained.
[0017]
Further, the printed wiring board of the present invention is characterized in that the surface of the resin is coated with a metal thin film, and the metal thin film is a copper thin film or a three-layer thin film of copper, nickel and gold. Has features.
[0018]
The electronic component mounting structure of the present invention for achieving the second object is a mounting structure of an electronic component in which a BGA type semiconductor device mounting one or a plurality of semiconductor chips is mounted on a printed wiring board by soldering. In the above, the printed wiring board has an electrode pad portion having a conductive pad and a protruding resin smaller than the conductive pad diameter formed on the conductive pad, and the BGA type semiconductor device is An electrode pad formed in the same or substantially the same shape as the electrode pad at a position facing the electrode pad on the printed wiring board.
[0019]
According to the present invention, since the electrode pad portions are formed on both sides of the printed wiring board and the BGA type semiconductor device, the stress applied to the solder bumps can be reduced from both sides, and the size of the solder bumps can be reduced. The pitch can be further narrowed.
[0020]
In the electronic component mounting structure of the present invention, the BGA type semiconductor device has a module structure in which semiconductor chips are mounted on both sides, and the electrode pad portion on the printed wiring board and the electrode pad portion on the BGA type semiconductor device are different from each other. A feature is that a gap is formed between the surface of the printed wiring board and the semiconductor chip mounted on the board surface of the BGA type semiconductor device by the butted solder bonding structure.
[0021]
According to the present invention, the BGA-type semiconductor device and the printed wiring board do not interfere with each other, and the BGA-type semiconductor device is not pressed against the surface of the printed wiring board. This is also effective from the viewpoint of heat dissipation.
[0022]
According to a first aspect of the method for manufacturing a printed wiring board of the present invention for achieving the third object, a step of forming a conductive layer on an insulating substrate, patterning the conductive layer by photolithography, Forming a conductive pad and a wiring pattern, applying a solder resist on the patterned insulating substrate, and applying a resin having a protrusion shape smaller than the diameter of the conductive pad on the conductive pad by a photolithography technique using the solder resist. Forming, and covering the surface of the protruding resin provided on the conductive pad with a metal thin film.
[0023]
According to a second aspect of the present invention, there is provided a method for manufacturing a printed wiring board according to the present invention, wherein a conductive layer is formed on an insulating substrate, and the conductive layer is patterned by photolithography. Forming a conductive pad and a wiring pattern, after printing and forming a resin on the conductive pad, thermally curing the resin, and forming a projecting resin smaller than the diameter of the conductive pad on the conductive pad. Forming, and covering the surface of the protruding resin provided on the conductive pad with a metal thin film.
[0024]
According to these manufacturing methods, in the manufacturing process of the printed wiring board, since the protruding resin and the metal thin film covering the resin are formed, the fine resin formed in a separate process like a conventional conductive resin ball is formed. There is no need to mount the ball at the pad position. In addition, since the manufacturing can be performed by extending the conventional manufacturing process, the handling is easy, the pitch can be reduced, and the stress can be relaxed by thermal expansion.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0026]
(Printed circuit board)
FIG. 1 is a sectional view for explaining an example of the printed wiring board of the present invention. As shown in FIG. 1, the printed wiring board of the present invention is formed with a
[0027]
Copper is mainly used as the
[0028]
The
[0029]
The present invention is characterized in that the diameter of the projecting
[0030]
On the surface of the
[0031]
FIG. 2 is a sectional view showing an example of a structure in which the BGA
[0032]
The printed wiring board and the BGA
[0033]
Further, since the printed wiring board and the BGA
[0034]
Next, the reason why the size of the projecting
[0035]
FIG. 3 is a graph showing a result of stress analysis of a solder joint by the finite element method. This graph is obtained by examining the relationship between the diameter of the
[0036]
First, when the projecting
[0037]
(Electronic component mounting structure)
FIG. 4 is a cross-sectional configuration diagram illustrating an example of a mounting structure of an electronic component of the present invention. The mounting structure of the present invention is obtained by mounting a BGA type semiconductor device having one or a plurality of semiconductor chips on a printed wiring board by soldering. The point is that the
[0038]
In FIG. 4, by filling the space between the BGA-
[0039]
FIG. 5 is a sectional view showing another example of the mounting structure of the electronic component of the present invention. The BGA type semiconductor device constituting this mounting structure has a module structure in which semiconductor chips are mounted on both surfaces of an
[0040]
(Manufacturing method of printed wiring board)
Next, a method for manufacturing a printed wiring board according to the present invention will be described with reference to the drawings.
[0041]
6 to 14 are cross-sectional views of a substrate in respective steps for describing an example of the method of manufacturing a printed wiring board according to the present invention.
[0042]
First, as shown in FIG. 6, a copper-clad
[0043]
15 to 18 are cross-sectional views of a substrate in respective steps for describing another example of the method for manufacturing a printed wiring board according to the present invention.
[0044]
In this manufacturing method, first, the conductor portion is patterned by the steps shown in FIGS. 6 to 11 described above, and as a subsequent step, a solder resist 7 is formed as shown in FIG. In order to bond the solder resist 7 to the
[0045]
Next, as shown in FIG. 16, a
[0046]
It should be noted that the present invention is not limited to the above embodiments, and it is clear that the embodiments can be appropriately modified within the scope of the technical idea of the present invention.
[0047]
【Example】
The printed wiring board of the present invention and the method of manufacturing the same will be specifically described.
[0048]
A copper-clad laminate was prepared by laminating a 20 μm-thick copper foil on both sides of the insulating substrate. Next, after performing drilling with a drill, palladium was adsorbed on the entire surface of the panel including the through holes. Next, electroless copper was deposited using the palladium as a catalyst, and an electrolytic copper plating layer was laminated on the electroless copper to a thickness of 30 μm. Next, after a photosensitive dry film was attached to both the front and back surfaces, only the conductor pattern portion was exposed and developed using a film for production, leaving an etching resist film. Next, an etching solution was sprayed on both the front and back surfaces to dissolve and remove the exposed copper portions without the resist film coating, and finally, the resist was peeled off, whereby required conductive pads and wiring patterns could be obtained.
[0049]
A solder resist 7 was formed by screen printing between the
[0050]
【The invention's effect】
As described above, according to the printed wiring board of the present invention, since the electrode pad for mounting the BGA type semiconductor device has a small-diameter projecting resin, the bonding portion between the BGA type semiconductor device and the printed wiring board is This reduces the stress caused by the difference in thermal expansion applied to the substrate and achieves high connection reliability.
[0051]
Further, since the printed wiring board of the present invention can easily control the height of the electrode pad portion, there is an effect that the space between the printed wiring board and the printed wiring board when the BGA type semiconductor device is mounted can be controlled.
[0052]
In addition, since the printed wiring board and the BGA type semiconductor device are connected by solder, if a defect occurs in the BGA type semiconductor device, the BGA type semiconductor device can be easily removed from the printed wiring board by heating. it can.
[0053]
In addition, forming a low-elasticity insulating material on the conductive pad can be realized as an extension of a conventional manufacturing process of a printed wiring board, so that manufacturing costs can be suppressed.
[0054]
Also, at the time of rework, it is only necessary to cut somewhere in the resin portion or the solder portion of the present invention, and the workability is better and the yield can be improved as compared with the case of filling with an underfill material or the like.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an example of a printed wiring board according to the present invention.
FIG. 2 is a sectional view showing an example of a structure in which a BGA type semiconductor device is mounted on a printed wiring board of the present invention.
FIG. 3 is a graph showing a result of stress analysis of a solder joint by a finite element method.
FIG. 4 is a sectional view showing an example of a mounting structure of an electronic component according to the present invention.
FIG. 5 is a sectional view showing another example of the mounting structure of the electronic component of the present invention.
FIG. 6 is a cross-sectional view of the substrate in one step explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 7 is a cross-sectional view of the substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 8 is a cross-sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 9 is a sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 10 is a cross-sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 11 is a sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 12 is a sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 13 is a cross-sectional view of a substrate in one step for explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 14 is a cross-sectional view of the substrate in one step explaining an example of the method for manufacturing a printed wiring board of the present invention.
FIG. 15 is a sectional view of a substrate in one step for explaining another example of the method for manufacturing a printed wiring board of the present invention.
FIG. 16 is a sectional view of a substrate in one step for explaining another example of the method for manufacturing a printed wiring board of the present invention.
FIG. 17 is a cross-sectional view of a substrate in one step for explaining another example of the method for manufacturing a printed wiring board of the present invention.
FIG. 18 is a sectional view of a substrate in one step for explaining another example of the method for manufacturing a printed wiring board of the present invention.
[Explanation of symbols]
1 insulating substrate
2 Conductive pad
3 resin
5 Electrode pad
7 Solder resist
10 Metal thin film
19 conductor layer
20 Copper clad laminate
21 Through hole
22 catalyst
23 Plating layer
24 Dry film
50 Solder
51 Semiconductor chip
52 Interposer
60 Plating resist
100 BGA type semiconductor device
Claims (9)
前記電極パッド部が、導電性パッドと、該導電性パッド上に形成された該導電性パッド径よりも小さい突起状の樹脂とを有することを特徴とするプリント配線基板。In a printed wiring board on which an electrode pad portion for mounting a BGA type semiconductor device having one or a plurality of semiconductor chips by soldering is formed,
A printed wiring board, wherein the electrode pad portion includes a conductive pad and a resin having a protrusion shape formed on the conductive pad and having a diameter smaller than the diameter of the conductive pad.
前記プリント配線基板が、導電性パッドと、該導電性パッド上に形成された該導電性パッド径よりも小さい突起状の樹脂とを有する電極パッド部を有し、
前記BGA型半導体装置が、前記プリント配線基板上の電極パッド部と対向する位置に、該電極パッド部と同一または略同一形状に形成された電極パッド部を有することを特徴とする電子部品の実装構造。In a mounting structure of an electronic component in which a BGA type semiconductor device mounting one or more semiconductor chips is mounted on a printed wiring board by soldering,
The printed wiring board has a conductive pad, and an electrode pad portion having a projecting resin smaller than the conductive pad diameter formed on the conductive pad,
The BGA type semiconductor device has an electrode pad portion formed in the same or substantially the same shape as the electrode pad portion at a position facing the electrode pad portion on the printed wiring board. Construction.
前記プリント配線基板上の電極パッド部とBGA型半導体装置上の電極パッド部とが突き合わされてなるはんだ結合構造により、前記プリント配線基板の表面とBGA型半導体装置の基板表面に搭載された半導体チップとの間に空隙が形成されていることを特徴とする請求項6に記載の電子部品の実装構造。The BGA type semiconductor device has a module structure in which semiconductor chips are mounted on both sides,
A semiconductor chip mounted on the surface of the printed wiring board and the substrate surface of the BGA type semiconductor device by a solder bonding structure in which the electrode pad section on the printed wiring board and the electrode pad section on the BGA type semiconductor device are abutted. 7. The electronic component mounting structure according to claim 6, wherein a gap is formed between the electronic component and the electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002274023A JP4172238B2 (en) | 2002-09-19 | 2002-09-19 | Electronic component mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002274023A JP4172238B2 (en) | 2002-09-19 | 2002-09-19 | Electronic component mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111753A true JP2004111753A (en) | 2004-04-08 |
JP4172238B2 JP4172238B2 (en) | 2008-10-29 |
Family
ID=32270626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002274023A Expired - Fee Related JP4172238B2 (en) | 2002-09-19 | 2002-09-19 | Electronic component mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4172238B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103524A (en) * | 2006-10-19 | 2008-05-01 | Sekisui Chem Co Ltd | Circuit board material, manufacturing method thereof, electronic component device, and multilayer board |
JP2008153296A (en) * | 2006-12-14 | 2008-07-03 | Fujitsu Ltd | Connecting structure and manufacturing method therefor, and semiconductor device and manufacturing method therefor |
CN101944513A (en) * | 2009-07-07 | 2011-01-12 | 富士通株式会社 | The manufacture method of semiconductor device, semiconductor device and electronic equipment |
JP2012049418A (en) * | 2010-08-30 | 2012-03-08 | Toshiba Corp | Electronic apparatus |
JP2014135166A (en) * | 2013-01-09 | 2014-07-24 | Sanyo Electric Co Ltd | Battery pack |
-
2002
- 2002-09-19 JP JP2002274023A patent/JP4172238B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103524A (en) * | 2006-10-19 | 2008-05-01 | Sekisui Chem Co Ltd | Circuit board material, manufacturing method thereof, electronic component device, and multilayer board |
JP2008153296A (en) * | 2006-12-14 | 2008-07-03 | Fujitsu Ltd | Connecting structure and manufacturing method therefor, and semiconductor device and manufacturing method therefor |
CN101944513A (en) * | 2009-07-07 | 2011-01-12 | 富士通株式会社 | The manufacture method of semiconductor device, semiconductor device and electronic equipment |
KR101061092B1 (en) | 2009-07-07 | 2011-09-01 | 후지쯔 가부시끼가이샤 | Semiconductor device, method for manufacturing semiconductor device and electronic device |
JP2012049418A (en) * | 2010-08-30 | 2012-03-08 | Toshiba Corp | Electronic apparatus |
US8581616B2 (en) | 2010-08-30 | 2013-11-12 | Kabushiki Kaisha Toshiba | Electronic device |
JP2014135166A (en) * | 2013-01-09 | 2014-07-24 | Sanyo Electric Co Ltd | Battery pack |
Also Published As
Publication number | Publication date |
---|---|
JP4172238B2 (en) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350388B2 (en) | Component built-in wiring board and manufacturing method of component built-in wiring board | |
JP5113114B2 (en) | Wiring board manufacturing method and wiring board | |
KR100921919B1 (en) | Copper pillar tin bump on semiconductor chip and method of forming of the same | |
KR102163039B1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
TW200541024A (en) | Semiconductor device | |
JP2001177010A (en) | Wiring board, semiconductor device having wiring board and manufacturing method thereof and packaging method | |
JP2005191156A (en) | Wiring plate containing electric component, and its manufacturing method | |
JP2009231657A (en) | Semiconductor device and method of manufacturing the same | |
JP5176676B2 (en) | Manufacturing method of component-embedded substrate | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP2008244180A (en) | Mounting structure and manufacturing method therefor | |
JP4172238B2 (en) | Electronic component mounting structure | |
JP2005243850A (en) | Multilayer printed wiring board and its manufacturing method | |
JP3110389B2 (en) | Printed wiring board and its manufacturing method | |
JP2004079891A (en) | Wiring board, and manufacturing method thereof | |
JP2007158024A (en) | Bga-type semiconductor device and its manufacturing method | |
JP3946200B2 (en) | Electronic component mounting method | |
JP2006222257A (en) | Wiring substrate, manufacturing method thereof, and semiconductor device using same | |
JP3603725B2 (en) | Semiconductor device, method of manufacturing the same, and circuit board | |
KR100789533B1 (en) | Printed circuit board for semi-conductor package and method of manufacturing the same | |
TWI420989B (en) | Printed circuit board and method of manufacturing the same | |
JP2018195600A (en) | Wiring board and method of manufacturing wiring board | |
JP5098220B2 (en) | INTERPOSER BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE PACKAGE USING INTERPOSER BOARD | |
JP2004087922A (en) | Substrate for semiconductor packages, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |