KR100789533B1 - Printed circuit board for semi-conductor package and method of manufacturing the same - Google Patents

Printed circuit board for semi-conductor package and method of manufacturing the same Download PDF

Info

Publication number
KR100789533B1
KR100789533B1 KR1020060095762A KR20060095762A KR100789533B1 KR 100789533 B1 KR100789533 B1 KR 100789533B1 KR 1020060095762 A KR1020060095762 A KR 1020060095762A KR 20060095762 A KR20060095762 A KR 20060095762A KR 100789533 B1 KR100789533 B1 KR 100789533B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
solder resist
metal
metal tool
Prior art date
Application number
KR1020060095762A
Other languages
Korean (ko)
Inventor
박정환
최철호
남창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060095762A priority Critical patent/KR100789533B1/en
Application granted granted Critical
Publication of KR100789533B1 publication Critical patent/KR100789533B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Abstract

A printed circuit board for a semiconductor package and a method for manufacturing the same are provided to simplify a solder resist forming process and a bump forming process by forming a bump using a metal tool having a specific pattern shape. A method for manufacturing a printed circuit board for a semiconductor package includes the steps of: preparing the printed circuit board for the semiconductor package including a circuit pattern and a pad part mounting a semiconductor and connecting with an outside components(S101); offering a metal tool placed for a pattern to correspond to the pad part, and having a base layer and the pattern formed on the top of the base(S102); attaching the pattern of the metal tool to one side or both sides of the printed circuit board to place the metal tool pattern corresponding to the pad part on the pad part(S103); charging and forming a solder resist layer in a space between the metal tool and the printed circuit board(S104); and patterning the base layer of the metal tool layer and forming a bump(S105).

Description

반도체 패키지용 인쇄회로기판 및 그 제조방법 {Printed circuit board for semi-conductor package and method of manufacturing the same}Printed circuit board for semi-conductor package and method of manufacturing the same}

도 1은 종래기술의 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조과정을 나타낸 순서도이다.1 is a flow chart showing a manufacturing process of a printed circuit board for a semiconductor package according to an embodiment of the prior art.

도 2a 내지 도 2f는 종래기술의 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조공정 흐름을 개략적으로 나타낸 단면도이다. 2A to 2F are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board for a semiconductor package according to one embodiment of the prior art.

도 3은 본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조과정을 나타낸 순서도이다.3 is a flowchart illustrating a manufacturing process of a printed circuit board for a semiconductor package according to an exemplary embodiment of the present invention.

도 4a 내지 도 4i는 본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조공정 흐름을 개략적으로 나타낸 단면도이다.4A to 4I are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board for a semiconductor package according to an exemplary embodiment of the present invention.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

11 : 제1절연 수지층 12 : 제1회로층11: first insulating resin layer 12: first circuit layer

13 : 제2절연 수지층 14 : 제2회로층13: 2nd insulating resin layer 14: 2nd circuit layer

15 : 솔더 레지스트층 16 : 솔더 레지스트 오픈부15 solder resist layer 16 solder resist open portion

17 : 표면 처리층 18 : 솔더 페이스트17 surface treatment layer 18 solder paste

19 : 솔더 볼19: solder ball

101 : 제1절연 수지층 102 : 제1회로층101: first insulating resin layer 102: first circuit layer

103 : 제2절연 수지층 104 : 제2회로층103: second insulating resin layer 104: second circuit layer

105 : 금속 툴 106 : 솔더 레지스트105: metal tool 106: solder resist

107 : 솔더 레지스트층 108 : 감광성 레지스트107: solder resist layer 108: photosensitive resist

109 : 감광성 레지스트 오픈부 110 : 금속 범프109: photosensitive resist open portion 110: metal bump

111 : 표면 처리층111: surface treatment layer

본 발명은 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 솔더 레지스트의 오픈된 영역과 범프 간의 정렬오차 없이 미세 피치의 범프를 형성할 수 있는 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board for a semiconductor package and a method of manufacturing the same. More specifically, the present invention relates to a printed circuit board for a semiconductor package and a method of manufacturing the same, which can form bumps of fine pitch without misalignment between the open area of the solder resist and the bumps.

반도체 칩(chip)의 발달에 따라 많은 전자 제품들이 소형화, 고밀도화, 패키지화되는 속도가 점점 빨라지고 있는 추세이다. 이런 추세에 따라 인쇄회로기판 역시 고밀도화와 미세화가 요구되고 있다. 특히, 인쇄회로기판 시장 상황의 급속한 변화에 대응하고, 선진사와의 기술력 차이를 극복하면서 차세대 인쇄회로기판 시장을 선도해 나가기 위해서는 반도체 칩을 직접 인쇄회로기판에 실장하는 플립 칩(Flip Chip) 실장에 대한 기술이 절실히 필요한 상황이다.With the development of semiconductor chips, the speed at which many electronic products are miniaturized, densified, and packaged is increasing. In accordance with this trend, printed circuit boards are also required to be densified and miniaturized. In particular, in order to respond to rapid changes in the printed circuit board market and to lead the next-generation printed circuit board market while overcoming the technological gap with advanced companies, the flip chip (Flip® Chip) mounting semiconductor chip is directly mounted on the printed circuit board. There is an urgent need for technology.

고밀도화된 반도체 칩을 실장하기 위해서는 반도체 칩과 인쇄회로기판을 연결시켜 주는 범프의 미세화가 요구되고 있으나, 현재의 범프 형성 기술로는 미세 피치의 범프를 형성하는데 한계가 있는 것이 현실이다. 따라서, 미세 피치의 범프 형성을 위한 차세대 기술개발이 긴급하게 필요한 상황이고, 인쇄회로기판 업계에서 리더쉽을 발휘하기 위해서는 차세대의 독자적인 기술 개발이 필요한 상황이다.In order to mount the densified semiconductor chip, it is required to refine the bumps connecting the semiconductor chip and the printed circuit board. However, current bump forming technology has a limitation in forming bumps having a fine pitch. Therefore, there is an urgent need for development of next-generation technologies for forming fine pitch bumps, and development of next-generation proprietary technologies is needed to demonstrate leadership in the printed circuit board industry.

이와 관련하여, 도 1, 및 도 2a 내지 도 2f에 종래기술의 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조공정 흐름을 개략적으로 나타내었다.In this regard, Figures 1 and 2a to 2f schematically illustrate the manufacturing process flow of a printed circuit board for a semiconductor package according to an embodiment of the prior art.

도 1 및 도 2를 참조하면, 우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 제1절연 수지층(11), 제1회로층(12), 제2절연 수지층(13), 및 회로 패턴과, 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는 제2회로층(14) 등의 내층 및 외층이 형성된 인쇄회로기판을 제작한 후(S11, 도 2a 참조), 상기 기판 상에 솔더 레지스트층(15)을 형성하고(S12, 도 2b 참조), 패드부(14) 영역만을 통상의 솔더 레지스트 오프닝 공정을 통해서 오픈하여 솔더 레지스트 오프닝부(16)를 형성한다(S13, 도 2c 참조). 이어서, 상기 솔더 레지스트 오프닝부(16)를 통해서 노출된 패드부(14) 상에 통상의 표면처리를 통해서 부식 방지를 위한 표면 처리층(17)을 형성하고(S14, 도 2d 참조), 여기에 솔더 페이스트(18)를 프린팅 한 후(S15, 도 2e 참조), 리플로우 및 디플럭스 공정을 통해서 소정의 솔더 볼(19)을 형성한다(S16, 도 2f 참조).1 and 2, first, the first insulating resin layer 11, the first circuit layer 12, the second insulating resin layer 13, and the circuit according to a conventional circuit forming process and a build-up process. After fabricating a printed circuit board having an inner layer and an outer layer, such as a second circuit layer 14 including a pattern, pad portions for connecting semiconductor mounting and external components, and the like (S11, see FIG. 2A), on the substrate The solder resist layer 15 is formed (S12, see FIG. 2B), and only the pad portion 14 region is opened through a conventional solder resist opening process to form the solder resist opening portion 16 (see S13, FIG. 2C). ). Subsequently, a surface treatment layer 17 is formed on the pad portion 14 exposed through the solder resist opening portion 16 to prevent corrosion through normal surface treatment (S14, see FIG. 2D). After printing the solder paste 18 (S15, see FIG. 2E), a predetermined solder ball 19 is formed through a reflow and deflux process (S16, FIG. 2F).

그러나, 이와 같은 종래기술에 따른 방법으로 솔더 볼과 같은 범프를 형성할 경우 다음과 같은 문제점이 있다. 즉, 솔더 레지스트와 범프를 형성하기 위해서는 매우 많은 공정을 진행하게 되는데, 많은 공정을 진행하게 되면 제조 비용이 상승하게 되고, 불량이 발생할 가능성이 높아지게 된다. 또한, 솔더 레지스트의 오픈된 영역과 범프 간의 정열이 맞지 않을 가능성도 높아지게 된다. 나아가, 기존의 범프 형성 방법으로 미세 피치의 범프를 형성할 경우, 리플로우 진행 시 근접한 범프들 간에 결합이 발생하여 전기적으로 불량이 발생하게 될 가능성이 높아지게 된다. 따라서, 미세 피치 범프가 구현된 기판을 원하는 고객의 요구 사항을 만족시킬 수 없다.However, when forming bumps such as solder balls by the method according to the related art, there are the following problems. That is, a lot of processes are performed to form solder resists and bumps, and as the number of processes proceeds, manufacturing costs increase and a possibility of defects increases. In addition, the possibility of misalignment between the open area of the solder resist and the bump is increased. Furthermore, when bumps having a fine pitch are formed by the conventional bump forming method, the possibility of electrical failure may increase due to coupling between adjacent bumps during reflow. Therefore, it is not possible to meet the requirements of the customer who wants a substrate in which fine pitch bumps are implemented.

이에 본 발명에서는 상기와 같은 종래기술의 과제를 해결하기 위하여 광범위한 연구를 거듭한 결과, 최외층이 형성된 인쇄회로기판에 소정의 패턴 형상을 갖는 금속 툴을 이용하여 미세 피치의 범프를 형성할 수 있었고, 본 발명은 이에 기초하여 완성되었다.Accordingly, in the present invention, as a result of extensive research to solve the above problems of the prior art, it was possible to form bumps of fine pitch using a metal tool having a predetermined pattern shape on a printed circuit board having an outermost layer. The present invention has been completed based on this.

따라서, 본 발명의 일 측면은 기존의 솔더 레지스트 형성 공정과 범프 형성 공정을 비교적 간소화시킬 수 있는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a printed circuit board for a semiconductor package and a method of manufacturing the same, which can simplify a conventional solder resist forming process and a bump forming process relatively.

본 발명의 다른 측면은 솔더 레지스트의 오픈된 영역과 범프 간의 정렬오차가 없는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a printed circuit board for a semiconductor package and a method of manufacturing the same, which have no alignment error between the open area of the solder resist and the bump.

본 발명의 또 다른 측면은 기존의 범프 형성 방법으로는 대응이 어려운 미세 피치의 범프를 형성할 수 있는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a printed circuit board for a semiconductor package and a method of manufacturing the same, which can form bumps having a fine pitch that is difficult to cope with existing bump forming methods.

본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조방법은:Method for manufacturing a printed circuit board for a semiconductor package according to an embodiment of the present invention:

(a) 회로패턴을 포함하는, 반도체 실장 및 외부 부품과의 접속을 위한 패드부가 형성된 패키지용 인쇄회로기판을 제공하는 단계; (a) providing a printed circuit board for a package including a circuit pattern, the pad portion having a pad portion for connection with semiconductor components and external components;

(b) 베이스층과 그 상부에 형성된 패턴을 갖되, 상기 패턴이 상기 패드부에 대응되도록 위치된 금속 툴을 제공하는 단계; (b) providing a metal tool having a base layer and a pattern formed thereon, wherein the metal tool is positioned such that the pattern corresponds to the pad portion;

(c) 상기 패드부 상에 이에 대응되는 금속 툴 패턴이 위치되도록 인쇄회로기판의 일면 또는 양면에 금속 툴의 패턴을 부착하는 단계; (c) attaching a metal tool pattern on one or both sides of the printed circuit board such that the metal tool pattern corresponding to the pad part is positioned on the pad part;

(d) 상기 금속 툴과 상기 인쇄회로기판 사이의 공간에 솔더 레지스트층을 충전, 형성하는 단계; 및 (d) filling and forming a solder resist layer in a space between the metal tool and the printed circuit board; And

(e) 상기 금속 툴의 베이스층을 패터닝하여 범프를 형성하는 단계; (e) patterning the base layer of the metal tool to form bumps;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

상기 금속 툴의 금속은 바람직하게는 구리(Cu), 니켈(Ni), 알루미늄(Al), 은(Ag), 금(Au), 주석(Sn) 및 이들의 혼합물로 이루어진 군으로부터 선택된다.The metal of the metal tool is preferably selected from the group consisting of copper (Cu), nickel (Ni), aluminum (Al), silver (Ag), gold (Au), tin (Sn) and mixtures thereof.

상기 방법은 또한 (f) 상기 범프에 부식 방지를 위한 표면 처리층을 형성하는 단계를 더욱 포함할 수 있다. 상기 표면 처리층 형성 단계는 전해 금도 금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석 도금(Immersion Tin Plating), 무전해 은 도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating) 또는 HASL(Hot Air Solder Levelling)에 의해 수행될 수 있다. 상기 표면 처리층의 두께는 바람직하게는 1∼15㎛이다.The method may further comprise (f) forming a surface treatment layer for preventing corrosion on the bumps. The surface treatment layer forming step may be performed using electrolytic gold plating, electroplating gold, impurity gold plating, organic solderability preservative or electroless tin plating, and electroless silver plating. Plating), DIG plating (Direct Immersion Gold Plating) or Hot Air Solder Leveling (HASL). The thickness of the surface treatment layer is preferably 1 to 15 µm.

한편, 상기 솔더 레지스트는 열 경화성 솔더 레지스트인 것이 바람직하다.On the other hand, the solder resist is preferably a thermosetting solder resist.

또한, 상기 (c) 단계에서 인쇄회로기판의 일면에 금속 툴이 부착되는 경우, 상기 인쇄회로기판의 이면에서 (i) 상기 패드부를 제외한 부위에 솔더 레지스트층을 형성하는 단계, 및 (ii) 상기 솔더 레지스트층을 통해 노출된 패드부 상에 표면 처리층을 형성하는 단계를 더욱 수행할 수 있다.In addition, when the metal tool is attached to one surface of the printed circuit board in the step (c), (i) forming a solder resist layer on a portion of the back surface of the printed circuit board except for the pad portion, and (ii) The forming of the surface treatment layer on the pad portion exposed through the solder resist layer may be further performed.

본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판은:The printed circuit board for a semiconductor package according to an embodiment of the present invention is:

(a) 회로패턴을 포함하는, 반도체 실장 및 외부 부품과의 접속을 위한 패드부가 형성된 패키지용 인쇄회로기판; (a) a packaged printed circuit board having a pad portion for connecting to semiconductor mounting and external components, including a circuit pattern;

(b) 상기 인쇄회로기판의 일면 또는 양면에서 패드부를 제외한 부분에 형성된 솔더 레지스트층; 및 (b) a solder resist layer formed on one side or both sides of the printed circuit board except for the pad unit; And

(c) 상기 솔더 레지스트층을 통해서 노출된 패드부를 포함하는, 솔더 레지스트층 상에 형성된 금속 범프; (c) a metal bump formed on the solder resist layer, the pad portion exposed through the solder resist layer;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

바람직하게는, 상기 금속 범프 상에 부식 방지를 위하여 형성된 표면 처리층을 더욱 갖는다.Preferably, it further has a surface treatment layer formed on the metal bumps to prevent corrosion.

또한, 상기 솔더 레지스트층이 인쇄회로기판의 일면에 형성된 경우, 상기 인쇄회로기판의 이면은 (i) 상기 패드부를 제외한 부분에 형성된 솔더 레지스트층, 및 (ii) 상기 솔더 레지스트층을 통해서 노출된 패드부 상에 형성된 표면처리층을 더욱 포함한다.In addition, when the solder resist layer is formed on one surface of the printed circuit board, the back surface of the printed circuit board is (i) a solder resist layer formed on the portion excluding the pad portion, and (ii) a pad exposed through the solder resist layer. It further includes a surface treatment layer formed on the portion.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

반도체 패키지용 인쇄회로기판, 특히 플립 칩 실장 기판에 요구되는 사항은 전자 산업 시장에서의 고속화, 고밀도화와 밀접하게 연관되어 있으며, 이 사항을 만족시키기 위해서는 회로의 미세화, 우수한 전기적 특성, 고신뢰성, 고속신호 전달구조, 고기능화 등 많은 문제점들을 해결해야 한다. 반도체 칩의 고성능화에 기인한 발열 문제는 큰 기계적 문제를 발생시키고 있으며, 이를 해결하기 위한 수단으로서 멀티 코어 구조를 채용하여 성능을 향상시키는 개념으로 기술개발 방향이 전환되고 있다. 그 결과, 신호를 전달해 주는 I/O 수가 크게 증가하게 되었고, 반도체 칩을 실장하는 기판 내의 회로밀도도 대폭적으로 향상되어야 할 필요성이 높아지게 되었다. 또한, 기판과 반도체 칩을 연결시켜 주는 범프의 피치도 미세하게 형성되어서 반도체 칩과 기판 간의 신호를 원활하게 연결시켜 주어야 할 필요성도 크게 증가하게 되었다.The requirements for printed circuit boards for semiconductor packages, especially flip chip mounting boards, are closely related to high speed and high density in the electronics industry market. To satisfy these requirements, circuit miniaturization, excellent electrical characteristics, high reliability, and high speed are required. Many problems, such as signal transmission structure and high functionalization, must be solved. The heat generation problem due to the high performance of the semiconductor chip is causing a large mechanical problem, and the direction of technology development is shifting to the concept of improving performance by adopting a multi-core structure as a means to solve this problem. As a result, the number of I / Os that deliver signals has increased significantly, and the necessity for the circuit density in the substrate on which the semiconductor chip is mounted to be greatly improved also increases. In addition, the pitch of the bumps connecting the substrate and the semiconductor chip is also minutely formed, which greatly increases the necessity of smoothly connecting signals between the semiconductor chip and the substrate.

이에 본 발명에서는 미세 피치의 범프를 갖는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하고자 한다.Accordingly, the present invention provides a printed circuit board for a semiconductor package having a bump of a fine pitch and a method of manufacturing the same.

본 발명의 바람직한 일 구체예에 따르면, 최외층이 형성된 기판에 소정 형상의 패턴을 갖는 금속 툴을 부착하고 솔더 레지스트를 디스펜싱하여 경화시킨 후, 통상의 에칭법을 통해서 금속 툴을 패터닝하여 미세 피치의 범프를 형성한 것을 특징으로 한다. According to one preferred embodiment of the present invention, a metal tool having a pattern of a predetermined shape is attached to a substrate on which an outermost layer is formed, a solder resist is dispensed and cured, and then the metal tool is patterned through a conventional etching method to fine pitch. It is characterized by forming a bump.

이와 관련하여, 도 3에 본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조과정을 순서도로 나타내었다.In this regard, Figure 3 shows a flow chart of the manufacturing process of a printed circuit board for a semiconductor package according to an embodiment of the present invention.

도 3을 참조하면, 우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 내층 및 외층이 형성된 인쇄회로기판을 제작한다(S101). 이어서, 상기 기판의 외층에 형성된 패드부에 대응되는 소정의 패턴 형상을 갖는 금속 툴을 제작하고(S102) 이를 기판에 부착하여 패드부와 이에 대응되는 패턴이 서로 부착되도록 한다(S103). 다음, 상기 금속 툴과 기판 사이의 빈 공간에 솔더 레지스트를 예를 들어 디스펜싱하여 충전한 후 경화시켜 솔더 레지스트층을 형성한다(S104). 이어서, 금속 툴의 베이스층을 통상의 노광/현상 및 에칭법에 따라 패터닝하여 금속 범프를 형성한 후(S105), 필요에 따라 금속 범프를 표면 처리하여 범프 표면을 보호하기 위한 표면 처리층을 형성한다(S106).Referring to FIG. 3, first, a printed circuit board having an inner layer and an outer layer formed according to a conventional circuit forming process and a buildup process is manufactured (S101). Subsequently, a metal tool having a predetermined pattern shape corresponding to the pad portion formed on the outer layer of the substrate is fabricated (S102) and attached to the substrate so that the pad portion and the corresponding pattern are attached to each other (S103). Next, a solder resist is filled and filled into the empty space between the metal tool and the substrate, for example, and then cured to form a solder resist layer (S104). Subsequently, the base layer of the metal tool is patterned according to a conventional exposure / development and etching method to form metal bumps (S105), and then the metal bumps are surface treated as necessary to form a surface treatment layer for protecting the bump surface. (S106).

이하, 도 4a 내지 도 4i를 참조하여 본 발명의 바람직한 일 구체예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 좀 더 구체적으로 살펴본다.Hereinafter, a method of manufacturing a printed circuit board for a semiconductor package according to an exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 4A to 4I.

우선, 당업계에 알려진 통상의 회로형성 공정 및 빌드업 공정에 따라 제1절연 수지층(101), 제1회로층(102), 제2절연 수지층(103), 및 회로 패턴과, 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는 제2회로층(104) 등의 내층 및 외층이 형성된 인쇄회로기판을 제작한다(도 4a 참조). 여기서는 4층 인쇄회로기판을 일례로 나타내었지만, 적용 목적에 따라 회로층 수를 달리할 수 있음은 물론이다. 또한, 본 발명에서 사용되는 절연 수지 및 회로용 금속은 특별히 한정되지 않고 당업계에서 통상적으로 사용되는 것이라면 무엇이든 사용가능하다.First, the first insulating resin layer 101, the first circuit layer 102, the second insulating resin layer 103, and the circuit pattern according to the conventional circuit forming process and build-up process known in the art, and semiconductor mounting And a printed circuit board on which an inner layer and an outer layer, such as the second circuit layer 104 including a pad portion for connection with an external component, are formed (see FIG. 4A). Although the four-layer printed circuit board is shown here as an example, the number of circuit layers can be varied depending on the application purpose. In addition, the insulating resin and the metal for the circuit used in the present invention are not particularly limited and may be used as long as it is commonly used in the art.

한편, 베이스층과 그 상부에 형성된 패턴을 갖는 금속 툴(105)을 준비한다(도 4b 참조). 이때, 상기 금속 툴(105)의 패턴은 적용할 인쇄회로기판의 패드부에 대응되는 위치에 형성된다. 상기 금속 툴(105)의 금속은 바람직하게는 구리(Cu), 니켈(Ni), 알루미늄(Al), 은(Ag), 금(Au), 주석(Sn) 등 전기가 통할 수 있는 금속 및 이들의 혼합물로 이루어진 군으로부터 선택되어지고, 이외에도 당업계에서 사용되는 금속층으로 제작이 가능한 금속 및 이들의 혼합물이라면 특별히 한정되지 않고 사용 가능하다. 상기 금속 툴의 제작방법은 특별히 한정되는 것은 아니나, 예를 들어, 통상의 노광/현상 및 에칭법을 통해서 목적하는 바에 따라 소정 범위의 미세 피치로 구현될 수 있다. 이와 같이 제작되는 금속 툴의 베이스층의 두께는 특별히 한정되는 것은 아니지만, 10∼60㎛인 것이 반도체 칩을 실장하여 인쇄회로기판과 반도체 칩이 접속하기에 바람직하다. 또한, 추후 형성되는 범프의 피치에 상당하는 금속 툴의 패턴 스펙은 특별히 한정되는 것은 아니지만, 패턴간 피치는 50∼200㎛이고, 패턴의 두께는 10∼30㎛인 것이 솔더 레지스트를 충전, 형성하기에 바람직하다. On the other hand, a metal tool 105 having a base layer and a pattern formed thereon is prepared (see FIG. 4B). At this time, the pattern of the metal tool 105 is formed at a position corresponding to the pad portion of the printed circuit board to be applied. The metal of the metal tool 105 is preferably an electrically conductive metal such as copper (Cu), nickel (Ni), aluminum (Al), silver (Ag), gold (Au), tin (Sn), and the like. It is selected from the group consisting of, and in addition to the metal that can be produced as a metal layer used in the art and mixtures thereof can be used without particular limitation. The manufacturing method of the metal tool is not particularly limited, but, for example, may be implemented in a predetermined range of fine pitch as desired through conventional exposure / development and etching methods. Although the thickness of the base layer of the metal tool manufactured as mentioned above is not specifically limited, It is preferable that the thickness of 10-60 micrometers mounts a semiconductor chip, and a printed circuit board and a semiconductor chip connect. The pattern specification of the metal tool corresponding to the pitch of the bumps to be formed later is not particularly limited, but the pitch between the patterns is 50 to 200 µm and the thickness of the pattern is 10 to 30 µm to fill and form the solder resist. Is preferred.

이와 같이 형성된 금속 툴(105)을 인쇄회로기판에 부착하되, 인쇄회로기판의 패드(104)에 이에 대응되는 금속 툴(105)의 패턴이 부착되도록 한다(도 4c 참조). 상기 부착방법은 예를 들어, 인쇄회로기판과 금속 툴을 단순히 정렬시킨 후 금속 툴에 압력을 가해서 금속 툴과 패드를 고정/연결시키는 방법, 인쇄회로기판과 금속 툴을 단순히 정렬시킨 후 금속 툴과 패드를 용접하여 고정/연결시키는 방법, 금속 툴의 패턴 끝부분에 전도성을 갖는 접착제(ACF(Anisotropic Conductive Film)) 등을 부착한 후, 인쇄회로기판과 금속 툴을 정렬시킨 후 압력을 가해서 금속 툴과 패드를 고정/연결시키는 방법 등을 통해서 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.The metal tool 105 formed as described above is attached to the printed circuit board, and the pattern of the metal tool 105 corresponding thereto is attached to the pad 104 of the printed circuit board (see FIG. 4C). The attaching method may include, for example, simply aligning the printed circuit board and the metal tool, and then applying pressure to the metal tool to fix / connect the metal tool and the pad, and simply align the printed circuit board and the metal tool, and then A method of welding / fixing a pad and attaching a conductive adhesive (ACF) to the pattern end of the metal tool, aligning the printed circuit board and the metal tool, and then applying pressure to the metal tool. And a method of fixing / connecting the pad and the like, but are not particularly limited thereto.

이어서, 상기 금속 툴(105)과 인쇄회로기판 사이의 공간에 솔더 레지스트(106)를 충전하고 경화시켜 기판의 최외층을 보호할 수 있는 솔더 레지스트층(107)을 형성한다(도 4d 및 도 4e 참조). 상기 솔더 레지스트 충전은 예를 들어, 통상 언더 필 공정에서 수지의 충전 시 수지를 가장자리 부근에 디스펜싱한 후 모세관력(capilliary force)에 의해 수지가 빈 공간으로 자연스럽게 흘러들어가 충전되도록 하듯이 본 발명에서도 이와 같은 원리에 따라 도 4d에 나타낸 바와 같이 기판 가장자리에 솔더 레지스트(106)를 디스펜싱하여 충전할 수 있다. 한편, 상기 솔더 레지스트로는 열 경화성 솔더 레지스트를 사용하는 것이 구조 상 좀 더 용이한 경화를 위하여 바람직하다.Subsequently, the solder resist 106 is filled and cured in the space between the metal tool 105 and the printed circuit board to form a solder resist layer 107 that can protect the outermost layer of the substrate (FIGS. 4D and 4E). Reference). In the present invention, the solder resist filling is performed in such a manner that, for example, the resin is dispensed near the edge during filling of the resin in the underfill process, and then the resin naturally flows into the empty space by capillary force to be filled. According to this principle, as shown in FIG. 4D, the solder resist 106 may be dispensed and filled at the edge of the substrate. On the other hand, it is preferable to use a thermosetting solder resist as the solder resist for easier curing in structure.

다음, 상기 금속 툴(105)의 베이스층 상에 감광성 레지스트(108)를 도포하고(도 4f 참조), 노광/현상을 통해서 금속 범프가 형성될 부분을 제외한 부분에 감광성 레지스트 오픈부(109)를 형성한 후(도 4g 참조), 이를 에칭 레지스트로 하여 금속 툴(105)의 베이스층을 에칭하여 소정 형상의 범프(110)를 형성한다(도 4h 참 조).Next, the photosensitive resist 108 is applied onto the base layer of the metal tool 105 (see FIG. 4F), and the photosensitive resist open portion 109 is applied to a portion except for the portion where the metal bump is to be formed through exposure / development. After forming (see FIG. 4G), the base layer of the metal tool 105 is etched using this as an etching resist to form bumps 110 of a predetermined shape (see FIG. 4H).

상기 범프(110)에는 필요에 따라 선택적으로 통상의 표면 처리를 통해서 부식 방지를 위한 표면 처리층(111)을 형성한다(도 4i 참조). 상기 표면 처리는 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석 도금(Immersion Tin Plating), 무전해 은 도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 수행될 수 있다. 이와 같은 과정을 통해서 형성되는 표면 처리층(111)의 두께는 1∼15㎛인 것이 목적하는 효과 발현의 효율성 측면에서 바람직하다.The bump 110 is optionally provided with a surface treatment layer 111 to prevent corrosion through a conventional surface treatment (see FIG. 4I). The surface treatment is not particularly limited as long as it is known in the art. Tin Plating, Immersion Silver Plating, Direct Immersion Gold Plating, Hot Air Solder Leveling, or the like. The thickness of the surface treatment layer 111 formed through such a process is preferably 1 to 15㎛ in terms of the efficiency of the desired effect expression.

상기에서는 인쇄회로기판의 양면에서 범프 형성 공정을 수행하는 경우를 일례로 들어 도면을 참조하여 설명하였으나, 본 발명에 따르면, 상술한 바와 같은 범프 형성 공정은 인쇄회로기판의 일면 또는 양면에서 모두 수행될 수 있다. 만약, 인쇄회로기판의 일면에서만 상술한 범프 형성 공정이 수행되는 경우에는, 인쇄회로기판의 이면에서는 별도로 당업계에 공지된 바에 따라 패드부를 제외한 부위에 솔더 레지스트층을 형성한 후, 솔더 레지스트층을 통해 노출된 패드부 상에 표면 처리층을 형성할 수 있다.In the above, a case in which the bump forming process is performed on both sides of the printed circuit board is described with reference to the drawings as an example. According to the present invention, the bump forming process as described above may be performed on one side or both sides of the printed circuit board. Can be. If the bump forming process described above is performed only on one surface of the printed circuit board, the solder resist layer is formed on the back surface of the printed circuit board except for the pad part, as is known in the art. The surface treatment layer may be formed on the exposed pad portion.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지용 인쇄회로 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board for a semiconductor package and the manufacturing method thereof according to the present invention are not limited thereto. It will be apparent to those skilled in the art that modifications and variations are possible.

전술한 바와 같이, 본 발명에 따르면, 최외층이 형성된 인쇄회로기판에 소정의 패턴 형상을 갖는 금속 툴을 이용하여 범프를 형성함으로써 기존의 솔더 레지스트 형성 공정과 범프 형성 공정을 비교적 간소화시켜 미세 피치의 범프를 형성할 수 있다. 또한, 솔더 레지스트의 오픈된 영역과 범프 사이에 정렬이 항상 일치하게 된다.As described above, according to the present invention, bumps are formed on a printed circuit board having an outermost layer by using a metal tool having a predetermined pattern shape, thereby relatively simplifying the existing solder resist forming process and the bump forming process, thereby reducing the fine pitch. Bumps can be formed. In addition, the alignment is always consistent between the open area of the solder resist and the bumps.

나아가, 본 발명에 따르면, 기존의 범프 형성 방법으로는 대응이 어려운 미세 피치의 범프를 형성할 수 있는 이점이 있다. 또한, 범프에 대응되는 소정의 패턴을 갖도록 제작된 금속 툴을 적용함에 따라 스케일 편차가 거의 없어 510×610㎜ 크기 이하의 판넬에서도 범프 형성 공정을 한번에 수행할 수 있어 경제적이다.Furthermore, according to the present invention, there is an advantage that it is possible to form a bump of a fine pitch difficult to cope with the existing bump forming method. In addition, since the metal tool fabricated to have a predetermined pattern corresponding to the bump is applied, there is almost no scale deviation, and thus the bump forming process can be performed at a time even on a panel having a size of 510 × 610 mm or less, which is economical.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

Claims (12)

(a) 회로패턴을 포함하는, 반도체 실장 및 외부 부품과의 접속을 위한 패드부가 형성된 패키지용 인쇄회로기판을 제공하는 단계; (a) providing a printed circuit board for a package including a circuit pattern, the pad portion having a pad portion for connection with semiconductor components and external components; (b) 베이스층과 그 상부에 형성된 패턴을 갖되, 상기 패턴이 상기 패드부에 대응되도록 위치된 금속 툴을 제공하는 단계; (b) providing a metal tool having a base layer and a pattern formed thereon, wherein the metal tool is positioned such that the pattern corresponds to the pad portion; (c) 상기 패드부 상에 이에 대응되는 금속 툴 패턴이 위치되도록 인쇄회로기판의 일면 또는 양면에 금속 툴의 패턴을 부착하는 단계; (c) attaching a metal tool pattern on one or both sides of the printed circuit board such that the metal tool pattern corresponding to the pad part is positioned on the pad part; (d) 상기 금속 툴과 상기 인쇄회로기판 사이의 공간에 솔더 레지스트층을 충전, 형성하는 단계; 및 (d) filling and forming a solder resist layer in a space between the metal tool and the printed circuit board; And (e) 상기 금속 툴의 베이스층을 패터닝하여 범프를 형성하는 단계; (e) patterning the base layer of the metal tool to form bumps; 를 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board for a semiconductor package comprising a. 제1항에 있어서, 상기 금속 툴의 금속은 구리(Cu), 니켈(Ni), 알루미늄(Al), 은(Ag), 금(Au), 주석(Sn) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The metal of claim 1, wherein the metal of the metal tool is selected from the group consisting of copper (Cu), nickel (Ni), aluminum (Al), silver (Ag), gold (Au), tin (Sn), and mixtures thereof. Method of manufacturing a printed circuit board for a semiconductor package, characterized in that the. 제1항에 있어서, 상기 방법은 (f) 상기 범프에 부식 방지를 위한 표면 처리층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of claim 1, wherein the method further comprises (f) forming a surface treatment layer for preventing corrosion on the bumps. 제3항에 있어서, 상기 표면 처리층 형성 단계는 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석 도금(Immersion Tin Plating)에 의해 수행되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of claim 3, wherein the forming of the surface treatment layer is performed by electrolytic gold plating, electroless gold plating, organic solderability preservative, or electroless tin plating. A method of manufacturing a printed circuit board for a semiconductor package, characterized in that. 제3항에 있어서, 상기 표면 처리층의 두께는 1∼15㎛인 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board for a semiconductor package according to claim 3, wherein the surface treatment layer has a thickness of 1 to 15 µm. 제1항에 있어서, 상기 솔더 레지스트는 열 경화성 솔더 레지스트인 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of claim 1, wherein the solder resist is a thermosetting solder resist. 제1항에 있어서, 상기 (c) 단계에서 인쇄회로기판의 일면에 금속 툴이 부착되는 경우, 상기 인쇄회로기판의 이면에서 (i) 상기 패드부를 제외한 부위에 솔더 레지스트층을 형성하는 단계, 및 (ii) 상기 솔더 레지스트층을 통해 노출된 패드부 상에 표면 처리층을 형성하는 단계를 더욱 수행하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of claim 1, wherein when the metal tool is attached to one surface of the printed circuit board in the step (c), (i) forming a solder resist layer on the back surface of the printed circuit board except for the pad portion, and and (ii) forming a surface treatment layer on the pad portion exposed through the solder resist layer. (a) 회로패턴을 포함하는, 반도체 실장 및 외부 부품과의 접속을 위한 패드부가 형성된 패키지용 인쇄회로기판; (a) a packaged printed circuit board having a pad portion for connecting to semiconductor mounting and external components, including a circuit pattern; (b) 상기 인쇄회로기판의 일면 또는 양면에서 패드부를 제외한 부분에 형성된 솔더 레지스트층; 및 (b) a solder resist layer formed on one side or both sides of the printed circuit board except for the pad unit; And (c) 상기 솔더 레지스트층을 통해서 노출된 패드부를 포함하는, 솔더 레지스트층 상에 형성된 금속 범프; (c) a metal bump formed on the solder resist layer, the pad portion exposed through the solder resist layer; 를 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.Printed circuit board for a semiconductor package comprising a. 제8항에 있어서, 상기 금속 범프의 금속은 구리(Cu), 니켈(Ni), 알루미늄(Al), 은(Ag), 금(Au), 주석(Sn) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.The metal of the metal bump is selected from the group consisting of copper (Cu), nickel (Ni), aluminum (Al), silver (Ag), gold (Au), tin (Sn) and mixtures thereof. Printed circuit board for a semiconductor package, characterized in that the. 제8항에 있어서, 상기 금속 범프 상에 부식 방지를 위하여 형성된 표면 처리층을 더욱 갖는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.The printed circuit board of claim 8, further comprising a surface treatment layer formed on the metal bumps to prevent corrosion. 제10항에 있어서, 상기 표면 처리층의 두께는 1∼15㎛인 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.The printed circuit board of claim 10, wherein the surface treatment layer has a thickness of 1 to 15 μm. 제8항에 있어서, 상기 솔더 레지스트층이 인쇄회로기판의 일면에 형성된 경우, 상기 인쇄회로기판의 이면은 (i) 상기 패드부를 제외한 부분에 형성된 솔더 레지스트층, 및 (ii) 상기 솔더 레지스트층을 통해서 노출된 패드부 상에 형성된 표면처리층을 더욱 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.The method of claim 8, wherein when the solder resist layer is formed on one surface of the printed circuit board, the back surface of the printed circuit board may include (i) a solder resist layer formed on a portion other than the pad part, and (ii) the solder resist layer. The printed circuit board for a semiconductor package, further comprising a surface treatment layer formed on the exposed pad portion.
KR1020060095762A 2006-09-29 2006-09-29 Printed circuit board for semi-conductor package and method of manufacturing the same KR100789533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095762A KR100789533B1 (en) 2006-09-29 2006-09-29 Printed circuit board for semi-conductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095762A KR100789533B1 (en) 2006-09-29 2006-09-29 Printed circuit board for semi-conductor package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100789533B1 true KR100789533B1 (en) 2007-12-28

Family

ID=39148206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095762A KR100789533B1 (en) 2006-09-29 2006-09-29 Printed circuit board for semi-conductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100789533B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140978B1 (en) 2010-08-20 2012-05-03 삼성전기주식회사 Method of manufacturing a printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224013A (en) 1997-02-12 1998-08-21 Nippon Mektron Ltd Production of circuit board
KR20010105366A (en) * 1999-03-03 2001-11-28 요시무라 에이지 Method of manufacturing multilayer wiring board
KR20040110565A (en) * 2003-06-19 2004-12-31 주식회사 디에이피 Metal mask and method of manufacture thereof, and method of manufacturing multi-layered printed circuit board using thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224013A (en) 1997-02-12 1998-08-21 Nippon Mektron Ltd Production of circuit board
KR20010105366A (en) * 1999-03-03 2001-11-28 요시무라 에이지 Method of manufacturing multilayer wiring board
KR20040110565A (en) * 2003-06-19 2004-12-31 주식회사 디에이피 Metal mask and method of manufacture thereof, and method of manufacturing multi-layered printed circuit board using thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140978B1 (en) 2010-08-20 2012-05-03 삼성전기주식회사 Method of manufacturing a printed circuit board

Similar Documents

Publication Publication Date Title
JP3813402B2 (en) Manufacturing method of semiconductor device
US8350388B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP5113114B2 (en) Wiring board manufacturing method and wiring board
KR101027711B1 (en) Method of manufacturing a multilayer wiring board
KR102163039B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
US6100112A (en) Method of manufacturing a tape carrier with bump
WO2013107406A1 (en) Methods and apparatus for a substrate core layer
JP2008112995A (en) Circuit board, and manufacturing method thereof
US20040012097A1 (en) Structure and method for fine pitch flip chip substrate
US9935053B2 (en) Electronic component integrated substrate
US6596620B2 (en) BGA substrate via structure
CN110459521B (en) Flip chip package substrate and electronic package
JP2013065811A (en) Printed circuit board and method for manufacturing the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR100789533B1 (en) Printed circuit board for semi-conductor package and method of manufacturing the same
KR20080073648A (en) Multilayer wiring board and method of manufacturing the same
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP4172238B2 (en) Electronic component mounting structure
US11804382B2 (en) Method of forming package substrate with partially recessed capacitor
KR101086835B1 (en) Embedded printed circuit board and manufacturing method of the same
KR101543031B1 (en) Printed circuit board and method for manufacturing the same
TWI498068B (en) A surface mounting method for an electronic component, and a printed circuit board produced by the method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee