JP2002356781A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2002356781A
JP2002356781A JP2001157695A JP2001157695A JP2002356781A JP 2002356781 A JP2002356781 A JP 2002356781A JP 2001157695 A JP2001157695 A JP 2001157695A JP 2001157695 A JP2001157695 A JP 2001157695A JP 2002356781 A JP2002356781 A JP 2002356781A
Authority
JP
Japan
Prior art keywords
wiring conductor
metal layer
group
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001157695A
Other languages
English (en)
Other versions
JP3561240B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Yasuo Fukuda
康雄 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001157695A priority Critical patent/JP3561240B2/ja
Priority to US10/155,538 priority patent/US6841885B2/en
Publication of JP2002356781A publication Critical patent/JP2002356781A/ja
Application granted granted Critical
Publication of JP3561240B2 publication Critical patent/JP3561240B2/ja
Priority to US10/984,155 priority patent/US7011862B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

(57)【要約】 (修正有) 【課題】配線導体上に無電解めっき金属層が均一かつ強
固に被覆しているとともに、このめっき金属層中に鉛が
含有されず、シミ状変色等の不具合を生じたり、人体に
害を及ぼしたりする事のない配線基板を提供する。 【解決手段】絶縁体1に高融点金属から成る配線導体2
を形成するとともに該配線導体2の表面に無電解めっき
金属層を被着させて成る配線基板4であって、前記無電
解めっき金属層はその内部に1B族元素(金、銀、銅)
を含有し、かつ鉛が非含有である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や容量
素子、抵抗器等の電子部品を搭載する配線基板であっ
て、その表面の配線導体に無電解法によってめっき金属
層を被着させて成る配線基板、及びその製造方法に関す
るものである。
【0002】
【従来の技術】従来、半導体素子や容量素子、抵抗器等
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体から成り電子部品の搭載部を有する略
四角板形状の絶縁体と、絶縁体の搭載部から外周にかけ
て導出形成されたタングステン、モリブデン、マンガン
等の高融点金属材料から成る複数個の配線導体とから構
成されており。絶縁体の搭載部に半導体素子や容量素
子、抵抗器等の電子部品を搭載するとともに電子部品の
各電極を配線導体に半田やボンディングワイヤ等の導電
性接続部材を介して電気的に接続するようになってい
る。
【0003】このような配線基板は、配線導体の外部に
導出されている部位を外部電気回路基板の回路配線に半
田等を介し接続することによって外部電気回路基板上に
実装され、同時に配線基板に搭載されている電子部品の
各電極が所定の外部電気回路に電気的に接続されること
となる。
【0004】また、このような配線基板は、配線導体の
表面にニッケル等のめっき金属層が被着形成され、高融
点金属材料から成る配線導体に対する半田やボンディン
グワイヤの濡れ性、ボンディング性を良好としている。
【0005】一方、このニッケル等のめっき金属層を被
着形成する方法としては、配線基板の小型化に伴う配線
導体の高密度化によってめっき電力供給用の引き出し線
の形成が困難なことから、引き出し線が不要である無電
解法が多用されつつある。
【0006】このような無電解法による配線導体上への
めっき金属層の被着形成は、タングステン、モリブデ
ン、マンガン等の高融点金属がニッケル等の金属の無電
解法(自己触媒型)による還元析出に対して触媒活性を
有しないことから、通常、まずニッケル等の析出に対し
て触媒活性を有する元素、例えば1B族元素(銅、銀、
金)を配線導体の表面に被着させて触媒活性を付与し、
その後、配線導体を無電解めっき液中に浸漬し、1B族
元素の触媒活性作用によりめっき金属層を被着させると
いう方法が採用され、一般に、以下のようにして行われ
ている。即ち、まず、表面に配線導体を有する絶縁体を
準備し、次に、塩化銅等の1B族元素の供給源となる金
属化合物と塩化鉛等の鉛化合物とを主成分とする水溶液
にpH調整剤、錯化剤等の添加剤を添加して成る活性液
中に配線導体を浸漬し、配線導体の表面に銅等の1B族
元素を析出被着させ、次に、硫酸ニッケル、塩化ニッケ
ル等のめっき金属の供給源となる金属化合物と、塩化鉛
等の鉛化合物とを主成分とする水溶液に錯化剤、pH調
整剤等の添加剤を添加して成る活性液中に配線導体を浸
漬し、配線導体の表面に銅等の1B族元素を析出被着さ
せ、次に、硫酸ニッケル、塩化ニッケル等のニッケル供
給源となるニッケル化合物と、次亜リン酸ナトリウム、
ジメチルアミンボラン等の還元剤とを主成分とする水溶
液に錯化剤、pH緩衝剤、安定剤等を添加して成る無電
解めっき液に浸漬し、配線導体表面に被着させた銅等の
1B族元素の触媒活性作用でめっき液中のニッケルを還
元析出させることにより、配線導体表面のみに選択的に
ニッケルめっき金属層を被着形成する。
【0007】なお、上記活性液中に含有される鉛化合物
は、高融点金属から成る配線導体を活性液中に浸漬した
ときに最初に配線導体の表面に吸着し、配線導体表面を
銅等の1B元素の析出被着に対して感受性化する作用を
なし、配線導体への銅等の1B族元素の析出被着を容
易、かつ均一なものとしている。また、配線導体の表面
に被着された無電解めっき金属層の内部には、上記配線
導体の表面に被着した銅等の1B族元素と、鉛とが残留
し、含有されている。
【0008】
【発明が解決しようとする課題】従来の配線基板は、上
述のようにめっき金属層中に鉛が含有されることから、
めっき金属層に熱が加わったときに鉛がめっき金属層の
表面に移動拡散して酸化し、シミ状の変色を生じさせる
という機能上の不具合や、めっき金属層中の鉛により人
体に害を及ぼすという環境、安全上の不具合を生じてし
まう、という問題があった。
【0009】また、上記問題を解決するために、活性液
中に鉛を非含有とすることが考えられるが、この場合、
高融点金属から成る配線導体の表面は銅等の1B族元素
の析出被着に対する感受性が不十分であることから、配
線導体の表面に1B族元素をムラなくかつ強固に析出被
着させることができず、その結果、ニッケルめっき層に
ムラ、カケ、フクレ等の不具合を生じるという問題を誘
発してしまう。
【0010】本発明は、上記問題点を解決するために案
出されたものであり、その目的は、配線導体上に無電解
めっき金属層が均一かつ強固に被着しているとともに、
このめっき金属層中に鉛が含有されず、シミ状変色等の
不具合を生じたり、人体に害を及ぼしたりすることのな
い配線基板を提供することにある。
【0011】
【課題を解決するための手段】本発明の配線基板は、絶
縁体に高融点金属から成る配線導体を形成するとともに
該配線導体の表面に無電解めっき金属層を被着させて成
る配線基板であって、前記無電解めっき金属層はその内
部に1B族元素を含有し、かつ鉛が非含有であることを
特徴とするものである。
【0012】また本発明の配線基板の製造方法は、
(1)表面に高融点金属から成る配線導体が形成された
絶縁体を準備する工程と、(2)前記配線導体を、1B
族元素とオキシカルボン酸とを主成分とする活性液中に
浸漬し、配線導体の表面に1B族元素を被着させて触媒
活性を付与する工程と、(3)前記配線導体を無電解め
っき液中に浸漬し、配線導体の表面に無電解めっき金属
層を被着させる工程とからなることを特徴とするもので
ある。
【0013】本発明の配線基板によれば、配線導体に被
着させた無電解めっき金属層の内部に、無電解めっき金
属層を被着させるのに必要な1B族元素は含有される
が、鉛は非含有であることから、1B族元素の作用によ
り配線導体に良好な触媒活性が付与されて配線導体にの
み無電解めっき金属層を均一に被着させることができ、
かつ、鉛がめっき金属層中に含有されることに起因する
めっき金属層のシミ状変色や人体に対する害という問題
を効果的に防止することができる。
【0014】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1は、本発明の配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示す断面図であり、1は絶縁体、2は配
線導体である。この絶縁体1と配線導体2とで半導体素
子3を搭載するための配線基板4が形成される。
【0015】前記絶縁体1は、酸化アルミニウム質焼結
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その上面に
半導体素子3を搭載する搭載部を有し、該半導体素子3
が搭載される搭載部から下面にかけて多数のタングステ
ン、モリブデン、マンガン等の高融点金属から成る配線
導体2が被着形成されている。
【0016】前記絶縁体1は、搭載部に半導体素子3が
搭載されるとともに半導体素子3の各電極は搭載部に露
出している配線導体2に半田ボール5を介して電気的に
接続され、また配線導体2の絶縁体1下面に導出されて
いる部位は外部電気回路基板の回路配線に半田等を介し
て電気的に接続される。
【0017】前記配線導体2は、図2に断面図で示すよ
うに、その表面に無電解法によりめっき金属層6が被着
されている。
【0018】前記めっき金属層6は、配線導体2に対す
る半田の濡れ性、接合強度、ボンディング性を良好なも
のとする作用をなし、ニッケルの含有率が99.9重量
%以上である高純度ニッケル、ニッケル−リン合金、ニ
ッケル−ホウ素合金等から成る。
【0019】本発明においては、前記めっき金属層6の
内部に1B族元素を含有し、かつ鉛を含有していないこ
とが重要である。
【0020】これは、ニッケル−ホウ素めっき層等のめ
っき金属層6に含有される鉛が熱等によりめっき金属層
6の表面に移動拡散してシミ状変色を生じたり、人体に
害を及ぼしたりすることを防止するためである。この場
合、1B族元素(銅、銀、金)は無電解法でめっき金属
層6を配線導体2上に被着させるとともにめっき金属層
6中に残留して含有されるが、1B族元素は鉛に比べて
酸化しにくく、また毒性も非常に小さいことから、めっ
き金属層6表面に移動拡散してシミ状変色を生じたり、
人体に害を及ぼしたりするようなことはない。
【0021】なお、前記1B族元素は、配線導体2の表
面に沿って膜状に被着している必要はなく、配線導体2
を形成する高融点金属の結晶粒の粒界に沿った部位等、
ほぼ一定の間隔をおいてムラなく粒状、断片状等に被着
していればよく、この1B族元素を基点としてめっき金
属層6を配線導体2の表面に均一に被着させることがで
きる。
【0022】更に、前記配線基板4は、ニッケルの含有
率が99.9重量%以上である純ニッケル、ニッケル−
リン合金、ニッケル−ホウ素合金等から成るめっき金属
層6の表面を金めっき層(不図示)で被覆するようにし
ておくと、めっき金属層6の酸化腐食を効果的に防止す
ることができるとともに、配線導体2に対する半田の濡
れ性をより一層良好なものとすることができる。従って
配線基板4は、めっき金属層6の表面をさらに金めっき
層で被覆するようにしておくことが好ましい。この場
合、金めっき層は、その厚さが0.03μm未満ではめ
っき金属層6を被覆する効果が弱く、また、0.8μm
を超えると半田中の錫と金との間で脆い金属間化合物が
大量に生成し、半田の接合強度が劣化する傾向がある。
従って、金めっき層は、その厚さを0.03μm〜0.
8μmの範囲としておくことが好ましい。
【0023】かくして本発明の配線基板4によれば、絶
縁体1の搭載部に半導体素子3を搭載するとともに半導
体素子3の各電極を配線導体2に半田ボール5を介して
電気的に接続し、しかる後、絶縁体1の上面に金属やセ
ラミックスから成る椀状の蓋体7をガラスや樹脂、ロウ
材等の封止材を介して接合させ、絶縁体1と蓋体7とか
ら成る容器内部に半導体素子3を気密に収容することに
よって製品としての半導体装置が完成する。
【0024】次に、上述の配線基板4の製造方法につい
て図3(a)乃至(c)に基づいて説明する。なお、図
1および図2と同一箇所には同一符号が付してある。
【0025】まず、図3(a)に示す表面に高融点金属
から成る配線導体2を設けた絶縁体1を準備する。
【0026】前記絶縁体1は、酸化アルミニウム質焼結
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成る略四角板であ
り、その上面に半導体素子を搭載するための搭載部を有
し、該搭載部に半導体素子が搭載される。
【0027】前記絶縁体1は、例えば、酸化アルミニウ
ム質焼結体から成る場合には、酸化アルミニウム、酸化
珪素、酸化カルシウム、酸化マグネシウム等の原料粉末
に適当な有機バインダ、溶剤を添加混合して泥漿状のセ
ラミックスラリーと成すとともにこのセラミックスラリ
ーを従来周知のドクターブレード法やカレンダーロール
法等のシート成形技術を採用しシート状と成すことによ
ってセラミックグリーンシート(セラミック生シート)
を得て、しかる後、このセラミックグリーンシートを切
断加工や打ち抜き加工により適当な形状とするとともに
これを複数枚積層し、最後にこの積層されたセラミック
グリーンシートを還元雰囲気中、約1600℃の温度で
焼成することによって製作される。
【0028】前記配線導体2は、タングステン、モリブ
デン、マンガン等の高融点金属材料から成り、タングス
テン等の高融点金属粉末に適当な有機バインダや溶剤を
添加混合して得た金属ペーストを絶縁体1と成るセラミ
ックグリーンシートに予め従来周知のスクリーン印刷法
により所定パターンに印刷塗布しておくことによって絶
縁体1の搭載部から下面にかけて被着形成される。
【0029】次に、配線導体2を、銅、銀、金から構成
される1B族元素の少なくとも1種とクエン酸、リンゴ
酸等のオキシカルボン酸の少なくとも1種とを主成分と
する活性液中に浸漬し、図3(b)に示す如く、配線導
体2の表面に1B族元素8を被着させて触媒活性を付与
する。ただし、図中、1B族元素8は、説明のため実際
のスケールよりも誇張して図示している。
【0030】前記活性液において、1B族元素は配線導
体2の表面に被着することにより配線導体2の表面に触
媒活性を付与する作用をなし、後の工程でめっき金属層
6を配線導体2の表面に選択的に均一に被着させること
を可能としている。
【0031】また前記オキシカルボン酸は、活性液中に
鉛を含有させることなく配線導体2の表面に1B族元素
8を被着させることを可能とする、という重要な作用を
有している。即ち、前記クエン酸等のオキシカルボン酸
は、タングステン等の高融点金属から成る配線導体2の
表面に作用し、配線導体2表面部分の高融点金属を酸
化、錯体化し活性液中に溶出させるとともに、その溶出
跡にタングステン等と置換するようにして1B族元素を
還元析出させる作用をなす。これは、このクエン酸等の
オキシカルボン酸の金属に対する錯体の安定度が1B族
元素に対する場合よりもタングステン等の高融点金属に
対する場合の方が大きいためであると推定される。そし
て、このようにオキシカルボン酸を活性液中に添加して
おくことにより、活性液中に感受性化剤として鉛を添加
することなく、配線導体2の表面に1B族元素を容易、
かつ均一に被着させることが可能となる。
【0032】前記活性液は、例えば1B族元素として銅
を用いる場合であれば、塩化銅、硫酸銅等の銅化合物
と、クエン酸、リンゴ酸等のオキシカルボン酸(ヒドロ
キシ基を有するカルボン酸)とを主成分とする水溶液
に、アンモニア塩類、塩酸、ホウフッ化水素酸、水酸化
ナトリウム、水酸化カリウム等のpH調整剤等の添加剤
を添加したものを用いることができる。なお、活性液中
の1B族元素濃度は、高濃度になると1B族元素の偏析
等の不具合を誘発するおそれがあることから、約20〜
80ppm程度としておくことが好ましい。
【0033】そして次に、前記配線導体2を無電解めっ
き液中に浸漬し、前記1B族元素8を触媒として、配線
導体2の表面に無電解めっき金属層6を析出、被着させ
る。
【0034】前記めっき金属層6は、ニッケルの含有率
が99.9重量%以上である純ニッケル、ニッケル−リ
ン合金、ニッケル−ホウ素合金等からなり、配線導体2
に対する半田の濡れ性、ボンディング性等を良好なもの
とする作用をなす。
【0035】前記無電解めっき液は、例えば、無電解め
っき金属層6がニッケル−ホウ素合金からなる場合であ
れば、硫酸ニッケル等のニッケル供給源となるニッケル
化合物と、ジメチルアミンボラン等のホウ素系の還元剤
とを主成分とし、錯化剤、安定剤、pH緩衝剤等を添加
して成る無電解ニッケルめっき液を用いることができ
る。この場合、無電解ニッケルめっき液中のニッケル
(イオン)は、配線導体2の表面に予め被着させた1B
族元素8の触媒作用で還元剤が酸化分解されるのにとも
なって金属ニッケルに還元され、還元剤の分解に伴って
生じるホウ素とともに配線導体2の表面に共析被着し
て、ニッケル−ホウ素合金から成るめっき金属層6を形
成する。なお、一旦、配線導体2の表面にニッケル(ニ
ッケル−ホウ素合金)が被着し始めると、この被着した
ニッケル自身が後続のニッケルの還元剤による還元、析
出に対して触媒活性を有することから、めっき液中に触
媒である1B族元素が露出、接触していなくても、ニッ
ケルの還元析出、被着する反応を継続して行なわせるこ
とができる。
【0036】また前記めっき金属層6の表面に金めっき
層(不図示)を被着させる場合には、めっき金属層6を
被着させた配線導体2を、シアン化金カリウム等の金化
合物と、エチレンジアミン四酢酸(EDTA)等の錯化
剤とを主成分とする置換型の無電解金めっき液中に所定
時間浸漬する方法を用いることができる。
【0037】なお、本発明の配線基板は上述の実施例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば、上述の実
施例では本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用したが、混成集積回路基
板等の他の用途に適用しても良い。
【0038】
【発明の効果】本発明の配線基板によれば、配線導体に
被着させた無電解めっき金属層の内部に、無電解めっき
金属層を被着させるのに必要な1B族元素は含有される
が、鉛は非含有であることから、1B族元素の作用によ
り配線導体に良好な触媒活性が付与されて配線導体にの
み無電解めっき金属層を均一に被着させることができ、
かつ、鉛がめっき金属層中に含有されることに起因する
めっき金属層のシミ状変色や人体に対する害という問題
を効果的に防止することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図であ
る。
【図2】図1に示す配線基板の要部拡大断面図である。
【図3】(a)乃至(c)は図1に示す配線基板の製造
方法を説明するための各工程毎の要部拡大断面図であ
る。
【符号の説明】
1・・・・・絶縁体 2・・・・・配線導体 3・・・・・半導体素子 4・・・・・配線基板 5・・・・・半田ボール 6・・・・・めっき金属層 7・・・・・蓋体 8・・・・・1B族元素
フロントページの続き Fターム(参考) 4E351 AA07 AA09 BB01 BB31 BB33 BB35 CC07 CC11 CC12 DD04 DD17 DD19 DD21 EE03 GG11 GG14 4K022 AA02 AA41 AA42 BA04 BA14 BA16 CA06 CA19 CA20 CA23 DA01 5E343 AA02 AA24 BB15 BB16 BB23 BB24 BB39 BB40 BB44 BB52 BB71 BB72 DD33 DD34 ER01 ER04 GG06 GG08

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁体に高融点金属から成る配線導体を形
    成するとともに該配線導体の表面に無電解めっき金属層
    を被着させて成る配線基板であって、 前記無電解めっき金属層はその内部に1B族元素を含有
    し、かつ鉛が非含有であることを特徴とする配線基板。
  2. 【請求項2】(1)表面に高融点金属から成る配線導体
    が形成された絶縁体を準備する工程と、(2)前記配線
    導体を、1B族元素とオキシカルボン酸とを主成分とす
    る活性液中に浸漬し、配線導体の表面に1B族元素を被
    着させて触媒活性を付与する工程と、(3)前記配線導
    体を無電解めっき液中に浸漬し、配線導体の表面に無電
    解めっき金属層を被着させる工程とからなる配線基板の
    製造方法。
JP2001157695A 2001-05-25 2001-05-25 配線基板の製造方法 Expired - Fee Related JP3561240B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001157695A JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法
US10/155,538 US6841885B2 (en) 2001-05-25 2002-05-24 Wiring substrate
US10/984,155 US7011862B2 (en) 2001-05-25 2004-11-09 Method for producing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157695A JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002356781A true JP2002356781A (ja) 2002-12-13
JP3561240B2 JP3561240B2 (ja) 2004-09-02

Family

ID=19001520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157695A Expired - Fee Related JP3561240B2 (ja) 2001-05-25 2001-05-25 配線基板の製造方法

Country Status (2)

Country Link
US (2) US6841885B2 (ja)
JP (1) JP3561240B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134692A (ja) * 2005-10-14 2007-05-31 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2016171122A (ja) * 2015-03-11 2016-09-23 京セラ株式会社 配線基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345370B2 (en) 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US7288478B2 (en) * 2005-07-05 2007-10-30 International Business Machines Corporation Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
US7812358B2 (en) * 2005-09-13 2010-10-12 Showa Denko K.K. Light-emitting device
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4699225B2 (ja) * 2006-01-31 2011-06-08 株式会社トクヤマ メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
JP2013101043A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 半導体装置の製造方法
CN105316663B (zh) * 2015-11-25 2018-02-02 江阴江化微电子材料股份有限公司 一种制备半导体硅片用镀镍液

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656265A (en) * 1969-10-14 1972-04-18 Schaffner Mfg Co Inc Method of making an abrasive belt
US4863758A (en) * 1982-05-26 1989-09-05 Macdermid, Incorporated Catalyst solutions for activating non-conductive substrates and electroless plating process
US4900252A (en) * 1987-07-24 1990-02-13 Siemens Aktiengesellschaft Recognition system for tools insertable into dental treatment instruments
JPH0791657B2 (ja) 1988-10-11 1995-10-04 上村工業株式会社 パラジウム活性化剤及びセラミック基板の無電解めっき方法
JP2738600B2 (ja) * 1991-05-27 1998-04-08 京セラ株式会社 回路基板
JP3239231B2 (ja) * 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
JPH10135606A (ja) 1996-10-28 1998-05-22 Hitachi Ltd 配線基板のニッケル金めっき方法
JP3739582B2 (ja) * 1998-12-25 2006-01-25 京セラ株式会社 半導体素子収納用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134692A (ja) * 2005-10-14 2007-05-31 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2016171122A (ja) * 2015-03-11 2016-09-23 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20020175397A1 (en) 2002-11-28
US7011862B2 (en) 2006-03-14
US20050084661A1 (en) 2005-04-21
US6841885B2 (en) 2005-01-11
JP3561240B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JP3561240B2 (ja) 配線基板の製造方法
JP2002111188A (ja) 配線基板
JP2002076189A (ja) 配線基板
JP2003253454A (ja) 電子部品のめっき方法、及び電子部品
JP3561231B2 (ja) 配線基板の製造方法
JP2003105549A (ja) 配線基板およびその製造方法
JP2001148561A (ja) 配線基板の製造方法
JP4683768B2 (ja) 配線基板
JP2004332036A (ja) 無電解めっき方法
JP3898482B2 (ja) 配線基板
JP2001144392A (ja) 配線基板
JP3265968B2 (ja) ガラスセラミックス基板の電極及びその形成方法
JP2004039995A (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP3914832B2 (ja) 配線基板の製造方法
JP2001177222A (ja) 配線基板の製造方法
JP2005276892A (ja) 配線基板
JP2002110838A (ja) 配線基板
JP2003073841A (ja) 配線基板およびその製造方法
JP2003283110A (ja) 配線基板およびその製造方法
JP3771854B2 (ja) 配線基板
JP4306941B2 (ja) 配線基板およびその製造方法
JPH08209359A (ja) Icパッケージ
JP2001177220A (ja) 配線基板の製造方法
JP2001308499A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees