JP2002351556A - 直流安定化電源回路 - Google Patents
直流安定化電源回路Info
- Publication number
- JP2002351556A JP2002351556A JP2001161055A JP2001161055A JP2002351556A JP 2002351556 A JP2002351556 A JP 2002351556A JP 2001161055 A JP2001161055 A JP 2001161055A JP 2001161055 A JP2001161055 A JP 2001161055A JP 2002351556 A JP2002351556 A JP 2002351556A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- error amplifier
- reference voltage
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 電源ライン１３に直列にパワートランジスタ
Ｑが介在され、誤差増幅器Ａ１が、出力電圧Ｖｏを分圧
抵抗Ｒ１，Ｒ２で分圧して得られたフィードバック値Ｖ
ａｄｊと基準電圧Ｖｒｅｆとを相互に比較し、それらの
誤差に基づいて前記パワートランジスタＱのベースＩｏ
電流を制御し、そのｏｎ抵抗を制御することで前記出力
電圧Ｖｏを安定化するようにしたドロッパ方式の直流安
定化電源回路１１において、低容量の出力コンデンサＣ
で安定した出力電圧を供給する。 【解決手段】 入力にオフセット電圧を有する誤差増幅
器Ａ２，Ａ３を追加付設し、出力設定電圧から一定電圧
を超えて上昇すると、Ａ２はバイパストランジスタＴＲ
２から電流Ｉａを注入し、前記ベース電流Ｉｄを抑制す
る。一方、一定電圧を超えて低下すると、Ａ３はＡ１の
バイアス電流Ｉｂを増大し、ゲインを増大する。こうし
て、Ｑのｏｎ／ｏｆｆ時間を短縮し、出力コンデンサＣ
を低容量化する。
Ｑが介在され、誤差増幅器Ａ１が、出力電圧Ｖｏを分圧
抵抗Ｒ１，Ｒ２で分圧して得られたフィードバック値Ｖ
ａｄｊと基準電圧Ｖｒｅｆとを相互に比較し、それらの
誤差に基づいて前記パワートランジスタＱのベースＩｏ
電流を制御し、そのｏｎ抵抗を制御することで前記出力
電圧Ｖｏを安定化するようにしたドロッパ方式の直流安
定化電源回路１１において、低容量の出力コンデンサＣ
で安定した出力電圧を供給する。 【解決手段】 入力にオフセット電圧を有する誤差増幅
器Ａ２，Ａ３を追加付設し、出力設定電圧から一定電圧
を超えて上昇すると、Ａ２はバイパストランジスタＴＲ
２から電流Ｉａを注入し、前記ベース電流Ｉｄを抑制す
る。一方、一定電圧を超えて低下すると、Ａ３はＡ１の
バイアス電流Ｉｂを増大し、ゲインを増大する。こうし
て、Ｑのｏｎ／ｏｆｆ時間を短縮し、出力コンデンサＣ
を低容量化する。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源から直流
負荷への電源ラインに直列にパワートランジスタが介在
され、そのパワートランジスタのベース電流を制御する
ことで出力電圧を安定化するようにしたドロッパ方式の
直流安定化電源回路に関し、特にその出力電圧の安定化
の際の応答性の改善に関する。
負荷への電源ラインに直列にパワートランジスタが介在
され、そのパワートランジスタのベース電流を制御する
ことで出力電圧を安定化するようにしたドロッパ方式の
直流安定化電源回路に関し、特にその出力電圧の安定化
の際の応答性の改善に関する。
【０００２】
【従来の技術】図８は、前記ドロッパ方式の典型的な従
来技術の直流安定化電源回路１の電気的構成を示すブロ
ック図である。この直流安定化電源回路１は、大略的
に、半導体の回路チップ２に出力コンデンサｃが外付け
されて構成されている。直流電源に接続されて入力電圧
Ｖｉｎが入力される入力端子ｐ１と、直流負荷に接続さ
れて出力電圧Ｖｏを出力する出力端子ｐ２との間の電源
ライン３には直列にパワートランジスタｑが介在され、
そのパワートランジスタｑのベース電流は制御トランジ
スタｔｒ等で構成されるベースドライブ回路によって制
御される。
来技術の直流安定化電源回路１の電気的構成を示すブロ
ック図である。この直流安定化電源回路１は、大略的
に、半導体の回路チップ２に出力コンデンサｃが外付け
されて構成されている。直流電源に接続されて入力電圧
Ｖｉｎが入力される入力端子ｐ１と、直流負荷に接続さ
れて出力電圧Ｖｏを出力する出力端子ｐ２との間の電源
ライン３には直列にパワートランジスタｑが介在され、
そのパワートランジスタｑのベース電流は制御トランジ
スタｔｒ等で構成されるベースドライブ回路によって制
御される。
【０００３】前記出力電圧Ｖｏは、分圧抵抗ｒ１，ｒ２
によって分圧され、その分圧値Ｖａｄｊと、バンドギャ
ップ電圧を基準とした基準電圧Ｖｒｅｆとが誤差増幅器
ａに入力されて相互に比較され、さらにそれらの誤差が
増幅されて前記制御トランジスタｔｒのベースに与えら
れ、前記パワートランジスタｑのベース電流が制御され
て出力電圧Ｖｏが一定に維持される。パワートランジス
タｑのベース−エミッタ間にはバイアス抵抗ｒ３が設け
られ、制御トランジスタｔｒのエミッタには電流制限抵
抗ｒ４が設けられ、これらの抵抗ｒ３，ｒ４は前記ベー
スドライブ回路を構成する。
によって分圧され、その分圧値Ｖａｄｊと、バンドギャ
ップ電圧を基準とした基準電圧Ｖｒｅｆとが誤差増幅器
ａに入力されて相互に比較され、さらにそれらの誤差が
増幅されて前記制御トランジスタｔｒのベースに与えら
れ、前記パワートランジスタｑのベース電流が制御され
て出力電圧Ｖｏが一定に維持される。パワートランジス
タｑのベース−エミッタ間にはバイアス抵抗ｒ３が設け
られ、制御トランジスタｔｒのエミッタには電流制限抵
抗ｒ４が設けられ、これらの抵抗ｒ３，ｒ４は前記ベー
スドライブ回路を構成する。
【０００４】これによって、たとえば負荷電流Ｉｏが増
加して出力電圧Ｖｏが設定出力電圧Ｖｃより低くなった
場合、すなわち分圧値Ｖａｄｊが基準電圧Ｖｒｅｆより
低くなった場合には、誤差増幅器ａおよびベースドライ
ブ回路がパワートランジスタｑのベース電流Ｉｄをドラ
イブし、該パワートランジスタｑをｏｎすることによっ
て出力電圧Ｖｏを上昇させ、設定出力電圧Ｖｃになるよ
うに制御される。逆に前記負荷電流Ｉｏが減少して出力
電圧Ｖｏが設定出力電圧Ｖｃより高くなった場合には、
誤差増幅器ａおよびベースドライブ回路がパワートラン
ジスタｑのベース電流Ｉｄをカットすることによって該
パワートランジスタｑをｏｆｆし、出力電圧Ｖｏを下降
させる。
加して出力電圧Ｖｏが設定出力電圧Ｖｃより低くなった
場合、すなわち分圧値Ｖａｄｊが基準電圧Ｖｒｅｆより
低くなった場合には、誤差増幅器ａおよびベースドライ
ブ回路がパワートランジスタｑのベース電流Ｉｄをドラ
イブし、該パワートランジスタｑをｏｎすることによっ
て出力電圧Ｖｏを上昇させ、設定出力電圧Ｖｃになるよ
うに制御される。逆に前記負荷電流Ｉｏが減少して出力
電圧Ｖｏが設定出力電圧Ｖｃより高くなった場合には、
誤差増幅器ａおよびベースドライブ回路がパワートラン
ジスタｑのベース電流Ｉｄをカットすることによって該
パワートランジスタｑをｏｆｆし、出力電圧Ｖｏを下降
させる。
【０００５】前記出力コンデンサｃは、出力電圧Ｖｏの
安定化のために設けられており、そのインピーダンスは
１／ｊωｃで表され、たとえば図１０のような周波数特
性で高周波のインピーダンスを低減する。
安定化のために設けられており、そのインピーダンスは
１／ｊωｃで表され、たとえば図１０のような周波数特
性で高周波のインピーダンスを低減する。
【０００６】
【発明が解決しようとする課題】上述のように構成され
る直流安定化電源回路１では、出力電圧Ｖｏを安定させ
るために誤差増幅器ａの位相補償容量を大きくすると、
フィードバック系の応答が遅くなり、負荷が変動したと
きの出力電圧Ｖｏの変動が大きくなるという問題があ
る。たとえば、図９に示すように、負荷が軽くなったと
き、すなわち負荷電流Ｉｏが減少したときには、ドライ
ブ遮断が遅くなり、出力電圧Ｖｏが設定出力電圧Ｖｃを
大きく超えてしまうことになる。この場合、出力コンデ
ンサｃに充電された電荷が出力のインピーダンスで放電
されるまで制御不能状態になる。逆に負荷が重くなった
とき、すなわち負荷電流が増加したときには、出力電圧
Ｖｏが設定出力電圧Ｖｃから大きく降下することにな
る。
る直流安定化電源回路１では、出力電圧Ｖｏを安定させ
るために誤差増幅器ａの位相補償容量を大きくすると、
フィードバック系の応答が遅くなり、負荷が変動したと
きの出力電圧Ｖｏの変動が大きくなるという問題があ
る。たとえば、図９に示すように、負荷が軽くなったと
き、すなわち負荷電流Ｉｏが減少したときには、ドライ
ブ遮断が遅くなり、出力電圧Ｖｏが設定出力電圧Ｖｃを
大きく超えてしまうことになる。この場合、出力コンデ
ンサｃに充電された電荷が出力のインピーダンスで放電
されるまで制御不能状態になる。逆に負荷が重くなった
とき、すなわち負荷電流が増加したときには、出力電圧
Ｖｏが設定出力電圧Ｖｃから大きく降下することにな
る。
【０００７】したがって、特に出力コンデンサｃが小容
量で低ＥＳＲ（Equivalent SeriesResistance）の場合
には、軽負荷時におけるオーバーシュート傾向が大き
く、出力電圧Ｖｏが不安定となり、出力電圧Ｖｏは、図
１１に示すように、三角波形的な発振出力となる。この
ため出力電圧Ｖｏを安定化させるためには出力コンデン
サｃの容量を大きくとる必要がある。
量で低ＥＳＲ（Equivalent SeriesResistance）の場合
には、軽負荷時におけるオーバーシュート傾向が大き
く、出力電圧Ｖｏが不安定となり、出力電圧Ｖｏは、図
１１に示すように、三角波形的な発振出力となる。この
ため出力電圧Ｖｏを安定化させるためには出力コンデン
サｃの容量を大きくとる必要がある。
【０００８】また、誤差増幅器ａのゲインを大きくする
と、出力電圧Ｖｏが発振し易くなり、特に出力コンデン
サｃの容量を低減すると顕著であり、これに対して誤差
増幅器ａのゲインを小さくすると、急激な負荷変動に対
する追従特性が悪化するという問題があり、誤差増幅器
ａのゲインをあまり変化させることはできない。
と、出力電圧Ｖｏが発振し易くなり、特に出力コンデン
サｃの容量を低減すると顕著であり、これに対して誤差
増幅器ａのゲインを小さくすると、急激な負荷変動に対
する追従特性が悪化するという問題があり、誤差増幅器
ａのゲインをあまり変化させることはできない。
【０００９】一方で、携帯機器に代表されるようにデバ
イスの面実装化・小型化が急激に進んでいるため、直流
安定化電源回路においてもデバイスの面実装化・小型化
と共に上述の出力コンデンサｃの面実装／チップ品タイ
プの使用および小容量化が活発に行われている。しかし
ながら、上述のように出力電圧Ｖｏの安定化のために、
現状では、回路チップ２よりも占有面積の大きな出力コ
ンデンサｃが用いられる場合もある。
イスの面実装化・小型化が急激に進んでいるため、直流
安定化電源回路においてもデバイスの面実装化・小型化
と共に上述の出力コンデンサｃの面実装／チップ品タイ
プの使用および小容量化が活発に行われている。しかし
ながら、上述のように出力電圧Ｖｏの安定化のために、
現状では、回路チップ２よりも占有面積の大きな出力コ
ンデンサｃが用いられる場合もある。
【００１０】本発明の目的は、低容量の出力コンデンサ
で安定した出力電圧を供給することができる直流安定化
電源回路を提供することである。
で安定した出力電圧を供給することができる直流安定化
電源回路を提供することである。
【００１１】
【課題を解決するための手段】本発明の直流安定化電源
回路は、電源ラインに直列にパワートランジスタが介在
され、第１の誤差増幅器が、出力電圧のフィードバック
値が予め定める第１の基準電圧となるように、それらの
誤差に基づいて前記パワートランジスタのベース電流を
制御することで、前記出力電圧を安定化するようにした
直流安定化電源回路において、前記第１の基準電圧より
も予め定めるレベルだけ高いレベルを第２の基準電圧と
して、前記出力電圧のフィードバック値が該第２の基準
電圧よりも高くなる程、前記パワートランジスタのベー
ス電流を抑制する第２の誤差増幅器と、前記第１の基準
電圧よりも予め定めるレベルだけ低いレベルを第３の基
準電圧として、前記出力電圧のフィードバック値が該第
３の基準電圧よりも低くなる程、前記第１の誤差増幅器
のゲインを上昇する第３の誤差増幅器とを含むことを特
徴とする。
回路は、電源ラインに直列にパワートランジスタが介在
され、第１の誤差増幅器が、出力電圧のフィードバック
値が予め定める第１の基準電圧となるように、それらの
誤差に基づいて前記パワートランジスタのベース電流を
制御することで、前記出力電圧を安定化するようにした
直流安定化電源回路において、前記第１の基準電圧より
も予め定めるレベルだけ高いレベルを第２の基準電圧と
して、前記出力電圧のフィードバック値が該第２の基準
電圧よりも高くなる程、前記パワートランジスタのベー
ス電流を抑制する第２の誤差増幅器と、前記第１の基準
電圧よりも予め定めるレベルだけ低いレベルを第３の基
準電圧として、前記出力電圧のフィードバック値が該第
３の基準電圧よりも低くなる程、前記第１の誤差増幅器
のゲインを上昇する第３の誤差増幅器とを含むことを特
徴とする。
【００１２】上記の構成によれば、直流電源から直流負
荷への電源ラインに直列にパワートランジスタが介在さ
れ、第１の誤差増幅器が、出力電圧を分圧抵抗で分圧し
て得られたフィードバック値と予め定める第１の基準電
圧とを相互に比較し、それらの誤差に基づいて前記パワ
ートランジスタのベース電流を制御し、そのｏｎ抵抗を
制御することで前記出力電圧を安定化するようにしたド
ロッパ方式の直流安定化電源回路において、たとえば異
なる分圧値を用いたり、誤差増幅器側にオフセットを持
たせるなどして、前記第１の基準電圧よりも予め定める
レベルだけ高いレベルおよび低いレベルをそれぞれ基準
電圧として、前記第１の誤差増幅器と並列に動作するす
る第２および第３の誤差増幅器を追加付設し、前記第１
の誤差増幅器のみによる制御に比べて、前記パワートラ
ンジスタのｏｎ／ｏｆｆ時間を短縮する。
荷への電源ラインに直列にパワートランジスタが介在さ
れ、第１の誤差増幅器が、出力電圧を分圧抵抗で分圧し
て得られたフィードバック値と予め定める第１の基準電
圧とを相互に比較し、それらの誤差に基づいて前記パワ
ートランジスタのベース電流を制御し、そのｏｎ抵抗を
制御することで前記出力電圧を安定化するようにしたド
ロッパ方式の直流安定化電源回路において、たとえば異
なる分圧値を用いたり、誤差増幅器側にオフセットを持
たせるなどして、前記第１の基準電圧よりも予め定める
レベルだけ高いレベルおよび低いレベルをそれぞれ基準
電圧として、前記第１の誤差増幅器と並列に動作するす
る第２および第３の誤差増幅器を追加付設し、前記第１
の誤差増幅器のみによる制御に比べて、前記パワートラ
ンジスタのｏｎ／ｏｆｆ時間を短縮する。
【００１３】すなわち、出力電圧のフィードバック値
が、前記第２の基準電圧を超えて上昇しようとすると、
第２の誤差増幅器は前記パワートランジスタのベース電
流を抑制して、第１の誤差増幅器のみの場合に比べて、
前記パワートランジスタのｏｆｆ時間を短縮し、瞬時に
出力電圧を降下させ、前記第３の基準電圧を超えて低下
しようとすると、第３の誤差増幅器は前記第１の誤差増
幅器のゲインを上昇して前記パワートランジスタのｏｎ
時間を短縮し、瞬時に出力電圧を上昇させる。
が、前記第２の基準電圧を超えて上昇しようとすると、
第２の誤差増幅器は前記パワートランジスタのベース電
流を抑制して、第１の誤差増幅器のみの場合に比べて、
前記パワートランジスタのｏｆｆ時間を短縮し、瞬時に
出力電圧を降下させ、前記第３の基準電圧を超えて低下
しようとすると、第３の誤差増幅器は前記第１の誤差増
幅器のゲインを上昇して前記パワートランジスタのｏｎ
時間を短縮し、瞬時に出力電圧を上昇させる。
【００１４】したがって、出力電圧をより安定化し、出
力コンデンサを小容量化することができる。
力コンデンサを小容量化することができる。
【００１５】また、本発明の直流安定化電源回路では、
前記第２および第３の誤差増幅器は、前記第１の誤差増
幅器とは差動対のトランジスタのエミッタ面積が異なる
ことによるバンドギャップ電圧を利用して、前記第１の
基準電圧よりも予め定めるレベルだけ高いレベルの第２
の基準電圧および低いレベルの第３の基準電圧をそれぞ
れ作成することを特徴とする。
前記第２および第３の誤差増幅器は、前記第１の誤差増
幅器とは差動対のトランジスタのエミッタ面積が異なる
ことによるバンドギャップ電圧を利用して、前記第１の
基準電圧よりも予め定めるレベルだけ高いレベルの第２
の基準電圧および低いレベルの第３の基準電圧をそれぞ
れ作成することを特徴とする。
【００１６】上記の構成によれば、第１の誤差増幅器と
は共通の基準電圧を用いても、誤差増幅器の差動対のト
ランジスタのエミッタ面積を変化するだけの簡単な構成
で、発生する入力オフセット電圧を利用し、第２および
第３の誤差増幅器への基準電圧をそれぞれ前記第１の基
準電圧とは異なる第２および第３の基準電圧とすること
ができる。
は共通の基準電圧を用いても、誤差増幅器の差動対のト
ランジスタのエミッタ面積を変化するだけの簡単な構成
で、発生する入力オフセット電圧を利用し、第２および
第３の誤差増幅器への基準電圧をそれぞれ前記第１の基
準電圧とは異なる第２および第３の基準電圧とすること
ができる。
【００１７】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図７に基づいて説明すれば、以下のとおりであ
る。
図１〜図７に基づいて説明すれば、以下のとおりであ
る。
【００１８】図１は、本発明の実施の一形態の直流安定
化電源回路１１の電気的構成を示すブロック図である。
この直流安定化電源回路１１は、大略的に、半導体の回
路チップ１２に出力コンデンサＣが外付けされて構成さ
れている。直流電源に接続されて入力電圧Ｖｉｎが入力
される入力端子Ｐ１と、直流負荷に接続されて出力電圧
Ｖｏを出力する出力端子Ｐ２との間の電源ライン１３に
は直列にパワートランジスタＱが介在され、そのパワー
トランジスタＱのベース電流Ｉｄは制御トランジスタＴ
Ｒ１等で構成されるベースドライブ回路によって制御さ
れる。
化電源回路１１の電気的構成を示すブロック図である。
この直流安定化電源回路１１は、大略的に、半導体の回
路チップ１２に出力コンデンサＣが外付けされて構成さ
れている。直流電源に接続されて入力電圧Ｖｉｎが入力
される入力端子Ｐ１と、直流負荷に接続されて出力電圧
Ｖｏを出力する出力端子Ｐ２との間の電源ライン１３に
は直列にパワートランジスタＱが介在され、そのパワー
トランジスタＱのベース電流Ｉｄは制御トランジスタＴ
Ｒ１等で構成されるベースドライブ回路によって制御さ
れる。
【００１９】前記出力電圧Ｖｏは、分圧抵抗Ｒ１，Ｒ２
によって分圧され、その分圧値Ｖａｄｊと、バンドギャ
ップ電圧を基準とした基準電圧Ｖｒｅｆとが誤差増幅器
Ａ１に入力されて相互に比較され、さらにそれらの誤差
が増幅されて前記制御トランジスタＴＲ１のベースに与
えられ、前記パワートランジスタＱのベース電流が制御
されて出力電圧Ｖｏが一定に維持される。パワートラン
ジスタＱのベース−エミッタ間には後述するバイパスト
ランジスタＴＲ２が設けられ、制御トランジスタＴＲ１
のエミッタには電流制限抵抗Ｒ３が設けられ、これらの
バイパストランジスタＴＲ２および抵抗Ｒ３は前記ベー
スドライブ回路を構成する。
によって分圧され、その分圧値Ｖａｄｊと、バンドギャ
ップ電圧を基準とした基準電圧Ｖｒｅｆとが誤差増幅器
Ａ１に入力されて相互に比較され、さらにそれらの誤差
が増幅されて前記制御トランジスタＴＲ１のベースに与
えられ、前記パワートランジスタＱのベース電流が制御
されて出力電圧Ｖｏが一定に維持される。パワートラン
ジスタＱのベース−エミッタ間には後述するバイパスト
ランジスタＴＲ２が設けられ、制御トランジスタＴＲ１
のエミッタには電流制限抵抗Ｒ３が設けられ、これらの
バイパストランジスタＴＲ２および抵抗Ｒ３は前記ベー
スドライブ回路を構成する。
【００２０】注目すべきは、本発明では、前記誤差増幅
器Ａ１と同様に、出力電圧Ｖｏの分圧値Ｖａｄｊおよび
バンドギャップ電圧を基準とした基準電圧Ｖｒｅｆを用
いる誤差増幅器Ａ２，Ａ３が追加付設されていることで
ある。ただし、誤差増幅器Ａ１での基準電圧をＶｒｅｆ
１とすると、バンドギャップ電圧を変化することで、誤
差増幅器Ａ２の基準電圧Ｖｒｅｆ２は前記基準電圧をＶ
ｒｅｆ１よりも後述する予め定めるレベルＶｏｓ２だけ
高く、誤差増幅器Ａ３の基準電圧Ｖｒｅｆ３は前記基準
電圧をＶｒｅｆ１よりも予め定めるレベルＶｏｓ３だけ
低く設定されている。
器Ａ１と同様に、出力電圧Ｖｏの分圧値Ｖａｄｊおよび
バンドギャップ電圧を基準とした基準電圧Ｖｒｅｆを用
いる誤差増幅器Ａ２，Ａ３が追加付設されていることで
ある。ただし、誤差増幅器Ａ１での基準電圧をＶｒｅｆ
１とすると、バンドギャップ電圧を変化することで、誤
差増幅器Ａ２の基準電圧Ｖｒｅｆ２は前記基準電圧をＶ
ｒｅｆ１よりも後述する予め定めるレベルＶｏｓ２だけ
高く、誤差増幅器Ａ３の基準電圧Ｖｒｅｆ３は前記基準
電圧をＶｒｅｆ１よりも予め定めるレベルＶｏｓ３だけ
低く設定されている。
【００２１】図２は、前記誤差増幅器Ａ１の電気回路図
である。この誤差増幅器Ａ１は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ１１，ＴＲ１２と、前記トラン
ジスタＴＲ１１，ＴＲ１２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ１と、前記トランジスタ
ＴＲ１１，ＴＲ１２のコレクタ電流をそれぞれ取出すト
ランジスタＴＲ１３，ＴＲ１４および抵抗Ｒ１１，Ｒ１
２と、前記制御トランジスタＴＲ１のベース電流を出力
するトランジスタＴＲ１５および抵抗Ｒ１３と、前記ト
ランジスタＴＲ１３で取出された電流を前記トランジス
タＴＲ１５のベースに与えるトランジスタＴＲ１６およ
び抵抗Ｒ１４と、前記トランジスタＴＲ１４で取出され
た電流を折返して前記トランジスタＴＲ１５のベースか
ら引抜くトランジスタＴＲ１７〜ＴＲ１９および抵抗Ｒ
１５〜Ｒ１８と、位相補償容量Ｃｐとを備えて構成され
ている。
である。この誤差増幅器Ａ１は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ１１，ＴＲ１２と、前記トラン
ジスタＴＲ１１，ＴＲ１２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ１と、前記トランジスタ
ＴＲ１１，ＴＲ１２のコレクタ電流をそれぞれ取出すト
ランジスタＴＲ１３，ＴＲ１４および抵抗Ｒ１１，Ｒ１
２と、前記制御トランジスタＴＲ１のベース電流を出力
するトランジスタＴＲ１５および抵抗Ｒ１３と、前記ト
ランジスタＴＲ１３で取出された電流を前記トランジス
タＴＲ１５のベースに与えるトランジスタＴＲ１６およ
び抵抗Ｒ１４と、前記トランジスタＴＲ１４で取出され
た電流を折返して前記トランジスタＴＲ１５のベースか
ら引抜くトランジスタＴＲ１７〜ＴＲ１９および抵抗Ｒ
１５〜Ｒ１８と、位相補償容量Ｃｐとを備えて構成され
ている。
【００２２】したがって、基準電圧Ｖｒｅｆが分圧値Ｖ
ａｄｊよりも高くなる程、すなわち出力電圧Ｖｏが設定
出力電圧Ｖｃよりも低下すると、トランジスタＴＲ１１
のコレクタ電流が増大し、これがトランジスタＴＲ１
３，ＴＲ１６のカレントミラー回路を介してトランジス
タＴＲ１５のベースに与えられ、該トランジスタＴＲ１
５のエミッタ電流が増加し、抵抗Ｒ１３の端子電圧、す
なわち制御トランジスタＴＲ１のベース電圧が上昇し、
前記パワートランジスタＱのベース電流Ｉｄが増大し
て、出力電圧Ｖｏが上昇することになる。
ａｄｊよりも高くなる程、すなわち出力電圧Ｖｏが設定
出力電圧Ｖｃよりも低下すると、トランジスタＴＲ１１
のコレクタ電流が増大し、これがトランジスタＴＲ１
３，ＴＲ１６のカレントミラー回路を介してトランジス
タＴＲ１５のベースに与えられ、該トランジスタＴＲ１
５のエミッタ電流が増加し、抵抗Ｒ１３の端子電圧、す
なわち制御トランジスタＴＲ１のベース電圧が上昇し、
前記パワートランジスタＱのベース電流Ｉｄが増大し
て、出力電圧Ｖｏが上昇することになる。
【００２３】これに対して、分圧値Ｖａｄｊが基準電圧
Ｖｒｅｆよりも高くなる程、すなわち出力電圧Ｖｏが設
定出力電圧Ｖｃよりも上昇すると、トランジスタＴＲ１
２のコレクタ電流が大きくなり、これがトランジスタＴ
Ｒ１４，ＴＲ１７およびトランジスタＴＲ１８，ＴＲ１
９のカレントミラー回路を介してトランジスタＴＲ１５
のベース電流をバイパスすることになり、該トランジス
タＴＲ１５のエミッタ電流が減少し、抵抗Ｒ１３の端子
電圧、すなわち制御トランジスタＴＲ１のベース電圧が
低下し、前記パワートランジスタＱのベース電流Ｉｄが
減少して、出力電圧Ｖｏが低下することになる。
Ｖｒｅｆよりも高くなる程、すなわち出力電圧Ｖｏが設
定出力電圧Ｖｃよりも上昇すると、トランジスタＴＲ１
２のコレクタ電流が大きくなり、これがトランジスタＴ
Ｒ１４，ＴＲ１７およびトランジスタＴＲ１８，ＴＲ１
９のカレントミラー回路を介してトランジスタＴＲ１５
のベース電流をバイパスすることになり、該トランジス
タＴＲ１５のエミッタ電流が減少し、抵抗Ｒ１３の端子
電圧、すなわち制御トランジスタＴＲ１のベース電圧が
低下し、前記パワートランジスタＱのベース電流Ｉｄが
減少して、出力電圧Ｖｏが低下することになる。
【００２４】また、誤差増幅器Ａ３からのバイアス電流
Ｉｂに対応して、前記定電流源Ｆ１はトランジスタＴＲ
１１，ＴＲ１２のエミッタから引抜く定電流を変化す
る。前記バイアス電流Ｉｂが増大すると該定電流も増大
し、誤差増幅器Ａ１のゲインが上昇することになる。
Ｉｂに対応して、前記定電流源Ｆ１はトランジスタＴＲ
１１，ＴＲ１２のエミッタから引抜く定電流を変化す
る。前記バイアス電流Ｉｂが増大すると該定電流も増大
し、誤差増幅器Ａ１のゲインが上昇することになる。
【００２５】図３は、前記誤差増幅器Ａ２の電気回路図
である。この誤差増幅器Ａ２は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ２１，ＴＲ２２と、前記トラン
ジスタＴＲ２１，ＴＲ２２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ２と、前記トランジスタ
ＴＲ２２のコレクタ電流を取出すトランジスタＴＲ２３
および抵抗Ｒ２１とを備えて構成されている。トランジ
スタＴＲ２３と前記バイパストランジスタＴＲ２とはカ
レントミラー回路を構成しており、トランジスタＴＲ２
２のコレクタ電流が前記カレントミラー回路で取出され
て、前記バイパストランジスタＴＲ２から制御トランジ
スタＴＲ１に電流Ｉａが注入されることになる。したが
って、前記電流Ｉａが大きくなる程、前記パワートラン
ジスタＱのベース電流Ｉｄが抑制されることになる。
である。この誤差増幅器Ａ２は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ２１，ＴＲ２２と、前記トラン
ジスタＴＲ２１，ＴＲ２２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ２と、前記トランジスタ
ＴＲ２２のコレクタ電流を取出すトランジスタＴＲ２３
および抵抗Ｒ２１とを備えて構成されている。トランジ
スタＴＲ２３と前記バイパストランジスタＴＲ２とはカ
レントミラー回路を構成しており、トランジスタＴＲ２
２のコレクタ電流が前記カレントミラー回路で取出され
て、前記バイパストランジスタＴＲ２から制御トランジ
スタＴＲ１に電流Ｉａが注入されることになる。したが
って、前記電流Ｉａが大きくなる程、前記パワートラン
ジスタＱのベース電流Ｉｄが抑制されることになる。
【００２６】図４は、前記誤差増幅器Ａ３の電気回路図
である。この誤差増幅器Ａ３は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ３１，ＴＲ３２と、前記トラン
ジスタＴＲ３１，ＴＲ３２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ３と、前記トランジスタ
ＴＲ３１のコレクタ電流を取出すトランジスタＴＲ３
３，ＴＲ３４およびトランジスタＴＲ３５，ＴＲ３６と
を備えて構成されている。トランジスタＴＲ３３，ＴＲ
３４およびトランジスタＴＲ３５，ＴＲ３６はカレント
ミラー回路を構成しており、前記トランジスタＴＲ３１
のコレクタ電流がこれらのカレントミラー回路で取出さ
れ、折返されて、前記誤差増幅器Ａ１のバイアス電流Ｉ
ｂを引抜く。
である。この誤差増幅器Ａ３は、前記基準電圧Ｖｒｅｆ
および分圧値Ｖａｄｊがそれぞれベースに与えられ、対
を成すトランジスタＴＲ３１，ＴＲ３２と、前記トラン
ジスタＴＲ３１，ＴＲ３２のエミッタが共通に接続さ
れ、定電流を引抜く定電流源Ｆ３と、前記トランジスタ
ＴＲ３１のコレクタ電流を取出すトランジスタＴＲ３
３，ＴＲ３４およびトランジスタＴＲ３５，ＴＲ３６と
を備えて構成されている。トランジスタＴＲ３３，ＴＲ
３４およびトランジスタＴＲ３５，ＴＲ３６はカレント
ミラー回路を構成しており、前記トランジスタＴＲ３１
のコレクタ電流がこれらのカレントミラー回路で取出さ
れ、折返されて、前記誤差増幅器Ａ１のバイアス電流Ｉ
ｂを引抜く。
【００２７】上述のように構成される直流安定化電源回
路１１において、前記誤差増幅器Ａ１の差動対では、ト
ランジスタＴＲ１１，ＴＲ１２のエミッタ面積が相互に
等しく形成されるのに対して、誤差増幅器Ａ２ではトラ
ンジスタＴＲ２１，ＴＲ２２でＮ：１、誤差増幅器Ａ３
ではトランジスタＴＲ３１，ＴＲ３２で１：Ｍに形成さ
れる。こうして得られるバンドギャップ電圧によって、
誤差増幅器Ａ１では入力オフセット電圧が０Ｖとなるけ
れども、誤差増幅器Ａ２および誤差増幅器Ａ３には入力
オフセット電圧Ｖｏｓ２，−Ｖｏｓ３をそれぞれ持た
せ、これらの誤差増幅器Ａ２，Ａ３によって、いわゆる
ウィンドゥコンパレータ動作を行わせる。
路１１において、前記誤差増幅器Ａ１の差動対では、ト
ランジスタＴＲ１１，ＴＲ１２のエミッタ面積が相互に
等しく形成されるのに対して、誤差増幅器Ａ２ではトラ
ンジスタＴＲ２１，ＴＲ２２でＮ：１、誤差増幅器Ａ３
ではトランジスタＴＲ３１，ＴＲ３２で１：Ｍに形成さ
れる。こうして得られるバンドギャップ電圧によって、
誤差増幅器Ａ１では入力オフセット電圧が０Ｖとなるけ
れども、誤差増幅器Ａ２および誤差増幅器Ａ３には入力
オフセット電圧Ｖｏｓ２，−Ｖｏｓ３をそれぞれ持た
せ、これらの誤差増幅器Ａ２，Ａ３によって、いわゆる
ウィンドゥコンパレータ動作を行わせる。
【００２８】したがって、たとえば前記エミッタ面積比
を、Ｎ＝Ｍ＝４とすると、前記入力オフセット電圧Ｖｏ
ｓ２，Ｖｏｓ３は、ＶＴ＊ｌｎ４≒３６ｍＶとなり、同
じ基準電圧Ｖｒｅｆを用いても、誤差増幅器Ａ１に対し
て、誤差増幅器Ａ２では前記３６ｍＶ高い基準電圧とな
り、誤差増幅器Ａ３では前記３６ｍＶ低い基準電圧とな
る。また、Ｎ＝Ｍ＝３の場合は、Ｖｏｓ２＝Ｖｏｓ３≒
２８ｍＶとなる。これによる各誤差増幅器Ａ１〜Ａ３の
入出力特性を図５に示す。
を、Ｎ＝Ｍ＝４とすると、前記入力オフセット電圧Ｖｏ
ｓ２，Ｖｏｓ３は、ＶＴ＊ｌｎ４≒３６ｍＶとなり、同
じ基準電圧Ｖｒｅｆを用いても、誤差増幅器Ａ１に対し
て、誤差増幅器Ａ２では前記３６ｍＶ高い基準電圧とな
り、誤差増幅器Ａ３では前記３６ｍＶ低い基準電圧とな
る。また、Ｎ＝Ｍ＝３の場合は、Ｖｏｓ２＝Ｖｏｓ３≒
２８ｍＶとなる。これによる各誤差増幅器Ａ１〜Ａ３の
入出力特性を図５に示す。
【００２９】図５から明らかなように、分圧値Ｖａｄｊ
が基準電圧Ｖｒｅｆ付近では、該分圧値Ｖａｄｊの変化
に対して誤差増幅器Ａ１の出力電流Ｉｃが大きく変化、
すなわち高いゲインで動作することになり、これに対し
て前記分圧値ＶａｄｊがＶｒｅｆ＋Ｖｏｓ２付近では誤
差増幅器Ａ２が高いゲインで動作することになり、前記
分圧値ＶａｄｊがＶｒｅｆ−Ｖｏｓ３付近では誤差増幅
器Ａ３が高いゲインで動作することになる。
が基準電圧Ｖｒｅｆ付近では、該分圧値Ｖａｄｊの変化
に対して誤差増幅器Ａ１の出力電流Ｉｃが大きく変化、
すなわち高いゲインで動作することになり、これに対し
て前記分圧値ＶａｄｊがＶｒｅｆ＋Ｖｏｓ２付近では誤
差増幅器Ａ２が高いゲインで動作することになり、前記
分圧値ＶａｄｊがＶｒｅｆ−Ｖｏｓ３付近では誤差増幅
器Ａ３が高いゲインで動作することになる。
【００３０】したがって、出力電圧Ｖｏが設定出力電圧
Ｖｃ付近では、誤差増幅器Ａ１からの出力によってパワ
ートランジスタＱのベース電流Ｉｄは安定に制御され
る。これに対して、負荷が軽くなったとき、すなわち負
荷電流が減少し、出力電圧Ｖｏが前記設定出力電圧Ｖｃ
よりも前記入力オフセット電圧Ｖｏｓ２に対応した一定
値を超えて高くなった場合、前記誤差増幅器Ａ１による
ベース電流Ｉｄの抑制とともに、誤差増幅器Ａ２の並列
動作によって、該誤差増幅器Ａ２からのバイパス電流Ｉ
ａによって前記ベース電流Ｉｄは一層抑制され、パワー
トランジスタＱは瞬時にｏｆｆし、出力電圧Ｖｏを降下
させることができる。また、負荷電流が増加し、出力電
圧Ｖｏが前記設定出力電圧Ｖｃよりも前記入力オフセッ
ト電圧Ｖｏｓ３に対応した一定値を超えて低くなった場
合、前記誤差増幅器Ａ１によるベース電流Ｉｄの増大と
ともに、誤差増幅器Ａ３の並列動作によって、該誤差増
幅器Ａ３からのバイアス電流Ｉｂが増大して誤差増幅器
Ａ１のゲインが上昇し、前記ベース電流Ｉｄは一層増大
し、パワートランジスタＱは瞬時にｏｎし、出力電圧Ｖ
ｏを上昇させることができる。これら各誤差増幅器Ａ１
〜Ａ３の入出力特性を合わせて、該直流安定化電源回路
１１は、あたかも図６に示すような入出力特性で動作す
ることになる。
Ｖｃ付近では、誤差増幅器Ａ１からの出力によってパワ
ートランジスタＱのベース電流Ｉｄは安定に制御され
る。これに対して、負荷が軽くなったとき、すなわち負
荷電流が減少し、出力電圧Ｖｏが前記設定出力電圧Ｖｃ
よりも前記入力オフセット電圧Ｖｏｓ２に対応した一定
値を超えて高くなった場合、前記誤差増幅器Ａ１による
ベース電流Ｉｄの抑制とともに、誤差増幅器Ａ２の並列
動作によって、該誤差増幅器Ａ２からのバイパス電流Ｉ
ａによって前記ベース電流Ｉｄは一層抑制され、パワー
トランジスタＱは瞬時にｏｆｆし、出力電圧Ｖｏを降下
させることができる。また、負荷電流が増加し、出力電
圧Ｖｏが前記設定出力電圧Ｖｃよりも前記入力オフセッ
ト電圧Ｖｏｓ３に対応した一定値を超えて低くなった場
合、前記誤差増幅器Ａ１によるベース電流Ｉｄの増大と
ともに、誤差増幅器Ａ３の並列動作によって、該誤差増
幅器Ａ３からのバイアス電流Ｉｂが増大して誤差増幅器
Ａ１のゲインが上昇し、前記ベース電流Ｉｄは一層増大
し、パワートランジスタＱは瞬時にｏｎし、出力電圧Ｖ
ｏを上昇させることができる。これら各誤差増幅器Ａ１
〜Ａ３の入出力特性を合わせて、該直流安定化電源回路
１１は、あたかも図６に示すような入出力特性で動作す
ることになる。
【００３１】このように構成することによって、誤差増
幅器Ａ１のフィードバック位相補償容量Ｃｐを大きく設
定して出力電圧Ｖｏをより安定させることができ、一
方、急峻な負荷電流変動に対しては、誤差増幅器Ａ２，
Ａ３を追加付設することによって、前記誤差増幅器Ａ１
のフィードバックの系の応答遅れによる出力電圧Ｖｏの
大きな変動を抑えることができ、出力コンデンサＣを小
容量化することができる。また、誤差増幅器Ａ２，Ａ３
は、前記誤差増幅器Ａ１とは差動対のトランジスタのエ
ミッタ面積が異なることによるバンドギャップ電圧を利
用して、基準電圧Ｖｒｅｆに入力オフセット電圧Ｖｏｓ
２，−Ｖｏｓ３を持たせるので、簡単な構成で、高精度
な動作を実現することができる。
幅器Ａ１のフィードバック位相補償容量Ｃｐを大きく設
定して出力電圧Ｖｏをより安定させることができ、一
方、急峻な負荷電流変動に対しては、誤差増幅器Ａ２，
Ａ３を追加付設することによって、前記誤差増幅器Ａ１
のフィードバックの系の応答遅れによる出力電圧Ｖｏの
大きな変動を抑えることができ、出力コンデンサＣを小
容量化することができる。また、誤差増幅器Ａ２，Ａ３
は、前記誤差増幅器Ａ１とは差動対のトランジスタのエ
ミッタ面積が異なることによるバンドギャップ電圧を利
用して、基準電圧Ｖｒｅｆに入力オフセット電圧Ｖｏｓ
２，−Ｖｏｓ３を持たせるので、簡単な構成で、高精度
な動作を実現することができる。
【００３２】また、上記のように誤差増幅器Ａ２，Ａ３
を追加付設することによって、急峻な負荷電流変動に対
応することができるので、誤差増幅器Ａ１のゲインを、
前記５で示すような通常の特性から、図７で示すような
一層ゲインの小さい特性に変更し、前記出力コンデンサ
Ｃをさらに小容量化することもできる。
を追加付設することによって、急峻な負荷電流変動に対
応することができるので、誤差増幅器Ａ１のゲインを、
前記５で示すような通常の特性から、図７で示すような
一層ゲインの小さい特性に変更し、前記出力コンデンサ
Ｃをさらに小容量化することもできる。
【００３３】ここで、誤差増幅器が基準電圧Ｖｒｅｆと
分圧値Ｖａｄｊとの差に基づいてバイパス電流Ｉａを制
御し、パワートランジスタＱのベース電流Ｉｄを抑制す
る構成として、短絡保護回路が挙げられる。しかしなが
ら、短絡保護回路では、抵抗Ｒ３の端子間電圧に対応し
てベース電流Ｉｄを制御する過電流保護動作状態で、分
圧値Ｖａｄｊが基準電圧Ｖｒｅｆよりも低下すると誤差
増幅器がバイパス電流Ｉａを増加する本発明の誤差増幅
器Ａ２とは逆の動作となる。
分圧値Ｖａｄｊとの差に基づいてバイパス電流Ｉａを制
御し、パワートランジスタＱのベース電流Ｉｄを抑制す
る構成として、短絡保護回路が挙げられる。しかしなが
ら、短絡保護回路では、抵抗Ｒ３の端子間電圧に対応し
てベース電流Ｉｄを制御する過電流保護動作状態で、分
圧値Ｖａｄｊが基準電圧Ｖｒｅｆよりも低下すると誤差
増幅器がバイパス電流Ｉａを増加する本発明の誤差増幅
器Ａ２とは逆の動作となる。
【００３４】また、たとえば特開２０００−２８９７６
１号公報には、出力電圧が上昇したときには出力トラン
ジスタのｏｎ抵抗を上昇するとともに、その上昇の程度
に応じて負荷を短絡するトランジスタのｏｎ抵抗を低下
し、無効電流を流して出力電圧の上昇を抑えることによ
って、負荷変動に対する応答性を向上し、出力コンデン
サを低容量化することが示されているけれども、本発明
は出力トランジスタＱのｏｆｆ制御を速くする構成であ
り、出力電圧Ｖｏの上昇自体を抑え、損失の点で有利で
ある。
１号公報には、出力電圧が上昇したときには出力トラン
ジスタのｏｎ抵抗を上昇するとともに、その上昇の程度
に応じて負荷を短絡するトランジスタのｏｎ抵抗を低下
し、無効電流を流して出力電圧の上昇を抑えることによ
って、負荷変動に対する応答性を向上し、出力コンデン
サを低容量化することが示されているけれども、本発明
は出力トランジスタＱのｏｆｆ制御を速くする構成であ
り、出力電圧Ｖｏの上昇自体を抑え、損失の点で有利で
ある。
【００３５】また、特開２０００−２４５１４８号公報
には、負荷電流の急激な変化を検出することで応答性を
向上することが示されているけれども、本発明は出力電
圧Ｖｏの低下に応じて誤差増幅器Ａ１のゲインを変化さ
せる構成であり、緩やかな変化あるいは直流に対しても
有利である。
には、負荷電流の急激な変化を検出することで応答性を
向上することが示されているけれども、本発明は出力電
圧Ｖｏの低下に応じて誤差増幅器Ａ１のゲインを変化さ
せる構成であり、緩やかな変化あるいは直流に対しても
有利である。
【００３６】
【発明の効果】本発明の直流安定化電源回路は、以上の
ように、ドロッパ方式の直流安定化電源回路において、
パワートランジスタのベース電流を制御する第１の誤差
増幅器の第１の基準電圧よりも予め定めるレベルだけ高
いレベルおよび低いレベルをそれぞれ基準電圧として、
前記第１の誤差増幅器と並列に動作するする第２および
第３の誤差増幅器を追加付設し、出力電圧が、前記第２
の基準電圧を超えて上昇しようとすると、第２の誤差増
幅器が前記パワートランジスタのベース電流を抑制して
前記パワートランジスタのｏｆｆ時間を短縮し、瞬時に
出力電圧を降下させ、前記第３の基準電圧を超えて低下
しようとすると、第３の誤差増幅器が前記第１の誤差増
幅器のゲインを上昇して前記パワートランジスタのｏｎ
時間を短縮し、瞬時に出力電圧を上昇させる。
ように、ドロッパ方式の直流安定化電源回路において、
パワートランジスタのベース電流を制御する第１の誤差
増幅器の第１の基準電圧よりも予め定めるレベルだけ高
いレベルおよび低いレベルをそれぞれ基準電圧として、
前記第１の誤差増幅器と並列に動作するする第２および
第３の誤差増幅器を追加付設し、出力電圧が、前記第２
の基準電圧を超えて上昇しようとすると、第２の誤差増
幅器が前記パワートランジスタのベース電流を抑制して
前記パワートランジスタのｏｆｆ時間を短縮し、瞬時に
出力電圧を降下させ、前記第３の基準電圧を超えて低下
しようとすると、第３の誤差増幅器が前記第１の誤差増
幅器のゲインを上昇して前記パワートランジスタのｏｎ
時間を短縮し、瞬時に出力電圧を上昇させる。
【００３７】それゆえ、出力電圧をより安定化し、出力
コンデンサを小容量化することができる。
コンデンサを小容量化することができる。
【００３８】また、本発明の直流安定化電源回路は、以
上のように、前記第２および第３の誤差増幅器における
第２および第３の基準電圧をバンドギャップ電圧を利用
してそれぞれ作成する。
上のように、前記第２および第３の誤差増幅器における
第２および第３の基準電圧をバンドギャップ電圧を利用
してそれぞれ作成する。
【００３９】それゆえ、第１の誤差増幅器とは共通の基
準電圧を用いても、誤差増幅器の差動対のトランジスタ
のエミッタ面積を変化するだけの簡単な構成で、発生す
る入力オフセット電圧を利用し、前記第２および第３の
基準電圧とすることができる。
準電圧を用いても、誤差増幅器の差動対のトランジスタ
のエミッタ面積を変化するだけの簡単な構成で、発生す
る入力オフセット電圧を利用し、前記第２および第３の
基準電圧とすることができる。
【図１】本発明の実施の一形態の直流安定化電源回路の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図２】図１で示す直流安定化電源回路における第１の
誤差増幅器の電気回路図である。
誤差増幅器の電気回路図である。
【図３】図１で示す直流安定化電源回路における第２の
誤差増幅器の電気回路図である。
誤差増幅器の電気回路図である。
【図４】図１で示す直流安定化電源回路における第３の
誤差増幅器の電気回路図である。
誤差増幅器の電気回路図である。
【図５】前記各誤差増幅器の入出力特性を示すグラフで
ある。
ある。
【図６】図５で示す各誤差増幅器の入出力特性を合わせ
た該直流安定化電源回路の入出力特性を示すグラフであ
る。
た該直流安定化電源回路の入出力特性を示すグラフであ
る。
【図７】第１の誤差増幅器のゲインを小さい特性に変更
した場合の各誤差増幅器の入出力特性を示すグラフであ
る。
した場合の各誤差増幅器の入出力特性を示すグラフであ
る。
【図８】ドロッパ方式の典型的な従来技術の直流安定化
電源回路の電気的構成を示すブロック図である。
電源回路の電気的構成を示すブロック図である。
【図９】設定出力電圧からの出力電圧の変化に対するパ
ワートランジスタのベース電流の変化を示す波形図であ
る。
ワートランジスタのベース電流の変化を示す波形図であ
る。
【図１０】出力コンデンサの周波数特性を示すグラフで
ある。
ある。
【図１１】従来の負荷変動時の出力電圧の変化を示す波
形図である。
形図である。
１１ 直流安定化電源回路 １２ 回路チップ １３ 電源ライン Ａ１ 誤差増幅器（第１の誤差増幅器） Ａ２ 誤差増幅器（第２の誤差増幅器） Ａ３ 誤差増幅器（第３の誤差増幅器） Ｃ 出力コンデンサ Ｃｐ 位相補償容量 Ｆ１〜Ｆ３ 定電流源 Ｑ パワートランジスタ Ｒ１，Ｒ２ 分圧抵抗 Ｒ３ 電流制限抵抗 ＴＲ１ 制御トランジスタ ＴＲ２ バイパストランジスタ ＴＲ１１〜ＴＲ１９；ＴＲ２１〜ＴＲ２３；ＴＲ３１〜
ＴＲ３６トランジスタ Ｒ１１〜Ｒ１８；Ｒ２１ 抵抗
ＴＲ３６トランジスタ Ｒ１１〜Ｒ１８；Ｒ２１ 抵抗
Claims (2)
- 【請求項１】電源ラインに直列にパワートランジスタが
介在され、第１の誤差増幅器が、出力電圧のフィードバ
ック値が予め定める第１の基準電圧となるように、それ
らの誤差に基づいて前記パワートランジスタのベース電
流を制御することで、前記出力電圧を安定化するように
した直流安定化電源回路において、 前記第１の基準電圧よりも予め定めるレベルだけ高いレ
ベルを第２の基準電圧として、前記出力電圧のフィード
バック値が該第２の基準電圧よりも高くなる程、前記パ
ワートランジスタのベース電流を抑制する第２の誤差増
幅器と、 前記第１の基準電圧よりも予め定めるレベルだけ低いレ
ベルを第３の基準電圧として、前記出力電圧のフィード
バック値が該第３の基準電圧よりも低くなる程、前記第
１の誤差増幅器のゲインを上昇する第３の誤差増幅器と
を含むことを特徴とする直流安定化電源回路。 - 【請求項２】前記第２および第３の誤差増幅器は、前記
第１の誤差増幅器とは差動対のトランジスタのエミッタ
面積が異なることによるバンドギャップ電圧を利用し
て、前記第１の基準電圧よりも予め定めるレベルだけ高
いレベルの第２の基準電圧および低いレベルの第３の基
準電圧をそれぞれ作成することを特徴とする請求項１記
載の直流安定化電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161055A JP3527216B2 (ja) | 2001-05-29 | 2001-05-29 | 直流安定化電源回路 |
| US10/154,838 US6686728B2 (en) | 2001-05-29 | 2002-05-28 | Dropper-type DC stabilized power supply circuit provided with difference amplifiers for supplying a stable output voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161055A JP3527216B2 (ja) | 2001-05-29 | 2001-05-29 | 直流安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351556A true JP2002351556A (ja) | 2002-12-06 |
| JP3527216B2 JP3527216B2 (ja) | 2004-05-17 |
Family
ID=19004390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161055A Expired - Fee Related JP3527216B2 (ja) | 2001-05-29 | 2001-05-29 | 直流安定化電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6686728B2 (ja) |
| JP (1) | JP3527216B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099500A (ja) * | 2004-09-30 | 2006-04-13 | Mitsumi Electric Co Ltd | レギュレータ回路 |
| JP2006203987A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Instruments Inc | スイッチング・レギュレータ回路 |
| JP2006301787A (ja) * | 2005-04-18 | 2006-11-02 | Ricoh Co Ltd | 定電圧電源回路 |
| JP2007128292A (ja) * | 2005-11-04 | 2007-05-24 | Ricoh Co Ltd | ボルテージレギュレータ |
| US7918319B2 (en) | 2006-05-01 | 2011-04-05 | Mitsubishi Electric Corporation | Elevator apparatus |
| JP2011138192A (ja) * | 2009-12-25 | 2011-07-14 | Samsung Electronics Co Ltd | 電源回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3693625B2 (ja) * | 2002-04-15 | 2005-09-07 | 沖電気工業株式会社 | 過電流保護回路およびその集積回路 |
| JP3818231B2 (ja) * | 2002-07-12 | 2006-09-06 | 株式会社デンソー | 電源回路 |
| US7064529B2 (en) * | 2003-09-17 | 2006-06-20 | Atmel Corporation | Dual stage voltage regulation circuit |
| EP1521156B1 (en) * | 2003-09-30 | 2006-06-14 | Infineon Technologies AG | Regulating system |
| JP4199706B2 (ja) * | 2004-07-13 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 降圧回路 |
| JP4523473B2 (ja) * | 2005-04-04 | 2010-08-11 | 株式会社リコー | 定電圧回路 |
| US7417416B2 (en) * | 2005-10-27 | 2008-08-26 | International Business Machines Corporation | Regulator with load tracking bias |
| JP4757623B2 (ja) * | 2005-12-21 | 2011-08-24 | パナソニック株式会社 | 電源回路 |
| JP6298671B2 (ja) | 2013-05-31 | 2018-03-20 | エイブリック株式会社 | ボルテージレギュレータ |
| JP2022052187A (ja) * | 2020-09-23 | 2022-04-04 | 株式会社東芝 | 電源回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996604A (ja) * | 1982-11-24 | 1984-06-04 | 株式会社フジクラ | 転位複合絶縁電線 |
| JPH07113862B2 (ja) * | 1987-02-27 | 1995-12-06 | 沖電気工業株式会社 | 基準電圧発生回路 |
| US5221887A (en) * | 1988-08-08 | 1993-06-22 | Zdzislaw Gulczynski | Synchronous switching power supply comprising boost or flyback converter |
| US5164657A (en) * | 1988-08-08 | 1992-11-17 | Zdzislaw Gulczynski | Synchronous switching power supply comprising buck converter |
| US4920309A (en) * | 1989-03-24 | 1990-04-24 | National Semiconductor Corporation | Error amplifier for use with parallel operated autonomous current or voltage regulators using transconductance type power amplifiers |
| US5739681A (en) * | 1992-02-07 | 1998-04-14 | Crosspoint Solutions, Inc. | Voltage regulator with high gain cascode current mirror |
| US5336986A (en) * | 1992-02-07 | 1994-08-09 | Crosspoint Solutions, Inc. | Voltage regulator for field programmable gate arrays |
| JPH05289761A (ja) | 1992-04-14 | 1993-11-05 | Sanyo Electric Co Ltd | 定電圧電源回路 |
| DE4215423A1 (de) * | 1992-05-11 | 1993-11-18 | Sgs Thomson Microelectronics | Schmitt-Trigger |
| US5347211A (en) * | 1993-03-11 | 1994-09-13 | Innova Electronics Corporation | Selectable output power converter |
| JP2806324B2 (ja) * | 1995-08-25 | 1998-09-30 | 日本電気株式会社 | 内部降圧回路 |
| JP2000066745A (ja) * | 1998-08-26 | 2000-03-03 | New Japan Radio Co Ltd | 定電圧レギュレータ回路 |
| JP3153199B2 (ja) | 1999-02-19 | 2001-04-03 | 甲府日本電気株式会社 | 電源制御回路 |
| JP2000284843A (ja) | 1999-03-31 | 2000-10-13 | Fuji Electric Co Ltd | シリーズレギュレータ電源回路 |
| JP4221123B2 (ja) * | 1999-07-30 | 2009-02-12 | 新日本無線株式会社 | レギュレータ回路 |
-
2001
- 2001-05-29 JP JP2001161055A patent/JP3527216B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-28 US US10/154,838 patent/US6686728B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099500A (ja) * | 2004-09-30 | 2006-04-13 | Mitsumi Electric Co Ltd | レギュレータ回路 |
| JP2006203987A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Instruments Inc | スイッチング・レギュレータ回路 |
| JP4717449B2 (ja) * | 2005-01-19 | 2011-07-06 | セイコーインスツル株式会社 | スイッチング・レギュレータ回路 |
| JP2006301787A (ja) * | 2005-04-18 | 2006-11-02 | Ricoh Co Ltd | 定電圧電源回路 |
| JP4527592B2 (ja) * | 2005-04-18 | 2010-08-18 | 株式会社リコー | 定電圧電源回路 |
| JP2007128292A (ja) * | 2005-11-04 | 2007-05-24 | Ricoh Co Ltd | ボルテージレギュレータ |
| US7918319B2 (en) | 2006-05-01 | 2011-04-05 | Mitsubishi Electric Corporation | Elevator apparatus |
| JP2011138192A (ja) * | 2009-12-25 | 2011-07-14 | Samsung Electronics Co Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6686728B2 (en) | 2004-02-03 |
| US20020180409A1 (en) | 2002-12-05 |
| JP3527216B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5331508B2 (ja) | ボルテージレギュレータ | |
| JP4628176B2 (ja) | 電源装置および電子機器 | |
| JP2002351556A (ja) | 直流安定化電源回路 | |
| US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
| JP4966592B2 (ja) | 電源回路 | |
| JP3442942B2 (ja) | 直流安定化電源回路の出力ドライブ回路 | |
| TWI546642B (zh) | 二級低壓降線性電源供應系統與方法 | |
| US6040736A (en) | Control circuit for power transistors in a voltage regulator | |
| KR20100074317A (ko) | 정전압 회로 | |
| JPH10283043A (ja) | 負荷ポール安定化電圧調整器回路 | |
| JP2008217677A (ja) | 定電圧回路及びその動作制御方法 | |
| JP4005481B2 (ja) | ボルテージ・レギュレータ及び電子機器 | |
| JP2009134698A (ja) | ボルテージレギュレータ | |
| US6850118B2 (en) | Amplifier circuit and power supply provided therewith | |
| US20050088154A1 (en) | Voltage regulator | |
| JPH1070419A (ja) | 増幅回路 | |
| US6075351A (en) | Control system with nonlinear network for load transients | |
| JP2005251130A (ja) | 短絡保護回路付きボルテージレギュレータ回路 | |
| JP4176002B2 (ja) | 定電圧電源装置 | |
| JP7504050B2 (ja) | シャントレギュレータ | |
| CN112558680B (zh) | 线性调整器及其控制电路 | |
| JPH10270784A (ja) | Ｌｄ駆動回路 | |
| JP3542022B2 (ja) | レギュレータ | |
| JP2009294841A (ja) | 直流安定化電源装置 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |