JP2002344138A - Method for manufacturing ceramic laminate - Google Patents

Method for manufacturing ceramic laminate

Info

Publication number
JP2002344138A
JP2002344138A JP2001142695A JP2001142695A JP2002344138A JP 2002344138 A JP2002344138 A JP 2002344138A JP 2001142695 A JP2001142695 A JP 2001142695A JP 2001142695 A JP2001142695 A JP 2001142695A JP 2002344138 A JP2002344138 A JP 2002344138A
Authority
JP
Japan
Prior art keywords
ceramic
green sheet
resonance element
conductor
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001142695A
Other languages
Japanese (ja)
Inventor
Hideya Maki
秀哉 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2001142695A priority Critical patent/JP2002344138A/en
Publication of JP2002344138A publication Critical patent/JP2002344138A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a ceramic laminate with high precision at low costs. SOLUTION: After a first green sheet is burned, a conductive pattern is formed on the first green sheet, and a plurality of second green sheets, on which conductive patterns are formed, are laminated and pressed on the sintered first green sheet. Since this laminate is burned, shrinkage of the second green sheets in a plane direction can be prevented. Consequently, deterioration of precision due to a shrinkage error can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は積層セラミック印刷
配線板や積層セラミック電子部品などのセラミック積層
体の製造方法に関する。
The present invention relates to a method for manufacturing a ceramic laminate such as a multilayer ceramic printed wiring board and a multilayer ceramic electronic component.

【0002】[0002]

【従来の技術】近年、高密度実装の要求に伴いこの種の
セラミック積層体は高い製造精度が要求されている。例
えば、セラミック積層体の一形態である積層セラミック
印刷配線板は、挟ピッチ化した部品を確実に実装できる
ように導体パターンの高精度化が求められている。ま
た、印刷配線板内に抵抗器やコンデンサやインダクタな
どの部品を埋め込む場合には、各部品の特性の高精度化
が求められている。また、セラミック積層体の一形態で
ある積層コンデンサ・積層インダクタ・積層型誘電体フ
ィルタなどの積層セラミック電子部品も、その特性の高
精度化が求められている。
2. Description of the Related Art In recent years, with the demand for high-density mounting, this type of ceramic laminate has been required to have high manufacturing accuracy. For example, a multilayer ceramic printed wiring board, which is one form of a ceramic laminate, is required to have a high-precision conductive pattern so that components having a narrow pitch can be reliably mounted. In addition, when components such as resistors, capacitors, and inductors are embedded in a printed wiring board, the characteristics of each component are required to be highly accurate. In addition, multilayer ceramic electronic components, such as multilayer capacitors, multilayer inductors, and multilayer dielectric filters, which are forms of the ceramic multilayer body, are required to have high-precision characteristics.

【0003】この種のセラミック積層体は、一般的に、
導電性ペーストを塗布した生セラミックシートを積層
し、この積層体を所定条件で焼成することにより製造さ
れる。この焼成工程では生セラミックシートが収縮する
ため、生セラミックシートの大きさ及び導電性ペースト
の塗布パターンは予め収縮を考慮して設計する必要があ
る。しかしながら、収縮の度合いは焼成条件などで決定
されるため、収縮を考慮した設計を行っても精度を向上
させるには限界があった。
[0003] This type of ceramic laminate is generally
It is manufactured by laminating green ceramic sheets to which a conductive paste has been applied, and firing this laminate under predetermined conditions. Since the green ceramic sheet shrinks in this firing step, the size of the green ceramic sheet and the application pattern of the conductive paste must be designed in advance in consideration of the shrinkage. However, since the degree of shrinkage is determined by baking conditions and the like, there is a limit in improving the accuracy even if design is performed in consideration of shrinkage.

【0004】[0004]

【発明が解決しようとする課題】上記課題を解決するた
めに、特開平4−243978号公報、特開平5−10
2666号公報、特開平5−327220号公報、特開
平5−167253号公報、特開平6−97661号公
報に記載された技術が提案されている。これらの技術は
何れも生セラミックシートの上面及び下面の一方又は双
方に未焼結シートなどを貼り付けた後に焼成させ、焼結
後に該未焼結シートを除去している。これにより、生セ
ラミックシートの平面方向の収縮を防止している。しか
しながら、これらの技術では、未焼結シートなどの別部
材を用意する必要があるとともに、該未焼結シートの添
付工程及び除去工程を必要とするので、低コスト化が困
難であった。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, Japanese Patent Application Laid-Open Nos. 4-243978 and 5-10
The techniques described in JP-A-2666, JP-A-5-327220, JP-A-5-167253, and JP-A-6-97661 have been proposed. In each of these techniques, an unsintered sheet or the like is attached to one or both of an upper surface and a lower surface of a green ceramic sheet and then fired, and after sintering, the unsintered sheet is removed. Thereby, the contraction of the green ceramic sheet in the plane direction is prevented. However, in these techniques, it is necessary to prepare a separate member such as an unsintered sheet, and it is necessary to attach and remove the unsintered sheet, so that it has been difficult to reduce the cost.

【0005】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、セラミック積層体を
高精度且つ低廉に製造することができる製造方法を提供
することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a manufacturing method capable of manufacturing a ceramic laminate at high accuracy and at low cost.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、請求項1では、生セラミックシートを焼成して焼結
セラミック体を得る第1の焼成工程と、該焼結セラミッ
ク体上に生セラミックシートを積層して積層体を得る積
層工程と、該積層体を焼成する第2の焼成工程とを備え
たことを特徴とするセラミック積層体の製造方法を提案
する。
In order to achieve the above object, according to the present invention, there is provided a first firing step of firing a green ceramic sheet to obtain a sintered ceramic body, and forming a green ceramic sheet on the sintered ceramic body. A method for manufacturing a ceramic laminate, comprising: a lamination step of laminating ceramic sheets to obtain a laminate; and a second firing step of firing the laminate.

【0007】本発明によれば、第1の焼成工程にて焼成
された焼結セラミック体は第2の焼成工程において収縮
しないので、積層工程において積層した生セラミックシ
ートが第2の焼成工程において平面方向に収縮すること
を防止できる。したがって、例えば導電体の形成が不要
な層などのように高い精度を必要としない層について第
1の焼成工程で焼成させ、高い精度を必要とする層につ
いては第2の焼成工程で焼成させれば、セラミック積層
体を高精度に製造することができる。また、従来の技術
のように平面方向の収縮を防止するために別部材を用意
する必要がないので、低コストで高精度なセラミック積
層体を製造することができる。
According to the present invention, since the sintered ceramic body fired in the first firing step does not shrink in the second firing step, the green ceramic sheets stacked in the laminating step are flattened in the second firing step. It can be prevented from contracting in the direction. Therefore, for example, a layer that does not require high accuracy, such as a layer that does not require formation of a conductor, is fired in the first firing step, and a layer that requires high accuracy is fired in the second firing step. If this is the case, the ceramic laminate can be manufactured with high precision. Further, since it is not necessary to prepare a separate member to prevent shrinkage in the plane direction unlike the prior art, a low-cost and high-precision ceramic laminate can be manufactured.

【0008】また、請求項2では、請求項1記載のセラ
ミック積層体の製造方法において、前記第1の焼成工程
の後に、前記焼結セラミック体の表面に導体を形成する
導体形成工程を備えたことを特徴とするものを提案す
る。
According to a second aspect of the present invention, in the method for manufacturing a ceramic laminate according to the first aspect, a conductor forming step of forming a conductor on the surface of the sintered ceramic body is provided after the first firing step. We propose one that is characterized.

【0009】本発明によれば、第2の焼結工程において
焼結セラミック体の平面方向の収縮を防止できるので、
導体形成工程においては収縮を考慮することなく高精度
な導体形成が可能となる。
According to the present invention, the shrinkage of the sintered ceramic body in the planar direction can be prevented in the second sintering step.
In the conductor forming step, it is possible to form a conductor with high precision without considering shrinkage.

【0010】さらに、請求項3では、請求項2記載のセ
ラミック積層体の製造方法において、前記導体形成工程
では薄膜導体を形成することを特徴とするものを提案す
る。
Further, a third aspect of the present invention proposes a method of manufacturing a ceramic laminate according to the second aspect, wherein a thin film conductor is formed in the conductor forming step.

【0011】本発明によれば、導体形成工程において薄
膜導体を形成するので、導体とセラミックを同時焼成す
る場合と比較して導電率が低く且つ高周波特性に優れた
導体を形成することができる。
According to the present invention, since the thin film conductor is formed in the conductor forming step, it is possible to form a conductor having lower conductivity and excellent high frequency characteristics as compared with the case where the conductor and the ceramic are co-fired.

【0012】本発明の好適な態様の一例として、請求項
4では、請求項3記載のセラミック積層体の製造方法に
おいて、前記導体形成工程はドライプロセスにより薄膜
導体を形成することを特徴とするものを提案する。ま
た、請求項5では、請求項4記載のセラミック積層体の
製造方法において、前記導体形成工程はウェットプロセ
スにより薄膜導体を形成することを特徴とするものを提
案する。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a ceramic laminate according to the third aspect, wherein the conductor forming step forms a thin film conductor by a dry process. Suggest. According to a fifth aspect of the present invention, there is provided the method of manufacturing a ceramic laminate according to the fourth aspect, wherein the conductor forming step forms a thin film conductor by a wet process.

【0013】さらに、本発明の好適な態様の一例とし
て、請求項6では、請求項1乃至5何れか1項記載のセ
ラミック積層体の製造方法において、前記積層工程では
導電性ペーストが印刷された生セラミックシートを積層
し、前記第2の焼成工程において生セラミックシートと
導電性ペーストを同時焼成することを特徴とするものを
提案する。
According to a sixth aspect of the present invention, in the method of manufacturing a ceramic laminate according to any one of the first to fifth aspects, a conductive paste is printed in the laminating step. A proposal is made of stacking green ceramic sheets and simultaneously firing the green ceramic sheet and the conductive paste in the second firing step.

【0014】[0014]

【発明の実施の形態】(第1の実施の形態)本発明の第
1の実施形態について図1及び図2を参照して説明す
る。本実施の形態ではセラミック積層体の一例である印
刷配線板について説明する。図1は第1の実施形態によ
り製造された印刷配線板の断面図、図2は第1の実施形
態に係る印刷配線板の製造工程を説明するフローチャー
トである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. In this embodiment, a printed wiring board which is an example of a ceramic laminate will be described. FIG. 1 is a cross-sectional view of a printed wiring board manufactured according to the first embodiment, and FIG. 2 is a flowchart illustrating a manufacturing process of the printed wiring board according to the first embodiment.

【0015】図1に示すように、印刷配線板10は、複
数のセラミック層11〜14と各セラミック層11〜1
4の層間及び表面に形成された導体パターン15と、異
なる層に形成された導体パターン15を相互に接続する
ビアホール16とを備えている。ビアホール16には導
体パターン15と同一組成の導体が充填されている。
As shown in FIG. 1, the printed wiring board 10 includes a plurality of ceramic layers 11 to 14 and respective ceramic layers 11 to 1.
There are provided conductor patterns 15 formed on the four layers and on the surface, and via holes 16 interconnecting the conductor patterns 15 formed on different layers. The via hole 16 is filled with a conductor having the same composition as the conductor pattern 15.

【0016】次に、この印刷配線板10の製造工程につ
いて説明する。図2に示すように、まず、第1のグリー
ンシートを形成する(ステップS1)。具体的には、セ
ラミック粉末と有機バインダ等及び分散媒をボールミル
に入れて十分に混合することによりセラミックスラリー
を作成する。ここで、セラミック粉末としては、例えば
Al23、SiO2、B23、CaO、MgOの混合粉
末等である。また、有機バインダとしては、例えばポリ
ビニルブチラールである。また、分散媒としては、例え
ばトルエンやIPAである。そして、ドクターブレード
法などにより前記スラリーから第1のグリーンシートを
形成する。このドクターブレード法では、ポリエチレン
テフタレート(PET)等からなるベースフィルム上に
スラリーを流し、その厚みをドクターブレードとの隙間
で調整する。この後に、これを乾燥させて所定厚みのグ
リーンシートを得る。ここで、第1のグリーンシートは
後の焼成工程における収縮率を考慮した大きさで形成す
る。また、必要に応じて第1のグリーンシートにビアホ
ールを形成する。この第1のグリーンシートは、後の焼
成工程で焼結して図1に示すセラミック層11となる。
Next, the manufacturing process of the printed wiring board 10 will be described. As shown in FIG. 2, first, a first green sheet is formed (Step S1). Specifically, a ceramic slurry is prepared by putting a ceramic powder, an organic binder and the like and a dispersion medium into a ball mill and mixing them sufficiently. Here, the ceramic powder is, for example, a mixed powder of Al 2 O 3 , SiO 2 , B 2 O 3 , CaO, and MgO. The organic binder is, for example, polyvinyl butyral. The dispersion medium is, for example, toluene or IPA. Then, a first green sheet is formed from the slurry by a doctor blade method or the like. In the doctor blade method, a slurry is flowed on a base film made of polyethylene terephthalate (PET) or the like, and the thickness is adjusted by a gap with the doctor blade. Thereafter, this is dried to obtain a green sheet having a predetermined thickness. Here, the first green sheet is formed in a size in consideration of a shrinkage ratio in a subsequent firing step. Also, a via hole is formed in the first green sheet as needed. This first green sheet is sintered in a later firing step to become the ceramic layer 11 shown in FIG.

【0017】次に、この第1のグリーンシートを所定の
焼成条件で焼成する(ステップS2)。この焼成工程に
より第1のグリーンシートが焼結してセラミック層11
となる。つまり、この焼成工程では第1のグリーンシー
トはセラミック層11の大きさに収縮する。
Next, the first green sheet is fired under predetermined firing conditions (step S2). This firing step sinters the first green sheet to form the ceramic layer 11
Becomes That is, in this firing step, the first green sheet contracts to the size of the ceramic layer 11.

【0018】次に、焼結した第1のグリーンシートの表
面に導体パターンを形成する(ステップS3)。具体的
には、真空蒸着やスパッタリングなどのドライプロセ
ス、無電界メッキなどのウェットプロセスを用いて、薄
膜導体を形成する。ここで、導体パターンの形成は平面
方向の収縮をほとんど考慮する必要はない。
Next, a conductor pattern is formed on the surface of the sintered first green sheet (step S3). Specifically, the thin film conductor is formed by using a dry process such as vacuum evaporation or sputtering, or a wet process such as electroless plating. Here, it is almost unnecessary to consider the contraction in the plane direction when forming the conductor pattern.

【0019】次に、第2のグリーンシートを複数形成す
る(ステップS4)。具体的には、前記ステップS1と
同様の工程により、前記第1のグリーンシートと同一の
組成を有する原材料からスラリーを作成し、該スラリー
から第2のグリーンシートを作成する。ここで、第2の
グリーンシートの大きさは平面方向の収縮は考慮するこ
となくセラミック層12〜14の大きさとほぼ同じ大き
さで形成する。なお、後の焼成工程で厚み方向には収縮
するので、厚みに関しては収縮を考慮した寸法で作成す
る必要がある。また、必要に応じて第2のグリーンシー
トにビアホールを形成する。
Next, a plurality of second green sheets are formed (step S4). Specifically, a slurry is formed from a raw material having the same composition as the first green sheet, and a second green sheet is formed from the slurry by the same process as in step S1. Here, the size of the second green sheet is formed to be substantially the same as the size of the ceramic layers 12 to 14 without considering the shrinkage in the plane direction. In addition, since it shrinks in the thickness direction in the subsequent baking process, it is necessary to prepare the thickness in a dimension in consideration of shrinkage. Also, a via hole is formed in the second green sheet as needed.

【0020】次に、第2のグリーンシート上に導体パタ
ーンを形成する(ステップS5)。具体的には、まず、
例えばCu、Ni、Ag−Pd等の金属粉末と分散媒を
混合して導電性ペーストを作成する。次に、この導電性
ペーストをスクリーン印刷法などで印刷する。ここで、
導体パターンの形成は平面方向の収縮をほとんど考慮す
る必要はない。
Next, a conductor pattern is formed on the second green sheet (step S5). Specifically, first,
For example, a conductive powder is prepared by mixing a metal powder such as Cu, Ni, and Ag-Pd with a dispersion medium. Next, this conductive paste is printed by a screen printing method or the like. here,
In forming the conductor pattern, it is almost unnecessary to consider the contraction in the plane direction.

【0021】次に、導電性ペーストが印刷された複数の
第2のグリーンシートを所定の順序で焼結した第1のグ
リーンシート上に積層し、これらを一体に圧着する(ス
テップS6)。
Next, a plurality of second green sheets on which the conductive paste is printed are laminated on the first green sheet sintered in a predetermined order, and these are integrally pressed (step S6).

【0022】次に、この積層体を所定の焼成条件で焼成
する(ステップS7)。これにより、第2のグリーンシ
ート及び該グリーンシートに印刷した導電性ペーストが
同時焼成する。このとき、第2のグリーンシートは前記
ステップS2で焼結したセラミック層11とともに積層
されているので、該第2のグリーンシートには平面方向
の収縮がほとんど生じない。
Next, the laminate is fired under predetermined firing conditions (step S7). Thereby, the second green sheet and the conductive paste printed on the green sheet are simultaneously fired. At this time, since the second green sheet is laminated with the ceramic layer 11 sintered in step S2, the second green sheet hardly shrinks in the planar direction.

【0023】最後に、焼結した積層体の所定部位にオー
バーコーティングを施し、セラミック積層体の一例であ
る印刷配線板が得られる。
Finally, a predetermined portion of the sintered laminate is overcoated to obtain a printed wiring board as an example of the ceramic laminate.

【0024】このように、本実施の形態によるセラミッ
ク積層体の製造方法では、まず第1のグリーンシートを
焼成し、その後に複数の第2のグリーンシートを積層し
ているので、焼成時における第2のグリーンシートの平
面方向の収縮を抑えることができる。したがって、第2
のグリーンシート及び該第2のグリーンシートに形成す
る導体パターンの製造精度が向上する。また、平面方向
の収縮を抑えるための部材を除去する工程を必要としな
いので、前述した従来の方法と比較して安価にセラミッ
ク積層体を製造できる。
As described above, in the method for manufacturing a ceramic laminate according to the present embodiment, the first green sheet is fired first, and then a plurality of second green sheets are stacked. The shrinkage of the green sheet 2 in the plane direction can be suppressed. Therefore, the second
The manufacturing accuracy of the conductor pattern formed on the green sheet and the second green sheet is improved. Further, since a step of removing a member for suppressing shrinkage in the planar direction is not required, a ceramic laminate can be manufactured at a lower cost as compared with the above-described conventional method.

【0025】また、第1のグリーンシートに形成する導
体パターンを、第1のグリーンシートの焼成後に形成し
ているので、該導体パターンの製造精度が向上する。特
に、本実施の形態では、ドライプロセスやウェットプロ
セスなどの薄膜形成法で該導体パターンを形成している
ので、導電性ペーストとグリーンシートを同時焼成して
得られた導体パターンと比較して、特性が良好なものと
なる。
Further, since the conductor pattern formed on the first green sheet is formed after the firing of the first green sheet, the production accuracy of the conductor pattern is improved. In particular, in the present embodiment, since the conductive pattern is formed by a thin film forming method such as a dry process or a wet process, compared with a conductive pattern obtained by simultaneously firing a conductive paste and a green sheet, The characteristics are good.

【0026】(第2の実施の形態)本発明の第2の実施
の形態について図面を参照して説明する。本実施の形態
ではセラミック積層体の一例である積層型誘電体フィル
タについて説明する。図3は第2の実施形態により製造
された積層型誘電体フィルタの外観斜視図、図4は第2
の実施の形態により製造された積層型誘電体フィルタの
積層体の分解斜視図、図5は第2の実施形態に係る積層
型誘電体フィルタの製造工程を説明するフローチャート
である。
(Second Embodiment) A second embodiment of the present invention will be described with reference to the drawings. In the present embodiment, a laminated dielectric filter which is an example of a ceramic laminated body will be described. FIG. 3 is an external perspective view of a multilayer dielectric filter manufactured according to the second embodiment, and FIG.
FIG. 5 is an exploded perspective view of a multilayer body of the multilayer dielectric filter manufactured according to the embodiment, and FIG. 5 is a flowchart illustrating a manufacturing process of the multilayer dielectric filter according to the second embodiment.

【0027】図3に示すように、この積層型誘電体フィ
ルタ100は、誘電体と導体を積層してなる積層体10
1と、積層体101の両端部に付設した一対の入出力端
子102と、積層体101の外面に形成したグランド端
子103とを備えている。
As shown in FIG. 3, the laminated dielectric filter 100 is composed of a laminated body 10 formed by laminating a dielectric and a conductor.
1, a pair of input / output terminals 102 attached to both ends of the multilayer body 101, and a ground terminal 103 formed on the outer surface of the multilayer body 101.

【0028】入出力端子102は、積層体101の積層
方向に平行な両端面101aの中央部において積層方向
に延びる主部102aと、該端面101aから積層方向
に直交する上下面101bの端部に回り込んで形成され
た回り込み部102bとを備えている。
The input / output terminal 102 has a main portion 102a extending in the laminating direction at the center of both end surfaces 101a parallel to the laminating direction of the laminated body 101, and an upper and lower surface 101b perpendicular to the laminating direction from the end surface 101a. And a wraparound portion 102b formed by wraparound.

【0029】グランド端子103は、積層体101の積
層方向に平行な側面101cの全面から端面101a及
び上下面101bの端部に亘り形成されている。すなわ
ち、グランド端子103は、積層体101の積層方向に
平行な側面101cの全面に形成された主部103a
と、該側面101cから端面101a及び上下面101
bの端部に回り込んで形成された回り込み部103bと
からなる。
The ground terminal 103 is formed from the entire side surface 101c parallel to the laminating direction of the laminated body 101 to the end surfaces 101a and the end portions of the upper and lower surfaces 101b. That is, the ground terminal 103 is formed by a main portion 103 a
And the end face 101a and the upper and lower faces 101 from the side face 101c.
and a wraparound portion 103b formed so as to wrap around the end of b.

【0030】図4に示すように、積層体101は、導体
が形成されていない誘電体層110と所定パターンの導
体を形成した複数の誘電体層111〜119を積層した
一体構造となっている。各誘電体層110〜119は、
例えばBaTiO3系の誘電性を有するセラミック焼結
体からなる。
As shown in FIG. 4, the laminate 101 has an integrated structure in which a dielectric layer 110 on which no conductor is formed and a plurality of dielectric layers 111 to 119 on which conductors of a predetermined pattern are formed are laminated. . Each of the dielectric layers 110 to 119 includes
For example, it is made of a BaTiO 3 -based ceramic sintered body having a dielectric property.

【0031】誘電体層111には、第1のグランド電極
121が形成されている。第1のグランド電極121
は、誘電体層111の長辺側に露出しており、グランド
端子103の主部103aと接続している。また、第1
のグランド電極121は、誘電体層111の短辺側の端
部には形成されていない。これは、第1には、誘電体層
111の全面に第1のグランド電極121を形成する
と、誘電体層111と誘電体層110との接着強度が低
下するためである。また、第2には、グランド端子10
3と入出力端子102との短絡を防止するためである。
さらに、第1のグランド電極121は、入出力端子10
2と対向する辺の中央部が誘電体層111の中心方向に
向かって引き込んだ形状となっている。
The first ground electrode 121 is formed on the dielectric layer 111. First ground electrode 121
Are exposed on the long side of the dielectric layer 111 and are connected to the main portion 103a of the ground terminal 103. Also, the first
The ground electrode 121 is not formed at the end on the short side of the dielectric layer 111. First, when the first ground electrode 121 is formed on the entire surface of the dielectric layer 111, the bonding strength between the dielectric layer 111 and the dielectric layer 110 is reduced. Second, the ground terminal 10
3 to prevent a short circuit between the input / output terminal 3 and the input / output terminal 102.
Further, the first ground electrode 121 is connected to the input / output terminal 10.
The center of the side opposite to 2 has a shape drawn toward the center of the dielectric layer 111.

【0032】また、誘電体層111には、入出力端子1
02の主部102aと接続する容量形成電極122及び
123が形成されている。この容量形成電極122及び
123は、前述した第1のグランド電極121の引き込
み部に配置されている。これにより、容量形成電極12
2,123と第1のグランド電極121の間には所定の
容量が形成される。容量形成電極122及び123は、
その一部が誘電体層110を介して入出力端子102の
回り込み部102bと重なるように形成されている。
The dielectric layer 111 has an input / output terminal 1
Capacitor forming electrodes 122 and 123 connected to the main part 102a of No. 02 are formed. These capacitance forming electrodes 122 and 123 are arranged in the lead-in portion of the first ground electrode 121 described above. Thereby, the capacitance forming electrode 12
A predetermined capacitance is formed between the first ground electrode 121 and the second ground electrode 123. The capacitance forming electrodes 122 and 123
Part thereof is formed so as to overlap with the wraparound portion 102b of the input / output terminal 102 via the dielectric layer 110.

【0033】誘電体層112には、互いに平行に形成さ
れた矩形の波長短縮用電極124,125,126が形
成されている。この波長短縮用電極124〜126は、
誘電体層112の短手方向に延びている。すなわち、各
波長短縮用電極124〜126は、前記一対の入出力端
子102を結ぶ方向と直交する方向に延びている。波長
短縮用電極124〜126の一方の端部は、誘電体層1
12の一方の長辺に露出し、前記グランド端子103の
主部103aに接続している。この波長短縮用電極12
4〜126は、誘電体層112を介して後述する第1共
振素子片127〜129と重なるように配置されてい
る。これにより、波長短縮用電極124〜126と第1
共振素子片127〜129とが容量結合するので、共振
素子の波長短縮効果が得られる。
On the dielectric layer 112, rectangular wavelength shortening electrodes 124, 125 and 126 formed in parallel with each other are formed. The wavelength shortening electrodes 124 to 126 are
The dielectric layer 112 extends in the short direction. That is, each of the wavelength shortening electrodes 124 to 126 extends in a direction orthogonal to a direction connecting the pair of input / output terminals 102. One end of each of the wavelength shortening electrodes 124 to 126 is connected to the dielectric layer 1.
12, and is connected to the main portion 103a of the ground terminal 103. This wavelength shortening electrode 12
4 to 126 are disposed so as to overlap with first resonance element pieces 127 to 129 described later via the dielectric layer 112. Thus, the wavelength shortening electrodes 124 to 126 and the first
Since the resonance element pieces 127 to 129 are capacitively coupled, an effect of shortening the wavelength of the resonance element can be obtained.

【0034】誘電体層113には、矩形の第1共振素子
片127,128,129が形成されている。この第1
共振素子片127〜129は、前記一対の入出力端子1
02を結ぶ方向と直交する方向に延びている。また、第
1共振素子片127〜129は、誘電体層113におい
て、前記波長短縮用電極124〜126が形成されてい
る側に配置されている。さらに、第1共振素子片127
〜129は、誘電体層113を介して後述する第2共振
素子片134〜136と重なるように配置されている。
さらに、第1共振素子片127〜129の一方の端部に
はビアホール(図示省略)が形成されている。第1共振
素子片127〜129は、このビアホール(図示省略)
を介して第2共振素子片134〜136及び第3共振素
子片143〜145と接続している。
On the dielectric layer 113, rectangular first resonance element pieces 127, 128 and 129 are formed. This first
The resonance element pieces 127 to 129 are connected to the pair of input / output terminals 1.
02 extends in a direction perpendicular to the direction connecting the two. The first resonance element pieces 127 to 129 are arranged on the dielectric layer 113 on the side where the wavelength shortening electrodes 124 to 126 are formed. Further, the first resonance element piece 127
To 129 are disposed so as to overlap with second resonance element pieces 134 to 136 described later via the dielectric layer 113.
Further, via holes (not shown) are formed at one ends of the first resonance element pieces 127 to 129. The first resonance element pieces 127 to 129 are formed in the via holes (not shown).
Are connected to the second resonance element pieces 134 to 136 and the third resonance element pieces 143 to 145 via the.

【0035】誘電体層114には、結合用電極130が
形成されている。結合用電極130は、誘電体層114
のほぼ中央付近において誘電体層114の長手方向に延
びて形成されている。結合用電極130は、両端部に形
成された矩形の結合部130aと、両結合部130aを
結び該結合部130aよりも幅の狭い接続線部130b
からなる。結合用電極130の一方の結合部130a
は、第1共振素子片127及び第2共振素子片134の
中央部付近と誘電体層113及び114を挟んで重なる
位置に配置されている。結合用電極130の他方の結合
部130aは、第1共振素子片128及び第2共振素子
片135の中央部付近と誘電体層113及び114を挟
んで重なると位置に配置されている。また、誘電体層1
14には、誘電体層113のビアホール(図示省略)と
接続するランド131〜133が形成されている。各ラ
ンド131〜133の形成位置には前記ビアホール(図
示省略)が形成されている。
The coupling electrode 130 is formed on the dielectric layer 114. The coupling electrode 130 is formed on the dielectric layer 114.
Is formed so as to extend in the longitudinal direction of the dielectric layer 114 substantially in the vicinity of the center. The coupling electrode 130 has a rectangular coupling portion 130a formed at both ends and a connecting line portion 130b which connects the coupling portions 130a and has a width smaller than the coupling portion 130a.
Consists of One coupling portion 130a of the coupling electrode 130
Are arranged at positions overlapping the vicinity of the center of the first resonance element piece 127 and the second resonance element piece 134 with the dielectric layers 113 and 114 interposed therebetween. The other coupling portion 130a of the coupling electrode 130 is disposed at a position where the vicinity of the center of the first resonance element piece 128 and the second resonance element piece 135 overlaps with the dielectric layers 113 and 114 therebetween. Also, the dielectric layer 1
14, lands 131 to 133 connected to via holes (not shown) of the dielectric layer 113 are formed. The via holes (not shown) are formed at the positions where the lands 131 to 133 are formed.

【0036】誘電体層115には、ストリップライン型
の第2共振素子片134,135,136が互いに平行
となるように形成されている。各第2共振素子片135
〜136は、前記一対の入出力端子102を結ぶ方向と
直交する方向に延びている。各第2共振素子片134〜
136の一端側は、前記波長短縮用電極124〜126
が接続していない側のグランド端子103の主部103
aに接続している。各第2共振素子片134〜136の
他端側は、前記波長短縮用電極124〜126が接続し
ている側のグランド端子103と所定の距離をおいて対
向している。各第2共振素子片134〜136の開放端
側には前記ビアホール(図示省略)が形成されている。
On the dielectric layer 115, stripline type second resonance element pieces 134, 135, and 136 are formed so as to be parallel to each other. Each second resonance element piece 135
136 extend in a direction orthogonal to the direction connecting the pair of input / output terminals 102. Each of the second resonance element pieces 134 to
One end of 136 is connected to the wavelength shortening electrodes 124 to 126.
Of the ground terminal 103 on the side where is not connected
a. The other end of each of the second resonance element pieces 134 to 136 is opposed to the ground terminal 103 to which the wavelength shortening electrodes 124 to 126 are connected at a predetermined distance. The via holes (not shown) are formed on the open ends of the second resonance element pieces 134 to 136.

【0037】3つの第2共振素子134〜136のうち
入出力側の第2共振素子片134及び136には、前記
入出力端子102の主部102aと接続する入出力電極
137及び138が接続されている。入出力電極137
及び138は、それぞれ誘電体層115の端部に配置さ
れた入出力部137a,138aと、該入出力部137
a,138aと第2共振素子片134,136を接続す
る接続線部137b,138bとからなる。接続線部1
37b,138bは、蛇行した線状に形成されており、
中央部よりやや開放端側の位置で第2共振素子片13
4,136と接続している。なお、接続線部137b,
138bと第2共振素子片134,136との接続位置
は、設計目標となるフィルタ特性に応じて、適宜、開放
端側又は短絡端側に移動させてもよい。
The input / output electrodes 137 and 138 connected to the main portion 102a of the input / output terminal 102 are connected to the input / output second resonance element pieces 134 and 136 of the three second resonance elements 134 to 136. ing. Input / output electrode 137
And 138, input / output units 137a, 138a arranged at the ends of the dielectric layer 115, and the input / output units 137
a, 138a and connection lines 137b, 138b connecting the second resonance element pieces 134, 136. Connection line 1
37b and 138b are formed in a meandering linear shape,
The second resonance element piece 13 is located at a position slightly open from the center.
4,136. Note that the connection line portion 137b,
The connection position between the 138b and the second resonance element pieces 134 and 136 may be appropriately moved to the open end side or the short-circuit end side according to a filter characteristic to be a design target.

【0038】誘電体層116には、結合用電極139が
形成されている。結合用電極139は、誘電体層116
のほぼ中央付近において誘電体層116の長手方向に延
びて形成されている。結合用電極139は、両端部に形
成された矩形の結合部139aと、両結合部139aを
結び該結合部139aよりも幅の狭い接続線部139b
からなる。結合用電極139の一方の結合部139a
は、第2共振素子片135及び後述する第3共振素子片
144の中央部付近と誘電体層115及び116を挟ん
で重なる位置に配置されている。結合用電極139の他
方の結合部139aは、第2共振素子片136及び後述
する第3共振素子片145の中央部付近と誘電体層11
5及び116を挟んで重なると位置に配置されている。
また、誘電体層116には、誘電体層115のビアホー
ル(図示省略)と接続するランド140〜142が形成
されている。各ランド140〜142の形成位置にはビ
アホール(図示省略)が形成されている。
The coupling electrode 139 is formed on the dielectric layer 116. The coupling electrode 139 is formed on the dielectric layer 116.
Is formed so as to extend in the longitudinal direction of the dielectric layer 116 substantially in the vicinity of the center. The coupling electrode 139 includes a rectangular coupling portion 139a formed at both ends and a connecting line portion 139b which connects the coupling portions 139a and has a width smaller than the coupling portion 139a.
Consists of One coupling portion 139a of the coupling electrode 139
Are arranged at positions overlapping the vicinity of the center of the second resonance element piece 135 and a third resonance element piece 144 described later with the dielectric layers 115 and 116 interposed therebetween. The other coupling portion 139a of the coupling electrode 139 is located near the center of the second resonance element piece 136 and a third resonance element piece 145, which will be described later, and the dielectric layer 11.
5 and 116 are disposed at positions overlapping each other.
The lands 140 to 142 connected to via holes (not shown) of the dielectric layer 115 are formed in the dielectric layer 116. Via holes (not shown) are formed at positions where the lands 140 to 142 are formed.

【0039】誘電体層117には、矩形の第3共振素子
片143〜145が形成されている。この第3共振素子
片143〜145は、形状及び配置は前記第1共振素子
片127〜129と同様である。第3共振素子片143
〜145の一方の端部は、誘電体層116のビアホール
(図示省略)と接続している。これにより、第1共振素
子片127〜129,第2共振素子片134〜136,
第3共振素子片143〜145の端部が接続される。
On the dielectric layer 117, rectangular third resonance element pieces 143 to 145 are formed. The shape and arrangement of the third resonance element pieces 143 to 145 are the same as those of the first resonance element pieces 127 to 129. Third resonance element piece 143
145 are connected to via holes (not shown) in the dielectric layer 116. Thereby, the first resonance element pieces 127 to 129, the second resonance element pieces 134 to 136,
The ends of the third resonance element pieces 143 to 145 are connected.

【0040】誘電体層118には、互いに平行に形成さ
れた矩形の波長短縮用電極146〜148が形成されて
いる。各波長短縮用電極146〜146の形状及び配置
は前記波長短縮用電極124〜126と同様である。
On the dielectric layer 118, rectangular wavelength shortening electrodes 146 to 148 formed in parallel with each other are formed. The shape and arrangement of the wavelength shortening electrodes 146 to 146 are the same as those of the wavelength shortening electrodes 124 to 126.

【0041】誘電体層119には、第2のグランド電極
149並びに容量形成電極150及び151が形成され
ている。第2のグランド電極149は、前記第1のグラ
ンド電極121と同一の形状を有する。また、容量形成
電極150及び151の形状及び配置については、誘電
体層111に形成された容量形成電極122及び123
と同様である。
On the dielectric layer 119, a second ground electrode 149 and capacitance forming electrodes 150 and 151 are formed. The second ground electrode 149 has the same shape as the first ground electrode 121. Further, regarding the shape and arrangement of the capacitance forming electrodes 150 and 151, the capacitance forming electrodes 122 and 123 formed on the dielectric layer 111 are formed.
Is the same as

【0042】次に、この積層型誘電体フィルタに製造方
法について説明する。まず、前記誘電体層115〜11
9に対応する第1のグリーンシートを形成する(ステッ
プS21)。具体的には、例えばBaTiO3などを主
原料とし添加物としてSiO2などを混合した誘電体セ
ラミック材料に、有機バインダ、有機溶剤又は水を所定
量混合・撹拌してセラミックスラリーを得る。次に、こ
のセラミックスラリーをドクターブレード法等のテープ
成型法により第1のグリーンシートを形成する。この第
1のグリーンシートは、後の焼成工程における収縮を考
慮した寸法で作成する。
Next, a method of manufacturing the laminated dielectric filter will be described. First, the dielectric layers 115 to 11
A first green sheet corresponding to No. 9 is formed (step S21). Specifically, a ceramic slurry is obtained by mixing and stirring a predetermined amount of an organic binder, an organic solvent, or water with a dielectric ceramic material in which, for example, BaTiO 3 or the like is a main raw material and SiO 2 or the like is mixed as an additive. Next, a first green sheet is formed from the ceramic slurry by a tape molding method such as a doctor blade method. The first green sheet is formed with a size in consideration of shrinkage in a subsequent firing step.

【0043】次に、この第1のグリーンシートに、必要
に応じてパンチやレーザなどで穿孔した後に、スクリー
ン印刷法、凹版印刷法、凸版印刷法などにより所定形状
で導電性ペーストを印刷する(ステップS22)。ここ
では、誘電体層115〜119に対応する第1のグリー
ンシートのうち、第2の共振素子片134〜136を形
成する誘電体層115を除く他の誘電体層116〜11
9に導電性ペーストを印刷する。
Next, after perforating the first green sheet with a punch or a laser as required, a conductive paste is printed in a predetermined shape by screen printing, intaglio printing, letterpress printing, or the like ( Step S22). Here, of the first green sheets corresponding to the dielectric layers 115 to 119, other dielectric layers 116 to 11 except for the dielectric layer 115 forming the second resonance element pieces 134 to 136 are used.
9 is printed with a conductive paste.

【0044】次に、第1のグリーンシートをプレス装置
を用いて積層及び圧着してシート積層体を得る(ステッ
プS23)。ここで、第1のグリーンシートの積層順序
は、図4を参照して説明した構成となるように実施す
る。
Next, the first green sheet is laminated and pressed by using a press device to obtain a sheet laminate (step S23). Here, the lamination order of the first green sheets is implemented so as to have the configuration described with reference to FIG.

【0045】次に、このシート積層体を所定の温度条件
及び雰囲気条件で焼成する(ステップS24)。これに
より第1のグリーンシート及び導電性ペーストは焼結し
てそれぞれ誘電体層及び各電極となる。
Next, the sheet laminate is fired under predetermined temperature and atmosphere conditions (step S24). Thereby, the first green sheet and the conductive paste are sintered to form the dielectric layer and the respective electrodes.

【0046】次に、焼結したシート積層体の表面、すな
わち図4における誘電体層115の上面に、第2の共振
素子片134〜136及び入出力電極137及び138
を形成する(ステップS25)。具体的には、真空蒸着
やスパッタリングなどのドライプロセス、無電界メッキ
などのウェットプロセスを用いて、薄膜導体を形成す
る。ここで、導体パターンの形成は平面方向の収縮をほ
とんど考慮する必要はない。
Next, the second resonance element pieces 134 to 136 and the input / output electrodes 137 and 138 are provided on the surface of the sintered sheet laminate, that is, on the upper surface of the dielectric layer 115 in FIG.
Is formed (step S25). Specifically, the thin film conductor is formed by using a dry process such as vacuum evaporation or sputtering, or a wet process such as electroless plating. Here, it is almost unnecessary to consider the contraction in the plane direction when forming the conductor pattern.

【0047】次に、前記誘電体層110〜114に対応
する第2のグリーンシートを形成する(ステップS2
6)。具体的には、第1のグリーンシートと同一の組成
を有する原材料からセラミックスラリーを作成し、該ス
ラリーから第2のグリーンシートを作成する。ここで、
第2のグリーンシートの大きさは平面方向の収縮は考慮
することなく誘電体層110〜114の大きさとほぼ同
じ大きさで形成する。なお、後の焼成工程で厚み方向に
は収縮するので、厚みに関しては収縮を考慮した寸法に
形成する必要がある。
Next, a second green sheet corresponding to the dielectric layers 110 to 114 is formed (step S2).
6). Specifically, a ceramic slurry is prepared from a raw material having the same composition as the first green sheet, and a second green sheet is prepared from the slurry. here,
The size of the second green sheet is formed to be substantially the same as the size of the dielectric layers 110 to 114 without considering shrinkage in the planar direction. In addition, since it shrinks in the thickness direction in the subsequent baking process, it is necessary to form the thickness in a size in consideration of shrinkage.

【0048】次に、この第2のグリーンシートに、必要
に応じてパンチやレーザなどで穿孔した後に、スクリー
ン印刷法、凹版印刷法、凸版印刷法などにより所定形状
で導電性ペーストを印刷する(ステップS27)。
Next, after perforating the second green sheet with a punch or a laser as required, a conductive paste is printed in a predetermined shape by a screen printing method, an intaglio printing method, a relief printing method, or the like ( Step S27).

【0049】次に、前述のシート積層体の上面に第2の
グリーンシートを載置し、プレス装置を用いて積層及び
圧着する(ステップS28)。シート積層体及び第2の
グリーンシートの積層順序は、図4を参照して説明した
構成となるように実施する。
Next, the second green sheet is placed on the upper surface of the above-mentioned sheet laminate, and is laminated and pressed by using a press device (step S28). The lamination order of the sheet laminate and the second green sheet is implemented so as to have the configuration described with reference to FIG.

【0050】次に、このシート積層体を所定の温度条件
及び雰囲気条件で焼成する(ステップS29)。これに
より積層体101を得る。なお、この焼成工程において
は、第2のグリーンシートが既に焼結された積層体と一
体となって積層されているので、第2のグリーンシート
の平面方向の収縮はほとんど生じない。
Next, the sheet laminate is fired under predetermined temperature and atmosphere conditions (step S29). Thus, a laminate 101 is obtained. In this firing step, since the second green sheet is laminated integrally with the already-sintered laminate, the second green sheet hardly shrinks in the plane direction.

【0051】最後に、積層体101の外面に、入出力端
子102及びグランド端子103を形成することで積層
型誘電体フィルタ100を得る(ステップS30)。
Finally, the input / output terminal 102 and the ground terminal 103 are formed on the outer surface of the multilayer body 101 to obtain the multilayer dielectric filter 100 (step S30).

【0052】このように、本実施の形成によるセラミッ
ク積層体の製造方法では、まず誘電体層115〜119
に対応する第1のグリーンシートを焼成し、その後に誘
電体層110〜114に対応する第2のグリーンシート
を積層しているので、焼成時における第2のグリーンシ
ートの平面方向の収縮を抑えることができる。したがっ
て、誘電体層110〜114及び該層に形成された各電
極の製造精度が向上する。また、平面方向の収縮を抑え
るための部材を除去する工程を必要としないので、前述
した従来の方法と比較して安価にセラミック積層体を製
造できる。
As described above, in the method for manufacturing a ceramic laminate according to the present embodiment, first, the dielectric layers 115 to 119 are formed.
Is fired, and then the second green sheets corresponding to the dielectric layers 110 to 114 are laminated, so that the shrinkage of the second green sheet in the planar direction during firing is suppressed. be able to. Therefore, the manufacturing accuracy of the dielectric layers 110 to 114 and the electrodes formed on the layers is improved. Further, since a step of removing a member for suppressing shrinkage in the planar direction is not required, a ceramic laminate can be manufactured at a lower cost as compared with the above-described conventional method.

【0053】また、誘電体層115に形成する第2の共
振素子片134〜136及び入出力電極137及び13
8を、焼結した第1のグリーンシート上に形成している
ので、各電極の製造精度が向上する。特に、本実施の形
態では、ドライプロセスやウェットプロセスなどの薄膜
形成法で第2の共振素子片134〜136及び入出力電
極137及び138を形成しているので、同時焼成を行
う厚膜形成法を用いた形成したものと比較して、この積
層型誘電体フィルタ100は品質特性(Q)が良好なも
のとなる。すなわち、この種の積層型誘電体フィルタで
は特に高周波帯域における品質特性が重要となる。この
品質特性を向上させる要素の一つには、共振素子を構成
する導体の導電率が挙げられる。本実施の形態では、同
時焼成で形成したものと比較して高導電率の共振素子を
容易且つ確実に形成できるので、品質特性の向上を図る
ことができる。
The second resonance element pieces 134 to 136 formed on the dielectric layer 115 and the input / output electrodes 137 and 13
Since 8 is formed on the sintered first green sheet, the manufacturing accuracy of each electrode is improved. In particular, in the present embodiment, the second resonance element pieces 134 to 136 and the input / output electrodes 137 and 138 are formed by a thin film forming method such as a dry process or a wet process. The laminated dielectric filter 100 has better quality characteristics (Q) as compared with a filter formed by using. That is, in this type of laminated dielectric filter, quality characteristics particularly in a high frequency band are important. One of the factors for improving the quality characteristics is the conductivity of the conductor forming the resonance element. In this embodiment, a resonance element having a higher conductivity can be formed more easily and more reliably than that formed by simultaneous firing, so that quality characteristics can be improved.

【0054】以上本発明の実施の形態について説明した
が本発明はこれに限定されるものではない。本発明の範
囲は特許請求の範囲によって示されており、各請求項の
意味の中に入るすべての変形例は本発明に含まれるもの
である。
The embodiment of the present invention has been described above, but the present invention is not limited to this. The scope of the invention is indicated by the appended claims, and all modifications that fall within the meaning of each claim are included in the present invention.

【0055】すなわち、第1の実施の形態では、セラミ
ック積層体の一例とし印刷配線板について説明したが、
該印刷配線板の層構造や材質などは本実施の形態で挙げ
たもの以外のものであってもよい。また、抵抗器、コン
デンサ、インダクタ、共振素子を内層に埋め込んだ印刷
配線板であっても本発明を適用できる。
That is, in the first embodiment, the printed wiring board has been described as an example of the ceramic laminate.
The layer structure and material of the printed wiring board may be other than those described in the present embodiment. Further, the present invention can be applied to a printed wiring board in which a resistor, a capacitor, an inductor, and a resonance element are embedded in an inner layer.

【0056】また、第2の実施の形態では、セラミック
積層体の一例として積層型誘電体フィルタを説明した
が、他の積層電子部品についても本発明を適用できあ
る。例えば、積層セラミックコンデンサ、積層セラミッ
クインダクタなどである。
In the second embodiment, the multilayer dielectric filter has been described as an example of the ceramic multilayer body. However, the present invention can be applied to other multilayer electronic components. For example, it is a multilayer ceramic capacitor, a multilayer ceramic inductor, or the like.

【0057】[0057]

【発明の効果】以上詳述したように、本発明によれば、
第1の焼成工程にて焼成された焼結セラミック体は第2
の焼成工程において収縮しないので、積層工程において
積層した生セラミックシートが第2の焼成工程において
平面方向に収縮することを防止できる。したがって、例
えば導電体の形成が不要な層などのように高い精度を必
要としない層について第1の焼成工程で焼成させ、高い
精度を必要とする層については第2の焼成工程で焼成さ
せれば、セラミック積層体を高精度に製造することがで
きる。また、従来の技術のように平面方向の収縮を防止
するために別部材を用意する必要がないので、低コスト
で高精度なセラミック積層体を製造することができる。
As described in detail above, according to the present invention,
The sintered ceramic body fired in the first firing step is a second ceramic body.
Since the green ceramic sheets laminated in the laminating step can be prevented from shrinking in the planar direction in the second firing step because they do not shrink in the firing step. Therefore, for example, a layer that does not require high accuracy, such as a layer that does not require formation of a conductor, is fired in the first firing step, and a layer that requires high accuracy is fired in the second firing step. If this is the case, the ceramic laminate can be manufactured with high precision. Further, since it is not necessary to prepare a separate member to prevent shrinkage in the plane direction unlike the prior art, a low-cost and high-precision ceramic laminate can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態により製造された印刷配線板の
断面図
FIG. 1 is a sectional view of a printed wiring board manufactured according to a first embodiment;

【図2】第1の実施形態に係る印刷配線板の製造工程を
説明するフローチャート
FIG. 2 is a flowchart illustrating a manufacturing process of the printed wiring board according to the first embodiment.

【図3】第2の実施形態により製造された積層型誘電体
フィルタの外観斜視図
FIG. 3 is an external perspective view of a multilayer dielectric filter manufactured according to a second embodiment.

【図4】第2の実施形態により製造された積層型誘電体
フィルタの積層体の分解斜視図
FIG. 4 is an exploded perspective view of a laminated body of the laminated dielectric filter manufactured according to the second embodiment.

【図5】第2の実施形態に係る積層型誘電体フィルタの
製造工程を説明するフローチャート
FIG. 5 is a flowchart illustrating a manufacturing process of the multilayer dielectric filter according to the second embodiment.

【符号の説明】 10…印刷配線板、11〜14…セラミック層、15…
導体パターン、16…ビアホール、100…積層型誘電
体フィルタ、101…積層体、102…入出力端子、1
03…グランド端子、121…第1のグランド電極、1
22,123,150,151…容量形成電極、124
〜126…波長短縮用電極、127〜129…第1の共
振素子片、130,139…結合電極、134〜136
…第2の共振素子片、143〜146…第3の共振素子
片、149…第2のグランド電極
[Description of Symbols] 10 ... printed wiring board, 11-14 ... ceramic layer, 15 ...
Conductor pattern, 16: via hole, 100: laminated dielectric filter, 101: laminated body, 102: input / output terminal, 1
03: ground terminal, 121: first ground electrode, 1
22, 123, 150, 151 ... capacitance forming electrode, 124
To 126: wavelength shortening electrode, 127 to 129: first resonance element piece, 130, 139: coupling electrode, 134 to 136
.., Second resonance element pieces, 143 to 146, third resonance element pieces, 149, second ground electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AH01 AH09 5E082 AB03 KK01 5E346 AA12 AA24 CC02 CC17 CC32 CC37 CC39 DD16 DD17 DD23 DD34 EE24 EE30 FF01 GG04 GG06 GG08 GG09 HH21 HH33 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AB03 AH01 AH09 5E082 AB03 KK01 5E346 AA12 AA24 CC02 CC17 CC32 CC37 CC39 DD16 DD17 DD23 DD34 EE24 EE30 FF01 GG04 GG06 GG08 GG09 HH21 HH33

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 生セラミックシートを焼成して焼結セラ
ミック体を得る第1の焼成工程と、該焼結セラミック体
上に生セラミックシートを積層して積層体を得る積層工
程と、該積層体を焼成する第2の焼成工程とを備えたこ
とを特徴とするセラミック積層体の製造方法。
A first firing step of firing a green ceramic sheet to obtain a sintered ceramic body; a laminating step of stacking a green ceramic sheet on the sintered ceramic body to obtain a laminate; And a second firing step of firing the ceramic laminate.
【請求項2】 前記第1の焼成工程の後に、前記焼結セ
ラミック体の表面に導体を形成する導体形成工程を備え
たことを特徴とする請求項1記載のセラミック積層体の
製造方法。
2. The method for producing a ceramic laminate according to claim 1, further comprising a conductor forming step of forming a conductor on a surface of the sintered ceramic body after the first firing step.
【請求項3】 前記導体形成工程では薄膜導体を形成す
ることを特徴とする請求項2記載のセラミック積層体の
製造方法。
3. The method according to claim 2, wherein a thin film conductor is formed in the conductor forming step.
【請求項4】 前記導体形成工程はドライプロセスによ
り薄膜導体を形成することを特徴とする請求項3記載の
セラミック積層体の製造方法。
4. The method according to claim 3, wherein in the conductor forming step, the thin film conductor is formed by a dry process.
【請求項5】 前記導体形成工程はウェットプロセスに
より薄膜導体を形成することを特徴とする請求項3記載
のセラミック積層体の製造方法。
5. The method according to claim 3, wherein the conductor forming step forms the thin film conductor by a wet process.
【請求項6】 前記積層工程では導電性ペーストが印刷
された生セラミックシートを積層し、前記第2の焼成工
程において生セラミックシートと導電性ペーストを同時
焼成することを特徴とする請求項1乃至5何れか1項記
載のセラミック積層体の製造方法。
6. The green ceramic sheet on which a conductive paste is printed in the laminating step, and the green ceramic sheet and the conductive paste are simultaneously fired in the second firing step. 5. The method for producing a ceramic laminate according to any one of the above items 5.
JP2001142695A 2001-05-14 2001-05-14 Method for manufacturing ceramic laminate Withdrawn JP2002344138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001142695A JP2002344138A (en) 2001-05-14 2001-05-14 Method for manufacturing ceramic laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001142695A JP2002344138A (en) 2001-05-14 2001-05-14 Method for manufacturing ceramic laminate

Publications (1)

Publication Number Publication Date
JP2002344138A true JP2002344138A (en) 2002-11-29

Family

ID=18988952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001142695A Withdrawn JP2002344138A (en) 2001-05-14 2001-05-14 Method for manufacturing ceramic laminate

Country Status (1)

Country Link
JP (1) JP2002344138A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044871A (en) * 2003-07-24 2005-02-17 Tdk Corp Three terminal feed-through capacitor
WO2019004609A1 (en) * 2017-06-29 2019-01-03 주식회사 디아이티 Multilayered ceramic substrate and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044871A (en) * 2003-07-24 2005-02-17 Tdk Corp Three terminal feed-through capacitor
WO2019004609A1 (en) * 2017-06-29 2019-01-03 주식회사 디아이티 Multilayered ceramic substrate and method for manufacturing same
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same

Similar Documents

Publication Publication Date Title
US6222427B1 (en) Inductor built-in electronic parts using via holes
US5146191A (en) Delay line device and a method for producing the same
US5197170A (en) Method of producing an LC composite part and an LC network part
JP2009021512A (en) Multilayer capacitor
KR20010006892A (en) Multi layer electronic part
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
JP2001210544A (en) Chip multilayer ceramic capacitor
JP3264037B2 (en) Capacitor array
JP2000195742A (en) Laminated ceramic capacitor
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JP2000106320A (en) Laminated ceramic capacitor
JP2002344138A (en) Method for manufacturing ceramic laminate
US6236558B1 (en) Multilayer electronic part
EP1605477B1 (en) Multilayer ceramic capacitor for three-dimensional mounting
KR20020090852A (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPH1187918A (en) Multilayered ceramic substrate and manufacture thereof
JP2006196608A (en) Circuit wiring board and its manufacturing method
JPH05152803A (en) Dielectric filter
JP2002271106A (en) Laminated dielectric filter and its manufacturing method
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
JP3940561B2 (en) Multilayer dielectric filter
JPH04267317A (en) Layered ceramic capacitor
JPH0945830A (en) Chip electronic component
JPH0660134U (en) Multilayer chip EMI removal filter
JPH09214204A (en) Lamination filter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805