JP2002341313A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002341313A JP2002341313A JP2001141606A JP2001141606A JP2002341313A JP 2002341313 A JP2002341313 A JP 2002341313A JP 2001141606 A JP2001141606 A JP 2001141606A JP 2001141606 A JP2001141606 A JP 2001141606A JP 2002341313 A JP2002341313 A JP 2002341313A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- transistor
- capacitor
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 高品質の画像を表示することが可能な液晶表
示装置を提供する。 【解決手段】 液晶駆動回路１１は、液晶セル１０の一
方電極（ノードＮ１２）に映像信号ＶＳを書込むための
ＴＦＴ１２と、その一方電極がノードＮ１２に接続さ
れ、ＴＦＴ１２のゲート−ソース間容量と同じ容量値を
有するキャパシタ１６と、走査信号φＷの立下がりエッ
ジに応答してノードＮ１２に現われるフィードスルー電
圧Ｖｆを補償するための補償電圧ΔＶＷをキャパシタ１
６を介してノードＮ１２に与えるＴＦＴ１３，１４とを
備える。したがって、フィードスルー電圧Ｖｆによる画
質の劣化を防止することができる。
示装置を提供する。 【解決手段】 液晶駆動回路１１は、液晶セル１０の一
方電極（ノードＮ１２）に映像信号ＶＳを書込むための
ＴＦＴ１２と、その一方電極がノードＮ１２に接続さ
れ、ＴＦＴ１２のゲート−ソース間容量と同じ容量値を
有するキャパシタ１６と、走査信号φＷの立下がりエッ
ジに応答してノードＮ１２に現われるフィードスルー電
圧Ｖｆを補償するための補償電圧ΔＶＷをキャパシタ１
６を介してノードＮ１２に与えるＴＦＴ１３，１４とを
備える。したがって、フィードスルー電圧Ｖｆによる画
質の劣化を防止することができる。
Description
【０００１】
【発明の属する技術分野】この発明は液晶表示装置に関
し、特に、液晶セルを備えた液晶表示装置に関する。
し、特に、液晶セルを備えた液晶表示装置に関する。
【０００２】
【従来の技術】従来より、薄膜トランジスタ（Thin Fil
m Transister；以下、ＴＦＴと称す）を用いた液晶表示
装置が知られている。ＴＦＴを用いた液晶パネルは、コ
ントラスト、応答速度、画質などの点で優れており、携
帯型パソコンのモニタ、デスクトップ型パソコンのモニ
タ、投射型モニタなどに広く使用されている。
m Transister；以下、ＴＦＴと称す）を用いた液晶表示
装置が知られている。ＴＦＴを用いた液晶パネルは、コ
ントラスト、応答速度、画質などの点で優れており、携
帯型パソコンのモニタ、デスクトップ型パソコンのモニ
タ、投射型モニタなどに広く使用されている。
【０００３】図７は、そのような液晶表示装置の１つの
ドットに関連する部分を示す回路図である。図７におい
て、この液晶表示装置では、１つのドットに対応して液
晶セル３０および液晶駆動回路３１が設けられ、液晶駆
動回路３１はＮ型ＴＦＴ３２およびキャパシタ３３を含
む。また、各ドット列に対応して映像信号線３４が設け
られ、各ドット行に対応して走査信号線３５が設けられ
る。映像信号線３４には映像信号ＶＳが与えられ、走査
信号線３５には走査信号φＷが与えられる。
ドットに関連する部分を示す回路図である。図７におい
て、この液晶表示装置では、１つのドットに対応して液
晶セル３０および液晶駆動回路３１が設けられ、液晶駆
動回路３１はＮ型ＴＦＴ３２およびキャパシタ３３を含
む。また、各ドット列に対応して映像信号線３４が設け
られ、各ドット行に対応して走査信号線３５が設けられ
る。映像信号線３４には映像信号ＶＳが与えられ、走査
信号線３５には走査信号φＷが与えられる。
【０００４】液晶セル３０は、所定値Ｃ１の端子間容量
を有し、ノードＮ３２と基準電位ＶＳＳのノードとの間
に接続される。Ｎ型ＴＦＴ３２のドレインは映像信号線
３４に接続され、そのゲートは走査信号線３５に接続さ
れ、そのソースはノードＮ３２に接続される。Ｎ型ＴＦ
Ｔ３２は、所定値Ｃ２のゲート−ソース間容量を有す
る。キャパシタ３３は、所定の容量値Ｃ３を有し、ノー
ドＮ３２と基準電位ＶＳＳのノードとの間に接続され
る。
を有し、ノードＮ３２と基準電位ＶＳＳのノードとの間
に接続される。Ｎ型ＴＦＴ３２のドレインは映像信号線
３４に接続され、そのゲートは走査信号線３５に接続さ
れ、そのソースはノードＮ３２に接続される。Ｎ型ＴＦ
Ｔ３２は、所定値Ｃ２のゲート−ソース間容量を有す
る。キャパシタ３３は、所定の容量値Ｃ３を有し、ノー
ドＮ３２と基準電位ＶＳＳのノードとの間に接続され
る。
【０００５】走査信号φＷが「Ｈ」レベルにされると、
Ｎ型ＴＦＴ３２が導通して映像信号ＶＳのレベルがノー
ドＮ３２に与えられ、キャパシタ３３および液晶セル３
０が映像信号ＶＳのレベルに充電される。走査信号φＷ
が「Ｌ」レベルにされると、Ｎ型ＴＦＴ３２は非導通に
なり、映像信号ＶＳのレベルはキャパシタ３３および液
晶セル３０によって保持される。液晶セル３０は、映像
信号ＶＳのレベルに応じた光透過率となる。液晶セル３
０は複数行複数列に配置されて１枚の液晶パネルを構成
し、液晶パネルには１つの画像が表示される。
Ｎ型ＴＦＴ３２が導通して映像信号ＶＳのレベルがノー
ドＮ３２に与えられ、キャパシタ３３および液晶セル３
０が映像信号ＶＳのレベルに充電される。走査信号φＷ
が「Ｌ」レベルにされると、Ｎ型ＴＦＴ３２は非導通に
なり、映像信号ＶＳのレベルはキャパシタ３３および液
晶セル３０によって保持される。液晶セル３０は、映像
信号ＶＳのレベルに応じた光透過率となる。液晶セル３
０は複数行複数列に配置されて１枚の液晶パネルを構成
し、液晶パネルには１つの画像が表示される。
【０００６】
【発明が解決しようとする課題】しかし、ＴＦＴを用い
た液晶表示装置には、いわゆるフィードスルー現象によ
って液晶セル３０の光透過率が変動し画質が低下すると
いう問題があった。
た液晶表示装置には、いわゆるフィードスルー現象によ
って液晶セル３０の光透過率が変動し画質が低下すると
いう問題があった。
【０００７】図８は、フィードスルー現象を説明するた
めのタイムチャートである。図８において、初期状態
（時刻ｔ０）では、信号φＷは「Ｌ」レベルＶＷＬにさ
れており、Ｎ型ＴＦＴ３２は非導通になっている。この
ときのノードＮ３２の電位をＶ１とする。また、映像信
号ＶＳのレベルをＶ０とする。
めのタイムチャートである。図８において、初期状態
（時刻ｔ０）では、信号φＷは「Ｌ」レベルＶＷＬにさ
れており、Ｎ型ＴＦＴ３２は非導通になっている。この
ときのノードＮ３２の電位をＶ１とする。また、映像信
号ＶＳのレベルをＶ０とする。
【０００８】ある時刻ｔ１において信号φＷが「Ｌ」レ
ベルＶＷＬから「Ｈ」レベルＶＷＨに向けて上昇を開始
すると、Ｎ型ＴＦＴ３２のゲート−ソース間容量を介し
てノードＮ３２の電位も上昇する。信号φＷのレベルと
ノードＮ３２のレベルとの差がＮ型ＴＦＴ３２のしきい
値電圧ＶＴＮを超えると（時刻ｔ２）、Ｎ型ＴＦＴ３２
が導通してノードＮ３２のレベルがＶ０になる。
ベルＶＷＬから「Ｈ」レベルＶＷＨに向けて上昇を開始
すると、Ｎ型ＴＦＴ３２のゲート−ソース間容量を介し
てノードＮ３２の電位も上昇する。信号φＷのレベルと
ノードＮ３２のレベルとの差がＮ型ＴＦＴ３２のしきい
値電圧ＶＴＮを超えると（時刻ｔ２）、Ｎ型ＴＦＴ３２
が導通してノードＮ３２のレベルがＶ０になる。
【０００９】次に、時刻ｔ３において信号φＷが「Ｈ」
レベルＶＷＨから「Ｌ」レベルＶＷＬに向けて下降を開
始し、時刻ｔ４においてφＷのレベルがＶ０＋ＶＴＮよ
りも低くなるとＮ型ＴＦＴ３２が非導通になる。Ｎ型Ｔ
ＦＴ３２が非導通になると、信号φＷのレベル変化がＮ
型ＴＦＴ３２のゲート−ソース間容量を介してノードＮ
３２に伝達され、時刻ｔ５において信号φＷが「Ｌ」レ
ベルＶＷＬになると、ノードＮ３２の電位はＶ０−Ｖｆ
に降下する。ここで、フィードスルー電圧Ｖｆは、数式
Ｖｆ＝ΔＶＷ・Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）で表わされ
る。また、ΔＶＷ＝Ｖ０＋ＶＴＮ−ＶＷＬである。
レベルＶＷＨから「Ｌ」レベルＶＷＬに向けて下降を開
始し、時刻ｔ４においてφＷのレベルがＶ０＋ＶＴＮよ
りも低くなるとＮ型ＴＦＴ３２が非導通になる。Ｎ型Ｔ
ＦＴ３２が非導通になると、信号φＷのレベル変化がＮ
型ＴＦＴ３２のゲート−ソース間容量を介してノードＮ
３２に伝達され、時刻ｔ５において信号φＷが「Ｌ」レ
ベルＶＷＬになると、ノードＮ３２の電位はＶ０−Ｖｆ
に降下する。ここで、フィードスルー電圧Ｖｆは、数式
Ｖｆ＝ΔＶＷ・Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）で表わされ
る。また、ΔＶＷ＝Ｖ０＋ＶＴＮ−ＶＷＬである。
【００１０】ノードＮ３２の電位がフィードスルー電圧
Ｖｆだけ変動すると、その分だけ画質が劣下してしま
う。しかも、フィードスルー電圧Ｖｆは映像信号ＶＳの
レベルＶ０に依存して変化するので、映像信号ＶＳが多
値信号である場合はフィードスルー現象の影響をなくす
ことは困難であった。
Ｖｆだけ変動すると、その分だけ画質が劣下してしま
う。しかも、フィードスルー電圧Ｖｆは映像信号ＶＳの
レベルＶ０に依存して変化するので、映像信号ＶＳが多
値信号である場合はフィードスルー現象の影響をなくす
ことは困難であった。
【００１１】それゆえに、この発明の主たる目的は、高
品質の画像を表示することが可能な液晶表示装置を提供
することである。
品質の画像を表示することが可能な液晶表示装置を提供
することである。
【００１２】
【課題を解決するための手段】この発明に係る液晶表示
装置は、その制御電極の電位に応じてその光透過率が変
化する液晶セルと、その第１の電極が液晶セルの光透過
率を設定するための画素電位を受け、その第２の電極が
液晶セルの制御電極に接続され、その入力電極が走査信
号を受け、その走査信号が活性化レベルにされたことに
応じて導通する第１のトランジスタと、その一方電極が
液晶セルの制御電極に接続され、予め定められた容量値
を有する第１のキャパシタと、走査信号のレベル変化時
に液晶セルの制御電極に発生するフィードスルー電圧を
補償するための補償電圧を第１のキャパシタの他方電極
に与える駆動回路とを備えたものである。
装置は、その制御電極の電位に応じてその光透過率が変
化する液晶セルと、その第１の電極が液晶セルの光透過
率を設定するための画素電位を受け、その第２の電極が
液晶セルの制御電極に接続され、その入力電極が走査信
号を受け、その走査信号が活性化レベルにされたことに
応じて導通する第１のトランジスタと、その一方電極が
液晶セルの制御電極に接続され、予め定められた容量値
を有する第１のキャパシタと、走査信号のレベル変化時
に液晶セルの制御電極に発生するフィードスルー電圧を
補償するための補償電圧を第１のキャパシタの他方電極
に与える駆動回路とを備えたものである。
【００１３】好ましくは、駆動回路は、第１のトランジ
スタが導通状態から非導通状態にされたことに応じて補
償電圧を第１のキャパシタの他方電極に与える。
スタが導通状態から非導通状態にされたことに応じて補
償電圧を第１のキャパシタの他方電極に与える。
【００１４】また好ましくは、駆動回路は、その第１の
電極が予め定められた第１の基準電位を受け、その第２
の電極が第１のキャパシタの他方電極に接続され、第１
のトランジスタが導通状態から非導通状態にされたこと
に応じて非導通になる第２のトランジスタと、その第１
の電極が画素電位を受け、その第２の電極が第１のキャ
パシタの他方電極に接続され、第２のトランジスタが非
導通になったことに応じて導通する第３のトランジスタ
とを含む。
電極が予め定められた第１の基準電位を受け、その第２
の電極が第１のキャパシタの他方電極に接続され、第１
のトランジスタが導通状態から非導通状態にされたこと
に応じて非導通になる第２のトランジスタと、その第１
の電極が画素電位を受け、その第２の電極が第１のキャ
パシタの他方電極に接続され、第２のトランジスタが非
導通になったことに応じて導通する第３のトランジスタ
とを含む。
【００１５】また好ましくは、第３のトランジスタの導
電形式は、第２のトランジスタの導電形式と異なる。
電形式は、第２のトランジスタの導電形式と異なる。
【００１６】また好ましくは、第３のトランジスタの導
電形式は、第２のトランジスタの導電形式と同じであ
る。
電形式は、第２のトランジスタの導電形式と同じであ
る。
【００１７】また好ましくは、予め定められた第１の基
準電位は、走査信号の非活性化レベルを第１のトランジ
スタのしきい値電圧分だけ画素電位と反対側にレベルシ
フトさせた電位である。
準電位は、走査信号の非活性化レベルを第１のトランジ
スタのしきい値電圧分だけ画素電位と反対側にレベルシ
フトさせた電位である。
【００１８】また好ましくは、第１のキャパシタの予め
定められた容量値は、第１のトランジスタの入力電極と
第２の電極との間の容量値に略等しい。
定められた容量値は、第１のトランジスタの入力電極と
第２の電極との間の容量値に略等しい。
【００１９】また好ましくは、第１のキャパシタは第１
のトランジスタの少なくとも一部と同じ構造であり、第
１のキャパシタの２つの電極は第１のトランジスタの入
力電極および第２の電極と同じ寸法を有する。
のトランジスタの少なくとも一部と同じ構造であり、第
１のキャパシタの２つの電極は第１のトランジスタの入
力電極および第２の電極と同じ寸法を有する。
【００２０】また好ましくは、さらに、その一方電極が
液晶セルの制御電極に接続され、その他方電極が第２の
基準電位を受け、画素電位に充電される第２のキャパシ
タが設けられる。
液晶セルの制御電極に接続され、その他方電極が第２の
基準電位を受け、画素電位に充電される第２のキャパシ
タが設けられる。
【００２１】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１によるカラー液晶表示装置の構成を示
すブロック図である。
明の実施の形態１によるカラー液晶表示装置の構成を示
すブロック図である。
【００２２】図１において、このカラー液晶表示装置
は、複数行複数列に配置された複数の画素１を含む液晶
パネル５と、行ドライバ回路６と、列ドライバ回路７と
を備える。各画素１は、Ｒ，Ｇ，Ｂの３つのドット２〜
４を含む。ドット２〜４の各々の光透過率は、たとえば
１６階調で制御可能となっている。各画素１では、３つ
のドット２〜４の光透過率の組合せにより、４０９６色
の表示が可能となっている。
は、複数行複数列に配置された複数の画素１を含む液晶
パネル５と、行ドライバ回路６と、列ドライバ回路７と
を備える。各画素１は、Ｒ，Ｇ，Ｂの３つのドット２〜
４を含む。ドット２〜４の各々の光透過率は、たとえば
１６階調で制御可能となっている。各画素１では、３つ
のドット２〜４の光透過率の組合せにより、４０９６色
の表示が可能となっている。
【００２３】行ドライバ回路６は、クロック信号ＣＬＫ
Ｖに同期して複数行を１行ずつ順次選択し、選択した行
の各画素１を活性化させる。列ドライバ回路７には、ク
ロック信号ＣＬＫＨに同期して、画像データＤＲ０〜Ｄ
Ｒ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３が与えられる。
画像データＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜
ＤＢ３は、それぞれＲ，Ｇ，Ｂのドット２〜４の光透過
率を１６階調で指定する。
Ｖに同期して複数行を１行ずつ順次選択し、選択した行
の各画素１を活性化させる。列ドライバ回路７には、ク
ロック信号ＣＬＫＨに同期して、画像データＤＲ０〜Ｄ
Ｒ３，ＤＧ０〜ＤＧ３，ＤＢ０〜ＤＢ３が与えられる。
画像データＤＲ０〜ＤＲ３，ＤＧ０〜ＤＧ３，ＤＢ０〜
ＤＢ３は、それぞれＲ，Ｇ，Ｂのドット２〜４の光透過
率を１６階調で指定する。
【００２４】列ドライバ回路７は、クロック信号ＣＬＫ
Ｈに同期して動作し、画像データＤＲ０〜ＤＲ３，ＤＧ
０〜ＤＧ３，ＤＢ０〜ＤＢ３に従って、行ドライバ回路
６によって活性化された各画素１の色を設定する。全画
素１の色が設定されると、液晶パネル５には１枚のカラ
ー画像が表示される。
Ｈに同期して動作し、画像データＤＲ０〜ＤＲ３，ＤＧ
０〜ＤＧ３，ＤＢ０〜ＤＢ３に従って、行ドライバ回路
６によって活性化された各画素１の色を設定する。全画
素１の色が設定されると、液晶パネル５には１枚のカラ
ー画像が表示される。
【００２５】図２は、図１に示したカラー液晶表示装置
の１つのドット２に関連する部分の構成を示す回路図で
ある。図２において、このカラー液晶表示装置では、１
つのドット２に対応して液晶セル１０および液晶駆動回
路１１が設けられ、液晶駆動回路１１はＮ型ＴＦＴ１
２，１３、Ｐ型ＴＦＴ１４およびキャパシタ１５，１６
を含む。また、各ドット列に対応して映像信号線２０が
設けられ、各ドット行に対応して第１走査線２１、第２
走査線２２および基準電位線２３が設けられる。
の１つのドット２に関連する部分の構成を示す回路図で
ある。図２において、このカラー液晶表示装置では、１
つのドット２に対応して液晶セル１０および液晶駆動回
路１１が設けられ、液晶駆動回路１１はＮ型ＴＦＴ１
２，１３、Ｐ型ＴＦＴ１４およびキャパシタ１５，１６
を含む。また、各ドット列に対応して映像信号線２０が
設けられ、各ドット行に対応して第１走査線２１、第２
走査線２２および基準電位線２３が設けられる。
【００２６】映像信号線２０は、列ドライバ回路７から
液晶セル１０の光透過率を設定するための映像信号ＶＳ
を受ける。映像信号ＶＳは、１６段階のレベルのうちの
いずれかのレベルに設定される。第１走査線２１および
第２走査線２２は、それぞれ行ドライバ回路６から液晶
駆動回路１１を駆動させるための信号φＷ，φＦＣを受
ける。信号φＷは「Ｈ」レベルＶＷＨおよび「Ｌ」レベ
ルＶＷＬの２値をとる。信号ＦＣは、「Ｈ」レベルＶＷ
Ｈ′および「Ｌ」レベルＶＷＬ′の２値をとる。基準電
位線２３には、基準電位ＶＬ＝−ＶＴＮ＋ＶＷＬが与え
られる。ＶＴＮは、Ｎ型ＴＦＴ１２，１３のしきい値電
圧である。たとえば、ＶＴＮ＝３Ｖ、ＶＷＬ＝−２Ｖ、
ＶＬ＝−３Ｖ−２Ｖ＝−５Ｖに設定される。
液晶セル１０の光透過率を設定するための映像信号ＶＳ
を受ける。映像信号ＶＳは、１６段階のレベルのうちの
いずれかのレベルに設定される。第１走査線２１および
第２走査線２２は、それぞれ行ドライバ回路６から液晶
駆動回路１１を駆動させるための信号φＷ，φＦＣを受
ける。信号φＷは「Ｈ」レベルＶＷＨおよび「Ｌ」レベ
ルＶＷＬの２値をとる。信号ＦＣは、「Ｈ」レベルＶＷ
Ｈ′および「Ｌ」レベルＶＷＬ′の２値をとる。基準電
位線２３には、基準電位ＶＬ＝−ＶＴＮ＋ＶＷＬが与え
られる。ＶＴＮは、Ｎ型ＴＦＴ１２，１３のしきい値電
圧である。たとえば、ＶＴＮ＝３Ｖ、ＶＷＬ＝−２Ｖ、
ＶＬ＝−３Ｖ−２Ｖ＝−５Ｖに設定される。
【００２７】液晶セル１０は、所定値Ｃ１の端子間容量
を有し、ノードＮ１２と基準電位ＶＳＳのノードとの間
に接続される。液晶セル１０は、ノードＮ１２と基準電
位ＶＳＳのノードとの間の電位差に応じた光透過率にな
る。
を有し、ノードＮ１２と基準電位ＶＳＳのノードとの間
に接続される。液晶セル１０は、ノードＮ１２と基準電
位ＶＳＳのノードとの間の電位差に応じた光透過率にな
る。
【００２８】なお、実際には、液晶セル１０に直流電圧
を印加し続けると液晶が劣化するので、映像信号ＶＳは
基準電位ＶＳＳに対して正極性および負極性に交互に切
換えられる。液晶セル１０の端子間電圧を時間平均する
と実効電圧Ｖｒｍｓが決まり、この実効電圧Ｖｒｍｓに
よって液晶の配向状態が決まり、液晶セル１０の光透過
率が決まる。ここでは、説明の簡単化のため、映像信号
ＶＳのレベルが基準電位ＶＳＳに対して正極性の場合に
ついてのみ説明する。
を印加し続けると液晶が劣化するので、映像信号ＶＳは
基準電位ＶＳＳに対して正極性および負極性に交互に切
換えられる。液晶セル１０の端子間電圧を時間平均する
と実効電圧Ｖｒｍｓが決まり、この実効電圧Ｖｒｍｓに
よって液晶の配向状態が決まり、液晶セル１０の光透過
率が決まる。ここでは、説明の簡単化のため、映像信号
ＶＳのレベルが基準電位ＶＳＳに対して正極性の場合に
ついてのみ説明する。
【００２９】Ｎ型ＴＦＴ１２のドレインは映像信号線２
０に接続され、そのゲートが第１走査線２１に接続さ
れ、そのソースがノードＮ１２に接続される。Ｎ型ＴＦ
Ｔ１２は，所定値Ｃ２のゲート−ソース間容量を有す
る。キャパシタ１５は、所定の容量値Ｃ３を有し、ノー
ドＮ１２と基準電位ＶＳＳのノードとの間に接続され
る。キャパシタ１５は、ノードＮ１２の電位を安定に保
持するために設けられている。
０に接続され、そのゲートが第１走査線２１に接続さ
れ、そのソースがノードＮ１２に接続される。Ｎ型ＴＦ
Ｔ１２は，所定値Ｃ２のゲート−ソース間容量を有す
る。キャパシタ１５は、所定の容量値Ｃ３を有し、ノー
ドＮ１２と基準電位ＶＳＳのノードとの間に接続され
る。キャパシタ１５は、ノードＮ１２の電位を安定に保
持するために設けられている。
【００３０】Ｎ型ＴＦＴ１３は、基準電位線２３とノー
ドＮ１３との間に接続され、そのゲートが第２走査線２
２に接続される。Ｐ型ＴＦＴ１４は、信号線２０とノー
ドＮ１３の間に接続され、そのゲートは第２走査線２２
に接続される。キャパシタ１６は、Ｎ型ＴＦＴ１２のゲ
ート−ソース間容量と同じ容量値Ｃ２を有し、ノードＮ
１３とＮ１２の間に接続される。
ドＮ１３との間に接続され、そのゲートが第２走査線２
２に接続される。Ｐ型ＴＦＴ１４は、信号線２０とノー
ドＮ１３の間に接続され、そのゲートは第２走査線２２
に接続される。キャパシタ１６は、Ｎ型ＴＦＴ１２のゲ
ート−ソース間容量と同じ容量値Ｃ２を有し、ノードＮ
１３とＮ１２の間に接続される。
【００３１】ここで、Ｎ型ＴＦＴ１２およびキャパシタ
１６の構造および作成方法について説明する。Ｎ型ＴＦ
Ｔ１２は、図３（ａ）に示すように、ガラス基板のよう
な絶縁体基板１７の表面に多結晶シリコン薄膜１８を形
成し、チャネル領域１２ｃの両側にＮ型不純物をドーピ
ングしてソース領域１２ｓおよびドレイン領域１２ｄを
形成し、チャネル領域１２ｃの表面にゲート絶縁膜１２
ｉを介してゲート電極１２ｇを形成したものである。ゲ
ート電極１２ｇとソース領域１２ｓの間には幅ΔＷの重
なり部が生じる。Ｎ型ＴＦＴ１２のゲート−ソース間容
量は、幅ΔＷの重なり部によって構成される。
１６の構造および作成方法について説明する。Ｎ型ＴＦ
Ｔ１２は、図３（ａ）に示すように、ガラス基板のよう
な絶縁体基板１７の表面に多結晶シリコン薄膜１８を形
成し、チャネル領域１２ｃの両側にＮ型不純物をドーピ
ングしてソース領域１２ｓおよびドレイン領域１２ｄを
形成し、チャネル領域１２ｃの表面にゲート絶縁膜１２
ｉを介してゲート電極１２ｇを形成したものである。ゲ
ート電極１２ｇとソース領域１２ｓの間には幅ΔＷの重
なり部が生じる。Ｎ型ＴＦＴ１２のゲート−ソース間容
量は、幅ΔＷの重なり部によって構成される。
【００３２】キャパシタ１６は、Ｎ型ＴＦＴ１２と同じ
工程で作成され、ドレイン領域を除きＮ型ＴＦＴ１２と
同じ構造および寸法を有する。すなわちキャパシタ１６
は、図３（ｂ）に示すように、絶縁体基板１７の表面に
多結晶シリコン薄膜１８を形成し、チャネル領域１６ｃ
の一方側にＮ型不純物をドーピングしてソース領域１６
ｓを形成し、チャネル領域１６ｃの表面にゲート絶縁膜
１３ｉを介してゲート電極１６ｇを形成したものであ
る。ゲート電極１６ｇとソース領域１６ｓの間に幅ΔＷ
の重なり部が生じる。キャパシタ１６は、この幅ΔＷの
重なり部によって構成される。したがって、キャパシタ
１６は、Ｎ型ＴＦＴ１２のゲート−ソース間容量と同じ
容量値Ｃ２を有する。
工程で作成され、ドレイン領域を除きＮ型ＴＦＴ１２と
同じ構造および寸法を有する。すなわちキャパシタ１６
は、図３（ｂ）に示すように、絶縁体基板１７の表面に
多結晶シリコン薄膜１８を形成し、チャネル領域１６ｃ
の一方側にＮ型不純物をドーピングしてソース領域１６
ｓを形成し、チャネル領域１６ｃの表面にゲート絶縁膜
１３ｉを介してゲート電極１６ｇを形成したものであ
る。ゲート電極１６ｇとソース領域１６ｓの間に幅ΔＷ
の重なり部が生じる。キャパシタ１６は、この幅ΔＷの
重なり部によって構成される。したがって、キャパシタ
１６は、Ｎ型ＴＦＴ１２のゲート−ソース間容量と同じ
容量値Ｃ２を有する。
【００３３】図４は、図２および図３に示した１つのド
ット２に関連する部分の動作を示すタイムチャートであ
る。
ット２に関連する部分の動作を示すタイムチャートであ
る。
【００３４】図４において、初期状態（時刻ｔ０）で
は、信号φＷは「Ｌ」レベルＶＷＬにされており、Ｎ型
ＴＦＴ１２は非導通になっている。このときのノードＮ
１２の電位をＶ１とする。また、信号φＦＣは「Ｌ」レ
ベルＶＷＬ′にされており、Ｎ型ＴＦＴ１３は非導通に
なるとともにＰ型ＴＦＴ１４は導通し、ノードＮ１３の
電位は映像信号ＶＳのレベルＶ０になっている。
は、信号φＷは「Ｌ」レベルＶＷＬにされており、Ｎ型
ＴＦＴ１２は非導通になっている。このときのノードＮ
１２の電位をＶ１とする。また、信号φＦＣは「Ｌ」レ
ベルＶＷＬ′にされており、Ｎ型ＴＦＴ１３は非導通に
なるとともにＰ型ＴＦＴ１４は導通し、ノードＮ１３の
電位は映像信号ＶＳのレベルＶ０になっている。
【００３５】ある時刻ｔ１において信号φＷが「Ｌ」レ
ベルＶＷＬから「Ｈ」レベルＶＷＨに向けて上昇を開始
すると、Ｎ型ＴＦＴ１２のゲート−ソース間容量を介し
てノードＮ１２の電位も上昇する。信号φＷのレベルと
ノードＮ１２のレベルとの差がＮ型ＴＦＴ１２のしきい
値電圧ＶＴＮを超えると（時刻ｔ２）、Ｎ型ＴＦＴ１２
が導通し、ノードＮ１２のレベルがＶ０になる。
ベルＶＷＬから「Ｈ」レベルＶＷＨに向けて上昇を開始
すると、Ｎ型ＴＦＴ１２のゲート−ソース間容量を介し
てノードＮ１２の電位も上昇する。信号φＷのレベルと
ノードＮ１２のレベルとの差がＮ型ＴＦＴ１２のしきい
値電圧ＶＴＮを超えると（時刻ｔ２）、Ｎ型ＴＦＴ１２
が導通し、ノードＮ１２のレベルがＶ０になる。
【００３６】次に、時刻ｔ３において信号φＦＣが
「Ｌ」レベルＶＷＬ′から「Ｈ」レベルＶＷＨ′に立上
げられると、Ｎ型ＴＦＴ１３が導通するとともにＰ型Ｔ
ＦＴ１４が非導通になり、ノードＮ１３が基準電位ＶＬ
になる。なお、信号φＦＣが「Ｌ」レベルから「Ｈ」レ
ベルに立上げられるタイミングは、図４で示されるタイ
ミングに限るものではなく、ノードＮ１３のレベルがＶ
０になっていれば信号φＷが「Ｈ」レベルから「Ｌ」レ
ベルに立下げられる前のいずれのタイミングでもよく、
信号φＷが「Ｌ」レベルから「Ｈ」レベルに立上げられ
る前でもよい。
「Ｌ」レベルＶＷＬ′から「Ｈ」レベルＶＷＨ′に立上
げられると、Ｎ型ＴＦＴ１３が導通するとともにＰ型Ｔ
ＦＴ１４が非導通になり、ノードＮ１３が基準電位ＶＬ
になる。なお、信号φＦＣが「Ｌ」レベルから「Ｈ」レ
ベルに立上げられるタイミングは、図４で示されるタイ
ミングに限るものではなく、ノードＮ１３のレベルがＶ
０になっていれば信号φＷが「Ｈ」レベルから「Ｌ」レ
ベルに立下げられる前のいずれのタイミングでもよく、
信号φＷが「Ｌ」レベルから「Ｈ」レベルに立上げられ
る前でもよい。
【００３７】次いで、時刻ｔ４において信号φＷが
「Ｈ」レベルＶＷＨから「Ｌ」レベルＶＷＬに向けて下
降を開始し、時刻ｔ５において信号φＷのレベルがＶ０
＋ＶＴＮよりも低くなるとＮ型ＴＦＴ１２が非導通にな
る。Ｎ型ＴＦＴ１２が非導通になると、信号φＷのレベ
ル変化がＮ型ＴＦＴ１２のゲート−ソース間容量を介し
てノードＮ１２に伝達され、時刻ｔ６において信号φＷ
が「Ｌ」レベルＶＷＬになると、ノードＮ１２の電位は
Ｖ０−Ｖｆとなる。
「Ｈ」レベルＶＷＨから「Ｌ」レベルＶＷＬに向けて下
降を開始し、時刻ｔ５において信号φＷのレベルがＶ０
＋ＶＴＮよりも低くなるとＮ型ＴＦＴ１２が非導通にな
る。Ｎ型ＴＦＴ１２が非導通になると、信号φＷのレベ
ル変化がＮ型ＴＦＴ１２のゲート−ソース間容量を介し
てノードＮ１２に伝達され、時刻ｔ６において信号φＷ
が「Ｌ」レベルＶＷＬになると、ノードＮ１２の電位は
Ｖ０−Ｖｆとなる。
【００３８】次に、信号φＦＣが「Ｈ」レベルＶＷＨ′
から「Ｌ」レベルＶＷＬ′に向けて下降し、時刻ｔ７に
おいて信号φＦＣのレベルがＶ０−｜ＶＴＰ｜（ただし
ＶＴＰはＰ型ＴＦＴ１４のしきい値電圧である）よりも
低くなると、Ｎ型ＴＦＴ１３が非導通になるとともにＰ
型ＴＦＴ１４が導通する。これにより、ノードＮ１３の
レベルがＶＬからＶ０に上昇し、その上昇分Ｖ０＋ＶＴ
Ｎ−ＶＷＬ＝ΔＶＷがキャパシタ１６を介してノードＮ
１２に伝達され、ノードＮ１２のレベルがＶ０−Ｖｆか
らＶ０に上昇する。したがって、フィードスルー現象に
よるノードＮ１２のレベル変化が補償され、画像の劣化
が防止される。他のドット３，４もドット２と同じ構成
である。
から「Ｌ」レベルＶＷＬ′に向けて下降し、時刻ｔ７に
おいて信号φＦＣのレベルがＶ０−｜ＶＴＰ｜（ただし
ＶＴＰはＰ型ＴＦＴ１４のしきい値電圧である）よりも
低くなると、Ｎ型ＴＦＴ１３が非導通になるとともにＰ
型ＴＦＴ１４が導通する。これにより、ノードＮ１３の
レベルがＶＬからＶ０に上昇し、その上昇分Ｖ０＋ＶＴ
Ｎ−ＶＷＬ＝ΔＶＷがキャパシタ１６を介してノードＮ
１２に伝達され、ノードＮ１２のレベルがＶ０−Ｖｆか
らＶ０に上昇する。したがって、フィードスルー現象に
よるノードＮ１２のレベル変化が補償され、画像の劣化
が防止される。他のドット３，４もドット２と同じ構成
である。
【００３９】［実施の形態２］実施の形態１では多結晶
シリコン膜を用いてＴＦＴを作成したが、非晶質シリコ
ン膜を用いてＴＦＴを作成する場合はＰ型ＴＦＴを作成
することはできない。そこで、この実施の形態２では、
Ｐ型ＴＦＴを用いずにＮ型ＴＦＴのみを用いて液晶パネ
ルを構成する。
シリコン膜を用いてＴＦＴを作成したが、非晶質シリコ
ン膜を用いてＴＦＴを作成する場合はＰ型ＴＦＴを作成
することはできない。そこで、この実施の形態２では、
Ｐ型ＴＦＴを用いずにＮ型ＴＦＴのみを用いて液晶パネ
ルを構成する。
【００４０】図５は、この発明の実施の形態２によるカ
ラー液晶表示装置の１つのドットに関連する部分を示す
図であって、図２と対比される図である。
ラー液晶表示装置の１つのドットに関連する部分を示す
図であって、図２と対比される図である。
【００４１】図５を参照して、このカラー液晶表示装置
が実施の形態１のカラー液晶表示装置と異なる点は、液
晶駆動回路１１が液晶駆動回路１７で置換され、第２走
査線２２が行ドライバ回路６から信号φＦＣの代わりに
信号φＦＣ１を受け、各ドット行に対応して第３走査線
２４が追加されている点である。
が実施の形態１のカラー液晶表示装置と異なる点は、液
晶駆動回路１１が液晶駆動回路１７で置換され、第２走
査線２２が行ドライバ回路６から信号φＦＣの代わりに
信号φＦＣ１を受け、各ドット行に対応して第３走査線
２４が追加されている点である。
【００４２】液晶駆動回路１７は、液晶駆動回路１１の
Ｐ型ＴＦＴ１４をＮ型ＴＦＴ１８で置換したものであ
る。Ｎ型ＴＦＴ１８は、映像信号線２０とノードＮ１３
との間に接続され、そのゲートは第３走査線２４に接続
される。第３走査線２４は、行ドライバ回路６から信号
φＦＣ２を受ける。
Ｐ型ＴＦＴ１４をＮ型ＴＦＴ１８で置換したものであ
る。Ｎ型ＴＦＴ１８は、映像信号線２０とノードＮ１３
との間に接続され、そのゲートは第３走査線２４に接続
される。第３走査線２４は、行ドライバ回路６から信号
φＦＣ２を受ける。
【００４３】図６は、図５で示した１つのドットに関連
する部分の動作を示すタイムチャートである。信号φ
Ｗ，ＶＳおよびノードＮ１２のレベル変化は、図４と同
じである。
する部分の動作を示すタイムチャートである。信号φ
Ｗ，ＶＳおよびノードＮ１２のレベル変化は、図４と同
じである。
【００４４】初期状態では、信号φＦＣ１，φＦＣ２は
それぞれ「Ｈ」レベルＶＷＨ′および「Ｌ」レベルＶＷ
Ｌ′にされており、Ｎ型ＴＦＴ１３が導通するとともに
Ｎ型ＴＦＴ１８が非導通になり、ノードＮ１３は基準電
位ＶＬにされている。
それぞれ「Ｈ」レベルＶＷＨ′および「Ｌ」レベルＶＷ
Ｌ′にされており、Ｎ型ＴＦＴ１３が導通するとともに
Ｎ型ＴＦＴ１８が非導通になり、ノードＮ１３は基準電
位ＶＬにされている。
【００４５】次いで、信号φＦＣ１が「Ｈ」レベルＶＷ
Ｈ′から「Ｌ」レベルＶＷＬ′に立下げられ、Ｎ型ＴＦ
Ｔ１３が非導通になる。次いで、信号φＦＣ２が「Ｌ」
レベルＶＷＬ′から「Ｈ」レベルＶＷＨ′に立上げら
れ、Ｎ型ＴＦＴ１８が導通する。これにより、ノードＮ
１３のレベルがＶＬからＶ０に上昇し、その上昇分ΔＶ
Ｗがキャパシタ１６を介してノードＮ１２に伝達され、
ノードＮ１２のレベルがフィードスルー電圧Ｖｆ分だけ
上昇してＶ０に戻る。
Ｈ′から「Ｌ」レベルＶＷＬ′に立下げられ、Ｎ型ＴＦ
Ｔ１３が非導通になる。次いで、信号φＦＣ２が「Ｌ」
レベルＶＷＬ′から「Ｈ」レベルＶＷＨ′に立上げら
れ、Ｎ型ＴＦＴ１８が導通する。これにより、ノードＮ
１３のレベルがＶＬからＶ０に上昇し、その上昇分ΔＶ
Ｗがキャパシタ１６を介してノードＮ１２に伝達され、
ノードＮ１２のレベルがフィードスルー電圧Ｖｆ分だけ
上昇してＶ０に戻る。
【００４６】実施の形態２でも、実施の形態１と同じ効
果が得られる。なお、ＴＦＴ１２，１３，１８として逆
スタガ型のＴＦＴを採用してもよいことは言うまでもな
い。
果が得られる。なお、ＴＦＴ１２，１３，１８として逆
スタガ型のＴＦＴを採用してもよいことは言うまでもな
い。
【００４７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００４８】
【発明の効果】以上のように、この発明に係る液晶表示
装置では、その制御電極の電位に応じてその光透過率が
変化する液晶セルと、その第１の電極が液晶セルの光透
過率を設定するための画素電位を受け、その第２の電極
が液晶セルの制御電極に接続され、その入力電極が走査
信号を受け、その走査信号が活性化レベルにされたこと
に応じて導通する第１のトランジスタと、その一方電極
が液晶セルの制御電極に接続され、予め定められた容量
値を有する第１のキャパシタと、走査信号のレベル変化
時に液晶セルの制御電極に発生するフィードスルー電圧
を補償するための補償電圧を第１のキャパシタの他方電
極に与える駆動回路とが設けられる。したがって、第１
のキャパシタおよび駆動回路によってフィードスルー電
圧を補償できるので、フィードスルー電圧によって画質
が低下するのを防止することができ、高品質の画像を表
示することができる。
装置では、その制御電極の電位に応じてその光透過率が
変化する液晶セルと、その第１の電極が液晶セルの光透
過率を設定するための画素電位を受け、その第２の電極
が液晶セルの制御電極に接続され、その入力電極が走査
信号を受け、その走査信号が活性化レベルにされたこと
に応じて導通する第１のトランジスタと、その一方電極
が液晶セルの制御電極に接続され、予め定められた容量
値を有する第１のキャパシタと、走査信号のレベル変化
時に液晶セルの制御電極に発生するフィードスルー電圧
を補償するための補償電圧を第１のキャパシタの他方電
極に与える駆動回路とが設けられる。したがって、第１
のキャパシタおよび駆動回路によってフィードスルー電
圧を補償できるので、フィードスルー電圧によって画質
が低下するのを防止することができ、高品質の画像を表
示することができる。
【００４９】好ましくは、駆動回路は、第１のトランジ
スタが導通状態から非導通状態にされたことに応じて補
償電圧を第１のキャパシタの他方電極に与える。この場
合は、フィードスルー電圧を効果的に補償することがで
きる。
スタが導通状態から非導通状態にされたことに応じて補
償電圧を第１のキャパシタの他方電極に与える。この場
合は、フィードスルー電圧を効果的に補償することがで
きる。
【００５０】また好ましくは、駆動回路は、その第１の
電極が予め定められた第１の基準電位を受け、その第２
の電極が第１のキャパシタの他方電極に接続され、第１
のトランジスタが導通状態から非導通状態にされたこと
に応じて非導通になる第２のトランジスタと、その第１
の電極が画素電位を受け、その第２の電極が第１のキャ
パシタの他方電極に接続され、第２のトランジスタが非
導通になったことに応じて導通する第３のトランジスタ
とを含む。この場合は、駆動回路を容易に構成できる。
電極が予め定められた第１の基準電位を受け、その第２
の電極が第１のキャパシタの他方電極に接続され、第１
のトランジスタが導通状態から非導通状態にされたこと
に応じて非導通になる第２のトランジスタと、その第１
の電極が画素電位を受け、その第２の電極が第１のキャ
パシタの他方電極に接続され、第２のトランジスタが非
導通になったことに応じて導通する第３のトランジスタ
とを含む。この場合は、駆動回路を容易に構成できる。
【００５１】また好ましくは、第３のトランジスタの導
電形式は、第２のトランジスタの導電形式と異なる。こ
の場合は、第２および第３のトランジスタを１つの制御
信号で同時に制御することができる。
電形式は、第２のトランジスタの導電形式と異なる。こ
の場合は、第２および第３のトランジスタを１つの制御
信号で同時に制御することができる。
【００５２】また好ましくは、第３のトランジスタの導
電形式は、第２のトランジスタの導電形式と同じであ
る。この場合は、第２および第３のトランジスタを２つ
の制御信号で別々に制御することができる。
電形式は、第２のトランジスタの導電形式と同じであ
る。この場合は、第２および第３のトランジスタを２つ
の制御信号で別々に制御することができる。
【００５３】また好ましくは、予め定められた第１の基
準電位は、走査信号の非活性化レベルを第１のトランジ
スタのしきい値電圧分だけ画素電位と反対側にレベルシ
フトさせた電位である。この場合は、フィードスルー電
圧を正確に補償することができる。
準電位は、走査信号の非活性化レベルを第１のトランジ
スタのしきい値電圧分だけ画素電位と反対側にレベルシ
フトさせた電位である。この場合は、フィードスルー電
圧を正確に補償することができる。
【００５４】また好ましくは、第１のキャパシタの予め
定められた容量値は、第１のトランジスタの入力電極と
第２の電極との間の容量値に略等しい。この場合は、補
償電圧を容易に設定することができる。
定められた容量値は、第１のトランジスタの入力電極と
第２の電極との間の容量値に略等しい。この場合は、補
償電圧を容易に設定することができる。
【００５５】また好ましくは、第１のキャパシタは第１
のトランジスタの少なくとも一部と同じ構造であり、第
１のキャパシタの２つの電極は第１のトランジスタの入
力電極および第２の電極と同じ寸法を有する。この場合
は、第１のトランジスタの入力電極と第２の電極との間
の容量値と略等しい容量値の第１のキャパシタを容易に
作成することができる。
のトランジスタの少なくとも一部と同じ構造であり、第
１のキャパシタの２つの電極は第１のトランジスタの入
力電極および第２の電極と同じ寸法を有する。この場合
は、第１のトランジスタの入力電極と第２の電極との間
の容量値と略等しい容量値の第１のキャパシタを容易に
作成することができる。
【００５６】また好ましくは、さらに、その一方電極が
液晶セルの制御電極に接続され、その他方電極が第２の
基準電位を受け、画素電位に充電される第２のキャパシ
タが設けられる。この場合は、液晶セルの制御電極の電
位を安定に保持することができる。
液晶セルの制御電極に接続され、その他方電極が第２の
基準電位を受け、画素電位に充電される第２のキャパシ
タが設けられる。この場合は、液晶セルの制御電極の電
位を安定に保持することができる。
【図１】 この発明の実施の形態１によるカラー液晶表
示装置の構成を示すブロック図である。
示装置の構成を示すブロック図である。
【図２】 図１に示した１つのドットに関連する部分の
構成を示す回路図である。
構成を示す回路図である。
【図３】 図２に示したＮ型ＴＦＴ１２およびキャパシ
タ１６の構造および作成方法を説明するための断面図で
ある。
タ１６の構造および作成方法を説明するための断面図で
ある。
【図４】 図２に示した１つのドットに関連する部分の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図５】 この発明の実施の形態２によるカラー液晶表
示装置の１つのドットに関連する部分の構成を示す回路
図である。
示装置の１つのドットに関連する部分の構成を示す回路
図である。
【図６】 図５に示した１つのドットに関連する部分の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図７】 従来の液晶表示装置の１つのドットに関連す
る部分の構成を示す回路図である。
る部分の構成を示す回路図である。
【図８】 図７に示した１つのドットに関連する部分の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
１ 画素、２〜４ ドット、５ 液晶パネル、６ 行ド
ライバ回路、７ 列ドライバ回路、１０，３０ 液晶セ
ル、１１，１７，３１ 液晶駆動回路、１２，１３，１
８，３２ Ｎ型ＴＦＴ、１２ｓ，１６ｓ ソース領域、
１２ｄ，１６ｄドレイン領域、１２ｃ，１６ｃ チャネ
ル領域、１２ｉ，１６ｉ ゲート絶縁膜、１２ｇ，１６
ｇ ゲート電極、１４ Ｐ型ＴＦＴ、１５，１６，３３
キャパシタ、１７ 絶縁体基板、１８ 多結晶シリコ
ン薄膜、２０，３４ 映像信号線、２１ 第１走査信号
線、２２ 第２走査信号線、２３ 基準電位線、２４第
３走査信号線、３５ 走査信号線。
ライバ回路、７ 列ドライバ回路、１０，３０ 液晶セ
ル、１１，１７，３１ 液晶駆動回路、１２，１３，１
８，３２ Ｎ型ＴＦＴ、１２ｓ，１６ｓ ソース領域、
１２ｄ，１６ｄドレイン領域、１２ｃ，１６ｃ チャネ
ル領域、１２ｉ，１６ｉ ゲート絶縁膜、１２ｇ，１６
ｇ ゲート電極、１４ Ｐ型ＴＦＴ、１５，１６，３３
キャパシタ、１７ 絶縁体基板、１８ 多結晶シリコ
ン薄膜、２０，３４ 映像信号線、２１ 第１走査信号
線、２２ 第２走査信号線、２３ 基準電位線、２４第
３走査信号線、３５ 走査信号線。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA31 NA41 NC34 NC35 NC62 ND60 NE01 5C006 AA22 AF46 BB16 BC06 BF37 FA25 5C080 AA10 BB05 CC03 DD10 EE28 FF11 JJ02 JJ03 JJ04 JJ06
Claims (9)
- 【請求項１】 その制御電極の電位に応じてその光透過
率が変化する液晶セルと、 その第１の電極が前記液晶セルの光透過率を設定するた
めの画素電位を受け、その第２の電極が前記液晶セルの
制御電極に接続され、その入力電極が走査信号を受け、
該走査信号が活性化レベルにされたことに応じて導通す
る第１のトランジスタと、 その一方電極が前記液晶セルの制御電極に接続され、予
め定められた容量値を有する第１のキャパシタと、 前記走査信号のレベル変化時に前記液晶セルの制御電極
に発生するフィードスルー電圧を補償するための補償電
圧を前記第１のキャパシタの他方電極に与える駆動回路
とを備える、液晶表示装置。 - 【請求項２】 前記駆動回路は、前記第１のトランジス
タが導通状態から非導通状態にされたことに応じて前記
補償電圧を前記第１のキャパシタの他方電極に与える、
請求項１に記載の液晶表示装置。 - 【請求項３】 前記駆動回路は、 その第１の電極が予め定められた第１の基準電位を受
け、その第２の電極が前記第１のキャパシタの他方電極
に接続され、前記第１のトランジスタが導通状態から非
導通状態にされたことに応じて非導通になる第２のトラ
ンジスタ、およびその第１の電極が前記画素電位を受
け、その第２の電極が前記第１のキャパシタの他方電極
に接続され、前記第２のトランジスタが非導通になった
ことに応じて導通する第３のトランジスタを含む、請求
項２に記載の液晶表示装置。 - 【請求項４】 前記第３のトランジスタの導電形式は、
前記第２のトランジスタの導電形式と異なる、請求項３
に記載の液晶表示装置。 - 【請求項５】 前記第３のトランジスタの導電形式は、
前記第２のトランジスタの導電形式と同じである、請求
項３に記載の液晶表示装置。 - 【請求項６】 前記予め定められた第１の基準電位は、
前記走査信号の非活性化レベルを前記第１のトランジス
タのしきい値電圧分だけ前記画素電位と反対側にレベル
シフトさせた電位である、請求項３から請求項５のいず
れかに記載の液晶表示装置。 - 【請求項７】 前記第１のキャパシタの前記予め定めら
れた容量値は、前記第１のトランジスタの入力電極と第
２の電極との間の容量値に略等しい、請求項１から請求
項６のいずれかに記載の液晶表示装置。 - 【請求項８】 前記第１のキャパシタは前記第１のトラ
ンジスタの少なくとも一部と同じ構造であり、 前記第１のキャパシタの２つの電極は前記第１のトラン
ジスタの入力電極および第２の電極と同じ寸法を有す
る、請求項７に記載の液晶表示装置。 - 【請求項９】 さらに、その一方電極が前記液晶セルの
制御電極に接続され、その他方電極が第２の基準電位を
受け、前記画素電位に充電される第２のキャパシタを備
える、請求項１から請求項８のいずれかに記載の液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141606A JP2002341313A (ja) | 2001-05-11 | 2001-05-11 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141606A JP2002341313A (ja) | 2001-05-11 | 2001-05-11 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341313A true JP2002341313A (ja) | 2002-11-27 |
Family
ID=18988034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141606A Withdrawn JP2002341313A (ja) | 2001-05-11 | 2001-05-11 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341313A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302414A (ja) * | 2003-03-31 | 2004-10-28 | Boe Hydis Technology Co Ltd | 液晶表示装置 |
| CN1324384C (zh) * | 2003-06-02 | 2007-07-04 | 友达光电股份有限公司 | 液晶显示器及其内部的取样电路 |
| CN100353220C (zh) * | 2004-02-25 | 2007-12-05 | 友达光电股份有限公司 | 液晶显示装置及其驱动方法 |
| CN100374946C (zh) * | 2005-01-04 | 2008-03-12 | 友达光电股份有限公司 | 亮度均匀的液晶面板、应用其的液晶显示器及其驱动方法 |
| CN100414592C (zh) * | 2003-04-01 | 2008-08-27 | 友达光电股份有限公司 | 有源矩阵式液晶显示器的驱动及数据电压信号调整方法 |
| US8102346B2 (en) | 2007-09-20 | 2012-01-24 | Sony Corporation | Electro-optical device and electronic apparatus including the same |
| CN101520583B (zh) * | 2009-04-27 | 2012-03-21 | 友达光电股份有限公司 | 像素结构及其驱动方法、以及显示器的驱动方法 |
| US20130009924A1 (en) * | 2010-04-02 | 2013-01-10 | Sharp Kabushiki Kaisha | Display device and method of driving the same |
| CN110992897A (zh) * | 2019-12-31 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板驱动方法、显示驱动电路和显示面板 |
-
2001
- 2001-05-11 JP JP2001141606A patent/JP2002341313A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302414A (ja) * | 2003-03-31 | 2004-10-28 | Boe Hydis Technology Co Ltd | 液晶表示装置 |
| CN100414592C (zh) * | 2003-04-01 | 2008-08-27 | 友达光电股份有限公司 | 有源矩阵式液晶显示器的驱动及数据电压信号调整方法 |
| CN1324384C (zh) * | 2003-06-02 | 2007-07-04 | 友达光电股份有限公司 | 液晶显示器及其内部的取样电路 |
| CN100353220C (zh) * | 2004-02-25 | 2007-12-05 | 友达光电股份有限公司 | 液晶显示装置及其驱动方法 |
| CN100374946C (zh) * | 2005-01-04 | 2008-03-12 | 友达光电股份有限公司 | 亮度均匀的液晶面板、应用其的液晶显示器及其驱动方法 |
| US8102346B2 (en) | 2007-09-20 | 2012-01-24 | Sony Corporation | Electro-optical device and electronic apparatus including the same |
| CN101520583B (zh) * | 2009-04-27 | 2012-03-21 | 友达光电股份有限公司 | 像素结构及其驱动方法、以及显示器的驱动方法 |
| US20130009924A1 (en) * | 2010-04-02 | 2013-01-10 | Sharp Kabushiki Kaisha | Display device and method of driving the same |
| CN110992897A (zh) * | 2019-12-31 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板驱动方法、显示驱动电路和显示面板 |
| CN110992897B (zh) * | 2019-12-31 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板驱动方法、显示驱动电路和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378556B1 (ko) | 액정 표시 장치 | |
| EP1335343B1 (en) | Liquid crystal display with reduced driving voltage and separate driving circuits for positive and negative voltages | |
| US8902203B2 (en) | Liquid crystal display and pulse adjustment circuit thereof | |
| KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
| US5598180A (en) | Active matrix type display apparatus | |
| US8094113B2 (en) | Liquid crystal displaying apparatus using data line driving circuit | |
| US8094108B2 (en) | Liquid crystal display device and liquid crystal display driving circuit | |
| US6011530A (en) | Liquid crystal display | |
| US6445371B1 (en) | Liquid crystal display device having a circuit for canceling threshold voltage shift of the thin film transistor | |
| JP2003022054A (ja) | 画像表示装置 | |
| KR20170002776A (ko) | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 | |
| US20040140969A1 (en) | Driver circuit, electro-optical device, and drive method | |
| JP2015018064A (ja) | 表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| US8384704B2 (en) | Liquid crystal display device | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP2000147456A (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| JP2002341313A (ja) | 液晶表示装置 | |
| JPH11101967A (ja) | 液晶表示装置 | |
| JP2001067048A (ja) | 液晶表示装置 | |
| KR101283974B1 (ko) | 액정표시장치의 영상 표시방법 | |
| US20100118016A1 (en) | Video voltage supplying circuit, electro-optical apparatus and electronic apparatus | |
| JP2005128101A (ja) | 液晶表示装置 | |
| JPH08179364A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |