JP2002335175A - テレビジョンチューナ - Google Patents

テレビジョンチューナ

Info

Publication number
JP2002335175A
JP2002335175A JP2001140667A JP2001140667A JP2002335175A JP 2002335175 A JP2002335175 A JP 2002335175A JP 2001140667 A JP2001140667 A JP 2001140667A JP 2001140667 A JP2001140667 A JP 2001140667A JP 2002335175 A JP2002335175 A JP 2002335175A
Authority
JP
Japan
Prior art keywords
frequency
inductance element
low
tuning inductance
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001140667A
Other languages
English (en)
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001140667A priority Critical patent/JP2002335175A/ja
Publication of JP2002335175A publication Critical patent/JP2002335175A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 増幅素子への給電のための部品点数を減らす
と共に、バンド切替による各周波数帯での利得低下の補
正をする。 【解決手段】 複同調回路2は高周波増幅器1に結合さ
れた高域同調用インダクタンス素子2aと、高域同調用
インダクタンス素子2aに直列に接続された低域同調用
インダクタンス素子2bとを少なくとも有し、チョーク
インダクタ4を高域同調用インダクタンス素子2aと低
域同調用インダクタンス素子2bとの接続点と高周波増
幅器1との間に接続すると共に少なくとも低域同調用イ
ンダクタンス素子2bとチョークインダクタ4とを直列
に介して高周波増幅器1に電源電圧を供給し、複同調回
路2を高域の周波数帯に切り替えたときにのみチョーク
インダクタ4と高域同調用インダクタンス素子2aと低
域同調用インダクタンス素子2bとの接続点を高周波的
に接地した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複同調回路を介
して高周波増幅器の増幅素子に電源電圧を給電するよう
にしたテレビジョンチューナに関する。
【0002】
【従来の技術】従来のテレビジョンチューナの構成を図
4に示す。高周波増幅器41の増幅素子であるFET4
1aのドレインには直列に接続された二つのチョークイ
ンダクタ42、43を介して電源電圧Bが供給される。
二つのチョークインダクタ42、43の接続点には第一
のスイッチダイオード44のアノードが結合される。そ
のアノードは第一の切替端子S1に接続され、カソード
は直流カットコンデンサ45によって高周波的に接地さ
れると共に第二の切替端子S2に接続される。また、F
ET41aはドレイン端子に現れる出力容量成分を有し
ているが此を41bで示している。
【0003】高周波増幅器41の次段に設けられた複同
調回路46はバンド切替型の複同調回路であり、例えば
VHF帯の高い周波数帯域又は低い周波数帯域に同調す
る。そして、一次側には直列に接続された高域同調用イ
ンダクタンス素子46a、低域同調用インダクタンス素
子46b、二次側には直列接続された高域同調用インダ
クタンス素子46c、低域同調用インダクタンス素子4
6dを有し、一次側の高域同調用インダクタンス素子4
6aがFET41aのドレインに結合し、二次側の高域
同調用インダクタンス素子46cが混合器47に結合さ
れる。そして、各低域同調用インダクタンス素子46
b、46dが結合用インダクタンス素子46eによって
接地される。
【0004】さらに、一次側には高域同調用インダクタ
ンス素子46a、低域同調用インダクタンス素子46
b、結合用インダクタンス素子46eの全体に対して並
列接続される第1のバラクタダイオード46fが設けら
れ、二次側にも高域同調用インダクタンス素子46c、
低域同調用インダクタンス素子46d、結合用インダク
タンス素子46eの全体に対して並列接続される第二の
バラクタダイオード46gが設けられ
【0005】また、一次側の高域同調用インダクタンス
素子46aと低域同調用インダクタンス素子46bとの
接続点には第二のスイッチダイオード48のアノードが
結合され、カソードは直流カットコンデンサ45に接続
される。同様に、二次側の高域同調用インダクタンス素
子46cと低域同調用インダクタンス素子46dとの接
続点には第三のスイッチダイオード49のアノードが結
合され、カソードは直流カットコンデンサ45に接続さ
れる。そして、第二のスイッチダイオード48と第三の
スイッチダイオード49との各アノードが第一の切替端
子S1に接続され、各カソードが第二の切替端子S2に
接続される。
【0006】以上の構成において、第二の切替端子S1
にハイレベルの電圧、第二の切替端子S2にローレベル
の電圧を印加すると第一乃至第三のスイッチダイオード
44、48、49がオンとなる。すると、二つのチョー
クインダクタ42と43との接続点、一次側の高域同調
用インダクタンス素子46aと低域同調用インダクタン
ス素子46bとの接続点、二次側の高域同調用インダク
タンス素子46cと低域同調用インダクタンス素子46
dとの接続点がそれぞれ高周波的に接地される。
【0007】その結果、複同調回路46は図5に示すよ
うな等価回路となって、一次側の第一のバラクタダイオ
ード46f、高域同調用インダクタンス素子46aと、
二次側の第二のバラクタダイオード46g、高域同調用
インダクタンス素子46cとから構成される。そして、
高い周波数帯域に同調する。また、給電用の一方のチョ
ークインダクタ42と出力容量成分41bとによって並
列共振回路が構成される。この並列共振回路は高い周波
数帯域における最低周波数近傍に共振し、この周波数近
傍での利得の低下を補うようにしている。
【0008】一方、第二の切替端子S1にローレベルの
電圧、第二の切替端子S2にハイレベルの電圧を印加す
ると第一乃至第三のスイッチダイオード44、48、4
9がオフとなる。すると、二つのチョークインダクタ4
2と43との接続点、一次側の高域同調用インダクタン
ス素子46aと低域同調用インダクタンス素子46bと
の接続点、二次側の高域同調用インダクタンス素子46
cと低域同調用インダクタンス素子46dとの接続点は
それぞれ高周波的に接地されることはないので、複同調
回路46は図6に示すような等価回路となる。
【0009】すなわち、一次側は第一のバラクタダイオ
ード46f、高域同調用インダクタンス素子46a、低
域同調用インダクタンス素子46bで構成され、二次側
は第二のバラクタダイオード46g、高域同調用インダ
クタンス素子46c、低域同調用インダクタンス素子4
6dで構成される。そして、低い周波数帯域に同調す
る。結合用インダクタンス素子46eは同調周波数には
ほとんど寄与しない。また、給電用の二つのチョークイ
ンダクタ42、43と出力容量成分41bとによって並
列共振回路が構成される。この並列共振回路は低い周波
数帯域における最低周波数近傍に共振し、この周波数近
傍での利得の低下を補っている。
【0010】
【発明が解決しようとする課題】上記の構成では、各周
波数帯における最低周波数近傍での利得の低下を補うた
めに、給電用のチョークインダクタを利用してFETの
出力成分と並列共振させている。しかし、各周波数帯で
共振させるために二つのチョークインダクタを使用し、
さらに、各周波数帯で共振周波数が異ならせるためにス
イッチダイオードを使用している。この結果、部品点数
を増やし、部品取付のスペースも必要とする。これによ
ってコスト低減と小型化が図れなかった。
【0011】そこで、本発明は増幅素子への給電のため
の部品点数を減らすと共に、バンド切替による各周波数
帯での利得低下の補正をすることを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するた
め、高周波増幅器と、前記高周波増幅器の次段に設けら
れ、同調周波数が高域の周波数帯又は低域の周波数帯に
切り替えられるバンド切替型の複同調回路と、前記高周
波増幅器に電源電圧を供給するチョークインダクタとを
備え、前記複同調回路は前記高周波増幅器に結合された
高域同調用インダクタンス素子と、前記高域同調用イン
ダクタンス素子に直列に接続された低域同調用インダク
タンス素子とを少なくとも有し、前記チョークインダク
タを前記高域同調用インダクタンス素子と前記低域同調
用インダクタンス素子との接続点と前記高周波増幅器と
の間に接続すると共に少なくとも前記低域同調用インダ
クタンス素子と前記チョークインダクタとを直列に介し
て前記高周波増幅器に電源電圧を供給し、前記複同調回
路を前記高域の周波数帯に切り替えたときにのみ前記チ
ョークインダクタと前記高域同調用インダクタンス素子
と前記低域同調用インダクタンス素子との接続点を高周
波的に接地した。
【0013】また、前記複同調回路を前記高域の周波数
帯に切り替えたときは前記高周波増幅器における増幅素
子の出力容量成分と前記チョークインダクタとによって
前記高域の周波数帯における最低周波数近傍に並列共振
させ、前記低域の周波数帯に切り替えたときには前記出
力容量成分と少なくとも前記チョークインダクタと前記
低域同調用インダクタンス素子とによって前記低域の周
波数帯における最低周波数近傍に並列共振させた。
【0014】また、前記高域同調用インダクタンス素子
と前記低域同調用インダクタンス素子と前記チョークイ
ンダクタとの接続点とグランドとの間にスイッチダイオ
ードを設け、前記複同調回路を前記高域の周波数帯に切
り替えるときに前記スイッチダイオードをオンとし、前
記低域の周波数帯に切り替えらるときにオフとした。
【0015】
【発明の実施の形態】本発明のテレビジョンチューナを
図1乃至図3によって説明する。図1は本発明のテレビ
ジョンチューナの構成を示し、図2は複同調回路を高域
の周波数帯に同調した場合の等価回路図、図3は低域の
周波数帯に同調したときの等価回路図である。
【0016】図1において、高周波増幅器1には前段の
入力同調回路で選択されたVHF帯のテレビジョン信号
が入力される。高周波増幅器1には増幅素子であるFE
T1aが使用される。FET1aは出力容量成分1bを
有しており、それをドレインと接地間に接続された容量
素子として示す。
【0017】高周波増幅器1の次段にはバンド切替型の
複同調回路2が設けられる。複同調回路2はVHF帯の
高域の周波数帯又は低域の周波数帯に同調するように切
り替えられる。そして、一次側には直列に接続された高
域同調用インダクタンス素子2a及び低域同調用インダ
クタンス素子2bを有し、高域同調用インダクタンス素
子2aがFET1aのドレインに結合される。また、二
次側には直列接続された高域同調用インダクタンス素子
2c及び低域同調用インダクタンス素子2dを有し、高
域同調用インダクタンス素子2cが混合器3に結合され
る。また、各低域同調用インダクタンス素子2b及び2
dが結合用インダクタンス素子2eに接続され、結合用
インダクタンス素子2eは直流カットコンデンサ2fに
よって接地される。そして、結合用インダクタンス素子
2eと直流カットコンデンサ2fとの接続点には電源電
圧Bが印加される。
【0018】さらに、一次側には高域同調用インダクタ
ンス素子2a、低域同調用インダクタンス素子2b、結
合用インダクタンス素子2eの全体に対して並列接続さ
れる第1のバラクタダイオード2gが設けられ、二次側
にも高域同調用インダクタンス素子2c、低域同調用イ
ンダクタンス素子2d、結合用インダクタンス素子2e
の全体に対して並列接続される第二のバラクタダイオー
ド2hが設けられる。各バラクタダイオード2g、2h
のカソードには同調電圧が印加され、同調電圧を変える
ことで同調周波数が変わる。
【0019】また、FET1aのドレインには給電用の
チョークインダクタ4の一端が接続され、その他端は一
次側の高域同調用インダクタンス素子2aと低域同調用
インダクタンス素子2bとの接続点に接続される。チョ
ークインダクタ4と低域同調用インダクタンス素子2b
との接続点には第一のスイッチダイオード5のアノード
が接続され、そのカソードは直流カットコンデンサ6に
よって高周波的に接地される。
【0020】また、二次側の高域同調用インダクタンス
素子2cと低域同調用インダクタンス素子2dとの接続
点には第二のスイッチダイオード7のアノードが接続さ
れ、カソードは直流カットコンデンサ6に接続される。
そして、第一のスイッチダイオード5と第二のスイッチ
ダイオード7との各カソードがスイッチトランジスタ8
のコレクタに接続される。コレクタには抵抗9を介して
電源電圧Bが印加される。
【0021】以上の構成において、スイッチトランジス
タ8のベースにハイレベルの電圧を印加すると、スイッ
チトランジスタ8がオンとなり、これによって第一のス
イッチダイオード5と第二のスイッチダイオード7もオ
ンとなる。すると、一次側の高域同調用インダクタンス
素子2aと低域同調用インダクタンス素子2bとチョー
クインダクタ4との接続点が高周波的に接地される。同
様に、二次側の高域同調用インダクタンス素子2cと低
域同調用インダクタンス素子2dとの接続点も高周波的
に接地される。
【0022】その結果、複同調回路2は図2に示すよう
な等価回路となって、一次側は第一のバラクタダイオー
ド2g、高域同調用インダクタンス素子2aによって構
成され、二次側は第二のバラクタダイオード2h、高域
同調用インダクタンス素子2cによって構成される。そ
して、高い周波数帯域に同調する。また、FET1aの
ドレインには結合用インダクタンス素子2f、一次側の
低域同調用インダクタンス素子2b、給電用チョークイ
ンダクタ4を介して電源電圧Bが給電されるが、給電用
のチョークインダクタ4と出力容量成分1bとによって
並列共振回路が構成される。この並列共振回路を高い周
波数帯域のうちの例えば最低周波数近傍に共振させるこ
とでこの周波数近傍での利得の低下を補うようになって
いる。
【0023】一方、スイッチトランジスタ8のベースに
ローレベルの電圧を印加すると(ベースを開放してもよ
い)、スイッチトランジスタ8はオフとなる。従って、
第一のスイッチダイオード4、第二のスイッチダイオー
ド7もオフとなる。この結果、一次側の高域同調用イン
ダクタンス素子2aと低域同調用インダクタンス素子2
bとの接続点、二次側の高域同調用インダクタンス素子
2cと低域同調用インダクタンス素子2dとの接続点は
それぞれ高周波的に接地されることはないので、複同調
回路2は図3に示すような等価回路となる。
【0024】すなわち、一次側は第一のバラクタダイオ
ード2g、高域同調用インダクタンス素子2a、低域同
調用インダクタンス素子2bで構成され、二次側は第二
のバラクタダイオード2h、高域同調用インダクタンス
素子2c、低域同調用インダクタンス素子2dで構成さ
れる。そして、低い周波数帯域に同調する。結合用イン
ダクタンス素子2eは同調周波数にはほとんど寄与しな
い。
【0025】また、FET1aのドレインには結合用イ
ンダクタンス素子2e、一次側の低域同調用インダクタ
ンス素子2b、給電用チョークインダクタ4を介して電
源電圧が給電されるが、この三個のインダクタンス素子
がFET1の出力容量成分1bと並列共振回路を構成す
る。つまり、一次側の低域同調用インダクタンス素子2
bと結合用インダクタンス素子2eとが給電用のインダ
クタとしても機能する。そして、この並列共振回路は共
振周波数が低くなり、低い周波数帯域における最低周波
数近傍に共振させることが可能となる。これによって最
低周波数近傍での利得の低下を補える。
【0026】
【発明の効果】以上説明したように、本発明では、複同
調回路は高周波増幅器に結合された高域同調用インダク
タンス素子と、高域同調用インダクタンス素子に直列に
接続された低域同調用インダクタンス素子とを少なくと
も有し、チョークインダクタを高域同調用インダクタン
ス素子と低域同調用インダクタンス素子との接続点と高
周波増幅器との間に接続すると共に少なくとも低域同調
用インダクタンス素子とチョークインダクタとを直列に
介して高周波増幅器に電源電圧を供給し、複同調回路を
高域の周波数帯に切り替えたときにのみチョークインダ
クタと高域同調用インダクタンス素子と低域同調用イン
ダクタンス素子との接続点を高周波的に接地したので、
増幅素子の出力容量成分と並列共振回路を構成するチョ
ークインダクタの数とスイッチダイオードとの数を減ら
すことができる。しかも、複同調回路を高域の周波数帯
に切り替えたときにはチョークインダクタと出力容量成
分とによって周波数が高い並列共振回路を構成でき、複
同調回路を低域の周波数帯に切り替えたときにはチョー
クインダクタと出力容量成分と低域同調用インダクタン
ス素子によって周波数が低い並列共振回路を構成でき
る。
【0027】また、複同調回路を高域の周波数帯に切り
替えたときは高周波増幅器における増幅素子の出力容量
成分とチョークインダクタとによって高域の周波数帯に
おける最低周波数近傍に並列共振させ、低域の周波数帯
に切り替えたときには出力容量成分と少なくともチョー
クインダクタと低域同調用インダクタンス素子とによっ
て低域の周波数帯における最低周波数近傍に並列共振さ
せたので、各周波数帯の最低周波数近傍において低下す
る利得を補正できる。
【0028】また、高域同調用インダクタンス素子と低
域同調用インダクタンス素子とチョークインダクタとの
接続点とグランドとの間にスイッチダイオードを設け、
複同調回路を高域の周波数帯に切り替えるときにスイッ
チダイオードをオンとし、低域の周波数帯に切り替えら
るときにオフとしたので、複同調回路の周波数帯の切替
に対応して共振回路の共振周波数を切り替えられる。
【図面の簡単な説明】
【図1】本発明のテレビジョンチューナの構成を示す回
路図である。
【図2】本発明のテレビジョンチューナの高域の周波数
帯に同調したときの等価回路図である。
【図3】本発明のテレビジョンチューナの低域の周波数
帯に同調したときの等価回路図である。
【図4】従来のテレビジョンチューナの構成を示す回路
図である
【図5】従来のテレビジョンチューナの高域の周波数帯
に同調したときの等価回路図である。
【図6】従来のテレビジョンチューナの低域の周波数帯
に同調したときの等価回路図である。
【符号の説明】
1 高周波増幅器 1a FET(増幅素子) 2 複同調回路 2a、2c 高域同調用インダクタンス素子 2b、2d 低域同調用インダクタンス素子 2e 結合用インダクタンス素子 2f 直流カットコンデンサ 2g 第一のバラクタダイオード 2h 第二のバラクタダイオード 3 混合器 4 給電用インダクタ 5 第一のスイッチダイオード 6 直流カットコンデンサ 7 第二のスイッチダイオード 8 スイッチトランジスタ 9 抵抗
フロントページの続き Fターム(参考) 5C025 AA25 5J103 AA04 AA24 BA02 BA03 CA08 CB05 DA01 DA12 EA01 EA03 EA05 EA06 EA08 EA10 EA11 FA08 5K062 AA07 AA08 AB04 AB10 AC04 AD04 BA03 BB01 BB06 BB10 BB13 BB15 BB16 BC08

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 高周波増幅器と、前記高周波増幅器の次
    段に設けられ、同調周波数が高域の周波数帯又は低域の
    周波数帯に切り替えられるバンド切替型の複同調回路
    と、前記高周波増幅器に電源電圧を供給するチョークイ
    ンダクタとを備え、前記複同調回路は前記高周波増幅器
    に結合された高域同調用インダクタンス素子と、前記高
    域同調用インダクタンス素子に直列に接続された低域同
    調用インダクタンス素子とを少なくとも有し、前記チョ
    ークインダクタを前記高域同調用インダクタンス素子と
    前記低域同調用インダクタンス素子との接続点と前記高
    周波増幅器との間に接続すると共に少なくとも前記低域
    同調用インダクタンス素子と前記チョークインダクタと
    を直列に介して前記高周波増幅器に電源電圧を供給し、
    前記複同調回路を前記高域の周波数帯に切り替えたとき
    にのみ前記チョークインダクタと前記高域同調用インダ
    クタンス素子と前記低域同調用インダクタンス素子との
    接続点を高周波的に接地したことを特徴とするテレビジ
    ョンチューナ。
  2. 【請求項2】 前記複同調回路を前記高域の周波数帯に
    切り替えたときは前記高周波増幅器における増幅素子の
    出力容量成分と前記チョークインダクタとによって前記
    高域の周波数帯における最低周波数近傍に並列共振さ
    せ、前記低域の周波数帯に切り替えたときには前記出力
    容量成分と少なくとも前記チョークインダクタと前記低
    域同調用インダクタンス素子とによって前記低域の周波
    数帯における最低周波数近傍に並列共振させたことを特
    徴とする請求項1に記載のテレビジョンチューナ。
  3. 【請求項3】 前記高域同調用インダクタンス素子と前
    記低域同調用インダクタンス素子と前記チョークインダ
    クタとの接続点とグランドとの間にスイッチダイオード
    を設け、前記複同調回路を前記高域の周波数帯に切り替
    えるときに前記スイッチダイオードをオンとし、前記低
    域の周波数帯に切り替えらるときにオフとしたことを特
    徴とする請求項1又は2に記載のテレビジョンチュー
    ナ。
JP2001140667A 2001-05-10 2001-05-10 テレビジョンチューナ Withdrawn JP2002335175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001140667A JP2002335175A (ja) 2001-05-10 2001-05-10 テレビジョンチューナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140667A JP2002335175A (ja) 2001-05-10 2001-05-10 テレビジョンチューナ

Publications (1)

Publication Number Publication Date
JP2002335175A true JP2002335175A (ja) 2002-11-22

Family

ID=18987231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140667A Withdrawn JP2002335175A (ja) 2001-05-10 2001-05-10 テレビジョンチューナ

Country Status (1)

Country Link
JP (1) JP2002335175A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114257213A (zh) * 2021-12-08 2022-03-29 电子科技大学 一种可调型带通调谐选频电路、电调滤波器及其调节方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114257213A (zh) * 2021-12-08 2022-03-29 电子科技大学 一种可调型带通调谐选频电路、电调滤波器及其调节方法
CN114257213B (zh) * 2021-12-08 2023-10-20 电子科技大学 一种可调型带通调谐选频电路、电调滤波器及其调节方法

Similar Documents

Publication Publication Date Title
JPH0348688B2 (ja)
US6226503B1 (en) Double-tuned circuit
JP3944410B2 (ja) テレビジョンチューナの入力回路
JPS61205016A (ja) 数個の周波数範囲の切換を行うチユーナ用切換回路配置
JP2002335175A (ja) テレビジョンチューナ
JP2001156593A (ja) テレビジョンチューナの入力回路
MXPA97002782A (en) Entry circuit for a televis tuner
EP1217737B1 (en) Television tuner
JPS6228099Y2 (ja)
JP3979519B2 (ja) テレビジョンチューナ
JP3857565B2 (ja) テレビジョンチューナ
US7415258B2 (en) Television tuner capable of reducing gain deviation when low-band or high-band signal is received
JP3108419U (ja) 複同調回路
US7190414B2 (en) Input circuit of television tuner in which interference caused by FM broadcasting signal is attenuated
JP4014772B2 (ja) チューナの複同調回路
JP4024541B2 (ja) チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ
JP3103017U (ja) テレビジョンチューナ
JPH0136360Y2 (ja)
US20050052579A1 (en) Television tuner having circuit for attenuating FM broadcasting band
JPH0628841Y2 (ja) 多バンド受信機
JP3801845B2 (ja) テレビジョンチューナ
JP2956101B2 (ja) テレビジョンチューナ
JP4043222B2 (ja) テレビジョンチューナ
JP2003124786A (ja) テレビジョンチューナ
JP2002246932A (ja) テレビジョンチューナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060619