JP4024541B2 - チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ - Google Patents
チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ Download PDFInfo
- Publication number
- JP4024541B2 JP4024541B2 JP2002006080A JP2002006080A JP4024541B2 JP 4024541 B2 JP4024541 B2 JP 4024541B2 JP 2002006080 A JP2002006080 A JP 2002006080A JP 2002006080 A JP2002006080 A JP 2002006080A JP 4024541 B2 JP4024541 B2 JP 4024541B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- tuner
- integrated circuit
- circuit
- television signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はチューナ用集積回路及びそのチューナ用集積回路を用いたテレビジョンチューナに関する。
【０００２】
【従来の技術】
従来のチューナ用集積回路とそれを用いたテレビジョンチューナの構成を図２によって説明する。図２は特にＵＨＦ帯のテレビジョン信号が入力されるテレビジョンチューナを示す。テレビジョン信号が入力される入力同調回路３１はバラクタダイオード（図示せず）を有し、そのバラクタダイオードには同調電圧Ｖが印加される。入力同調回路３１の後には高周波増幅回路を構成するＦＥＴ（デュアルゲートＦＥＴ）３２が設けられ、入力同調回路３１の出力端がＦＥＴ３２の第一ゲートに結合される。
【０００３】
ＦＥＴ３２の第一ゲートにはインダクタンス素子３３の一端が接続され、その他端は直流カットコンデンサ３４によって高周波的に接地されると共に、抵抗３５によって接地される。ソースは接地され、ドレインには給電抵抗３６とチョークインダクタ３７の直列回路を介して電源電圧Ｂが印加される。給電抵抗３６とチョークインダクタ３７との接続点は直流カットコンデンサ３８によって接地される。
【０００４】
ＦＥＴ３２の次段には段間同調回路である複同調回路３９が設けられる。その一次側の並列同調回路はバラクタダイオード３９ａとインダクタンス素子３９ｂとからなり、高電位点であるバラクタダイオード３９ａのアノードとインダクタンス素子３９ｂとの接続点が結合コンデンサ４０を介してＦＥＴ３２のドレインに結合される。また、バラクタダイオード３９ａのカソードは直流カットコンデンサ３９ｃによって接地され、インダクタンス素子３９ｂの他端も接地される。そして、バラクタダイオード３９ａのカソードに同調電圧Ｖが印加される。
【０００５】
複同調回路３９における二次側の並列同調回路はバラクタダイオード３９ｄとインダクタンス素子３９ｅとからなり、高電位点であるバラクタダイオード３９ｄのアノードとインダクタンス素子３９ｅとの接続点が結合コンデンサ４１を介してチューナ用集積回路（以下、単に集積回路という）４２の第一の端子４２ａに結合される。また、バラクタダイオード３９ｄのカソードは直流カットコンデンサ３９ｆによって接地され、インダクタンス素子３９ｅの他端も接地される。そして、バラクタダイオード３９ｄのカソードに同調電圧Ｖが印加される。
【０００６】
集積回路４２内には周波数変換用の混合回路４３が構成されている。混合回路４３は平衡型に構成され、互いのエミッタ同士が接続されると共に、各ベースを入力端とする二つのトランジスタ４３ａ、４３ｂを有し、一方のトランジスタ４３ａのベースが第一の端子４２ａに接続され、他方のトランジスタ４３ｂのベースが第二の端子４２ｂに接続される。二つのトランジスタ４３ａ、４３ｂのベースには集積回路内４２でバイアス電圧が印加されている。また、各ベースには集積回路４２に構成された静電破壊防止用のダイオード４３ｃ、４３ｄが接続される。
【０００７】
また、集積回路４２内にはバンド切替電圧発生回路４４が構成されている。バンド切替電圧発生回路４４には受信すべきチャンネルのデータＤが入力され、それによってそのチャンネルの属する帯域を選択するためのハイ（ほぼ電源電圧Ｂに等しい）又はロー（ほぼ０ボルト又は開放状態）の切替電圧を発生する。切替電圧は、例えば高い周波数帯域であるＵＨＦ帯のチャンネルのテレビジョン信号を受信するときにハイレベルとなり、低い周波数帯であるＶＨＦ帯のチャンネルのテレビジョン信号を受信する時にローレベルとなる。バンド切替電圧発生回路４４の出力端は第三の端子４２ｃに接続される。
【０００８】
そして、第一の端子４２ａと第二の端子４２ｂとがインダクタンス素子４５によって互いに接続される。また、第三の端子４２ｃは抵抗４６によってインダクタンス素子３３と抵抗３５との接続点に接続される。
また。入力同調回路３１と複同調回路３９に印加される同調電圧Ｖは集積回路４２から発生するがその詳細説明は省略する。
【０００９】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信するときには切替電圧がハイとなってＦＥＴ３２の第一ゲートには適正なバイアス電圧が印加され、ＦＥＴ３２は正常に動作する。そして、ＦＥＴ３２によって増幅され、続いて複同調回路３９によって選択されたテレビジョン信号はインダクタンス素子４５によって平衡に変換されて集積回路４２の第一の端子４２ａと第二の端子４２ｂとに入力される。
【００１０】
また、ＶＨＦ帯のテレビジョン信号を受信するときには切替電圧がローとなってＦＥＴ３２の第一ゲートにはバイアス電圧が印加されなくなり、ＦＥＴ３２は不動作状態となる。
【００１１】
【発明が解決しようとする課題】
上記構成ではＦＥＴ３２を動作状態又は不動作状態に切り替えるために切替電圧を使用するが、そのため、集積回路４１には専用の第三の端子４２ｃを設けている。集積回路４２を小型化するには端子数を減らすことが重要課題である。
【００１２】
そこで、本発明のチューナ用集積回路では受信する帯域を切り替えるための切替電圧を出力する専用の端子を設けることなく切替電圧を取り出せるようにすることを目的とする。
【００１３】
また、本発明のテレビジョンチューナは、上記チューナ用集積回路を用いて構成を簡素化することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、本発明のチューナ用集積回路は、少なくともテレビジョン信号を中間周波信号に周波数変換する混合回路と、前記テレビジョン信号が入力される端子と、高域又は低域のテレビジョン信号を受信するためのハイ又はローの切替電圧を発生するバンド切替電圧発生回路とを集積回路内に備え、当該集積回路の内部において、前記端子には前記混合回路の入力端を高周波的に接続すると共に、前記端子に前記切替電圧を抵抗を介して印加するように形成され、前記集積回路の外部において、前記端子を通して供給される前記切替電圧によってその動作が制御されると共に前記テレビジョン信号が入力されるゲートを有する増幅用の電界効果トランジスタが前記端子に接続可能とされている。
【００１５】
また、本発明のチューナ用集積回路は、前記混合回路はベースを入力端として平衡型に構成された二つのトランジスタからなり、前記端子を二つ設け、前記各トランジスタのベースをそれぞれに容量素子を介して前記各端子に別個に接続し、前記端子の一方に前記切替電圧を印加した。
【００１６】
また、本発明のテレビジョンチューナは、請求項１に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の前記端子に結合すると共に、前記ゲートを直流的に前記端子に接続した。
【００１７】
また、本発明のテレビジョンチューナは、請求項２に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の他方の端子に結合すると共に、前記一方の端子と他方の端子とをインダクタンス素子によって互いに接続し、前記ゲートを直流的に前記一方の端子に接続した。
【００１９】
【発明の実施の形態】
以下、図１を参照して本発明のチューナ用集積回路及びそれを用いたテレビジョンチューナを説明する。
【００２０】
図１は特にＵＨＦ帯のテレビジョン信号が入力されるテレビジョンチューナを示す。テレビジョン信号が入力される入力同調回路１はバラクタダイオード（図示せず）を有し、そのバラクタダイオードには同調電圧Ｖが印加される。入力同調回路１の後には高周波増幅回路を構成するＦＥＴ（デュアルゲートＦＥＴ）２が設けられ、入力同調回路１の出力端がＦＥＴ２の第一ゲートに結合される。ＦＥＴ２の第一ゲートにはインダクタンス素子３の一端が接続され、その他端は直流カットコンデンサ４によって高周波的に接地されると共に、バイアス抵抗５によって接地される。ソースは接地され、ドレインには給電抵抗６とチョークインダクタ７の直列回路を介して電源電圧Ｂが印加される。給電抵抗６とチョークインダクタ７との接続点は直流カットコンデンサ８によって接地される。
【００２１】
ＦＥＴ２の次段には段間同調回路である複同調回路９が設けられる。その一次側の並列同調回路はバラクタダイオード９ａとインダクタンス素子９ｂとからなり、高電位点であるバラクタダイオード９ａのアノードとインダクタンス素子９ｂとの接続点が結合コンデンサ１０を介してＦＥＴ２のドレインに結合される。また、バラクタダイオード９ａのカソードは直流カットコンデンサ９ｃによって接地され、インダクタンス素子９ｂの他端も接地される。そして、バラクタダイオード９ａのカソードに同調電圧Ｖが印加される。
【００２２】
複同調回路９における二次側の並列同調回路はバラクタダイオード９ｄとインダクタンス素子９ｅとからなり、高電位点であるバラクタダイオード９ｄのアノードとインダクタンス素子９ｅとの接続点が結合コンデンサ１１を介してチューナ用集積回路（以下、単に集積回路という）１２の第一の端子１２ａに結合される。また、バラクタダイオード９ｄのカソードは直流カットコンデンサ９ｆによって接地され、インダクタンス素子９ｅの他端も接地される。そして、バラクタダイオード９ｄのカソードに同調電圧Ｖが印加される。
【００２３】
集積回路１２内には周波数変換用の混合回路１３が構成されている。混合回路１３は平衡型に構成され、互いのエミッタ同士が接続された二つのトランジスタ１３ａ、１３ｂを有し、一方のトランジスタ１３ａのベースがコンデンサ１３ｃによって第一の端子１２ａに結合され、他方のトランジスタ１３ｂのベースがコンデンサ１３ｄによって第二の端子１２ｂに結合される。コンデンサ１３ｃ、１３ｄは集積回路１２内に構成されている。二つのトランジスタ１３ａ、１３ｂのベースには集積回路１２内でバイアス電圧が印加されている。また、各ベースには集積回路１２に構成された静電破壊防止用のダイオード１３ｅ、１３ｆが接続される。
【００２４】
また、集積回路１２内にはバンド切替電圧発生回路１４が構成されている。バンド切替電圧発生回路１４には受信すべきチャンネルのデータＤが入力され、それによってそのチャンネルの属する帯域を選択するためのハイ（ほぼ電源電圧Ｂに等しい）又はロー（ほぼ０ボルト又は開放状態）の切替電圧を発生する。切替電圧は、例えば高い周波数帯域であるＵＨＦ帯のチャンネルのテレビジョン信号を受信するときにハイレベルとなり、低い周波数帯であるＶＨＦ帯のチャンネルのテレビジョン信号を受信する時にローレベルとなる。バンド切替電圧発生回路１４の出力端は抵抗１５を介して第二の端子１２ｂに接続される。
【００２５】
そして、集積回路１２の外部に設けられた位相反転用のインダクタンス素子１６によって第一の端子１２ａと第二の端子１２ｂとが互いに接続される。また、第一の端子１２ａは抵抗１７によってインダクタンス素子３とバイアス抵抗５との接続点に接続される。この場合、抵抗１７は複同調回路９における一次側の同調回路の高電位点との間で浮遊容量が形成されるように近接して設けられる。また、高電位点の信号ラインと抵抗１７とが互いに直交するように配置すると浮遊容量を形成するのに効果的であるが、その配置の形態は適宜に選ぶことができる。
【００２６】
上記に説明した浮遊容量と複同調回路９の二つのインダクタンス素子９ｂ、９ｅとによって並列共振回路が構成されるので、此がトラップ回路となり不要な信号を減衰できる。
【００２７】
また、入力同調回路１と複同調回路９に印加される同調電圧Ｖは集積回路１２から発生するがその詳細説明は省略する。
【００２８】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信するときには切替電圧がハイとなってＦＥＴ２の第一ゲートには適正なバイアス電圧が印加され、ＦＥＴ２は正常に動作する。そして、ＦＥＴ２によって増幅され、続いて複同調回路９によって選択されたテレビジョン信号はインダクタンス素子１６によって平衡に変換されて集積回路１２の第一の端子１２ａと第二の端子１３ｂとに入力される。第一の端子１２ａと第二の端子１２ｂとにはテレビジョン信号と共に切替電圧が重畳されていることになるが、テレビジョン信号の受信に対しては何ら影響がない。
また、ＶＨＦ帯のテレビジョン信号を受信するときには切替電圧がローとなってＦＥＴ２の第一ゲートにはバイアス電圧が印加されなくなり、ＦＥＴ２は不動作状態となる。
【００２９】
【発明の効果】
以上説明したように、本発明のチューナ用集積回路は、テレビジョン信号を中間周波信号に周波数変換する混合回路と、テレビジョン信号が入力される端子と、高域又は低域のテレビジョン信号を受信するためのハイ又はローの切替電圧を発生するバンド切替電圧発生回路とを備え、端子には混合回路の入力端を高周波的に接続すると共に、切替電圧を抵抗を介して印加したので、テレビジョン信号が入力される端子と切替電圧が出力される端子とを共通にすることができ、端子数を減らせる。
【００３０】
また、本発明のチューナ用集積回路は、混合回路はベースを入力端として平衡型に構成された二つのトランジスタからなり、端子を二つ設け、各トランジスタのベースをそれぞれに容量素子を介して各端子に接続し、端子の一方に切替電圧を印加したので、平衡の混合回路が構成できる。
【００３１】
また、本発明のテレビジョンチューナは、請求項１に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、電界効果トランジスタのドレインに接続された同調回路とを備え、同調回路の出力端をチューナ用集積回路の端子に結合すると共に、ゲートを直流的に端子に接続したので、混合回路に結合された端子に出力される切替電圧によって電界効果トランジスタの動作を切り替えられ、チューナの構成が簡素になる。
【００３２】
また、本発明のテレビジョンチューナは、請求項２に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、電界効果トランジスタのドレインに接続された同調回路とを備え、同調回路の出力端をチューナ用集積回路の他方の端子に結合すると共に、一方の端子と他方の端子とをインダクタンス素子によって互いに接続し、ゲートを直流的に一方の端子に接続したので、平衡型の混合回路に平衡のテレビジョン信号が入力でき、電界効果トランジスタの動作も切り替えられる。
【００３３】
また、本発明のテレビジョンチューナは、同調回路は複同調回路で構成され、ゲートと他方の端子とを抵抗によって互いに接続し、抵抗と複同調回路における一次側同調回路の高電位側との間に浮遊容量を形成したので、トラップ回路が構成され、このトラップ回路によってイメージ妨害を除去できる。
【図面の簡単な説明】
【図１】本発明のチューナ用集積回路とそれを用いたテレビジョンチューナとの構成を示す回路図である。
【図２】従来のチューナ用集積回路とそれを用いたテレビジョンチューナとの構成を示す回路図である。
【符号の説明】
１ 入力同調回路
２ 電界効果トランジスタ
３ インダクタンス素子
４ 直流カットコンデンサ
５ バイアス抵抗
６ 給電抵抗
７ チョークインダクタ
８ 直流カットコンデンサ
９ 複同調回路
９ａ、９ｄ バラクタダイオード
９ｂ、９ｅ インダクタンス素子
９ｃ、９ｆ 直流カットコンデンサ
１０、１１ 結合コンデンサ
１２ チューナ用集積回路
１２ａ 第一の端子
１２ｂ 第二の端子
１３ 混合回路
１３ａ、１３ｂ トランジスタ
１３ｃ、１３ｄ コンデンサ
１３ｅ、１３ｆ ダイオード
１４ 切替電圧発生回路
１５ 抵抗
１６ インダクタンス素子
１７ 抵抗
【発明の属する技術分野】
本発明はチューナ用集積回路及びそのチューナ用集積回路を用いたテレビジョンチューナに関する。
【０００２】
【従来の技術】
従来のチューナ用集積回路とそれを用いたテレビジョンチューナの構成を図２によって説明する。図２は特にＵＨＦ帯のテレビジョン信号が入力されるテレビジョンチューナを示す。テレビジョン信号が入力される入力同調回路３１はバラクタダイオード（図示せず）を有し、そのバラクタダイオードには同調電圧Ｖが印加される。入力同調回路３１の後には高周波増幅回路を構成するＦＥＴ（デュアルゲートＦＥＴ）３２が設けられ、入力同調回路３１の出力端がＦＥＴ３２の第一ゲートに結合される。
【０００３】
ＦＥＴ３２の第一ゲートにはインダクタンス素子３３の一端が接続され、その他端は直流カットコンデンサ３４によって高周波的に接地されると共に、抵抗３５によって接地される。ソースは接地され、ドレインには給電抵抗３６とチョークインダクタ３７の直列回路を介して電源電圧Ｂが印加される。給電抵抗３６とチョークインダクタ３７との接続点は直流カットコンデンサ３８によって接地される。
【０００４】
ＦＥＴ３２の次段には段間同調回路である複同調回路３９が設けられる。その一次側の並列同調回路はバラクタダイオード３９ａとインダクタンス素子３９ｂとからなり、高電位点であるバラクタダイオード３９ａのアノードとインダクタンス素子３９ｂとの接続点が結合コンデンサ４０を介してＦＥＴ３２のドレインに結合される。また、バラクタダイオード３９ａのカソードは直流カットコンデンサ３９ｃによって接地され、インダクタンス素子３９ｂの他端も接地される。そして、バラクタダイオード３９ａのカソードに同調電圧Ｖが印加される。
【０００５】
複同調回路３９における二次側の並列同調回路はバラクタダイオード３９ｄとインダクタンス素子３９ｅとからなり、高電位点であるバラクタダイオード３９ｄのアノードとインダクタンス素子３９ｅとの接続点が結合コンデンサ４１を介してチューナ用集積回路（以下、単に集積回路という）４２の第一の端子４２ａに結合される。また、バラクタダイオード３９ｄのカソードは直流カットコンデンサ３９ｆによって接地され、インダクタンス素子３９ｅの他端も接地される。そして、バラクタダイオード３９ｄのカソードに同調電圧Ｖが印加される。
【０００６】
集積回路４２内には周波数変換用の混合回路４３が構成されている。混合回路４３は平衡型に構成され、互いのエミッタ同士が接続されると共に、各ベースを入力端とする二つのトランジスタ４３ａ、４３ｂを有し、一方のトランジスタ４３ａのベースが第一の端子４２ａに接続され、他方のトランジスタ４３ｂのベースが第二の端子４２ｂに接続される。二つのトランジスタ４３ａ、４３ｂのベースには集積回路内４２でバイアス電圧が印加されている。また、各ベースには集積回路４２に構成された静電破壊防止用のダイオード４３ｃ、４３ｄが接続される。
【０００７】
また、集積回路４２内にはバンド切替電圧発生回路４４が構成されている。バンド切替電圧発生回路４４には受信すべきチャンネルのデータＤが入力され、それによってそのチャンネルの属する帯域を選択するためのハイ（ほぼ電源電圧Ｂに等しい）又はロー（ほぼ０ボルト又は開放状態）の切替電圧を発生する。切替電圧は、例えば高い周波数帯域であるＵＨＦ帯のチャンネルのテレビジョン信号を受信するときにハイレベルとなり、低い周波数帯であるＶＨＦ帯のチャンネルのテレビジョン信号を受信する時にローレベルとなる。バンド切替電圧発生回路４４の出力端は第三の端子４２ｃに接続される。
【０００８】
そして、第一の端子４２ａと第二の端子４２ｂとがインダクタンス素子４５によって互いに接続される。また、第三の端子４２ｃは抵抗４６によってインダクタンス素子３３と抵抗３５との接続点に接続される。
また。入力同調回路３１と複同調回路３９に印加される同調電圧Ｖは集積回路４２から発生するがその詳細説明は省略する。
【０００９】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信するときには切替電圧がハイとなってＦＥＴ３２の第一ゲートには適正なバイアス電圧が印加され、ＦＥＴ３２は正常に動作する。そして、ＦＥＴ３２によって増幅され、続いて複同調回路３９によって選択されたテレビジョン信号はインダクタンス素子４５によって平衡に変換されて集積回路４２の第一の端子４２ａと第二の端子４２ｂとに入力される。
【００１０】
また、ＶＨＦ帯のテレビジョン信号を受信するときには切替電圧がローとなってＦＥＴ３２の第一ゲートにはバイアス電圧が印加されなくなり、ＦＥＴ３２は不動作状態となる。
【００１１】
【発明が解決しようとする課題】
上記構成ではＦＥＴ３２を動作状態又は不動作状態に切り替えるために切替電圧を使用するが、そのため、集積回路４１には専用の第三の端子４２ｃを設けている。集積回路４２を小型化するには端子数を減らすことが重要課題である。
【００１２】
そこで、本発明のチューナ用集積回路では受信する帯域を切り替えるための切替電圧を出力する専用の端子を設けることなく切替電圧を取り出せるようにすることを目的とする。
【００１３】
また、本発明のテレビジョンチューナは、上記チューナ用集積回路を用いて構成を簡素化することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、本発明のチューナ用集積回路は、少なくともテレビジョン信号を中間周波信号に周波数変換する混合回路と、前記テレビジョン信号が入力される端子と、高域又は低域のテレビジョン信号を受信するためのハイ又はローの切替電圧を発生するバンド切替電圧発生回路とを集積回路内に備え、当該集積回路の内部において、前記端子には前記混合回路の入力端を高周波的に接続すると共に、前記端子に前記切替電圧を抵抗を介して印加するように形成され、前記集積回路の外部において、前記端子を通して供給される前記切替電圧によってその動作が制御されると共に前記テレビジョン信号が入力されるゲートを有する増幅用の電界効果トランジスタが前記端子に接続可能とされている。
【００１５】
また、本発明のチューナ用集積回路は、前記混合回路はベースを入力端として平衡型に構成された二つのトランジスタからなり、前記端子を二つ設け、前記各トランジスタのベースをそれぞれに容量素子を介して前記各端子に別個に接続し、前記端子の一方に前記切替電圧を印加した。
【００１６】
また、本発明のテレビジョンチューナは、請求項１に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の前記端子に結合すると共に、前記ゲートを直流的に前記端子に接続した。
【００１７】
また、本発明のテレビジョンチューナは、請求項２に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の他方の端子に結合すると共に、前記一方の端子と他方の端子とをインダクタンス素子によって互いに接続し、前記ゲートを直流的に前記一方の端子に接続した。
【００１９】
【発明の実施の形態】
以下、図１を参照して本発明のチューナ用集積回路及びそれを用いたテレビジョンチューナを説明する。
【００２０】
図１は特にＵＨＦ帯のテレビジョン信号が入力されるテレビジョンチューナを示す。テレビジョン信号が入力される入力同調回路１はバラクタダイオード（図示せず）を有し、そのバラクタダイオードには同調電圧Ｖが印加される。入力同調回路１の後には高周波増幅回路を構成するＦＥＴ（デュアルゲートＦＥＴ）２が設けられ、入力同調回路１の出力端がＦＥＴ２の第一ゲートに結合される。ＦＥＴ２の第一ゲートにはインダクタンス素子３の一端が接続され、その他端は直流カットコンデンサ４によって高周波的に接地されると共に、バイアス抵抗５によって接地される。ソースは接地され、ドレインには給電抵抗６とチョークインダクタ７の直列回路を介して電源電圧Ｂが印加される。給電抵抗６とチョークインダクタ７との接続点は直流カットコンデンサ８によって接地される。
【００２１】
ＦＥＴ２の次段には段間同調回路である複同調回路９が設けられる。その一次側の並列同調回路はバラクタダイオード９ａとインダクタンス素子９ｂとからなり、高電位点であるバラクタダイオード９ａのアノードとインダクタンス素子９ｂとの接続点が結合コンデンサ１０を介してＦＥＴ２のドレインに結合される。また、バラクタダイオード９ａのカソードは直流カットコンデンサ９ｃによって接地され、インダクタンス素子９ｂの他端も接地される。そして、バラクタダイオード９ａのカソードに同調電圧Ｖが印加される。
【００２２】
複同調回路９における二次側の並列同調回路はバラクタダイオード９ｄとインダクタンス素子９ｅとからなり、高電位点であるバラクタダイオード９ｄのアノードとインダクタンス素子９ｅとの接続点が結合コンデンサ１１を介してチューナ用集積回路（以下、単に集積回路という）１２の第一の端子１２ａに結合される。また、バラクタダイオード９ｄのカソードは直流カットコンデンサ９ｆによって接地され、インダクタンス素子９ｅの他端も接地される。そして、バラクタダイオード９ｄのカソードに同調電圧Ｖが印加される。
【００２３】
集積回路１２内には周波数変換用の混合回路１３が構成されている。混合回路１３は平衡型に構成され、互いのエミッタ同士が接続された二つのトランジスタ１３ａ、１３ｂを有し、一方のトランジスタ１３ａのベースがコンデンサ１３ｃによって第一の端子１２ａに結合され、他方のトランジスタ１３ｂのベースがコンデンサ１３ｄによって第二の端子１２ｂに結合される。コンデンサ１３ｃ、１３ｄは集積回路１２内に構成されている。二つのトランジスタ１３ａ、１３ｂのベースには集積回路１２内でバイアス電圧が印加されている。また、各ベースには集積回路１２に構成された静電破壊防止用のダイオード１３ｅ、１３ｆが接続される。
【００２４】
また、集積回路１２内にはバンド切替電圧発生回路１４が構成されている。バンド切替電圧発生回路１４には受信すべきチャンネルのデータＤが入力され、それによってそのチャンネルの属する帯域を選択するためのハイ（ほぼ電源電圧Ｂに等しい）又はロー（ほぼ０ボルト又は開放状態）の切替電圧を発生する。切替電圧は、例えば高い周波数帯域であるＵＨＦ帯のチャンネルのテレビジョン信号を受信するときにハイレベルとなり、低い周波数帯であるＶＨＦ帯のチャンネルのテレビジョン信号を受信する時にローレベルとなる。バンド切替電圧発生回路１４の出力端は抵抗１５を介して第二の端子１２ｂに接続される。
【００２５】
そして、集積回路１２の外部に設けられた位相反転用のインダクタンス素子１６によって第一の端子１２ａと第二の端子１２ｂとが互いに接続される。また、第一の端子１２ａは抵抗１７によってインダクタンス素子３とバイアス抵抗５との接続点に接続される。この場合、抵抗１７は複同調回路９における一次側の同調回路の高電位点との間で浮遊容量が形成されるように近接して設けられる。また、高電位点の信号ラインと抵抗１７とが互いに直交するように配置すると浮遊容量を形成するのに効果的であるが、その配置の形態は適宜に選ぶことができる。
【００２６】
上記に説明した浮遊容量と複同調回路９の二つのインダクタンス素子９ｂ、９ｅとによって並列共振回路が構成されるので、此がトラップ回路となり不要な信号を減衰できる。
【００２７】
また、入力同調回路１と複同調回路９に印加される同調電圧Ｖは集積回路１２から発生するがその詳細説明は省略する。
【００２８】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信するときには切替電圧がハイとなってＦＥＴ２の第一ゲートには適正なバイアス電圧が印加され、ＦＥＴ２は正常に動作する。そして、ＦＥＴ２によって増幅され、続いて複同調回路９によって選択されたテレビジョン信号はインダクタンス素子１６によって平衡に変換されて集積回路１２の第一の端子１２ａと第二の端子１３ｂとに入力される。第一の端子１２ａと第二の端子１２ｂとにはテレビジョン信号と共に切替電圧が重畳されていることになるが、テレビジョン信号の受信に対しては何ら影響がない。
また、ＶＨＦ帯のテレビジョン信号を受信するときには切替電圧がローとなってＦＥＴ２の第一ゲートにはバイアス電圧が印加されなくなり、ＦＥＴ２は不動作状態となる。
【００２９】
【発明の効果】
以上説明したように、本発明のチューナ用集積回路は、テレビジョン信号を中間周波信号に周波数変換する混合回路と、テレビジョン信号が入力される端子と、高域又は低域のテレビジョン信号を受信するためのハイ又はローの切替電圧を発生するバンド切替電圧発生回路とを備え、端子には混合回路の入力端を高周波的に接続すると共に、切替電圧を抵抗を介して印加したので、テレビジョン信号が入力される端子と切替電圧が出力される端子とを共通にすることができ、端子数を減らせる。
【００３０】
また、本発明のチューナ用集積回路は、混合回路はベースを入力端として平衡型に構成された二つのトランジスタからなり、端子を二つ設け、各トランジスタのベースをそれぞれに容量素子を介して各端子に接続し、端子の一方に切替電圧を印加したので、平衡の混合回路が構成できる。
【００３１】
また、本発明のテレビジョンチューナは、請求項１に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、電界効果トランジスタのドレインに接続された同調回路とを備え、同調回路の出力端をチューナ用集積回路の端子に結合すると共に、ゲートを直流的に端子に接続したので、混合回路に結合された端子に出力される切替電圧によって電界効果トランジスタの動作を切り替えられ、チューナの構成が簡素になる。
【００３２】
また、本発明のテレビジョンチューナは、請求項２に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、電界効果トランジスタのドレインに接続された同調回路とを備え、同調回路の出力端をチューナ用集積回路の他方の端子に結合すると共に、一方の端子と他方の端子とをインダクタンス素子によって互いに接続し、ゲートを直流的に一方の端子に接続したので、平衡型の混合回路に平衡のテレビジョン信号が入力でき、電界効果トランジスタの動作も切り替えられる。
【００３３】
また、本発明のテレビジョンチューナは、同調回路は複同調回路で構成され、ゲートと他方の端子とを抵抗によって互いに接続し、抵抗と複同調回路における一次側同調回路の高電位側との間に浮遊容量を形成したので、トラップ回路が構成され、このトラップ回路によってイメージ妨害を除去できる。
【図面の簡単な説明】
【図１】本発明のチューナ用集積回路とそれを用いたテレビジョンチューナとの構成を示す回路図である。
【図２】従来のチューナ用集積回路とそれを用いたテレビジョンチューナとの構成を示す回路図である。
【符号の説明】
１ 入力同調回路
２ 電界効果トランジスタ
３ インダクタンス素子
４ 直流カットコンデンサ
５ バイアス抵抗
６ 給電抵抗
７ チョークインダクタ
８ 直流カットコンデンサ
９ 複同調回路
９ａ、９ｄ バラクタダイオード
９ｂ、９ｅ インダクタンス素子
９ｃ、９ｆ 直流カットコンデンサ
１０、１１ 結合コンデンサ
１２ チューナ用集積回路
１２ａ 第一の端子
１２ｂ 第二の端子
１３ 混合回路
１３ａ、１３ｂ トランジスタ
１３ｃ、１３ｄ コンデンサ
１３ｅ、１３ｆ ダイオード
１４ 切替電圧発生回路
１５ 抵抗
１６ インダクタンス素子
１７ 抵抗
Claims (4)
- 少なくともテレビジョン信号を中間周波信号に周波数変換する混合回路と、前記テレビジョン信号が入力される端子と、高域又は低域のテレビジョン信号を受信するためのハイ又はローの切替電圧を発生するバンド切替電圧発生回路とを集積回路内に備え、当該集積回路の内部において、前記端子には前記混合回路の入力端を高周波的に接続すると共に、前記端子に前記切替電圧を抵抗を介して印加するように形成され、前記集積回路の外部において、前記端子を通して供給される前記切替電圧によってその動作が制御されると共に前記テレビジョン信号が入力されるゲートを有する増幅用の電界効果トランジスタが前記端子に接続可能とされていることを特徴とするチューナ用集積回路。
- 前記混合回路はベースを入力端として平衡型に構成された二つのトランジスタからなり、前記端子を二つ設け、前記各トランジスタのベースをそれぞれに容量素子を介して前記各端子に別個に接続し、前記端子の一方に前記切替電圧を印加したことを特徴とする請求項１に記載のチューナ用集積回路。
- 請求項１に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の前記端子に結合すると共に、前記ゲートを直流的に前記端子に接続したことを特徴とするテレビジョンチューナ。
- 請求項２に記載のチューナ用集積回路と、テレビジョン信号がゲートに入力される増幅用の電界効果トランジスタと、前記電界効果トランジスタのドレインに接続された同調回路とを備え、前記同調回路の出力端を前記チューナ用集積回路の他方の端子に結合すると共に、前記一方の端子と他方の端子とをインダクタンス素子によって互いに接続し、前記ゲートを直流的に前記一方の端子に接続したことを特徴とするテレビジョンチューナ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006080A JP4024541B2 (ja) | 2002-01-15 | 2002-01-15 | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ |
| EP03250139A EP1328064A1 (en) | 2002-01-15 | 2003-01-09 | Integrated television tuner circuit |
| US10/341,695 US7019790B2 (en) | 2002-01-15 | 2003-01-13 | Integrated tuner circuit and television tuner using an integrated tuner circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006080A JP4024541B2 (ja) | 2002-01-15 | 2002-01-15 | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209758A JP2003209758A (ja) | 2003-07-25 |
| JP4024541B2 true JP4024541B2 (ja) | 2007-12-19 |
Family
ID=27644950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006080A Expired - Fee Related JP4024541B2 (ja) | 2002-01-15 | 2002-01-15 | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4024541B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060567A (ja) | 2004-08-20 | 2006-03-02 | Alps Electric Co Ltd | 受信バンド切替回路 |
-
2002
- 2002-01-15 JP JP2002006080A patent/JP4024541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209758A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000224517A (ja) | 衛星放送受信用コンバータ | |
| JP3174089B2 (ja) | チューナの範囲切換用回路装置 | |
| US6950152B2 (en) | Television tuner which has leveled a gain deviation in the same band | |
| US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
| JP4024541B2 (ja) | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ | |
| KR100377427B1 (ko) | 이중동조회로 | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| JP3929818B2 (ja) | テレビジョンチューナの中間周波回路 | |
| EP1217737B1 (en) | Television tuner | |
| JP3174088B2 (ja) | チューナの範囲切換用回路装置 | |
| JP3806617B2 (ja) | テレビジョンチューナ | |
| KR20020093616A (ko) | 텔레비전튜너 | |
| JP2008035205A (ja) | テレビジョンチューナ | |
| JP3100212U (ja) | テレビジョンチューナ | |
| JP4043214B2 (ja) | テレビジョンチューナ | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2001157128A (ja) | テレビジョンチューナ | |
| US7414675B2 (en) | Television tuner being capable of receiving FM broadcast signal | |
| JP3979519B2 (ja) | テレビジョンチューナ | |
| JP3100019U (ja) | テレビジョンチューナ | |
| JP3857565B2 (ja) | テレビジョンチューナ | |
| JP3106152U (ja) | テレビジョンチューナ | |
| US8089566B2 (en) | Television tuner integrated circuit and television tuner for attenuating interference signal | |
| JP3101831U (ja) | 段間結合回路 | |
| JPH028437Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |