JP2002334876A - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置Info
- Publication number
- JP2002334876A JP2002334876A JP2001120272A JP2001120272A JP2002334876A JP 2002334876 A JP2002334876 A JP 2002334876A JP 2001120272 A JP2001120272 A JP 2001120272A JP 2001120272 A JP2001120272 A JP 2001120272A JP 2002334876 A JP2002334876 A JP 2002334876A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- dielectric constant
- inter
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 酸素プラズマ耐性、力学的強度、熱拡散効
率、吸湿性・透湿性、耐熱性、不純物拡散に対するバリ
ア効果を向上させること。 【解決手段】 半導体ウェーハ１８に成膜された低比誘
電率の配線間絶縁膜の表面に、保護膜としての低比誘電
性膜材料を成膜するためのノズル１１、１２と、半導体
ウェーハ１８を所定の温度に加熱し、低比誘電率ＢＮ膜
を成膜する加熱手段とを備えている。
率、吸湿性・透湿性、耐熱性、不純物拡散に対するバリ
ア効果を向上させること。 【解決手段】 半導体ウェーハ１８に成膜された低比誘
電率の配線間絶縁膜の表面に、保護膜としての低比誘電
性膜材料を成膜するためのノズル１１、１２と、半導体
ウェーハ１８を所定の温度に加熱し、低比誘電率ＢＮ膜
を成膜する加熱手段とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、アモルファスシリ
コン太陽電池、薄膜トランジスタ、光センサ等の各種半
導体デバイスの膜形成に用いられるプラズマＣＶＤ（Ch
emical Vapor Deposition）装置に関する。
コン太陽電池、薄膜トランジスタ、光センサ等の各種半
導体デバイスの膜形成に用いられるプラズマＣＶＤ（Ch
emical Vapor Deposition）装置に関する。
【０００２】
【従来の技術】従来より、半導体デバイスにおける低比
誘電率（比誘電率＝２．０〜２．７）層間絶縁膜として
は、回転塗布法による有機膜（Ｆｌａｒｅ、ＳｉＬＫ：
ポリアリルエテール系高分子、ＢＣＢ：ベンゾクシクロ
ブテン系高分子）および有機・無機ハイブリッド膜（Ｈ
ＳＧ−Ｒ７：メチルシロキサン系ＳＯＧ、ＨＯＳＰ：水
素化メチルシルセスキオキサン）や、ＣＶＤ法による有
機膜（α−ＣＦ：フッ素化炭化水素系高分子、ＡＦ４：
フッ素化パレリン系高分子）および有機・無機ハイブリ
ッド膜（Ｂｌａｃｋ Ｄｉａｍｏｎｄ：メチルシラン
系、４ＭＳ：テトラメチルシラン系）等が開発されてい
る他、膜構造の多孔質化が検討されている。
誘電率（比誘電率＝２．０〜２．７）層間絶縁膜として
は、回転塗布法による有機膜（Ｆｌａｒｅ、ＳｉＬＫ：
ポリアリルエテール系高分子、ＢＣＢ：ベンゾクシクロ
ブテン系高分子）および有機・無機ハイブリッド膜（Ｈ
ＳＧ−Ｒ７：メチルシロキサン系ＳＯＧ、ＨＯＳＰ：水
素化メチルシルセスキオキサン）や、ＣＶＤ法による有
機膜（α−ＣＦ：フッ素化炭化水素系高分子、ＡＦ４：
フッ素化パレリン系高分子）および有機・無機ハイブリ
ッド膜（Ｂｌａｃｋ Ｄｉａｍｏｎｄ：メチルシラン
系、４ＭＳ：テトラメチルシラン系）等が開発されてい
る他、膜構造の多孔質化が検討されている。
【０００３】
【発明が解決しようとする課題】ところで、前述したよ
うに、従来の低比誘電率層間絶縁膜は、低比誘電率化す
るために密度を小さくしていることから、酸素プラズマ
耐性の低下、力学的強度の劣化、熱拡散効率の低下、吸
湿性・透湿性の増加、耐熱性の低下、不純物拡散に対す
るバリア効果低下等の欠点を有している。
うに、従来の低比誘電率層間絶縁膜は、低比誘電率化す
るために密度を小さくしていることから、酸素プラズマ
耐性の低下、力学的強度の劣化、熱拡散効率の低下、吸
湿性・透湿性の増加、耐熱性の低下、不純物拡散に対す
るバリア効果低下等の欠点を有している。
【０００４】従って、従来では、低比誘電率層間絶縁膜
が形成された後の熱処理やＣＭＰ（Chemical Mechanica
l Polishing）等のプロセスによりデバイス特性が著し
く低下する可能性があるという問題があった。
が形成された後の熱処理やＣＭＰ（Chemical Mechanica
l Polishing）等のプロセスによりデバイス特性が著し
く低下する可能性があるという問題があった。
【０００５】本発明は、上記に鑑みてなされたもので、
酸素プラズマ耐性、力学的強度、熱拡散効率、吸湿性・
透湿性、耐熱性、不純物拡散に対するバリア効果を向上
させることができるプラズマＣＶＤ装置を提供すること
を目的とする。
酸素プラズマ耐性、力学的強度、熱拡散効率、吸湿性・
透湿性、耐熱性、不純物拡散に対するバリア効果を向上
させることができるプラズマＣＶＤ装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１にかかる発明は、半導体ウェーハに成膜さ
れた低比誘電率の配線間絶縁膜の表面に、保護膜として
の低比誘電性膜を成膜する成膜手段と、前記半導体ウェ
ーハを所定の温度に加熱する加熱手段とを備えたことを
特徴とする。
に、請求項１にかかる発明は、半導体ウェーハに成膜さ
れた低比誘電率の配線間絶縁膜の表面に、保護膜として
の低比誘電性膜を成膜する成膜手段と、前記半導体ウェ
ーハを所定の温度に加熱する加熱手段とを備えたことを
特徴とする。
【０００７】この発明によれば、成膜手段により配線間
絶縁膜の表面に低比誘電性膜が成膜された後、半導体ウ
ェーハを加熱し、配線間絶縁膜の表面に保護膜を成膜す
るようにしたので、従来に比べて、酸素プラズマ耐性、
力学的強度、熱拡散効率、吸湿性・透湿性、耐熱性、不
純物拡散に対するバリア効果を向上させることができ
る。また、この発明によれば、低比誘電性膜の成膜と加
熱処理とが連続的に行われるため、プロセスの短縮化を
図ることができる。
絶縁膜の表面に低比誘電性膜が成膜された後、半導体ウ
ェーハを加熱し、配線間絶縁膜の表面に保護膜を成膜す
るようにしたので、従来に比べて、酸素プラズマ耐性、
力学的強度、熱拡散効率、吸湿性・透湿性、耐熱性、不
純物拡散に対するバリア効果を向上させることができ
る。また、この発明によれば、低比誘電性膜の成膜と加
熱処理とが連続的に行われるため、プロセスの短縮化を
図ることができる。
【０００８】また、請求項２にかかる発明は、前記半導
体ウェーハに低比誘電率の配線間絶縁膜を成膜する成膜
手段と、前記配線間絶縁膜の表面に、保護膜としての低
比誘電性膜を成膜する成膜手段と、前記半導体ウェーハ
を所定の温度に加熱する加熱手段とを備えたことを特徴
とする。
体ウェーハに低比誘電率の配線間絶縁膜を成膜する成膜
手段と、前記配線間絶縁膜の表面に、保護膜としての低
比誘電性膜を成膜する成膜手段と、前記半導体ウェーハ
を所定の温度に加熱する加熱手段とを備えたことを特徴
とする。
【０００９】この発明によれば、配線間絶縁膜の成膜と
保護膜の成膜とが連続的に行われるため、プロセスの短
縮化をさらに図ることができる。
保護膜の成膜とが連続的に行われるため、プロセスの短
縮化をさらに図ることができる。
【００１０】また、請求項３にかかる発明は、請求項２
に記載のプラズマＣＶＤ装置において、前記配線間絶縁
膜を多孔質化する多孔質化手段を備えたことを特徴とす
る。
に記載のプラズマＣＶＤ装置において、前記配線間絶縁
膜を多孔質化する多孔質化手段を備えたことを特徴とす
る。
【００１１】この発明によれば、多孔質化手段により配
線間絶縁膜を多孔質化し、配線間絶縁膜の表面に保護膜
を成膜するようにしたので、プロセスの短縮化を図るこ
とができ、さらに多孔質化膜の弱点である界面特性を向
上させることができるとともに成膜、エッチング、アッ
シングによる膜質劣化や高吸湿性を抑制することができ
る。
線間絶縁膜を多孔質化し、配線間絶縁膜の表面に保護膜
を成膜するようにしたので、プロセスの短縮化を図るこ
とができ、さらに多孔質化膜の弱点である界面特性を向
上させることができるとともに成膜、エッチング、アッ
シングによる膜質劣化や高吸湿性を抑制することができ
る。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明にか
かるプラズマＣＶＤ装置の実施の形態１〜３について詳
細に説明する。
かるプラズマＣＶＤ装置の実施の形態１〜３について詳
細に説明する。
【００１３】（実施の形態１）図１は、本発明にかかる
実施の形態１〜３の構成を示す図である。この図には、
プラズマ気相励起を利用して半導体デバイスに多層膜を
形成するためのプラズマＣＶＤ装置が図示されている。
このプラズマＣＶＤ装置は、薄膜を構成する元素からな
る原料ガスを半導体ウェーハ上に供給し、気相または半
導体ウェーハ表面での化学反応により所望の薄膜を形成
させる装置である。ガス分子を励起させるには、プラズ
マ放電が用いられる。
実施の形態１〜３の構成を示す図である。この図には、
プラズマ気相励起を利用して半導体デバイスに多層膜を
形成するためのプラズマＣＶＤ装置が図示されている。
このプラズマＣＶＤ装置は、薄膜を構成する元素からな
る原料ガスを半導体ウェーハ上に供給し、気相または半
導体ウェーハ表面での化学反応により所望の薄膜を形成
させる装置である。ガス分子を励起させるには、プラズ
マ放電が用いられる。
【００１４】図１において、反応容器１０の内側面に
は、上述した原料ガスを放出するためのノズル１１、ノ
ズル１２が設けられている。ノズル１１からは、ボンベ
（図示略）から供給される原料ガスとして、１００％Ｎ
2 、１００％ＮＨ3 またはＮ2＋ＮＨ3 が総流量１００
〜１０００ｓｃｃｍで放出される。また、ノズル１２か
らは、ボンベ（図示略）から供給される原料ガスとし
て、Ｈ2 、Ｎ2 、Ｈｅ、Ａｒ等で５％以下に希釈された
Ｂ2Ｈ6 が総流量１００〜１０００ｓｃｃｍで放出され
る。
は、上述した原料ガスを放出するためのノズル１１、ノ
ズル１２が設けられている。ノズル１１からは、ボンベ
（図示略）から供給される原料ガスとして、１００％Ｎ
2 、１００％ＮＨ3 またはＮ2＋ＮＨ3 が総流量１００
〜１０００ｓｃｃｍで放出される。また、ノズル１２か
らは、ボンベ（図示略）から供給される原料ガスとし
て、Ｈ2 、Ｎ2 、Ｈｅ、Ａｒ等で５％以下に希釈された
Ｂ2Ｈ6 が総流量１００〜１０００ｓｃｃｍで放出され
る。
【００１５】ＲＦ電極１３は、反応容器１０の上部に設
けられており、高周波電源１４に接続されている。バイ
アス電極１５は、ＲＦ電極１３と対向するように反応容
器１０内に設けられており、高周波電源１６に接続され
ている。これらのＲＦ電極１３およびバイアス電極１５
は、電界を発生させるためのものである。ＲＦ電極１３
のＲＦパワーは、１ｋＷ以上であり、バイアス電極１５
のバイアスパワーは、０．５ｋＷ以上である。
けられており、高周波電源１４に接続されている。バイ
アス電極１５は、ＲＦ電極１３と対向するように反応容
器１０内に設けられており、高周波電源１６に接続され
ている。これらのＲＦ電極１３およびバイアス電極１５
は、電界を発生させるためのものである。ＲＦ電極１３
のＲＦパワーは、１ｋＷ以上であり、バイアス電極１５
のバイアスパワーは、０．５ｋＷ以上である。
【００１６】磁場コイル１７は、反応容器１０の周囲に
巻回されており、回転水平磁場（１０〜３００ガウス）
を発生させるためのものである。１２インチ径の半導体
ウェーハ１８は、上記電界と直交するようにバイアス電
極１５上に載置されている。この半導体ウェーハ１８の
表面には、後述するプロセスにより低比誘電率ＢＮ膜１
９が形成される。ここで、低誘電率ＢＮ膜とは、ホウ素
源（Ｂ）：Ｂ2Ｈ6、ＢＣｌ3、窒素源（Ｎ）Ｎ2、ＮＨ3
から構成される低誘電率の保護膜をいう。なお、磁場コ
イル１７は必然的なものではない。
巻回されており、回転水平磁場（１０〜３００ガウス）
を発生させるためのものである。１２インチ径の半導体
ウェーハ１８は、上記電界と直交するようにバイアス電
極１５上に載置されている。この半導体ウェーハ１８の
表面には、後述するプロセスにより低比誘電率ＢＮ膜１
９が形成される。ここで、低誘電率ＢＮ膜とは、ホウ素
源（Ｂ）：Ｂ2Ｈ6、ＢＣｌ3、窒素源（Ｎ）Ｎ2、ＮＨ3
から構成される低誘電率の保護膜をいう。なお、磁場コ
イル１７は必然的なものではない。
【００１７】図２は、実施の形態１〜３で製造される半
導体デバイス１００の構成を示す図である。同図に示し
た半導体デバイス１００においては、基本トランジスタ
１０１、１０１、・・・が素子間分離膜１０２で絶縁され
ている。基本トランジスタ１０１、１０１、・・・の表面
には、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）等の
配線下絶縁膜１０３が形成されている。
導体デバイス１００の構成を示す図である。同図に示し
た半導体デバイス１００においては、基本トランジスタ
１０１、１０１、・・・が素子間分離膜１０２で絶縁され
ている。基本トランジスタ１０１、１０１、・・・の表面
には、ＢＰＳＧ（Boro-Phospho-Silicate-Glass）等の
配線下絶縁膜１０３が形成されている。
【００１８】金属配線１０４は、配線下絶縁膜１０３の
表面に形成されており、配線下絶縁膜１０３を貫通する
コンタクトホールに形成された配線間金属１０５を介し
て、基本トランジスタ１０１に接続されている。さら
に、配線下絶縁膜１０３（金属配線１０４）の表面に
は、配線間絶縁膜１０６が形成されている。配線間絶縁
膜１０６は、寄生容量を低減するために、低比誘電率材
料から構成されている。配線間絶縁膜１０６の表面に
は、保護膜としての低比誘電率ＢＮ膜１０７が形成され
ている。
表面に形成されており、配線下絶縁膜１０３を貫通する
コンタクトホールに形成された配線間金属１０５を介し
て、基本トランジスタ１０１に接続されている。さら
に、配線下絶縁膜１０３（金属配線１０４）の表面に
は、配線間絶縁膜１０６が形成されている。配線間絶縁
膜１０６は、寄生容量を低減するために、低比誘電率材
料から構成されている。配線間絶縁膜１０６の表面に
は、保護膜としての低比誘電率ＢＮ膜１０７が形成され
ている。
【００１９】金属配線１０８は、低比誘電率ＢＮ膜１０
７の表面に形成されており、配線間絶縁膜１０６および
低比誘電率ＢＮ膜１０７を貫通するコンタクトホールに
形成された配線間金属１０９を介して、金属配線１０４
に接続されている。さらに、低比誘電率ＢＮ膜１０７
（金属配線１０８）の表面には、配線間絶縁膜１１０が
形成されている。配線間絶縁膜１１０の表面には、保護
膜としての低比誘電率ＢＮ膜１１１が形成されている。
この配線間絶縁膜１１０は、寄生容量を低減するため
に、低比誘電率材料から構成されている。
７の表面に形成されており、配線間絶縁膜１０６および
低比誘電率ＢＮ膜１０７を貫通するコンタクトホールに
形成された配線間金属１０９を介して、金属配線１０４
に接続されている。さらに、低比誘電率ＢＮ膜１０７
（金属配線１０８）の表面には、配線間絶縁膜１１０が
形成されている。配線間絶縁膜１１０の表面には、保護
膜としての低比誘電率ＢＮ膜１１１が形成されている。
この配線間絶縁膜１１０は、寄生容量を低減するため
に、低比誘電率材料から構成されている。
【００２０】金属配線１１２は、低比誘電率ＢＮ膜１１
１の表面に形成されており、配線間絶縁膜１１０および
低比誘電率ＢＮ膜１１１を貫通するコンタクトホールに
形成された配線間金属１１３を介して、金属配線１０８
に接続されている。このように、半導体デバイス１００
は、多層膜構造とされている。
１の表面に形成されており、配線間絶縁膜１１０および
低比誘電率ＢＮ膜１１１を貫通するコンタクトホールに
形成された配線間金属１１３を介して、金属配線１０８
に接続されている。このように、半導体デバイス１００
は、多層膜構造とされている。
【００２１】つぎに、図３に示したフローチャートを参
照しつつ、実施の形態１の製造プロセスについて説明す
る。以下では、主として図２に示した低比誘電率ＢＮ膜
１０７の成膜プロセスを主として説明する。この場合、
図１に示した半導体ウェーハ１８には、図２に示した配
線間絶縁膜１０６までが形成されているものとする。た
だし、配線間金属１０９は、形成されていない。
照しつつ、実施の形態１の製造プロセスについて説明す
る。以下では、主として図２に示した低比誘電率ＢＮ膜
１０７の成膜プロセスを主として説明する。この場合、
図１に示した半導体ウェーハ１８には、図２に示した配
線間絶縁膜１０６までが形成されているものとする。た
だし、配線間金属１０９は、形成されていない。
【００２２】図３に示したステップＳＡ１では、半導体
ウェーハ１８の表面（配線間絶縁膜１０６）には、低比
誘電率膜が成膜される。具体的には、ノズル１１から
は、ボンベ（図示略）から供給される原料ガスとして、
１００％Ｎ2 、１００％ＮＨ3またはＮ2 ＋ＮＨ3 が総
流量１００〜１０００ｓｃｃｍで放出される。また、ノ
ズル１２からも、Ｈ2 、Ｎ2 、Ｈｅ、Ａｒ等で５％以下
に希釈されたＢ2Ｈ6 が総流量１００〜１０００ｓｃｃ
ｍで放出される。これにより、反応容器１０内では、上
記原料ガスが混合され、配線間絶縁膜１０６の表面に
は、低比誘電率膜が成膜される。
ウェーハ１８の表面（配線間絶縁膜１０６）には、低比
誘電率膜が成膜される。具体的には、ノズル１１から
は、ボンベ（図示略）から供給される原料ガスとして、
１００％Ｎ2 、１００％ＮＨ3またはＮ2 ＋ＮＨ3 が総
流量１００〜１０００ｓｃｃｍで放出される。また、ノ
ズル１２からも、Ｈ2 、Ｎ2 、Ｈｅ、Ａｒ等で５％以下
に希釈されたＢ2Ｈ6 が総流量１００〜１０００ｓｃｃ
ｍで放出される。これにより、反応容器１０内では、上
記原料ガスが混合され、配線間絶縁膜１０６の表面に
は、低比誘電率膜が成膜される。
【００２３】ステップＳＡ２では、反応容器１０内の半
導体ウェーハ１８が加熱手段（図示略）により３００〜
４００℃に加熱されるという熱処理が行われる。これに
より、ステップＳＡ３では、配線間絶縁膜１０６の表面
に低比誘電率ＢＮ膜１０７が成膜される。この低比誘電
率ＢＮ膜１０７の比誘電率は、２．２とされている。ま
た、低比誘電率ＢＮ膜１０７は、基本的に六方晶の結晶
構造を持ち、その組成は、［Ｂ］／［Ｎ］＝１である。
さらに、低比誘電率ＢＮ膜１０７の膜厚は、保護膜とし
て有効な２０〜１００ｎｍとされている。
導体ウェーハ１８が加熱手段（図示略）により３００〜
４００℃に加熱されるという熱処理が行われる。これに
より、ステップＳＡ３では、配線間絶縁膜１０６の表面
に低比誘電率ＢＮ膜１０７が成膜される。この低比誘電
率ＢＮ膜１０７の比誘電率は、２．２とされている。ま
た、低比誘電率ＢＮ膜１０７は、基本的に六方晶の結晶
構造を持ち、その組成は、［Ｂ］／［Ｎ］＝１である。
さらに、低比誘電率ＢＮ膜１０７の膜厚は、保護膜とし
て有効な２０〜１００ｎｍとされている。
【００２４】ステップＳＡ４では、低比誘電率ＢＮ膜１
０７および配線間絶縁膜１０６にコンタクトホールを形
成するためのエッチングが行われる。ステップＳＡ５で
は、形成されたコンタクトホールに配線間金属１０９が
埋め込まれる。ステップＳＡ６では、ＣＭＰにより、表
面が研磨される。ステップＳＡ７では、低比誘電率ＢＮ
膜１０７の表面に金属配線１０８が形成される。以下、
ステップＳＡ１以降のプロセスが繰り返し実行されるこ
とにより、図２に示した多層膜構造の半導体デバイス１
００が製造される。
０７および配線間絶縁膜１０６にコンタクトホールを形
成するためのエッチングが行われる。ステップＳＡ５で
は、形成されたコンタクトホールに配線間金属１０９が
埋め込まれる。ステップＳＡ６では、ＣＭＰにより、表
面が研磨される。ステップＳＡ７では、低比誘電率ＢＮ
膜１０７の表面に金属配線１０８が形成される。以下、
ステップＳＡ１以降のプロセスが繰り返し実行されるこ
とにより、図２に示した多層膜構造の半導体デバイス１
００が製造される。
【００２５】なお、実施の形態１においては、図２に示
した絶縁膜１０３、１０６、１１０を前述したホウ素源
（Ｂ）および窒素源（Ｎ）から構成し、これらを低誘電
率ＢＮ膜とする構成を採ってもよい。
した絶縁膜１０３、１０６、１１０を前述したホウ素源
（Ｂ）および窒素源（Ｎ）から構成し、これらを低誘電
率ＢＮ膜とする構成を採ってもよい。
【００２６】以上説明したように、実施の形態１によれ
ば、配線間絶縁膜１０６の表面に低比誘電性膜が成膜さ
れた後、半導体ウェーハ１８を加熱し、配線間絶縁膜１
０６の表面に低比誘電率ＢＮ膜１０７を成膜するように
したので、従来に比べて、酸素プラズマ耐性、力学的強
度、熱拡散効率、吸湿性・透湿性、耐熱性、不純物拡散
に対するバリア効果を向上させることができる。
ば、配線間絶縁膜１０６の表面に低比誘電性膜が成膜さ
れた後、半導体ウェーハ１８を加熱し、配線間絶縁膜１
０６の表面に低比誘電率ＢＮ膜１０７を成膜するように
したので、従来に比べて、酸素プラズマ耐性、力学的強
度、熱拡散効率、吸湿性・透湿性、耐熱性、不純物拡散
に対するバリア効果を向上させることができる。
【００２７】また、実施の形態１によれば、低比誘電性
膜の成膜と加熱処理とを反応容器１０内で連続的に行う
ことができるため、プロセスの短縮化を図ることができ
る。
膜の成膜と加熱処理とを反応容器１０内で連続的に行う
ことができるため、プロセスの短縮化を図ることができ
る。
【００２８】（実施の形態２）さて、前述した実施の形
態１では、反応容器１０内で低比誘電率ＢＮ膜１０７や
低比誘電率ＢＮ膜１１１の成膜を行う例について説明し
たが、反応容器１０内で配線間絶縁膜１０６や配線間絶
縁膜１１０の成膜も行うようにしてもよい。以下では、
この場合を実施の形態２として説明する。
態１では、反応容器１０内で低比誘電率ＢＮ膜１０７や
低比誘電率ＢＮ膜１１１の成膜を行う例について説明し
たが、反応容器１０内で配線間絶縁膜１０６や配線間絶
縁膜１１０の成膜も行うようにしてもよい。以下では、
この場合を実施の形態２として説明する。
【００２９】つぎに、図４に示したフローチャートを参
照しつつ、実施の形態２の製造プロセスについて説明す
る。以下では、主として図２に示した配線間絶縁膜１０
６および低比誘電率ＢＮ膜１０７の成膜プロセスを主と
して説明する。この場合、図１に示した半導体ウェーハ
１８には、図２に示した配線下絶縁膜１０３および金属
配線１０４までが形成されているものとする。
照しつつ、実施の形態２の製造プロセスについて説明す
る。以下では、主として図２に示した配線間絶縁膜１０
６および低比誘電率ＢＮ膜１０７の成膜プロセスを主と
して説明する。この場合、図１に示した半導体ウェーハ
１８には、図２に示した配線下絶縁膜１０３および金属
配線１０４までが形成されているものとする。
【００３０】図４に示したステップＳＢ１では、周知の
ＣＶＤ法により反応容器１０内の半導体ウェーハ１８の
表面（配線下絶縁膜１０３、金属配線１０４）、配線間
絶縁膜１０６が成膜される。ステップＳＢ２では、前述
したステップＳＡ１〜ステップＳＡ３（図３参照）を経
て、配線間絶縁膜１０６の表面に低比誘電率ＢＮ膜１０
７が成膜される。
ＣＶＤ法により反応容器１０内の半導体ウェーハ１８の
表面（配線下絶縁膜１０３、金属配線１０４）、配線間
絶縁膜１０６が成膜される。ステップＳＢ２では、前述
したステップＳＡ１〜ステップＳＡ３（図３参照）を経
て、配線間絶縁膜１０６の表面に低比誘電率ＢＮ膜１０
７が成膜される。
【００３１】ここで、ステップＳＢ３〜ステップＳＢ６
までの処理は、ステップＳＡ４〜ステップＳＡ７（図３
参照）と同様であるためその説明を省略する。以下、ス
テップＳＢ１以降のプロセスが繰り返し実行されること
により、図２に示した多層膜構造の半導体デバイス１０
０が製造される。
までの処理は、ステップＳＡ４〜ステップＳＡ７（図３
参照）と同様であるためその説明を省略する。以下、ス
テップＳＢ１以降のプロセスが繰り返し実行されること
により、図２に示した多層膜構造の半導体デバイス１０
０が製造される。
【００３２】以上説明したように、実施の形態２によれ
ば、配線間絶縁膜１０６の成膜と低比誘電率ＢＮ膜１０
７の成膜とが反応容器１０内で連続的に行われるため、
プロセスの短縮化をさらに図ることができる。
ば、配線間絶縁膜１０６の成膜と低比誘電率ＢＮ膜１０
７の成膜とが反応容器１０内で連続的に行われるため、
プロセスの短縮化をさらに図ることができる。
【００３３】（実施の形態３）さて、前述した実施の形
態１では、反応容器１０内で低比誘電率ＢＮ膜１０７や
低比誘電率ＢＮ膜１１１の成膜を行う例について説明し
たが、配線間絶縁膜１０６や配線間絶縁膜１１０の多孔
質化も行うようにしてもよい。以下では、この場合を実
施の形態３として説明する。
態１では、反応容器１０内で低比誘電率ＢＮ膜１０７や
低比誘電率ＢＮ膜１１１の成膜を行う例について説明し
たが、配線間絶縁膜１０６や配線間絶縁膜１１０の多孔
質化も行うようにしてもよい。以下では、この場合を実
施の形態３として説明する。
【００３４】つぎに、図５に示したフローチャートを参
照しつつ、実施の形態３の製造プロセスについて説明す
る。以下では、主として図２に示した配線間絶縁膜１０
６の多孔質化および低比誘電率ＢＮ膜１０７の成膜プロ
セスを主として説明する。この場合、図１に示した半導
体ウェーハ１８には、図２に示した配線間絶縁膜１０６
までが形成されているものとする。ただし、配線間金属
１０９は、形成されていない。
照しつつ、実施の形態３の製造プロセスについて説明す
る。以下では、主として図２に示した配線間絶縁膜１０
６の多孔質化および低比誘電率ＢＮ膜１０７の成膜プロ
セスを主として説明する。この場合、図１に示した半導
体ウェーハ１８には、図２に示した配線間絶縁膜１０６
までが形成されているものとする。ただし、配線間金属
１０９は、形成されていない。
【００３５】図５に示したステップＳＣ１では、半導体
ウェーハ１８の表面（配線間絶縁膜１０６）には、ステ
ップＳＡ１（図３参照）と同様にして、低比誘電率膜が
成膜される。ステップＳＣ２では、既知の多孔質化法に
より、配線間絶縁膜１０６が多孔質化される。これによ
り、配線間絶縁膜１０６の密度が小さくなり、低比誘電
率化される。
ウェーハ１８の表面（配線間絶縁膜１０６）には、ステ
ップＳＡ１（図３参照）と同様にして、低比誘電率膜が
成膜される。ステップＳＣ２では、既知の多孔質化法に
より、配線間絶縁膜１０６が多孔質化される。これによ
り、配線間絶縁膜１０６の密度が小さくなり、低比誘電
率化される。
【００３６】ステップＳＣ３では、ステップＳＡ２およ
びステップＳＡ３（図３参照）と同様にして、配線間絶
縁膜１０６の表面に低比誘電率ＢＮ膜１０７が成膜され
る。ここで、ステップＳＣ４〜ステップＳＣ７までの処
理は、ステップＳＡ４〜ステップＳＡ７（図３参照）と
同様であるためその説明を省略する。以下、ステップＳ
Ｃ１以降のプロセスが繰り返し実行されることにより、
図２に示した多層膜構造の半導体デバイス１００が製造
される。
びステップＳＡ３（図３参照）と同様にして、配線間絶
縁膜１０６の表面に低比誘電率ＢＮ膜１０７が成膜され
る。ここで、ステップＳＣ４〜ステップＳＣ７までの処
理は、ステップＳＡ４〜ステップＳＡ７（図３参照）と
同様であるためその説明を省略する。以下、ステップＳ
Ｃ１以降のプロセスが繰り返し実行されることにより、
図２に示した多層膜構造の半導体デバイス１００が製造
される。
【００３７】以上説明したように、実施の形態３によれ
ば、配線間絶縁膜１０６を多孔質化し、配線間絶縁膜１
０６の表面に低比誘電率ＢＮ膜１０７を成膜するように
したので、プロセスの短縮化を図ることができ、さらに
多孔質化膜の弱点である界面特性を向上させることがで
きるとともに成膜、エッチング、アッシングによる膜質
劣化や高吸湿性を抑制することができる。
ば、配線間絶縁膜１０６を多孔質化し、配線間絶縁膜１
０６の表面に低比誘電率ＢＮ膜１０７を成膜するように
したので、プロセスの短縮化を図ることができ、さらに
多孔質化膜の弱点である界面特性を向上させることがで
きるとともに成膜、エッチング、アッシングによる膜質
劣化や高吸湿性を抑制することができる。
【００３８】
【発明の効果】以上説明したように、請求項１にかかる
発明によれば、成膜手段により配線間絶縁膜の表面に低
比誘電性膜が成膜された後、半導体ウェーハを加熱し、
配線間絶縁膜の表面に保護膜を成膜するようにしたの
で、従来に比べて、酸素プラズマ耐性、力学的強度、熱
拡散効率、吸湿性・透湿性、耐熱性、不純物拡散に対す
るバリア効果を向上させることができるという効果を奏
する。
発明によれば、成膜手段により配線間絶縁膜の表面に低
比誘電性膜が成膜された後、半導体ウェーハを加熱し、
配線間絶縁膜の表面に保護膜を成膜するようにしたの
で、従来に比べて、酸素プラズマ耐性、力学的強度、熱
拡散効率、吸湿性・透湿性、耐熱性、不純物拡散に対す
るバリア効果を向上させることができるという効果を奏
する。
【００３９】また、請求項１にかかる発明によれば、低
比誘電性膜の成膜と加熱処理とが連続的に行われるた
め、プロセスの短縮化を図ることができるという効果を
奏する。
比誘電性膜の成膜と加熱処理とが連続的に行われるた
め、プロセスの短縮化を図ることができるという効果を
奏する。
【００４０】また、請求項２にかかる発明によれば、配
線間絶縁膜の成膜と保護膜の成膜とが連続的に行われる
ため、プロセスの短縮化をさらに図ることができるとい
う効果を奏する。
線間絶縁膜の成膜と保護膜の成膜とが連続的に行われる
ため、プロセスの短縮化をさらに図ることができるとい
う効果を奏する。
【００４１】また、請求項３にかかる発明によれば、多
孔質化手段により配線間絶縁膜を多孔質化し、配線間絶
縁膜の表面に保護膜を成膜するようにしたので、プロセ
スの短縮化を図ることができ、さらに多孔質化膜の弱点
である界面特性を向上させることができるとともに成
膜、エッチング、アッシングによる膜質劣化や高吸湿性
を抑制することができるという効果を奏する。
孔質化手段により配線間絶縁膜を多孔質化し、配線間絶
縁膜の表面に保護膜を成膜するようにしたので、プロセ
スの短縮化を図ることができ、さらに多孔質化膜の弱点
である界面特性を向上させることができるとともに成
膜、エッチング、アッシングによる膜質劣化や高吸湿性
を抑制することができるという効果を奏する。
【図１】本発明にかかる実施の形態１〜３の構成を示す
図である。
図である。
【図２】本発明にかかる実施の形態１〜３で製造される
半導体デバイス１００の構成を示す図である。
半導体デバイス１００の構成を示す図である。
【図３】同実施の形態１の製造プロセスを説明するフロ
ーチャートである。
ーチャートである。
【図４】本発明にかかる実施の形態２の製造プロセスを
説明するフローチャートである。
説明するフローチャートである。
【図５】本発明にかかる実施の形態３の製造プロセスを
説明するフローチャートである。
説明するフローチャートである。
１０ 反応容器 １１、１２ ノズル １８ 半導体ウェーハ １９ 低比誘電率ＢＮ膜 １００ 半導体デバイス １０６ 配線間絶縁膜 １０７ 低比誘電率ＢＮ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 裕之 長崎市深堀町五丁目717番１号 三菱重工 業株式会社長崎研究所内 Ｆターム(参考） 5F045 AA08 AB15 AB31 AC12 AC15 AC16 AC17 DP04 EH12 EH16 EH20 HA16 5F058 BA05 BA07 BA10 BD01 BD09 BF07 BF22 BF30 BH01 BH20
Claims (3)
- 【請求項１】 半導体ウェーハに成膜された低比誘電率
の配線間絶縁膜の表面に、保護膜としての低比誘電性膜
を成膜する成膜手段と、 前記半導体ウェーハを所定の温度に加熱する加熱手段
と、 を備えたことを特徴とするプラズマＣＶＤ装置。 - 【請求項２】 前記半導体ウェーハに低比誘電率の配線
間絶縁膜を成膜する成膜手段と、 前記配線間絶縁膜の表面に、保護膜としての低比誘電性
膜を成膜する成膜手段と、 前記半導体ウェーハを所定の温度に加熱する加熱手段
と、 を備えたことを特徴とするプラズマＣＶＤ装置。 - 【請求項３】 前記配線間絶縁膜を多孔質化する多孔質
化手段を備えたことを特徴とする請求項２に記載のプラ
ズマＣＶＤ装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120272A JP2002334876A (ja) | 2001-03-09 | 2001-04-18 | プラズマｃｖｄ装置 |
| TW090113728A TW521386B (en) | 2000-06-28 | 2001-06-06 | Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus |
| US09/880,932 US20020000556A1 (en) | 2000-06-28 | 2001-06-15 | Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus |
| KR10-2001-0036177A KR100433322B1 (ko) | 2000-06-28 | 2001-06-25 | 육방 결정 질화 붕소막, 층간 절연막, 그 제조 방법 및 플라즈마 ｃｖｄ 장치 |
| EP03017567A EP1361294A1 (en) | 2000-06-28 | 2001-06-27 | Plasma CVD apparatus |
| EP01114805A EP1167291B1 (en) | 2000-06-28 | 2001-06-27 | Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus |
| DE60114304T DE60114304T2 (de) | 2000-06-28 | 2001-06-27 | Hexagonal- Bornitrid-Film mit niedriger dielektrischer Konstante ,Film mit dielektrischer Beschichtung und Verfahren zu seiner Herstellung und Plasma-CVD-Apparat |
| US10/665,473 US20040058199A1 (en) | 2000-06-28 | 2003-09-22 | Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067042 | 2001-03-09 | ||
| JP2001-67042 | 2001-03-09 | ||
| JP2001120272A JP2002334876A (ja) | 2001-03-09 | 2001-04-18 | プラズマｃｖｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002334876A true JP2002334876A (ja) | 2002-11-22 |
Family
ID=26610959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120272A Withdrawn JP2002334876A (ja) | 2000-06-28 | 2001-04-18 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002334876A (ja) |
-
2001
- 2001-04-18 JP JP2001120272A patent/JP2002334876A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schmitz | Low temperature thin films for next-generation microelectronics | |
| JP5233975B2 (ja) | 半導体装置の製造方法 | |
| US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
| JP6803901B2 (ja) | 半導体製品用絶縁層構造及びその作製方法 | |
| US20020048969A1 (en) | Method of forming film, method of manufacturing semiconductor device, and film forming apparatus | |
| EP1361294A1 (en) | Plasma CVD apparatus | |
| TW200822220A (en) | Plasma processing method and plasma processing apparatus | |
| JP2005033203A (ja) | シリコンカーバイド膜の形成方法 | |
| KR20100003353A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP5885904B2 (ja) | 半導体装置の製造方法 | |
| US20070238254A1 (en) | Method of etching low dielectric constant films | |
| KR20130135262A (ko) | 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법 | |
| JP3641869B2 (ja) | 半導体装置の製造方法 | |
| TW578216B (en) | Method of manufacturing low K layer | |
| JP4015510B2 (ja) | 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 | |
| KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
| JP2003142580A (ja) | 半導体装置の製造方法 | |
| TW200301004A (en) | Manufacturing method of semiconductor device | |
| JP4753467B2 (ja) | 半導体デバイス内の固定電荷を低減する方法 | |
| JPH07316823A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| US20070269646A1 (en) | Bond termination of pores in a porous diamond dielectric material | |
| JP2002334876A (ja) | プラズマｃｖｄ装置 | |
| JP5935227B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2023027827A1 (en) | Fully self aligned via integration processes | |
| JP3440714B2 (ja) | シリコン化合物系絶縁膜の成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |