JP2002334575A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002334575A5 JP2002334575A5 JP2002059373A JP2002059373A JP2002334575A5 JP 2002334575 A5 JP2002334575 A5 JP 2002334575A5 JP 2002059373 A JP2002059373 A JP 2002059373A JP 2002059373 A JP2002059373 A JP 2002059373A JP 2002334575 A5 JP2002334575 A5 JP 2002334575A5
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric memory
- ferroelectric
- memory element
- polarization amount
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (5)
- 各々強誘電体記憶素子と前記強誘電体記憶素子に直列接続されたセル選択用トランジスタとを有する複数のメモリセルから成るセルアレイと、
各前記メモリセルの強誘電体記憶素子の強誘電体膜の分極量を通常書込み時に生じる分極量よりも小さく設定してインプリントの発生を抑制するインプリント抑制手段とを具備することを特徴とする強誘電体メモリ。 - 前記インプリント抑制手段は、前記強誘電体記憶素子に、通常書込み時に印加される電圧よりも低い低電圧を印加することにより、前記強誘電体膜の分極量を小さくするように書き込みを行う低電圧書込み回路であることを特徴とする請求項１記載の強誘電体メモリ。
- 前記インプリント抑制手段は、前記強誘電体記憶素子に、前記強誘電体記憶素子の抗電圧より大きく、かつ前記強誘電体記憶素子の前記強誘電体膜の分極量が飽和する飽和電圧より低い低電圧を印加することにより書込みを行う低電圧書込み回路であることを特徴とする請求項１記載の強誘電体メモリ。
- 前記強誘電体記憶素子は強誘電体キャパシタから成ることを特徴とする請求項１記載の強誘電体メモリ。
- 各々強誘電体記憶素子と前記強誘電体記憶素子に並列接続されたスイッチ用トランジスタとを有する複数のメモリセルから成るセルアレイと、
各前記メモリセルの強誘電体記憶素子の強誘電体膜の分極量を通常書込み時に生じる分極量よりも小さく設定してインプリントの発生を抑制するインプリント抑制手段とを具備することを特徴とする強誘電体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059373A JP2002334575A (ja) | 2001-03-05 | 2002-03-05 | 強誘電体メモリ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-60422 | 2001-03-05 | ||
| JP2001060422 | 2001-03-05 | ||
| JP2002059373A JP2002334575A (ja) | 2001-03-05 | 2002-03-05 | 強誘電体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334575A JP2002334575A (ja) | 2002-11-22 |
| JP2002334575A5 true JP2002334575A5 (ja) | 2005-09-02 |
Family
ID=26610639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059373A Pending JP2002334575A (ja) | 2001-03-05 | 2002-03-05 | 強誘電体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002334575A (ja) |
-
2002
- 2002-03-05 JP JP2002059373A patent/JP2002334575A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006012382A5 (ja) | ||
| JP2007512655A5 (ja) | ||
| JP2001338493A5 (ja) | ||
| NO20003508D0 (no) | Adressering av minnematrise | |
| US9679645B2 (en) | Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence | |
| TW200703619A (en) | Semiconductor integrated device | |
| ATE314721T1 (de) | Ferro-elektrischer speicher und sein betriebsverfahren | |
| TW200502962A (en) | MRAM architecture for low power consumption and high selectivity | |
| JP2006155700A5 (ja) | ||
| AU9035701A (en) | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method | |
| JP2005182978A5 (ja) | ||
| JP2012256408A5 (ja) | 半導体記憶装置 | |
| JP2008541325A5 (ja) | ||
| JP2014017029A5 (ja) | ||
| JP2009545834A5 (ja) | ||
| JP2009506472A5 (ja) | ||
| JP2002269972A5 (ja) | ||
| JP2006013504A5 (ja) | ||
| JP2002334575A5 (ja) | ||
| JP2001189082A5 (ja) | ||
| JP2000268581A5 (ja) | ||
| CA2430875C (en) | Ferroelectric memory supplying predetermined amount of direct-current bias electricity to first and second bit lines upon reading data from memory cell | |
| JP4033624B2 (ja) | 強誘電体メモリ | |
| JP2009004074A5 (ja) | ||
| TWI754278B (zh) | 寫入輔助電路以及建立平衡負位元線電壓的方法 |