JP2002333933A - 電源部内蔵型電子機器、プログラムおよび電源制御方法 - Google Patents

電源部内蔵型電子機器、プログラムおよび電源制御方法

Info

Publication number
JP2002333933A
JP2002333933A JP2001138704A JP2001138704A JP2002333933A JP 2002333933 A JP2002333933 A JP 2002333933A JP 2001138704 A JP2001138704 A JP 2001138704A JP 2001138704 A JP2001138704 A JP 2001138704A JP 2002333933 A JP2002333933 A JP 2002333933A
Authority
JP
Japan
Prior art keywords
power supply
power
supply unit
volatile memory
resume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001138704A
Other languages
English (en)
Inventor
Hiroaki Yoshizawa
博明 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001138704A priority Critical patent/JP2002333933A/ja
Publication of JP2002333933A publication Critical patent/JP2002333933A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、コストの低いメモリ構成と
した電源部内蔵型電子機器を実現するとともに、待機中
の消費電力を抑え、且つAPOによる電源切断後の復帰
に係る処理時間を短くすることである。 【解決手段】 CPU2は、DRAM8へのバッテリー
20からの電源供給を継続しつつ第1レジューム処理を
行う。また、CPU2は、DRAM8に記憶された情報
をNAND型フラッシュメモリ6に退避するとともにD
RAM8への電源供給を切断する第2レジューム処理を
行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電源部内蔵型電子
機器、プログラムおよび電源制御方法に関し、特に、電
源部内蔵型電子機器の電源を制御する技術に関する。
【0002】
【従来の技術】電源部内蔵型電子機器においては、乾電
池、充電池等を含む電源部であるバッテリーの寿命を長
くするため、待機中の消費電力を小さくすることが望ま
れており、例えば、電卓には電源の切り忘れによるバッ
テリーの消耗を防ぐため、一定時間使用されない場合
に、自動的に電源を切断するAPO(Auto Power Of
f)と呼ばれる機能が備えられているのが一般的であ
る。
【0003】また電卓には用途に応じて様々な種類があ
るが、関数電卓やグラフ電卓等は、学校の定期試験や資
格試験等に持ち込まれて使用されることがある。その際
にも、APOによって電源が切断され得るが、その用途
の性質上、再度電源を投入した際の復帰に係る処理時間
が短時間である必要がある。
【0004】また、関数電卓やグラフ電卓等の高機能な
電卓には、複雑な計算を簡単に実行するためのアドイン
ソフトを組み込めるものがある。このような電卓は、ア
ドインソフトの組み込み用に、予めメモリ容量を大きく
備えていることが望まれるが、電卓の価格との関係上、
予め内蔵しておくメモリ容量が低く抑えられる場合もあ
る。その場合には別途メモリを追加する必要があるが、
メモリの種類によっては比較的高価になってしまう。
【0005】図6は、このような従来のグラフ電卓10
0の機能ブロックの一例を示した図である。グラフ電卓
100は、CPU(Central Processing Unit)102
と、KEY3と、LCD(Liquid Crystal Display)4
と、表示駆動部(DD:Display Driver)5と、マスク
ROM106(或いは、NOR型フラッシュメモリ10
7)と、SRAM(Static Random Access Memory)1
08とによって構成される。また、これら各部はバッテ
リー20から電源が供給される。
【0006】同図に示すように、従来の電卓における、
RAMとROMのメモリ構成は、SRAM108とマス
クROM106との組み合わせ、或いは、SRAM10
8とNOR型フラッシュメモリ107との組み合わせが
一般的である。
【0007】しかしながら、SRAMは、メモリ保持時
の消費電流は少ないが、構造が複雑であるため1bit
当たりのコストが高く、RAM容量の増加に伴ってコス
トが大きく上昇する。また、マスクROMは、データが
予めIC回路として構築されるため、データの内容を変
更することができず、アドインソフトを組み込むことが
物理的に不可能である。また、NOR型フラッシュメモ
リは、比較的高価であるため、メモリ追加に伴うコスト
上昇が大きい。従来の電卓においては、こういった問題
があった。
【0008】なお、上記の問題点は、電卓に限ったもの
ではなく、電子辞書やPDA、ノートパソコンといった
他の電源部内蔵型電子機器にも共通する問題である。
【0009】
【発明が解決しようとする課題】本発明の課題は、コス
トの低いメモリ構成とした電源部内蔵型電子機器を実現
するとともに、待機中の消費電力を抑え、且つAPOに
よる電源切断後の復帰に係る処理時間を短くすることで
ある。
【0010】
【課題を解決するための手段】上記の課題を解決するた
め、請求項1記載の発明は、電源部(例えば、図2のバ
ッテリー20)、揮発性メモリ(例えば、図2のDRA
M8)および不揮発性メモリ(例えば、図2のNAND
型フラッシュメモリ6)を有する電源部内蔵型電子機器
(例えば、図2のグラフ電卓1)において、前記電源部
から前記揮発性メモリへの電源供給を継続しつつ第1レ
ジューム処理を行う第1のレジューム処理手段(例え
ば、図2のCPU2;図4のステップS7〜S8)と、
前記揮発性メモリに記憶された情報を前記不揮発性メモ
リに退避した後に、前記電源部から前記揮発性メモリへ
の電源供給を切断するための第2レジューム処理を行う
第2のレジューム処理手段(例えば、図2のCPU2;
図4のステップS13〜S18)と、を備えることを特
徴とする。
【0011】また、請求項5記載の発明は、電源部(例
えば、図2のバッテリー20)、揮発性メモリ(例え
ば、図2のDRAM8)および不揮発性メモリ(例え
ば、図2のNAND型フラッシュメモリ6)を有する電
源部内蔵型電子機器(例えば、図2のグラフ電卓1)
に、前記電源部から前記揮発性メモリへの電源供給を継
続しつつ第1レジューム処理を行わせるための第1のレ
ジューム処理機能(例えば、図4のステップS7〜S
8)と、前記揮発性メモリに記憶された情報を前記不揮
発性メモリに退避した後に、前記電源部から前記揮発性
メモリへの電源供給を切断するための第2レジューム処
理を行わせるための第2のレジューム処理機能(例え
ば、図4のステップS13〜S18)と、を実現させる
ためのプログラムである。
【0012】また、請求項6記載の発明は、電源部(例
えば、図2のバッテリー20)、揮発性メモリ(例え
ば、図2のDRAM8)および不揮発性メモリ(例え
ば、図2のNAND型フラッシュメモリ6)を有する電
源部内蔵型電子機器(例えば、図2のグラフ電卓1)に
用いられる電源制御方法において、前記電源部から前記
揮発性メモリへの電源供給を継続しつつ第1レジューム
処理を行わせるための第1のレジューム処理ステップ
(例えば、図4のステップS7〜S8)と、 前記揮発
性メモリに記憶された情報を前記不揮発性メモリに退避
した後に、前記電源部から前記揮発性メモリへの電源供
給を切断するための第2レジューム処理を行わせるため
の第2のレジューム処理ステップ(例えば、図4のステ
ップS13〜S18)と、を備えていることを特徴とす
る。
【0013】請求項1、5または6記載の発明によれ
ば、第1のレジューム処理手段が(または、第1のレジ
ューム処理機能、若しくは、第1のレジューム処理ステ
ップにおいて)、第1レジューム処理を行うが、揮発性
メモリへの電源供給が継続される。このため、何れの揮
発性メモリを使用した場合にあっても、この第1レジュ
ーム処理においてはデータ保持を継続することができ
る。第1レジューム処理としては、例えば、表示装置の
電源をOFFしたり、CPUの動作モードを省電力モー
ドに移行する、といった処理がある。また、第1レジュ
ーム処理においては、揮発性メモリへの電源供給がなさ
れているため、電源ON復帰時の処理時間を短くするこ
とができる。
【0014】また、第2のレジューム処理手段が、揮発
性メモリに記憶された情報を不揮発性メモリに退避した
上、揮発性メモリへの電源供給を切断する。このため、
第2のレジューム処理手段による第2レジューム処理の
実行により、揮発性メモリのデータ保持に要する電力を
抑えることができる。
【0015】またこの場合、請求項2記載の発明のよう
に、請求項1記載の電源部内蔵型電子機器に、所定の操
作入力により手動電源断を受け付ける手動電源断受付手
段(例えば、図1の電源OFFキー32)、を更に備え
させ、前記第2のレジューム処理手段が、所定時間経過
後或いは前記手動電源断受付手段による手動電源断の受
付後、前記第2レジューム処理を行うように構成しても
よい。
【0016】この請求項2記載の発明によれば、第2の
レジューム処理手段が、所定時間経過後或いは手動電源
断受付手段による手動電源断の受付後に、第2レジュー
ム処理を行う。このため、電源の切り忘れによるバッテ
リーの消耗を防ぐことができるとともに、同機能をユー
ザによる手動電源断によっても実現することができる。
【0017】また、本発明によれば、揮発性メモリの種
類を問わず、何れの揮発性メモリであっても実現できる
構成とすることができるが、より具体的に、請求項3記
載の発明のように、揮発性メモリをDRAMにより構成
してもよい。また同様に、請求項4記載の発明のよう
に、不揮発性メモリをNAND型フラッシュメモリによ
り構成してもよい。
【0018】請求項3および4記載の発明によれば、記
憶容量当たりのコストが安価なDRAMや、NAND型
フラッシュメモリにより電源部内蔵型電子機器を実現す
ることができ、電源部内蔵型電子機器全体のコストを低
く抑えることができる。また、電源部内蔵型電子機器に
予め搭載するメモリ容量の大容量化や、別途追加する際
のメモリコストを低くすることができる。
【0019】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態を説明する。本実施の形態において、本発明を
グラフ電卓に適用した場合について説明するが、本発明
の適用可能なものは、これに限られるものではない。な
お、従来の技術において説明した部分と同一の部分につ
いては同一符号を付して説明する。
【0020】図1は、グラフ電卓1の外観図である。グ
ラフ電卓1の操作面は、主にKEY3と、LCD4とか
ら構成される。また、KEY3には、手動で電源をON
/OFFするための電源ONキー30および電源OFF
キー32と、関数演算の実行やグラフ描画演算の実行等
を指示入力するための特殊キー34と、数値や四則演算
等を入力するための計算キー36とがある。
【0021】図2は、グラフ電卓1の機能ブロック図で
ある。グラフ電卓1は主として、CPU2と、KEY3
と、LCD4と、表示駆動部(DD)5と、NAND型
フラッシュメモリ6と、DRAM(Dynamic Random Acc
ess Memory)8とによって構成される。また、これら各
部には乾電池、充電池等を含む電源部であるバッテリー
20から電源が供給される。なお、図2において、バッ
テリー20からの電源供給の流れを示す矢印は、CPU
2に対してのみ示している。
【0022】CPU2は、KEY3から入力される指示
信号に従って、NAND型フラッシュメモリ6から演算
プログラム60を読み出し、電卓の主機能である演算処
理を実行する機能部である。また、CPU2は、演算プ
ログラム60や、演算処理に伴う演算結果等を一時的に
DRAM8内に記憶させるとともに、演算結果を映像信
号として表示駆動部(DD)5に出力して、LCD4に
表示させる。
【0023】また、CPU2は、バッテリー20の電源
を制御するためのOFF処理(図4参照)およびON処
理(図5参照)を、NAND型フラッシュメモリ6内に
記憶されたOFF処理プログラム610およびON処理
プログラム64を読み出して実行する。OFF処理にお
いては、特に本発明に係る主要な処理である、第1レジ
ューム処理および第2レジューム処理を、OFF処理プ
ログラム610のサブルーチンであるレジューム処理プ
ログラム614に従って実行する。
【0024】また、OFF処理において、CPU2は、
第1レジューム処理および第2レジューム処理の実行開
始を判断するための第1タイマー2Aおよび第2タイマ
ー2Bの初期値設定(具体的には、後述するステップS
2およびステップS9)およびタイマーカウンタのデク
リメント処理(具体的には、後述するステップS3およ
びステップS10)を、タイマーカウンタプログラム6
12に従って実行する。
【0025】なお、CPU2が実行する、第1レジュー
ム処理、第2レジューム処理、およびタイマーに係る処
理を含むOFF処理と、ON処理とについては詳細に後
述する。
【0026】また、CPU2の動作モードには、演算処
理等の実行が可能な、通常の電力を消費する通常モード
と、電力消費を抑えた省電力モードの2つのモードがあ
る。省電力モードは、OFF処理により移行されるモー
ドであり、演算処理以外の、タイマーに係る処理等のみ
を実行するためのモードである。また、ON処理によっ
て、省電力モードから通常モードへ移行される。
【0027】KEY3は、電源ONキー30と、電源O
FFキー32と、特殊キー34と、計算キー36とを有
する、操作ボタン等によって構成され、ユーザによる各
操作ボタンの押下を指示信号としてCPU2に出力す
る。
【0028】LCD4は、液晶パネルを有するカラー液
晶表示装置から構成されており、CPU2による演算結
果が表示される。また、表示駆動部(DD)5は、CP
U2から入力される映像信号に基づいて、LCD4によ
る画像表示を行うためにLCD4を駆動するディスプレ
イ駆動部である。
【0029】また、表示駆動部(DD)5への電源供給
は、CPU2により実行されるOFF処理中の第2レジ
ューム処理において切断され(具体的には、後述するス
テップS7)、表示駆動部(DD)5への電源供給断に
伴ってLCD4への電源供給も切断され、LCD4の表
示がOFFになる。一方、ON処理において、CPU2
が、表示駆動部(DD)5への電源供給を開始する(具
体的には、後述するステップS25)ことによって、表
示駆動部(DD)5によって駆動されるLCD4への電
源供給も開始され、LCD4の表示がONになる。
【0030】DRAM8は、従来のグラフ電卓100に
おけるSRAM108の機能を担うものであり、CPU
2の作業領域等として用いられ、演算プログラム60や
OFF処理プログラム610、ON処理プログラム6
4、第1タイマー2Aおよび第2タイマー2Bのカウン
タ値、CPU2による演算結果等が一時的に格納され
る。
【0031】NAND型フラッシュメモリ6は、従来の
グラフ電卓100におけるマスクROM106或いはN
OR型フラッシュメモリ107の機能を担うものであ
り、四則演算・関数演算・グラフ描画演算等の電卓とし
ての主機能である演算処理を実行するための演算プログ
ラム60の他、本発明を実現するための、OFF処理プ
ログラム610、ON処理プログラム64、タイマーカ
ウンタテーブル62、および退避情報66が記憶され
る。
【0032】OFF処理プログラム610には、サブル
ーチンとしてのタイマーカウンタプログラム612およ
びレジューム処理プログラム614が含まれる。
【0033】タイマーカウンタテーブル62は、図3に
示すように、タイマーに設定される初期値を記憶したデ
ータテーブルである。同図において、第1タイマー2A
に設定される初期値は“180”であり、第2タイマー
2Bに設定される初期値は“600”である。なお、同
図の数値単位は秒である。
【0034】退避情報66とは、第2レジューム処理に
よるDRAM8への電源供給を切断する(具体的には、
後述するステップS18)ことによって失われる情報、
即ちCPU2がDRAM8に一時的に記憶した演算結果
等が記憶される。具体的には、計算モード(通常の計算
モード、複素数の計算モード、標準偏差の計算モード、
回帰の計算モード、n進数の計算モード等)や、角度単
位モード(度モード、ラジアンモード、グラードモード
等)、表示モード(標準表示モード、小数点以下桁数固
定モード、有効桁数指定モード、指数表示範囲指定モー
ド等)、KEY3から入力された計算式、CPU2によ
る演算結果、といった情報である。
【0035】また、退避情報66は、ON処理によって
DRAM8への電源供給が再開される(具体的には、後
述するステップS22)際、DRAM8上に展開される
(具体的には、後述するステップS23)。このことに
より、DRAM8への電源供給断の前の状態に復帰され
る。
【0036】次に、動作を説明する。図4は、OFF処
理プログラム610に従ってCPU2が実行するOFF
処理のフローチャートである。
【0037】図4において、まず、CPU2は、KEY
3から指示信号が入力されているか否か、即ちキー入力
がなされているか否かを判断し(ステップS1)、キー
入力がなされている場合であっても電源OFFキー32
による手動電源OFFでないと判断した場合(ステップ
S5;No)には、待機状態となる。そして「キー入力
が行われていない」と判断した場合には、CPU2は、
タイマーカウンタテーブル62から、第1タイマー2A
のカウンタ初期値を読み出して、第1タイマー2Aの初
期値を設定する(ステップS2)。
【0038】次いで、CPU2は、1秒間のウェイトの
後、第1タイマー2Aのカウンタを1減らし(ステップ
S3)、KEY3から指示信号が入力されるか否かを判
断する(ステップS4)。KEY3から指示信号の入力
がなされた、即ち、キー操作が行われていると判断した
場合であっても、電源OFFキー32による手動電源O
FFでない場合(ステップS5;Yes)には、CPU
2は、処理をステップS1へ移行して、ステップS1〜
S5の処理を繰り返し実行する。
【0039】一方、ステップS5において、手動電源O
FFキー32が押下された旨の指示信号が入力された場
合には、CPU2は、処理をステップS13へ移行す
る。
【0040】ステップS4において「キー入力が行われ
ていない」と判断した場合には、CPU2は、第1タイ
マー2Aのカウンタが0であるかどうかを判断し(ステ
ップS6)、0となるまでステップS3〜S6の処理を
繰り返し実行する。
【0041】ステップS6において「タイマーカウンタ
が0である」と判断した場合、CPU2は、OFF処理
のサブルーチンである第1レジューム処理を実行する
(ステップS7〜S8)。即ち、CPU2は、表示駆動
部(DD)5への電源供給を切断する(ステップS
7)。表示駆動部(DD)5への電源供給を切断するこ
とによって、表示駆動部(DD)5によって駆動される
LCD4への電源供給も切断され、LCD4の表示がO
FFになる。次いで、CPU2は、通常モードから省電
力モードへ移行する(ステップS8)。
【0042】この第1レジューム処理が実行された状態
では、LCD4および表示駆動部(DD)5への電源供
給が切断され、CPU2が省電力モードであるので、消
費電力を抑えることができ、バッテリー20の消耗を防
ぐことができる。また、この状態では、DRAM8への
電源供給が継続されており、入力済みの計算式や演算結
果等の情報はDRAM8に格納・保持されている。この
ため、CPU2を通常モードから省電力モードへ移行
し、表示駆動部(DD)5への電源供給を開始するだけ
で、即時に第1レジューム処理実行前の状態に復帰する
ことができる。
【0043】従来用いられていたNOR型フラッシュメ
モリ107を、本実施の形態においては、NAND型フ
ラッシュメモリ6とした。確かに、NAND型フラッシ
ュメモリは、NOR型フラッシュメモリより安価ではあ
るが、バイト単位での書き込みができないため、電源O
N復帰時の処理時間が懸念され得る。しかし、第1レジ
ューム処理が実行された状態では、DRAM8へ電源が
供給されており、入力済みの計算式や演算結果等の情報
はDRAM8に格納・保持されているため、電源ON復
帰時の処理時間を高速化でき、上記懸念を排除すること
ができる。
【0044】第1レジューム処理の後、CPU2は、タ
イマーカウンタテーブル62から、第2タイマー2Bの
カウンタ初期値を参照して、第2タイマー2Bの初期値
を設定する(ステップS9)。
【0045】そして、1秒間のウェイトの後、CPU2
は、第2タイマー2Bのカウンタを1減らし(ステップ
S10)、電源OFFキー32が押下されたかどうかを
判断する(ステップS11)。押下されていないと判断
した場合には、CPU2は、第2タイマー2Bのカウン
タが0であるかどうかを判断し(ステップS12)、タ
イマーカウンタが0となるまでステップS10〜S12
の処理を繰り返し実行する。
【0046】ステップS5又はS11において電源OF
Fキー32が押下されたと判断した場合、或いは、ステ
ップS12において「タイマーカウンタが0でない」と
判断した場合、CPU2は、OFF処理のサブルーチン
である第2レジューム処理を実行する(ステップS13
〜S18)。
【0047】即ち、CPU2は、表示駆動部(DD)5
への電源供給が行われているかどうかを判断し(ステッ
プS13)、電源供給がなされていると判断した場合に
は、表示駆動部(DD)5への電源供給を切断する(ス
テップS14)。
【0048】次いで、CPU2が省電力モードであるか
否かを判断し(ステップS15)、省電力モードでない
と判断した場合には、動作モードを省電力モードへ移行
する(ステップS16)。
【0049】そして、DRAM8に格納・保持されてい
る情報を退避情報66として、NAND型フラッシュメ
モリ6に記憶した後(ステップS17)、DRAM8へ
の電源供給を切断する(ステップS18)。このステッ
プS13〜S18までの処理が第2レジューム処理であ
る。
【0050】この第2レジューム処理が実行された状態
は、LCD4および表示駆動部(DD)5への電源供給
が切断され、CPU2が省電力モードであり、且つ、D
RAM8への電源供給が切断されている状態であり、消
費電力が最小限に抑えられており、バッテリー20の消
耗を抑制することができる。
【0051】また、一定時間(具体的には、タイマーカ
ウンタテーブル62に格納された第2タイマー2Bのカ
ウンタ初期値)使用されない場合に、この第2レジュー
ム処理が実行されることにより、電源の切り忘れによる
バッテリー20の消耗を防ぐことができる。また、手動
により電源OFFキー32が押下された場合は、ユーザ
によるグラフ電卓1の使用の停止を意味する。このた
め、電源OFFキー32の押下により、この第2レジュ
ーム処理が実行されるため、第1レジューム処理が実行
された状態よりも更に消費電力を抑えることができ、バ
ッテリー20の消耗を防ぐことができる。
【0052】従来用いられていたSRAM108を、本
実施の形態においては、DRAM8とした。確かに、D
RAMは、SRAMに比べて安価ではあるが、データを
保持するためにリフレッシュ動作が必要であるため、待
機中の消費電力が大きくなり、バッテリーの寿命が短く
なってしまうのでは、という問題が懸念される。しか
し、第2レジューム処理が実行された状態では、DRA
M8への電源供給が切断されるため、この問題は起き得
ない。また、SRAMにおいては、データ保持のみのた
めの電力が必要となるが、DRAM8内の情報は退避情
報66としてNAND型フラッシュメモリ6に記憶され
るため、データ保持に必要な電力はない。
【0053】次に、電源ONキー32の押下を検出する
ことにより、CPU2が実行するON処理について説明
する。図5は、ON処理プログラム64に従ってCPU
2が実行するON処理のフローチャートである。
【0054】まず、CPU2は、DRAM8への電源供
給が行われているかどうかを判断し(ステップS2
1)、「DRAM8への電源供給が行われていない」と
判断した場合には、DRAM8への電源供給を開始し
(ステップS22)、NAND型フラッシュメモリ6に
格納された退避情報66を読み出し、DRAM8に書き
出す(ステップS23)。
【0055】このステップS22〜S23の処理によっ
て、第2レジューム処理が実行された後の状態から、第
2レジューム処理が実行される前の状態、即ち、第1レ
ジューム処理が実行された後の状態に復帰することがで
きる。
【0056】ステップS23の処理の後、又は、ステッ
プS21においてDRAM8への電源供給がなされてい
ると判断した場合には、CPU2は、動作モードを省電
力モードから通常モードへ移行し(ステップS24)、
表示駆動部(DD)5への電源供給を開始する(ステッ
プS25)。表示駆動部(DD)5への電源供給を開始
することによって、表示駆動部(DD)5によって駆動
されるLCD4への電源供給も開始され、LCD4の表
示がONになる。
【0057】このステップS24〜S25の処理によっ
て、第1レジューム処理が実行された後の状態から、第
1レジューム処理が実行される前の状態へ復帰すること
ができる。
【0058】以上、本発明を適用したグラフ電卓1の実
施の形態を説明したが、本発明が適用できるものは、上
記実施の形態に限らず、趣旨を逸脱しない範囲において
適宜変更が可能である。例えば、グラフ電卓でなく、他
の電卓や、電子辞書、PDA、ノートパソコンといった
小型の電子機器、または携帯電話、携帯ゲーム機、腕時
計などのリスト型電子機器といった携帯型の電子機器に
も、本発明は適用可能である。
【0059】
【発明の効果】請求項1、5または6記載の発明によれ
ば、何れの揮発性メモリを使用した場合にあっても、第
1レジューム処理においてはデータ保持を継続すること
ができる。また、第1レジューム処理においては、揮発
性メモリへの電源供給がなされているため、電源ON復
帰時の処理時間を短くすることができる。また、第2の
レジューム処理手段による第2レジューム処理の実行に
より、揮発性メモリのデータ保持に要する電力を抑える
ことができる。
【0060】請求項2記載の発明によれば、電源の切り
忘れによるバッテリーの消耗を防ぐことができるととも
に、同機能をユーザによる手動電源断によっても実現す
ることができる。
【0061】請求項3および4記載の発明によれば、記
憶容量当たりのコストが安価なDRAMや、NAND型
フラッシュメモリにより電源部内蔵型電子機器を実現す
ることができ、電源部内蔵型電子機器全体のコストを低
く抑えることができる。また、電源部内蔵型電子機器に
予め搭載するメモリ容量の大容量化や、別途追加する際
のメモリコストを低くすることができる。
【図面の簡単な説明】
【図1】グラフ電卓の外観を示した図。
【図2】グラフ電卓の機能ブロック図。
【図3】タイマーカウンタテーブルを説明するための
図。
【図4】OFF処理のフローチャート。
【図5】ON処理のフローチャート。
【図6】従来の電卓の機能ブロック図。
【符号の説明】
1 グラフ電卓 2 CPU 2A 第1タイマー 2B 第2タイマー 3 KEY 30 ONキー 32 OFFキー 4 LCD 5 表示駆動部(DD) 6 NAND型フラッシュメモリ 60 演算プログラム 610 OFF処理プログラム 612 タイマーカウンタプログラム 614 レジューム処理プログラム 62 タイマーカウンタテーブル 64 ON処理プログラム 66 退避情報 8 DRAM

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】電源部、揮発性メモリおよび不揮発性メモ
    リを有する電源部内蔵型電子機器において、 前記電源部から前記揮発性メモリへの電源供給を継続し
    つつ第1レジューム処理を行う第1のレジューム処理手
    段と、 前記揮発性メモリに記憶された情報を前記不揮発性メモ
    リに退避した後に、前記電源部から前記揮発性メモリへ
    の電源供給を切断するための第2レジューム処理を行う
    第2のレジューム処理手段と、 を備えることを特徴とする電源部内蔵型電子機器。
  2. 【請求項2】請求項1記載の電源部内蔵型電子機器にお
    いて、 所定の操作入力により手動電源断を受け付ける手動電源
    断受付手段、を更に備え、 前記第2のレジューム処理手段は、所定時間経過後或い
    は前記手動電源断受付手段による手動電源断の受付後、
    前記第2レジューム処理を行うことを特徴とする電源部
    内蔵型電子機器。
  3. 【請求項3】請求項1または2記載の電源部内蔵型電子
    機器において、 前記揮発性メモリはDRAMであることを特徴とする電
    源部内蔵型電子機器。
  4. 【請求項4】請求項1から3のいずれか記載の電源部内
    蔵型電子機器において、 前記不揮発性メモリはNAND型フラッシュメモリであ
    ることを特徴とする電源部内蔵型電子機器。
  5. 【請求項5】電源部、揮発性メモリおよび不揮発性メモ
    リを有する電源部内蔵型電子機器に、 前記電源部から前記揮発性メモリへの電源供給を継続し
    つつ第1レジューム処理を行わせるための第1のレジュ
    ーム処理機能と、 前記揮発性メモリに記憶された情報を前記不揮発性メモ
    リに退避した後に、前記電源部から前記揮発性メモリへ
    の電源供給を切断するための第2レジューム処理を行わ
    せるための第2のレジューム処理機能と、 を実現させるためのプログラム。
  6. 【請求項6】電源部、揮発性メモリおよび不揮発性メモ
    リを有する電源部内蔵型電子機器に用いられる電源制御
    方法において、 前記電源部から前記揮発性メモリへの電源供給を継続し
    つつ第1レジューム処理を行わせるための第1のレジュ
    ーム処理ステップと、 前記揮発性メモリに記憶された情報を前記不揮発性メモ
    リに退避した後に、前記電源部から前記揮発性メモリへ
    の電源供給を切断するための第2レジューム処理を行わ
    せるための第2のレジューム処理ステップと、 を備えていることを特徴とする電源制御方法。
JP2001138704A 2001-05-09 2001-05-09 電源部内蔵型電子機器、プログラムおよび電源制御方法 Pending JP2002333933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138704A JP2002333933A (ja) 2001-05-09 2001-05-09 電源部内蔵型電子機器、プログラムおよび電源制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001138704A JP2002333933A (ja) 2001-05-09 2001-05-09 電源部内蔵型電子機器、プログラムおよび電源制御方法

Publications (1)

Publication Number Publication Date
JP2002333933A true JP2002333933A (ja) 2002-11-22

Family

ID=18985599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138704A Pending JP2002333933A (ja) 2001-05-09 2001-05-09 電源部内蔵型電子機器、プログラムおよび電源制御方法

Country Status (1)

Country Link
JP (1) JP2002333933A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598379B1 (ko) * 2003-09-08 2006-07-06 삼성전자주식회사 컴퓨터 시스템 및 그 제어방법
JP2007018428A (ja) * 2005-07-11 2007-01-25 Denso Wave Inc 携帯情報端末
CN100422967C (zh) * 2004-10-12 2008-10-01 日立环球储存科技荷兰有限公司 具有动态随机存取存储器和闪存的硬盘驱动器
JP2012103796A (ja) * 2010-11-08 2012-05-31 Ricoh Co Ltd 画像処理装置
KR101185614B1 (ko) * 2005-01-31 2012-09-28 삼성전자주식회사 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
JP2014149671A (ja) * 2013-01-31 2014-08-21 Fujitsu Ten Ltd デバイス制御装置およびデバイス制御方法
US8988933B2 (en) 2012-03-22 2015-03-24 Kabushiki Kaisha Toshiba Semiconductor memory device and driving method of the same
JP2016509283A (ja) * 2012-12-22 2016-03-24 クゥアルコム・インコーポレイテッドQualcomm Incorporated 不揮発性メモリの使用を介した揮発性メモリの電力消費の低減
US9620631B2 (en) 2012-09-12 2017-04-11 Kabushiki Kaisha Toshiba Power semiconductor device
JP2021009706A (ja) * 2014-03-24 2021-01-28 株式会社スクウェア・エニックス インタラクティブシステム、端末装置、サーバ装置、制御方法、プログラム、及び記録媒体

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598379B1 (ko) * 2003-09-08 2006-07-06 삼성전자주식회사 컴퓨터 시스템 및 그 제어방법
CN100422967C (zh) * 2004-10-12 2008-10-01 日立环球储存科技荷兰有限公司 具有动态随机存取存储器和闪存的硬盘驱动器
KR101185614B1 (ko) * 2005-01-31 2012-09-28 삼성전자주식회사 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치
JP2007018428A (ja) * 2005-07-11 2007-01-25 Denso Wave Inc 携帯情報端末
JP4682725B2 (ja) * 2005-07-11 2011-05-11 株式会社デンソーウェーブ 携帯情報端末
US9519329B2 (en) 2009-09-08 2016-12-13 Samsung Electronics Co., Ltd. Image forming apparatus and power control method thereof
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
US8364994B2 (en) 2009-09-08 2013-01-29 Samsung Electronics Co., Ltd. Image forming apparatus and power control method thereof
JP2012103796A (ja) * 2010-11-08 2012-05-31 Ricoh Co Ltd 画像処理装置
US8988933B2 (en) 2012-03-22 2015-03-24 Kabushiki Kaisha Toshiba Semiconductor memory device and driving method of the same
US9355702B2 (en) 2012-03-22 2016-05-31 Kabushiki Kaisha Toshiba Semiconductor memory device and driving method of the same
US9606743B2 (en) 2012-03-22 2017-03-28 Kabushiki Kaisha Toshiba Semiconductor memory device and driving method of the same
US9620631B2 (en) 2012-09-12 2017-04-11 Kabushiki Kaisha Toshiba Power semiconductor device
JP2016509283A (ja) * 2012-12-22 2016-03-24 クゥアルコム・インコーポレイテッドQualcomm Incorporated 不揮発性メモリの使用を介した揮発性メモリの電力消費の低減
JP2014149671A (ja) * 2013-01-31 2014-08-21 Fujitsu Ten Ltd デバイス制御装置およびデバイス制御方法
JP2021009706A (ja) * 2014-03-24 2021-01-28 株式会社スクウェア・エニックス インタラクティブシステム、端末装置、サーバ装置、制御方法、プログラム、及び記録媒体
JP7152450B2 (ja) 2014-03-24 2022-10-12 株式会社スクウェア・エニックス インタラクティブシステム、端末装置、サーバ装置、制御方法、プログラム、及び記録媒体

Similar Documents

Publication Publication Date Title
KR930008258B1 (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
US11635800B2 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
JP2003157129A (ja) ゲーム機およびそこで実行される省電力モード管理プログラム
JPH03202912A (ja) 携帯可能電子装置
US7747886B1 (en) Management of power states in a portable computing device
KR100598379B1 (ko) 컴퓨터 시스템 및 그 제어방법
JP2004046324A (ja) 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法
JP2002333933A (ja) 電源部内蔵型電子機器、プログラムおよび電源制御方法
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
US20180120922A1 (en) Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications
JP2007148633A (ja) 情報処理装置およびシステム制御方法
JPH10240391A (ja) 携帯型ドキュメント表示/処理装置及び同装置に適用されるパワー管理制御方法
JPH06230845A (ja) レジューム方式
JP2003295987A (ja) 電子機器、動作モード制御方法、プログラム、及び記憶媒体
JP2001005546A (ja) コンピュータ
JP2759384B2 (ja) 電子機器
JPH04160422A (ja) 低消費電力型情報処理装置
JP2004295193A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JPH11231960A (ja) 情報処理装置
JPH0496856A (ja) 情報処理装置
JPH08320745A (ja) 情報処理装置のスリープ方法
JPH06119257A (ja) 内部状態退避構造を内蔵した大規模集積回路
JPH06162767A (ja) 電子計算機
JPH05241674A (ja) ポータブル電子機器
JP2003223155A (ja) 情報処理装置