JP2002328380A - 単純マトリクス型液晶表示素子 - Google Patents
単純マトリクス型液晶表示素子Info
- Publication number
- JP2002328380A JP2002328380A JP2001131844A JP2001131844A JP2002328380A JP 2002328380 A JP2002328380 A JP 2002328380A JP 2001131844 A JP2001131844 A JP 2001131844A JP 2001131844 A JP2001131844 A JP 2001131844A JP 2002328380 A JP2002328380 A JP 2002328380A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- simple matrix
- type liquid
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ダミー電極群が配線されていてもセルギャッ
プを均一にすることができる単純マトリクス型液晶表示
素子を提供する。 【解決手段】 セグメント電極基板及びコモン電極基板
のシール材を配置する領域であって、端子電極が形成さ
れる領域以外の領域に、複数個のダミー電極が配置され
た単純マトリクス型液晶表示素子であって、シール材を
配置する領域において、セグメント電極基板側に存する
端子電極の配線占有面積の和と、コモン電極基板側に存
する端子電極の配線占有面積の和が略一致するように、
ダミー電極を配置する。
プを均一にすることができる単純マトリクス型液晶表示
素子を提供する。 【解決手段】 セグメント電極基板及びコモン電極基板
のシール材を配置する領域であって、端子電極が形成さ
れる領域以外の領域に、複数個のダミー電極が配置され
た単純マトリクス型液晶表示素子であって、シール材を
配置する領域において、セグメント電極基板側に存する
端子電極の配線占有面積の和と、コモン電極基板側に存
する端子電極の配線占有面積の和が略一致するように、
ダミー電極を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯端末機器や音
響映像機器などの表示装置として広く使用されている単
純マトリクス型液晶表示素子に関する。
響映像機器などの表示装置として広く使用されている単
純マトリクス型液晶表示素子に関する。
【０００２】
【従来の技術】近年では、携帯端末機器や音響映像機器
等の表示装置として、低消費電力であり、かつ薄型で軽
量という利点を有することから、単純マトリクス型液晶
表示素子を駆動することにより画像表示を行う単純マト
リクス型液晶表示装置が広く使用されている。
等の表示装置として、低消費電力であり、かつ薄型で軽
量という利点を有することから、単純マトリクス型液晶
表示素子を駆動することにより画像表示を行う単純マト
リクス型液晶表示装置が広く使用されている。
【０００３】このような、携帯端末機器や音響映像機器
等の表示装置として広く使用されている単純マトリクス
型液晶表示装置における単純マトリクス型液晶表示素子
は、通常、シール材を配置する領域において、本来の表
示に寄与する電極群が形成される領域以外の領域にダミ
ー電極群が配線されていたとしても、当該ダミー電極群
による配線占有面積は考慮されていない。
等の表示装置として広く使用されている単純マトリクス
型液晶表示装置における単純マトリクス型液晶表示素子
は、通常、シール材を配置する領域において、本来の表
示に寄与する電極群が形成される領域以外の領域にダミ
ー電極群が配線されていたとしても、当該ダミー電極群
による配線占有面積は考慮されていない。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようなシール材を配置する領域において、端子電極が形
成される領域以外の領域にダミー電極群が配線されてい
るのに、その配線占有面積が考慮されていない単純マト
リクス型液晶表示素子においては、セルギャップが不均
一になり、表示品質の向上を図ることが困難であるとい
う問題点を潜在的に内包している。
ようなシール材を配置する領域において、端子電極が形
成される領域以外の領域にダミー電極群が配線されてい
るのに、その配線占有面積が考慮されていない単純マト
リクス型液晶表示素子においては、セルギャップが不均
一になり、表示品質の向上を図ることが困難であるとい
う問題点を潜在的に内包している。
【０００５】本発明は、上記問題点を解決するために、
ダミー電極群が配線されていてもセルギャップを均一に
することができる単純マトリクス型液晶表示素子を提供
することを目的とする。
ダミー電極群が配線されていてもセルギャップを均一に
することができる単純マトリクス型液晶表示素子を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる単純マトリクス型液晶表示素子は、セ
グメント電極基板及びコモン電極基板のシール材を配置
する領域であって、端子電極が形成される領域以外の領
域に、複数個のダミー電極が配置された単純マトリクス
型液晶表示素子であって、シール材を配置する領域にお
いて、セグメント電極基板側に存する端子電極の配線占
有面積の和と、コモン電極基板側に存する端子電極の配
線占有面積の和が略一致するように、ダミー電極を配置
することを特徴とする。
に本発明にかかる単純マトリクス型液晶表示素子は、セ
グメント電極基板及びコモン電極基板のシール材を配置
する領域であって、端子電極が形成される領域以外の領
域に、複数個のダミー電極が配置された単純マトリクス
型液晶表示素子であって、シール材を配置する領域にお
いて、セグメント電極基板側に存する端子電極の配線占
有面積の和と、コモン電極基板側に存する端子電極の配
線占有面積の和が略一致するように、ダミー電極を配置
することを特徴とする。
【０００７】かかる構成により、シール材を配置する領
域であって、端子電極が形成される領域以外の領域に、
セグメント電極基板側に存する端子電極の配線専有面積
の和と、コモン電極基板側に存する端子電極の配線占有
面積の和が略一致するようにダミー電極を配置すること
で、セルギャップを均一にすることができ、表示品質の
高い単純マトリクス型液晶表示素子を提供することが可
能となる。
域であって、端子電極が形成される領域以外の領域に、
セグメント電極基板側に存する端子電極の配線専有面積
の和と、コモン電極基板側に存する端子電極の配線占有
面積の和が略一致するようにダミー電極を配置すること
で、セルギャップを均一にすることができ、表示品質の
高い単純マトリクス型液晶表示素子を提供することが可
能となる。
【０００８】また、本発明にかかる単純マトリクス型液
晶表示装置は、ダミー電極が、隣接するダミー電極同士
でブロックごとに短絡されていることが好ましい。隣接
するダミー電極同士でブロックごとに短絡することで、
製造工程において発生する静電気を、単純マトリクス型
液晶表示素子の外側に放電しやすいからである。
晶表示装置は、ダミー電極が、隣接するダミー電極同士
でブロックごとに短絡されていることが好ましい。隣接
するダミー電極同士でブロックごとに短絡することで、
製造工程において発生する静電気を、単純マトリクス型
液晶表示素子の外側に放電しやすいからである。
【０００９】また、本発明にかかる単純マトリクス型液
晶表示装置は、シール材に導電粒子を混合させている場
合において、ダミー電極が、隣接するダミー電極同士で
短絡しないように各々独立していることが好ましい。シ
ール材に導電粒子を混合させている場合は、隣接するダ
ミー電極同士でブロックごとに短絡していると電気的に
ショートする可能性があるため、独立させておくことで
電気的なショートを未然に回避することができ、不良が
発生する確率を減少させることができるからである。
晶表示装置は、シール材に導電粒子を混合させている場
合において、ダミー電極が、隣接するダミー電極同士で
短絡しないように各々独立していることが好ましい。シ
ール材に導電粒子を混合させている場合は、隣接するダ
ミー電極同士でブロックごとに短絡していると電気的に
ショートする可能性があるため、独立させておくことで
電気的なショートを未然に回避することができ、不良が
発生する確率を減少させることができるからである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態にかか
る単純マトリクス型液晶表示素子について、図面を参照
しながら説明する。図１は本発明の実施の形態にかかる
単純マトリクス型液晶表示素子の平面図である。なお、
図１については、理解が容易となるように実施の形態に
かかる単純マトリクス型液晶表示素子の一部分を拡大し
て示している。
る単純マトリクス型液晶表示素子について、図面を参照
しながら説明する。図１は本発明の実施の形態にかかる
単純マトリクス型液晶表示素子の平面図である。なお、
図１については、理解が容易となるように実施の形態に
かかる単純マトリクス型液晶表示素子の一部分を拡大し
て示している。
【００１１】図１に示すように、本実施の形態にかかる
単純マトリクス型液晶表示素子は、対向する一対のガラ
ス基板１及び２の間に、シール材３によって液晶（図示
せず）が封入されている構成となっている。ガラス基板
（セグメント側基板）１及びガラス基板（コモン側基
板）２において、液晶（図示せず）に接する側の面に
は、表示に寄与する電極４又は５、及び配向膜（図示せ
ず）が、この順に積層されている。また、ガラス基板
（セグメント側基板）１とガラス基板（コモン側基板）
２との間隔を均一に保つために、ガラス基板（セグメン
ト側基板）１側の配向膜（図示せず）とガラス基板（コ
モン側基板）２側の配向膜（図示せず）との間に、球状
のスペーサ（図示せず）が散布されている。
単純マトリクス型液晶表示素子は、対向する一対のガラ
ス基板１及び２の間に、シール材３によって液晶（図示
せず）が封入されている構成となっている。ガラス基板
（セグメント側基板）１及びガラス基板（コモン側基
板）２において、液晶（図示せず）に接する側の面に
は、表示に寄与する電極４又は５、及び配向膜（図示せ
ず）が、この順に積層されている。また、ガラス基板
（セグメント側基板）１とガラス基板（コモン側基板）
２との間隔を均一に保つために、ガラス基板（セグメン
ト側基板）１側の配向膜（図示せず）とガラス基板（コ
モン側基板）２側の配向膜（図示せず）との間に、球状
のスペーサ（図示せず）が散布されている。
【００１２】このように構成された単純マトリクス型液
晶表示素子は、端子電極６と端子電極７とに電圧を印可
して液晶（図示せず）を駆動することにより、画像表示
を行うものである。
晶表示素子は、端子電極６と端子電極７とに電圧を印可
して液晶（図示せず）を駆動することにより、画像表示
を行うものである。
【００１３】そして、本実施の形態の特徴点としては、
シール材３を配置する領域において、端子電極６及び７
が形成されている領域以外の領域において、セグメント
電極基板側に存する端子電極と、コモン電極基板側に存
する端子電極の配線占有面積の和が略一致するようにダ
ミー電極８及び９が形成されている点にある。
シール材３を配置する領域において、端子電極６及び７
が形成されている領域以外の領域において、セグメント
電極基板側に存する端子電極と、コモン電極基板側に存
する端子電極の配線占有面積の和が略一致するようにダ
ミー電極８及び９が形成されている点にある。
【００１４】本実施の形態にかかる単純マトリクス型液
晶表示素子で表示の確認をしたところ、配線占有面積を
考慮していない従来のダミー電極で作製した単純マトリ
クス型液晶表示素子に比べ、セルギャップの均一性が向
上していることが確認できた。
晶表示素子で表示の確認をしたところ、配線占有面積を
考慮していない従来のダミー電極で作製した単純マトリ
クス型液晶表示素子に比べ、セルギャップの均一性が向
上していることが確認できた。
【００１５】このように、シール材を配置する領域にお
いて、端子電極が形成される領域以外の領域に、セグメ
ント電極基板側に存する端子電極の配線専有面積の和
と、コモン電極基板側に存する端子電極の配線占有面積
の和が略一致するようにダミー電極を配置することによ
って、セルギャップを均一にすることが可能になる。
いて、端子電極が形成される領域以外の領域に、セグメ
ント電極基板側に存する端子電極の配線専有面積の和
と、コモン電極基板側に存する端子電極の配線占有面積
の和が略一致するようにダミー電極を配置することによ
って、セルギャップを均一にすることが可能になる。
【００１６】また、ダミー電極を、隣接するダミー電極
同士でブロックごとに短絡させることも考えられる。隣
接するダミー電極同士でブロックごとに短絡しておくこ
とで、製造工程において発生する静電気を、単純マトリ
クス型液晶表示素子の外側に放電しやすくなるからであ
る。
同士でブロックごとに短絡させることも考えられる。隣
接するダミー電極同士でブロックごとに短絡しておくこ
とで、製造工程において発生する静電気を、単純マトリ
クス型液晶表示素子の外側に放電しやすくなるからであ
る。
【００１７】さらに、シール材に導電粒子を混合させて
いる場合においては、ダミー電極を、隣接するダミー電
極同士で短絡しないように各々独立して配置することが
望ましい。シール材に導電粒子を混合させている場合に
は、隣接するダミー電極同士でブロックごとに短絡して
いると電気的にショートする可能性があるため、独立さ
せておくことで電気的なショートを未然に回避すること
ができ、不良が発生する確率を減少させることができる
からである。
いる場合においては、ダミー電極を、隣接するダミー電
極同士で短絡しないように各々独立して配置することが
望ましい。シール材に導電粒子を混合させている場合に
は、隣接するダミー電極同士でブロックごとに短絡して
いると電気的にショートする可能性があるため、独立さ
せておくことで電気的なショートを未然に回避すること
ができ、不良が発生する確率を減少させることができる
からである。
【００１８】
【発明の効果】以上のように本発明にかかる単純マトリ
クス型液晶表示素子によれば、シール材を配置する領域
において、端子電極が形成される領域以外の領域に、セ
グメント電極基板側に存する端子電極の配線占有面積の
和と、コモン電極基板側に存する端子電極の配線占有面
積の和が略一致するようにダミー電極を配置すること
で、セルギャップを均一にすることができる。
クス型液晶表示素子によれば、シール材を配置する領域
において、端子電極が形成される領域以外の領域に、セ
グメント電極基板側に存する端子電極の配線占有面積の
和と、コモン電極基板側に存する端子電極の配線占有面
積の和が略一致するようにダミー電極を配置すること
で、セルギャップを均一にすることができる。
【図１】 本発明の実施の形態にかかる単純マトリクス
型液晶表示素子の構成図
型液晶表示素子の構成図
１ ガラス基板（セグメント側基板） ２ ガラス基板（コモン側基板） ３ シール材 ６ セグメント基板側端子電極 ７ コモン基板側端子電極 ８、９ ダミー電極
フロントページの続き Ｆターム(参考） 2H089 LA46 QA14 SA17 TA02 2H092 GA05 GA61 NA25 PA04 5C094 AA03 AA43 AA48 BA43 CA19 DA12 DB03 DB05 EA01 EA02 EA05 EB02 FA01 FB12 GB10
Claims (3)
- 【請求項１】 セグメント電極基板及びコモン電極基板
のシール材を配置する領域であって、端子電極が形成さ
れる領域以外の領域に、複数個のダミー電極が配置され
た単純マトリクス型液晶表示素子であって、 前記シール材を配置する領域において、前記セグメント
電極基板側に存する端子電極の配線占有面積の和と、前
記コモン電極基板側に存する端子電極の配線占有面積の
和が略一致するように、前記ダミー電極を配置すること
を特徴とする単純マトリクス型液晶表示素子。 - 【請求項２】 前記ダミー電極が、隣接する前記ダミー
電極同士でブロックごとに短絡されている請求項１記載
の単純マトリクス型液晶表示素子。 - 【請求項３】 前記シール材に導電粒子を混合させてい
る場合において、前記ダミー電極が、隣接する前記ダミ
ー電極同士で短絡しないように各々独立している請求項
１記載の単純マトリクス型液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131844A JP2002328380A (ja) | 2001-04-27 | 2001-04-27 | 単純マトリクス型液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131844A JP2002328380A (ja) | 2001-04-27 | 2001-04-27 | 単純マトリクス型液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002328380A true JP2002328380A (ja) | 2002-11-15 |
Family
ID=18979956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001131844A Pending JP2002328380A (ja) | 2001-04-27 | 2001-04-27 | 単純マトリクス型液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002328380A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005189479A (ja) * | 2003-12-25 | 2005-07-14 | Optrex Corp | 液晶表示パネル |
| JP2005195944A (ja) * | 2004-01-08 | 2005-07-21 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| CN102116970B (zh) * | 2007-01-12 | 2013-08-14 | 奇美电子股份有限公司 | 显示影像的系统 |
-
2001
- 2001-04-27 JP JP2001131844A patent/JP2002328380A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005189479A (ja) * | 2003-12-25 | 2005-07-14 | Optrex Corp | 液晶表示パネル |
| JP4615213B2 (ja) * | 2003-12-25 | 2011-01-19 | オプトレックス株式会社 | 液晶表示パネル |
| JP2005195944A (ja) * | 2004-01-08 | 2005-07-21 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
| JP4581405B2 (ja) * | 2004-01-08 | 2010-11-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN102116970B (zh) * | 2007-01-12 | 2013-08-14 | 奇美电子股份有限公司 | 显示影像的系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7961262B2 (en) | Liquid crystal display and manufacturing method thereof | |
| CN105161499A (zh) | 一种显示基板及其制作方法和显示装置 | |
| JPS63279228A (ja) | 液晶表示装置 | |
| CN107179626B (zh) | 彩膜基板及其制作方法 | |
| CN107179625A (zh) | 一种显示面板的间隔单元、光罩及显示面板的制造方法 | |
| KR100778836B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6897931B2 (en) | In-plane switching mode liquid crystal display device and method for fabricating the same | |
| JP2002328380A (ja) | 単純マトリクス型液晶表示素子 | |
| US20210074741A1 (en) | Display substrate, method of manufacturing display substrate, and display device | |
| JP2000338514A (ja) | 液晶表示装置 | |
| JP2005010721A (ja) | 液晶表示装置 | |
| JPH06289417A (ja) | 薄膜トランジスタパネル | |
| JPH1010551A (ja) | 液晶表示素子 | |
| JPS62138834A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JPH02100024A (ja) | アクティブマトリクスおよびその製作法 | |
| JPWO2008102730A1 (ja) | 液晶セル用短冊状母材、液晶セル用多面取り母材、アレイ基板用基板、及び液晶セルの製造方法 | |
| KR100498541B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20090041032A (ko) | 플렉서블 표시 장치 및 그의 제조 방법 | |
| JPH10172443A (ja) | 画像表示装置 | |
| JPH08148770A (ja) | 配線基板 | |
| KR19990043887A (ko) | 이.에스.디. 방지를 위한 패드 형성방법 | |
| JPH055885A (ja) | 液晶表示素子の製造方法 | |
| JP3562966B2 (ja) | プラズマアドレス表示装置 | |
| JPH0926584A (ja) | 透明導電膜のドライエッチング方法 | |
| JPH0618924A (ja) | 液晶表示装置の基板の製造方法 |