JP2002319621A - 相互接続構造およびその形成方法 - Google Patents

相互接続構造およびその形成方法

Info

Publication number
JP2002319621A
JP2002319621A JP2002035811A JP2002035811A JP2002319621A JP 2002319621 A JP2002319621 A JP 2002319621A JP 2002035811 A JP2002035811 A JP 2002035811A JP 2002035811 A JP2002035811 A JP 2002035811A JP 2002319621 A JP2002319621 A JP 2002319621A
Authority
JP
Japan
Prior art keywords
dielectric
low
spun
layer
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002035811A
Other languages
English (en)
Other versions
JP4177582B2 (ja
Inventor
Stephen Mcconnell Gates
ステファン・マクコーネル・ゲイツ
Jeffrey Curtis Hedrick
ジェフリー・カーティス・ヘンドリック
Satyanarayana V Nitta
サチアナラヤナ・ヴイ・ニッタ
Sampath Purushothaman
サンパス・プルショータマン
Cristy Sensenich Tyberg
クリスティ・センセニク・タイバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002319621A publication Critical patent/JP2002319621A/ja
Application granted granted Critical
Publication of JP4177582B2 publication Critical patent/JP4177582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 パターニングされた多層スパン・オン誘電体
を含む相互接続構造ならびにその製造方法を提供するこ
と。 【解決手段】 相互接続構造は、基板の表面に形成され
た、パターニングされた多層スパン・オン誘電体１２′
を含む。パターニングされた多層スパン・オン誘電体
は、下部低ｋ誘電体１４′、埋込みエッチング停止層１
６′、および上部低ｋ誘電体１８′から構成され、下部
低ｋ誘電体および上部低ｋ誘電体が第１の組成を有し、
前記埋込みエッチング停止層が第１の組成とは異なる第
２の組成を有し、この埋込みエッチング停止層が前記上
部低ｋ誘電体および下部低ｋ誘電体に共有結合する。相
互接続構造は、パターニングされた多層スパン・オン誘
電体上に形成された研磨停止層２２′と、パターニング
された多層スパン・オン誘電体内に形成された金属導電
性領域３４をさらに含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高速マイクロプロ
セッサ、特定用途向け集積回路（ＡＳＩＣ）、およびそ
の他の高速集積回路（ＩＣ）用の相互接続構造に関す
る。本発明は、回路速度が向上し、精密な導体抵抗値を
有し、製作コストが削減された、低誘電率（すなわち、
低ｋ）相互接続構造を提供する。さらに、本発明の構造
は、従来技術の相互接続構造に比べてより低い有効誘電
率を有しかつ金属線抵抗の制御を改善したものである。
【０００２】
【従来の技術】低ｋ（およそ３．５かそれ以下の値）で
あるうえにＣｕを用いたデュアル・ダマシン・タイプの
数多くの相互接続構造が知られている。例えば、R.D.Go
ldblatt他、「A High Performance 0.13μm Copper BEO
L Technology with Low-K Dielectric」、Proceedings
of the International Interconnect Technology Confe
rence（国際相互接続技術会議要旨集）、IEEE Electron
Devices Society（ＩＥＥＥ電子デバイス学会）、2000
年6月5〜7日、第261〜263ページを参照されたい。この
ような従来技術の相互接続構造は、レベル間またはレベ
ル内の誘電体として、無機誘電体材料ならびに有機誘電
体材料を含む。デュアル・ダマシン構造は、シングル・
ダマシンまたはサブトラクティブ金属構造よりも低コス
トであることが広く認められている。
【０００３】一般に、従来技術のデュアル・ダマシン相
互接続構造に関連する４つの本質的な問題があるが、そ
の問題には、以下のものが含まれる。 （ｉ）Ｃｕ線の太さ（すなわちトレンチ深さ）および抵
抗率の制御が不十分であること。 （ｉｉ）低ｋ誘電体の熱膨張率（ＣＴＥ）が高く、その
ため最終的に、熱サイクル中に障害が生じる可能性があ
ること。 （ｉｉｉ）低ｋ誘電体は化学的機械研磨（ＣＭＰ）に耐
えることができないこと。 （ｉｖ）この構造の製作にかかるコストが増大するこ
と。
【０００４】従来技術の相互接続構造の製作中、（金属
充填およびＣＭＰの後）金属線導体になるトレンチの深
さはその制御がしばしば不十分であり、トレンチ底部は
粗い面になる。この状態は、多孔質誘電体に反応性イオ
ン・エッチング（ＲＩＥ）を行うときに、より悪化す
る。調時式反応性イオン・エッチング（ＲＩＥ）プロセ
スは、一般に、トレンチをエッチングするために使用さ
れるが、これはトレンチ深さを時間制御しながら行われ
る。日ごとの、ウェーハ全体にわたる、フィーチャ・サ
イズ（トレンチ幅）によるエッチング速度のばらつきに
より、トレンチ深さのばらつきが大きくなり、金属導体
抵抗のばらつきも大きくなる。トレンチ底部が粗いと、
キャパシタンスがより高くなり、金属レベル間で電流が
漏れ易くなり、クロス・トーク、ノイズ、電力損失が生
じ、最終的にデバイス性能がより低下するとともに信頼
性もより低下する。
【０００５】前述の問題に対する一般的な解決策では、
別個のプラズマ増速化学的気相成長（ＰＥＣＶＤ）ツー
ルでの離散的エッチング停止層の堆積を含む処理ステッ
プがさらに追加され、そのため低ｋに加えてＣｕも用い
る所望の相互接続構造の製作コストが引き上げられる。
【０００６】さらに、低ｋ誘電体に加えてＣｕも用いる
デュアル・ダマシン・タイプの相互接続構造では、バイ
アを取り囲む誘電体が高ＣＴＥであるために、熱サイク
ル試験中に障害が生じる。さらに、一般的に使用される
多孔質低ｋ誘電体は、ＣＭＰに耐えられない。それどこ
ろか、従来技術の多孔質低ｋ誘電体は、ＣＭＰプロセス
中に層剥離し易く除去され易い。さらに、従来技術のエ
ッチング停止層は、購入および維持にコストがかかる真
空ベースのＰＥＣＶＤ堆積ツールから作製される。
【０００７】従来技術における上記問題に鑑み、デュア
ル・ダマシン・タイプの相互接続構造で使用することが
可能な、上述の欠点を克服する新しく改善された低ｋ誘
電体を提供することが、引き続き求められている。
【０００８】
【発明が解決しようとする課題】本発明の一目的は、多
層低ｋ誘電体スタックおよび金属導体を含んでその金属
導体抵抗の精密かつ均一な制御が行われる、デュアル・
ダマシン・タイプの相互接続構造を提供することであ
る。
【０００９】本発明の別の目的は、多層低ｋ誘電体スタ
ックのスパン・オン（spun on；スピン・オンされた）
誘電体間にスパン・オン埋込みエッチング停止層が設け
られた相互接続構造を提供することである。
【００１０】本発明の別の目的は、多層低ｋ誘電体スタ
ックの埋込みエッチング停止層が反応し、多層誘電体ス
タックの下部スパン・オン低ｋ誘電体と上部スパン・オ
ン低ｋ誘電体の間に共有結合を形成する、相互接続構造
を提供することである。
【００１１】本発明のさらに別の目的は、埋込みエッチ
ング停止層が、多層誘電体スタックの下部スパン・オン
低ｋ誘電体と上部スパン・オン低ｋ誘電体との接着性も
改善するように機能し、それによって追加の接着促進剤
の必要性が無くなる相互接続構造を提供することであ
る。
【００１２】本発明のさらに別の目的は、さらなる処理
ステップおよびコストを追加することなく、相互接続構
造の金属導体抵抗の精密な制御をもたらすことである。
【００１３】本発明の追加の目的は、スピン・コーティ
ングによって形成された多層低ｋ誘電体を含み、それに
よってコストがかかる真空ベースの堆積ツールの使用が
減じられた、相互接続構造を提供することである。
【００１４】
【課題を解決するための手段】これらおよびその他の目
的および利点は、多層低ｋ誘電体スタックの誘電体に共
有結合することが可能な官能性オルガノシラン含有基を
取り込むことによって下部低ｋスパン・オン誘電体層と
上部低ｋスパン・オン誘電体層の両方に化学的に結合す
ることが可能な、多層低ｋ誘電体スタックを有する埋込
みエッチング停止層を利用することにより、本発明で実
現される。
【００１５】具体的には、本発明の相互接続構造は、パ
ターニングされた多層スパン・オン誘電体がその表面に
形成されている基板であって、前記パターニングされた
多層スパン・オン誘電体が下部低ｋ誘電体、埋込みエッ
チング停止層、および上部低ｋ誘電体を含み、前記下部
低ｋ誘電体および上部低ｋ誘電体が第１の組成を有し、
前記埋込みエッチング停止層が、前記第１の組成とは異
なる第２の組成を有し、前記埋込みエッチング停止層が
前記上部低ｋ誘電体および下部低ｋ誘電体に共有結合す
るものである基板と、前記パターニングされた多層スパ
ン・オン誘電体上に形成された研磨停止層と、前記パタ
ーニングされた多層スパン・オン誘電体内に形成された
金属導電性領域とを含む。
【００１６】本発明は、下部低ｋ誘電体、埋込みエッチ
ング停止層、および上部低ｋ誘電体を含む多層スパン・
オン誘電体であって、前記下部低ｋ誘電体および上部低
ｋ誘電体が第１の組成を有し、前記埋込みエッチング停
止層が、前記第１の組成とは異なる第２の組成を有し、
前記埋込みエッチング停止層が前記上部低ｋ誘電体およ
び下部低ｋ誘電体に共有結合する、多層スパン・オン誘
電体も提供する。
【００１７】本発明の別の態様は、前述の相互接続構造
を形成する方法を含む。具体的には、本発明の方法は、
（ａ）基板の表面に多層スパン・オン誘電体を形成する
ステップであって、前記多層スパン・オン誘電体が下部
低ｋ誘電体と埋込みエッチング停止層と上部低ｋ誘電体
とを含み、前記下部低ｋ誘電体および上部低ｋ誘電体が
第１の組成を有し、前記埋込みエッチング停止層が前記
第１の組成とは異なる第２の組成を有し、前記埋込みエ
ッチング停止層が、後続の硬化ステップで前記上部低ｋ
誘電体と下部低ｋ誘電体に共有結合することが可能なも
のであるステップと、（ｂ）前記多層スパン・オン誘電
体を硬化するステップであって、前記硬化中に前記埋込
みエッチング停止層が、架橋しながら前記上部低ｋ誘電
体および下部低ｋ誘電体に共有結合するものであるステ
ップと、（ｃ）前記硬化した多層スパン・オン誘電体上
にハード・マスクを形成するステップであって、前記ハ
ード・マスクが少なくとも研磨停止層を含むものである
ステップと、（ｄ）前記多層スパン・オン誘電体の一部
が露出するように、前記ハード・マスクに開口を形成す
るステップと、（ｅ）前記多層スパン・オン誘電体の前
記露出した一部にトレンチを形成するステップと、
（ｆ）前記トレンチに少なくとも導電性金属を充填する
ステップと、（ｇ）前記研磨停止層で停止する、前記導
電性金属の平坦化を行うステップとを含む。
【００１８】上述の方法は、スピン・オン・コーティン
グ以外の堆積処理によってハード・マスクが形成される
本発明の一実施形態に関することに留意されたい。ハー
ド・マスクがスピン・オン塗布によって形成される場
合、本発明の方法は、（ａ）基板の表面に多層スパン・
オン誘電体を形成するステップであって、前記多層スパ
ン・オン誘電体が下部低ｋ誘電体と埋込みエッチング停
止層と上部低ｋ誘電体とを含み、前記下部低ｋ誘電体お
よび上部低ｋ誘電体が第１の組成を有し、前記埋込みエ
ッチング停止層が前記第１の組成とは異なる第２の組成
を有し、前記埋込みエッチング停止層が、後続の硬化ス
テップで前記上部低ｋ誘電体と下部低ｋ誘電体に共有結
合することが可能なものであるステップと、（ｂ）前記
多層スパン・オン誘電体上にハード・マスクを形成する
ステップであって、前記ハード・マスクが少なくとも研
磨停止層を含むものであるステップと、（ｃ）前記ハー
ド・マスクおよび前記多層スパン・オン誘電体を硬化す
るステップであって、前記硬化中に前記埋込みエッチン
グ停止層が、架橋しながら前記上部低ｋ誘電体および下
部低ｋ誘電体に共有結合するものであるステップと、
（ｄ）前記多層スパン・オン誘電体の一部が露出するよ
うに、前記ハード・マスクに開口を形成するステップ
と、（ｅ）前記多層スパン・オン誘電体の前記露出した
一部にトレンチを形成するステップと、（ｆ）前記トレ
ンチに少なくとも導電性金属を充填するステップと、
（ｇ）前記研磨停止層で停止する、前記導電性金属の平
坦化を行うステップとを含む。
【００１９】上記方法は、多層スパン・オン誘電体およ
びハード・マスクの様々な層を形成するために単一のス
ピン・コーティング・ツールを使用すればよいので、以
前述べた方法に勝る好ましいものであることに留意され
たい。
【００２０】
【発明の実施の形態】次に、多層スパン・オン誘電体で
あって、前記多層の下部スパン・オン誘電体および上部
スパン・オン誘電体に共有結合することが可能な埋込み
エッチング停止層を少なくとも含んでいる多層スパン・
オン誘電体を提供する本発明について、本発明の図面を
参照することによってより詳細に記述する。本出願に添
付する図面では、同様の要素および対応する要素を同様
の符号および対応する符号で呼ぶことに留意されたい。
【００２１】初めに図１を参照すると、本発明で使用す
る初期構造が示されている。具体的には、図１に示す構
造は、基板１０と、その表面に形成された多層スパン・
オン誘電体１２を含む。本発明で使用する多層スパン・
オン誘電体の有効誘電率は、約３．５またはそれ以下で
あり、有効誘電率は約１．４〜約３．０であることがよ
り好ましい。本発明によれば、多層スパン・オン誘電体
は、下部低ｋ誘電体１４と、埋込みエッチング停止層１
６と、上部低ｋ誘電体１８を含む。
【００２２】本発明で使用する多層スパン・オン誘電体
は、第１の組成を有する上部および下部スパン・オン低
ｋ誘電体（およそ３．５またはそれ以下の値）と、この
第１の組成とは異なる第２の組成を有する埋込みエッチ
ング停止層を含む。多層の下部スパン・オン誘電体は、
相互接続構造のバイア・レベルとしての役割をし、一
方、上部スパン・オン誘電体は、相互接続構造の線レベ
ルとしての役割をすることに留意されたい。埋込みエッ
チング停止層は、本発明で二重の機能を果たす。第１
に、この層は通常のエッチング停止層として機能し、第
２に、この層は上部スパン・オン誘電体と下部スパン・
オン誘電体との接着性を改善する。
【００２３】以下により詳細に記述する本発明の埋込み
エッチング停止層は、上部スパン・オン誘電体と下部ス
パン・オン誘電体との間に共有結合を形成することが可
能な材料で作製される。共有結合は、スパン・オン誘電
体層と結合することが可能な官能基を含む官能性オルガ
ノシランを利用することによって実現される。次に、オ
ルガノシラン埋込みエッチング停止層について、本発明
の相互接続構造を構成する他の要素と共に、より詳細に
記述する。
【００２４】本発明で使用する基板１０は、相互接続構
造内に一般に存在する任意の従来の材料を含むことがで
きる。したがって、例えば基板１０は、誘電体（レベル
間またはレベル内）、配線レベル、接着促進剤、半導体
ウェーハ、またはこれらの任意の組合せでよい。基板と
して半導体ウェーハを使用する場合、ウェーハは、その
上に形成された様々な回路またはデバイス、あるいはそ
の両方を含むことができる。
【００２５】次いで当業者に周知の従来のスピン・オン
塗布処理ステップを利用して、基板１０の表面に多層ス
パン・オン誘電体１２を形成し、このスピン・オン・プ
ロセスの後、各層をホット・プレート・ベーク・プロセ
スにかけるが、このプロセスは、スパン・オン誘電体層
から全ての残留溶媒を除去しかつ部分的にこの誘電体層
を架橋するのに十分な条件を使用して実行される。
【００２６】多層誘電体構造の下部および上部スパン・
オン誘電体は、同じかまたは異なる低ｋ有機または無機
誘電体からなる。低ｋという用語は、本明細書では約
１．１〜約３．５の誘電率を示すために使用され、誘電
率は約１．４〜約３．０であることがより好ましい。有
機低ｋ誘電体を使用する場合、この有機誘電体は、Ｃ、
Ｏ、およびＨを含んだ化合物を含む。本発明で使用する
ことができる有機低ｋ誘電体の例には、芳香族熱可塑性
ポリマー樹脂、例えばＳｉＬＫ（登録商標）という商品
名でDow Chemical Company（ダウ・ケミカル社）から販
売されている樹脂や、Ｆｌａｒｅ（登録商標）という商
品名でHoneywell（ハネウェル）から販売されている樹
脂、その他の供給業者から販売されている類似の樹脂、
その他同様の有機誘電体が含まれるが、これらに限定す
るものではない。本発明で使用される有機誘電体は、多
孔質であっても多孔質でなくてもよいことに留意された
い。多孔質低ｋ有機誘電体を使用する場合、この多孔質
有機誘電体の孔径は様々でよいが、一般には孔径が約１
ｎｍ〜約５０ｎｍであり体積パーセントで表す間隙率が
約５％〜約３５％である有機誘電体が使用される。ま
た、下部誘電体（バイア・レベル）を非多孔質にするこ
とができ、上部誘電体（線レベル）を多孔質にすること
ができる。
【００２７】下部および上部低ｋスパン・オン誘電体を
無機誘電体層で形成する場合、この無機誘電体層は、一
般にＳｉ、Ｏ、およびＨと、任意選択でＣを含む。本発
明で使用することができるあるタイプの無機誘電体の一
例は、シルセスキオキサンＨＯＳＰ（Honeywell（ハネ
ウェル）から販売されているＳｉ含有無機誘電体）であ
る。本発明で使用することができるその他のタイプの無
機誘電体には、メチルシルセスキオキサン（ＭＳＱ）、
テトラエチルオルトシラン（ＴＥＯＳ）、ヒドリドシル
セスキオキサン（ＨＳＱ）、ＭＳＱ−ＨＳＱ、オルガノ
シラン、および任意のその他のＳｉ含有材料が含まれる
が、これらに限定するものではない。本発明は、多孔質
または非多孔質の無機誘電体の使用を企図するものであ
る。無機スパン・オン誘電体の孔径は本発明で重要では
ないが、本発明で使用される無機スパン・オン誘電体の
孔径は、一般には約５Å〜約５００Åであって体積パー
セントで表す間隙率が約５％〜約８０％であり、この孔
径は、約１０Å〜約２００Åであって体積パーセントで
表す間隙率が約１０％〜約５０％であることがより非常
に好ましい。
【００２８】本発明の一実施形態では、多層構造の上部
層および下部層の両方に有機誘電体を使用することが非
常に好ましい。その実施形態では、多孔質有機上部誘電
体が最も好ましく使用される。
【００２９】本発明の別の実施形態では、上部および下
部スパン・オン誘電体が無機誘電体（多孔質または多孔
質ではないもの）から構成される。本発明のさらに別の
実施形態では、上部低ｋ誘電体として有機誘電体を使用
し、下部低ｋ誘電体として無機誘電体を使用する。ある
いは、下部低ｋ誘電体として有機誘電体を使用し、上部
低ｋ誘電体として無機誘電体を使用する。
【００３０】本発明で使用する多層スパン・オン誘電体
は、下部低ｋ誘電体と上部低ｋ誘電体の間に挟まれてい
る埋込みエッチング停止層も含む。本発明で使用される
埋込みエッチング停止層は、当業者に周知の従来のスピ
ン・コーティング・プロセスを利用して形成される。本
発明によれば、埋込みエッチング停止層は、後続の硬化
ステップで下部低ｋ誘電体および上部低ｋ誘電体と共有
結合を形成することが可能な材料から構成される。埋込
みエッチング停止層は、上部低ｋ誘電体と下部低ｋ誘電
体との接着性を改善する機能も果たすことに留意された
い。具体的には、本発明で使用される埋込みエッチング
停止層は、次式を有するオルガノシランを含む。
【化４】 ただし、Ｘは、ディールス−アルダー反応または遊離基
反応を受けることが可能な重合性の基であって、アルケ
ン、ノルボレニレン、ビニル、およびアルキンから選択
可能なものであり、Ｒ1およびＲ2は、同じかまたは異な
るものであって、Ｈ、アルキル、アルコキシ、アルキル
エステル、アルケニル、アルキニル、アリール、または
シクロアルキルであり、Ｒ3はアルキルまたは−Ｃ
（Ｏ）Ｒ4基であって、Ｒ4がアルキルであり、ａおよび
ｂは同じかまたは異なるものであって、０、１、または
２であり、ｙは１〜３であり、ａ＋ｂ＋ｙの和が３であ
ることを条件とする。
【００３１】本発明では、ビニルトリアルコキシシラン
やアリルトリアルコキシシラン、ビニルジフェニルアル
コキシシラン、ノルボレニルトリアルコキシシラン、ト
リビニルトリアルコキシシランなどの様々なアルコキシ
シランを使用することができる。いくつかの特定の例に
は、ビニルトリアセトキシシラン、ビニルトリメトキシ
シラン、ビニルトリエトキシシラン、アリルトリメトキ
シシラン、ビニルジフェニルエトキシシラン、ノルボレ
ニルトリエトキシシラン、およびトリビニルトリエトキ
シシランが含まれる。本発明で使用することができる様
々なアルコキシシランの中で、ビニルトリアセトキシシ
ランやビニルトリメトキシシラン、ビニルジフェニルエ
トキシシランなどのビニルトリアルコキシシランが好ま
しい。これらの中で、ビニルトリアルコキシシラン、ビ
ニルトリアセトキシシランがこのうえなく好ましい。
【００３２】いかなる理論にも拘泥することなく、後続
の硬化ステップ中、まずスパン・オン・オルガノシラン
が加水分解反応を受けてオルガノシランからＲ基が除去
され、次いでＸＳｉ（ＯＨ）3基が単独重合または（縮
合反応）してＳｉＯ1.5Ｘ網状構造が形成されると考え
られる。Ｘ基も遊離基反応またはディールス−アルダー
反応を受けて、下部低ｋ誘電体および上部低ｋ誘電体と
共有結合を形成することができる。
【００３３】下部低ｋ誘電体に埋込みエッチング停止層
を付着させた後、典型的な場合にはホット・プレート・
ベークを使用して残留溶媒を除去し、部分的にエッチン
グ停止層を架橋してこの層を不溶性にした後、その上に
上部スパン・オン誘電体を形成する。一般に本発明で
は、埋込みエッチング停止層を、固形分含有量が約１．
０重量％〜約１０重量％の溶液を用いて作製する。
【００３４】本発明によれば、多層スパン誘電体の下部
スパン・オン誘電体層は、その厚さが約５００Å〜約１
０，０００Åであり、この厚さは約９００Å〜約３００
０Åであることがより好ましい。本発明の多層スパン・
オン誘電体の埋込みエッチング停止層は、その厚さが一
般に約２５Å〜約１５００Åであり、この厚さは約１０
０Å〜約３００Åであることがより好ましい。上部スパ
ン・オン誘電体に関する限り、その層の厚さは一般に約
５００Å〜約１０，０００Åであり、この厚さは約１０
００Å〜約３０００Åであることがより好ましい。
【００３５】次に、上部および下部スパン・オン誘電体
ならびにオルガノシラン埋込みエッチング停止層を含む
多層のスパン・オン誘電体を硬化することができ、ある
いは、スパン・オン誘電体からハード・マスクを作製す
る場合には、多層のスパン・オン誘電体およびハード・
マスクを単一の硬化ステップで硬化することができる。
全体的な手段における処理ステップの数が削減されるの
で、後者が好ましい。以下に述べる硬化条件は、硬化が
生じた後にハード・マスクを形成する実施形態にも適用
される。
【００３６】図１に示す構造を形成した後、多層スパン
・オン誘電体の最上面、すなわち上部スパン・オン誘電
体１８上に、ハード・マスク２０を形成する。本発明に
よれば、ハード・マスク２０は、少なくとも研磨停止層
２２およびパターニング層２４を含む。図２に示すハー
ド・マスクは従来のＰＥＣＶＤプロセスによって形成す
ることができ、より好ましくは、ハード・マスク２０の
各層はスピン・オン・コーティングにより形成される。
スピン・オン・コーティングでは、全プロセスで使用さ
れる堆積ツールの数が削減され、したがって全体的な製
造コストが削減されるので、このスピン・オン・コーテ
ィングによって形成される層が好ましい。さらに、この
図面では、ハード・マスクが２層含まれていることを示
しているが、このハード・マスクは３層以上含めるがで
きる。
【００３７】ハード・マスクを形成する際に使用される
材料は様々でよく、その直下に位置する層に対するエッ
チング選択性に応じて異なる。例えば、本発明で使用さ
れるパターニング層は、その下に在る研磨停止層に対す
るエッチング選択性が高い（約１０：１またはそれ以
上）材料である。一方、研磨停止層は、その下に在る上
部スパン・オン誘電体に対するエッチング選択性が高い
材料であり、多層スパン・オン低ｋ誘電率の有効誘電率
を著しく増大させない誘電率を有するべきである。
【００３８】したがって、パターニング層は有機誘電体
または無機誘電体を含むことができ、一方、研磨停止層
は無機誘電体または有機誘電体を含むことができる。各
層の厳密な性質は、まず上部スパン・オン低ｋ誘電体層
に、次いで研磨停止層に左右されることになる。例え
ば、上部スパン・オン誘電体が有機誘電体である場合、
エッチング停止層は一般に無機誘電体であり、パターニ
ング層は一般に有機誘電体層で形成される。ハード・マ
スクの各層の厚さは様々でよく、本発明では重要ではな
い。しかし典型的な場合、パターニング層の厚さは約１
００Å〜約３０００Åであり、研磨停止層の厚さは約１
００Å〜約１０００Åである。
【００３９】ハード・マスクの形成後、このハード・マ
スク、すなわち研磨停止層およびパターニング層、なら
びにその下に在る多層のスパン・オン誘電体を、当業者
に周知の従来の条件を使用して実行される単一の硬化ス
テップにかけることができる。単一の硬化ステップは、
全ての誘電体がスパン・オン誘電体から作製される場合
に行われる。硬化ステップは、ホット・プレート・ベー
ク・ステップまたは炉を用いた加熱を含んでよい。本発
明では、ファーネス・ベーキングを含む硬化ステップを
使用することが好ましい。硬化条件は様々でよいが、典
型的な場合、ホット・プレート・ベーキングは約２５０
℃〜約５００℃の温度で約３０秒間〜約５００秒間実行
され、一方、ファーネス・ベーキング・ステップは、約
２００℃〜約５００℃の温度で約１５分間〜約３．０時
間実行される。ハード・マスクがスパン・オン誘電体で
構成されない場合、硬化はハード・マスクの堆積前に行
うことができることを再び強調する。さらに、スパン・
オン・ハード・マスクが好ましいので、図面および以下
の記述はその実施形態に特有のものである。しかし、図
面および以下の記述は、スパン・オン塗布されていない
ハード・マスクに有効であることに留意されたい。
【００４０】図３に硬化した層を示すが、この層は、硬
化済み上部スパン・オン誘電体１８’、硬化済み埋込み
エッチング停止層１６’、および硬化済み下部スパン・
オン誘電体１４’を含む硬化済み多層スパン・オン誘電
体１２’と、硬化済み研磨停止層２２’および硬化済み
パターニング層２４’を含む硬化済みハード・マスク２
０’の表示が付されている。硬化ステップ中、埋込みエ
ッチング停止層は、下部および上部スパン・オン低ｋ誘
電体と共有結合を形成することに留意されたい。多層ス
パン・オン誘電体および任意選択でハード・マスクを硬
化した後、図３に示す構造を第１のリソグラフィおよび
エッチング・プロセスにかけ、硬化済みパターニング層
２４’に開口２６を形成する。図４を参照されたい。具
体的には、図４に示す構造は以下のように形成する。ま
ず、硬化済みパターニング層上に、当業者に周知の従来
の堆積プロセスを使用して、パターニング層のパターニ
ングに使用されるフォトレジスト（図面には示さない）
を形成する。次いでこのフォトレジストを放射パターン
で露光し、その後、従来のレジスト現像液を使用して、
このパターンをフォトレジスト上に現像する。
【００４１】レジスト・パターンを現像した後、下に在
る研磨停止層の一部が露出するようにハード・マスクに
第１の開口２６を形成する。具体的には、反応性イオン
・エッチング（ＲＩＥ）、プラズマ・エッチング、およ
びイオン・ビーム・エッチングを含むがこれらに限定さ
れない従来のドライ・エッチング・プロセスによって、
開口を形成する。これらのさまざまなドライ・エッチン
グ・プロセスの中で、フッ素ベースの化学作用を含むＲ
ＩＥを使用することが好ましい。このエッチング・ステ
ップの後、当業者に周知の従来の剥離プロセスを利用し
て、パターニングされたフォトレジストをこの構造から
剥離する。第１のリソグラフィおよびエッチング・ステ
ップから結果的に得られた構造を、図４に示す。
【００４２】この構造からフォトレジストを剥離した
後、新しいフォトレジスト（図示せず）を図４に示す構
造に付着させる。次いで新しいフォトレジストをリソグ
ラフィおよびエッチングにかけ、この構造に第２の開口
２８を設けて硬化済み多層スパン・オン誘電体１２’の
表面が露出するようにする。第２のエッチング・ステッ
プは、前述のドライ・エッチング・プロセスの１つを含
む。これらの様々なドライ・エッチング・プロセスの中
で、フッ素ベースの化学作用を含むＲＩＥを使用するこ
とが好ましい。硬化済み多層スパン・オン誘電体を露出
させる第２のエッチングの後、従来の剥離プロセスを利
用してこの構造から第２のフォトレジストを剥離し、図
５に示すような構造が得られる。
【００４３】図６は、ハード・マスクに形成されたパタ
ーンが多層スパン・オン誘電体に転写された後の構造を
示す。具体的には、多層スパン・オン誘電体にトレンチ
３０を形成するパターン転写は、酸素または還元の化学
作用を含むドライ・エッチング・プロセスを使用して実
行される。本発明によれば、トレンチ３０は、バイアま
たは線、あるいはその両方にすることができる。
【００４４】多層スパン・オン誘電体にパターン転写し
た後、トレンチに導電性金属３４を充填し、平坦化し
て、図７に示す構造が得られるようにする。トレンチ内
に、任意選択であるが好ましいライナ材料３２を形成
し、その後、導電性金属を充填することができる。「導
電性金属」という用語は、本明細書では、アルミニウム
（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、銀（Ａ
ｇ）、および相互接続構造で一般的に使用されるその他
同様の金属からなる群から選択された金属を示すために
使用する。Ａｌ−Ｃｕなどのこれらの導電性金属の合金
も本明細書では企図される。本発明で使用される好まし
い金属は銅である。この金属は、化学的気相成長（ＣＶ
Ｄ）やプラズマ支援ＣＶＤ、めっき、スパッタリング、
化学溶液堆積、およびその他同様の堆積プロセスなど、
従来の堆積プロセスを利用してトレンチ内に形成され
る。
【００４５】本発明で使用する任意選択のライナ材料に
は、導電性金属が誘電体層に拡散するのを防止すると考
えられる任意の材料が含まれる。そのようなライナのい
くつかの例には、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ｗ
Ｎ、Ｃｒ、Ｎｂ、およびこれらの組合せも含めたその他
同様の材料が含まれるが、これらに限定するものではな
い。ライナ材料は、ＣＶＤ、プラズマ支援ＣＶＤ、スパ
ッタリング、めっき、および化学溶液堆積を含む、当業
者に周知の従来の堆積プロセスを利用して、トレンチ内
に形成することができる。
【００４６】トレンチに導電性金属を充填した後、この
構造を、化学的機械研磨（ＣＭＰ）などの従来の平坦化
プロセスにかけ、研磨停止層上の全ての導電性金属を除
去する。平坦化ステップではハード・マスクのパターニ
ング層も除去されるが、研磨停止層はこの構造から除去
されないことに留意されたい。代わりに、研磨停止層は
この構造の表面に残されたままである。このような理由
で、相互接続構造の有効誘電率が高くならないように、
比較的低い誘電率を有する研磨停止層を選択することが
必要不可欠である。
【００４７】本発明の処理ステップの後、本発明の処理
ステップを繰り返すことによって、追加のバイアおよび
配線レベルを図６に示す構造上に形成することができ
る。したがって、本発明の方法を使用して、内部に存在
する１つまたは複数の配線レバルおよびバイア・レベル
を含んだ相互接続構造を準備することができる。
【００４８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４９】（１）パターニングされた多層スパン・オ
ン誘電体がその表面に形成されている基板であって、前
記パターニングされた多層スパン・オン誘電体が、下部
低ｋ誘電体、埋込みエッチング停止層、および上部低ｋ
誘電体を含み、前記下部低ｋ誘電体および前記上部低ｋ
誘電体が第１の組成を有し、前記埋込みエッチング停止
層が前記第１の組成とは異なる第２の組成を有し、前記
埋込みエッチング停止層が前記上部低ｋ誘電体および前
記下部低ｋ誘電体に共有結合するものである基板と、前
記パターニングされた多層スパン・オン誘電体上に形成
された研磨停止層と、前記パターニングされた多層スパ
ン・オン誘電体内に形成された金属導電性領域とを含
む、相互接続構造。 （２）前記下部低誘電体と前記上部低誘電体が、同じか
または異なる誘電体材料から構成され、前記誘電体材料
が低ｋ有機誘電体および無機誘電体からなる群から選択
される請求項１に記載の相互接続構造。 （３）前記低ｋ有機誘電体が、Ｃ、Ｏ、およびＨを含む
（２）に記載の相互接続構造。 （４）前記低ｋ有機誘電体が芳香族熱硬化性ポリマー材
料である（３）に記載の相互接続構造。 （５）前記無機誘電体が、Ｓｉ、Ｏ、およびＨと、任意
選択でＣを含む、（２）に記載の相互接続構造。 （６）前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、ＴＥＯ
Ｓ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガノシラ
ン、および任意のその他のＳｉ含有材料からなる群から
選択される（５）に記載の相互接続構造。 （７）前記下部低ｋ誘電体と前記上部低ｋ誘電体の両方
が有機誘電体材料から構成される（１）に記載の相互接
続構造。 （８）前記下部低ｋ誘電体および前記上部低ｋ誘電体が
多孔質または非多孔質である（１）に記載の相互接続構
造。 （９）前記埋込みエッチング停止層が、スパン・オン・
オルガノシランからなる（１）に記載の相互接続構造。 （１０）前記スパン・オン・オルガノシランが次式を有
し、
【化５】 ただし、Ｘは、ディールス−アルダー反応または遊離基
反応を受けることが可能な重合性の基であって、アルケ
ン、ノルボレニレン、ビニル、およびアルキンから選択
され、Ｒ1およびＲ2は同じかまたは異なるものであっ
て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
ルケニル、アルキニル、アリール、またはシクロアルキ
ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
異なるものであって、０、１、または２であり、ｙは１
〜３であり、ａ＋ｂ＋ｙの和が３である、（９）に記載
の相互接続構造。 （１１）前記スパン・オン・オルガノシランがビニルト
リアルコキシシラン、アリルトリアルコキシシラン、ビ
ニルジフェニルアルコキシシラン、ノルボレニルトリア
ルコキシシラン、およびトリビニルトリアルコキシシラ
ンからなる群から選択される（１０）に記載の相互接続
構造。 （１２）前記スパン・オン・オルガノシランが、ビニル
トリアセトキシシラン、ビニルトリメトキシシラン、ビ
ニルトリエトキシシラン、アリルトリメトキシシラン、
ビニルジフェニルエトキシシラン、ノルボレニルトリエ
トキシシラン、およびトリビニルトリエトキシシランか
らなる群から選択される（１１）に記載の相互接続構
造。 （１３）前記研磨停止層が、低ｋスパン・オン無機誘電
体または低ｋスパン・オン有機誘電体である（１）に記
載の相互接続構造。 （１４）前記基板が、誘電体、接着促進剤、半導体ウェ
ーハ、またはこれらの任意の組合せを含む（１）に記載
の相互接続構造。 （１５）前記金属導電性領域が、少なくとも、Ａｌ、
Ｗ、Ｃｕ、Ａｇ、およびこれらの合金からなる群から選
択された導電性金属を含む、（１）に記載の相互接続構
造。 （１６）前記導電性金属がＣｕである（１５）に記載の
相互接続構造。 （１７）前記金属導電性領域がライナ材料をさらに含む
（１）に記載の相互接続構造。 （１８）前記ライナ材料が、ＴａＮ、ＴｉＮ、Ｔａ、Ｔ
ｉ、Ｗ、ＷＮ、Ｃｒ、Ｎｂ、およびこれらの組合せから
なる群から選択される（１７）に記載の相互接続構造。 （１９）前記金属導電性領域が、バイア、線、またはこ
れらの組合せである（１）に記載の相互接続構造。 （２０）相互接続構造を形成する際に使用される多層ス
パン・オン誘電体であって、前記多層スパン・オン誘電
体が、下部低ｋ誘電体、埋込みエッチング停止層、およ
び上部低ｋ誘電体を含み、前記下部低ｋ誘電体および前
記上部低ｋ誘電体が第１の組成を有し、前記埋込みエッ
チング停止層が前記第１の組成とは異なる第２の組成を
有し、前記埋込みエッチング停止層が前記上部低ｋ誘電
体および前記下部低ｋ誘電体に共有結合するものである
多層スパン・オン誘電体。 （２１）（ａ）基板の表面に多層スパン・オン誘電体を
形成するステップであって、前記多層スパン・オン誘電
体が下部低ｋ誘電体と埋込みエッチング停止層と上部低
ｋ誘電体とを含み、前記下部低ｋ誘電体および前記上部
低ｋ誘電体が第１の組成を有し、前記埋込みエッチング
停止層が前記第１の組成とは異なる第２の組成を有し、
前記埋込みエッチング停止層が、後続の硬化ステップで
前記上部低ｋ誘電体と前記下部低ｋ誘電体に共有結合す
ることが可能なものであるステップと、（ｂ）前記多層
スパン・オン誘電体を硬化するステップであって、前記
硬化中に前記埋込みエッチング停止層が、架橋しながら
前記上部低ｋ誘電体および前記下部低ｋ誘電体に共有結
合するものであるステップと、（ｃ）前記硬化した多層
スパン・オン誘電体上にハード・マスクを形成するステ
ップであって、前記ハード・マスクが少なくとも研磨停
止層を含むものであるステップと、（ｄ）前記多層スパ
ン・オン誘電体の一部が露出するように、前記ハード・
マスクに開口を形成するステップと、（ｅ）前記多層ス
パン・オン誘電体の前記露出した一部にトレンチを形成
するステップと、（ｆ）前記トレンチに少なくとも導電
性金属を充填するステップと、（ｇ）前記研磨停止層で
停止する、前記導電性金属の平坦化を行うステップとを
含む、相互接続構造を形成する方法。 （２２）ステップ（ａ）が、前記多層スパン・オン誘電
体に含まれる各層を連続的にスピン・コーティングし、
その後、前記多層スパン・オン誘電体中の残留溶媒を飛
ばしかつ前記スパン・オン層を部分的に架橋するのに十
分な温度でホット・プレート・ベーキングが行われる、
（２１）に記載の方法。 （２３）前記下部低誘電体および上部低誘電体が、同じ
かまたは異なる誘電体材料から構成され、前記誘電体材
料が、低ｋ有機誘電体および無機誘電体からなる群から
選択される（２１）に記載の方法。 （２４）前記低ｋ有機誘電体が、Ｃ、Ｏ、およびＨを含
む（２３）に記載の方法。 （２５）前記低ｋ有機誘電体が芳香族熱硬化性ポリマー
材料である（２４）に記載の方法。 （２６）前記無機誘電体が、Ｓｉ、Ｏ、およびＨと、任
意選択でＣを含む、（２３）に記載の方法。 （２７）前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、ＴＥＯ
Ｓ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガノシラ
ン、または任意のその他のＳｉ含有材料である（２６）
に記載の方法。 （２８）前記下部低ｋ誘電体および前記上部低ｋ誘電体
が、共に有機誘電体材料から構成される（２１）に記載
の方法。 （２９）前記下部低ｋ誘電体および前記上部低ｋ誘電体
が、多孔質でありまたは非多孔質である（２１）に記載
の方法。 （３０）前記埋込みエッチング停止層が、スパン・オン
・オルガノシランから構成される（２１）に記載の方
法。 （３１）前記スパン・オン・オルガノシランが次式を有
し、
【化６】 ただし、Ｘは、ディールス−アルダー反応または遊離基
反応を受けることが可能な重合性の基であって、アルケ
ン、ノルボレニレン、ビニル、およびアルキンから選択
され、Ｒ1およびＲ2は同じかまたは異なるものであっ
て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
ルケニル、アルキニル、アリール、またはシクロアルキ
ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
異なるものであって、０、１、または２であり、ｙは１
〜３であり、ａ＋ｂ＋ｙの和が３である、（３０）に記
載の方法。 （３２）前記スパン・オン・オルガノシランが、ビニル
トリアルコキシシラン、アリルトリアルコキシシラン、
ビニルジフェニルアルコキシシラン、ノルボレニルトリ
アルコキシシラン、またはトリビニルトリアルコキシシ
ランである（３１）に記載の方法。 （３３）前記スパン・オン・オルガノシランが、ビニル
トリアセトキシシラン、ビニルトリメトキシシラン、ビ
ニルトリエトキシシラン、アリルトリメトキシシラン、
ビニルジフェニルエトキシシラン、ノルボレニルトリエ
トキシシラン、またはトリビニルトリエトキシシランで
ある（３２）に記載の方法。 （３４）前記硬化ステップが、約２５０℃〜約５００℃
の温度で約３０秒から約５００秒間実行されるホット・
プレート・ベーキング・プロセスである、（２１）に記
載の方法。 （３５）前記硬化ステップが、約２００℃〜約５００℃
の温度で約１５分〜約３．０時間実行されるファーネス
・ベーキング・プロセスである（２１）に記載の方法。 （３６）前記ハード・マスクがプラズマ増速化学的気相
成長によって形成される（２１）に記載の方法。 （３７）ステップ（ｄ）は、リソグラフィおよびエッチ
ング・ステップを２回含む（２１）に記載の方法。 （３８）前記エッチング・ステップが、反応性イオン・
エッチング（ＲＩＥ）、イオン・ビーム・エッチング、
またはプラズマ・エッチングを含む（３７）に記載の方
法。 （３９）前記エッチングが、フッ素ベースの化学作用を
含むＲＩＥである（３８）に記載の方法。 （４０）ステップ（ｅ）が、酸素または還元の化学作用
を含んだエッチング・ステップを含む（２１）に記載の
方法。 （４１）前記トレンチに前記導電性金属を充填する前
に、その内部にライナ材料を形成する（２１）に記載の
方法。 （４２）前記導電性金属がＣｕである（２１）に記載の
方法。 （４３）ステップ（ｇ）が化学機械研磨を含む（２１）
に記載の方法。 （４４）（ａ）基板の表面に多層スパン・オン誘電体を
形成するステップであって、前記多層スパン・オン誘電
体が下部低ｋ誘電体と埋込みエッチング停止層と上部低
ｋ誘電体とを含み、前記下部低ｋ誘電体および前記上部
低ｋ誘電体が第１の組成を有し、前記埋込みエッチング
停止層が前記第１の組成とは異なる第２の組成を有し、
前記埋込みエッチング停止層が、後続の硬化ステップで
前記上部低ｋ誘電体および前記下部低ｋ誘電体に共有結
合することが可能なものであるステップと、（ｂ）前記
多層スパン・オン誘電体上にハード・マスクを形成する
ステップであって、前記ハード・マスクが少なくとも研
磨停止層を含むものであるステップと、（ｃ）前記ハー
ド・マスクおよび前記多層スパン・オン誘電体を硬化す
るステップであって、前記硬化中に前記埋込みエッチン
グ停止層が、架橋しながら前記上部低ｋ誘電体および前
記下部低ｋ誘電体と共有結合するものであるステップ
と、（ｄ）前記多層スパン・オン誘電体の一部が露出す
るように、前記ハード・マスクに開口を形成するステッ
プと、（ｅ）前記多層スパン・オン誘電体の前記露出し
た一部にトレンチを形成するステップと、（ｆ）前記ト
レンチに少なくとも導電性金属を充填するステップと、
（ｇ）前記研磨停止層で停止する、前記導電性金属の平
坦化を行うステップとを含む、相互接続構造を形成する
方法。 （４５）ステップ（ａ）が、前記多層スパン・オン誘電
体に含まれる各層を連続的にスピン・コーティングし、
その後、前記多層スパン・オン誘電体中の残留溶媒を飛
ばしまたはスパン・オン層を部分的に架橋するのに十分
な温度でホット・プレート・ベーキングが行われる（４
４）に記載の方法。 （４６）前記下部低誘電体と前記上部低誘電体が、同じ
かまたは異なる誘電体材料から構成され、前記誘電体材
料が低ｋ有機または無機誘電体からなる群から選択され
る（４４）に記載の方法。 （４７）前記低ｋ有機誘電体が、Ｃ、Ｏ、およびＨを含
む（４６）に記載の方法。 （４８）前記低ｋ有機誘電体が芳香族熱硬化性ポリマー
材料である（４７）に記載の方法。 （４９）前記無機誘電体が、Ｓｉ、Ｏ、およびＨと、任
意選択でＣを含む、（４６）に記載の方法。 （５０）前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、ＴＥＯ
Ｓ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガノシラ
ン、または任意のその他のＳｉ含有材料である（４９）
に記載の方法。 （５１）前記下部低ｋ誘電体と前記上部低ｋ誘電体が、
共に有機誘電体材料から構成される（４４）に記載の方
法。 （５２）前記下部低ｋ誘電体および前記上部低ｋ誘電体
が、多孔質または非多孔質である（４４）に記載の方
法。 （５３）前記埋込みエッチング停止層がスパン・オン・
オルガノシランから構成される（４４）に記載の方法。 （５４）前記スパン・オン・オルガノシランが次式を有
し、
【化７】 ただし、Ｘは、ディールス−アルダー反応または遊離基
反応を受けることが可能な重合性の基であって、アルケ
ン、ノルボレニレン、ビニル、およびアルキンから選択
され、Ｒ1およびＲ2は同じかまたは異なるものであっ
て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
ルケニル、アルキニル、アリール、またはシクロアルキ
ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
異なるものであって、０、１、または２であり、ｙは１
〜３であり、ａ＋ｂ＋ｙの和が３である、（５３）に記
載の方法。 （５５）前記スパン・オルガノシランが、ビニルトリア
ルコキシシラン、アリルトリアルコキシシラン、ビニル
ジフェニルアルコキシシラン、ノルボレニルトリアルコ
キシシラン、またはトリビニルトリアルコキシシランで
ある（５４）に記載の方法。 （５６）前記スパン・オン・オルガノシランがビニルト
リアセトキシシラン、ビニルトリメトキシシラン、ビニ
ルトリエトキシシラン、アリルトリメトキシシラン、ビ
ニルジフェニルエトキシシシラン、ノルボレニルトリエ
トキシシラン、またはトリビニルトリエトキシシランで
ある（５５）に記載の方法。 （５７）前記硬化ステップが、約２５０℃〜約５００℃
の温度で約３０秒〜約５００秒間実行されるホット・プ
レート・ベーキング・プロセスである（４４）に記載の
方法。 （５８）前記硬化ステップが、約２００℃〜約５００℃
の温度で約１５分〜約３．０時間実行されるファーネス
・ベーキング・プロセスである（４４）に記載の方法。 （５９）前記ハード・マスクがスパン・オン塗布によっ
て形成される（４４）に記載の方法。 （６０）ステップ（ｄ）は、リソグラフィおよびエッチ
ング・ステップを２回含む（４４）に記載の方法。 （６１）前記エッチング・ステップが、反応性イオン・
エッチング（ＲＩＥ）、イオン・ビーム・エッチング、
またはプラズマ・エッチングを含む（６０）に記載の方
法。 （６２）前記エッチングが、フッ素ベースの化学作用を
含むＲＩＥである（６１）に記載の方法。 （６３）ステップ（ｅ）が、酸素または還元の化学作用
を含んだエッチング・ステップを含む（４４）に記載の
方法。 （６４）前記トレンチに前記導電性金属を充填する前
に、その内部にライナ材料を形成する（４４）に記載の
方法。 （６５）前記導電性金属がＣｕである（４４）に記載の
方法。 （６６）ステップ（ｇ）が化学機械研磨を含む（４４）
に記載の方法。
【図面の簡単な説明】
【図１】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において、基板上に多層ス
パン・オン誘導体が付着されている構造を示す断面図で
ある。
【図２】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において、図１に示す構造
の上にハード・マスクが付着されている構造を示す断面
図である。
【図３】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において図２に示す構造を
硬化した構造を示す断面図である。
【図４】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において、図３に示す構造
に第１の開口を設けた構造を示す断面図である。
【図５】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において、図４に示す構造
にさらに第２の開口を設けた構造を示す断面図である。
【図６】本発明の好ましい処理ステップに従って形成さ
れた、本発明の相互接続構造において、図５に示す構造
から、ハード・マスクに形成されたパターンが多層スパ
ン・オン誘電体に転写された構造を示す断面図である。
【図７】本発明の好ましい処理ステップ、すなわち多層
のスパン・オン誘電体およびハード・マスクが共に回転
塗布によって形成された、本発明の相互接続構造の断面
図である。
【符号の説明】
１０ 基板 １２ 多層スパン・オン誘電体 １４ 下部低ｋ誘電体、下部スパン・オン誘電体 １６ 埋込みエッチング停止層 １８ 上部低ｋ誘電体、上部スパン・オン誘電体 ２０ ハード・マスク ２２ 研磨停止層 ２４ パターニング層 ２６ 第１の開口 ２８ 第２の開口
フロントページの続き (72)発明者 ステファン・マクコーネル・ゲイツ アメリカ合衆国10562 ニューヨーク州オ ッシニング インニングウッド・ロード 22 (72)発明者 ジェフリー・カーティス・ヘンドリック アメリカ合衆国07645 ニュージャージー 州モントヴェール ホープ・ストリート ５ (72)発明者 サチアナラヤナ・ヴイ・ニッタ アメリカ合衆国12570 ニューヨーク州ポ ークァク ルーズベルト・ドライブ 118 (72)発明者 サンパス・プルショータマン アメリカ合衆国10598 ニューヨーク州 ヨークタウン・ハイツ ラヴォア・コート 2075 (72)発明者 クリスティ・センセニク・タイバーグ アメリカ合衆国10520 ニューヨーク州ク ロトン・オン・ハドソン ヘースチング ス・アベニュー 17 １／２ Ｆターム(参考） 5F033 HH08 HH09 HH11 HH14 HH17 HH18 HH19 HH21 HH32 HH33 HH34 JJ08 JJ09 JJ11 JJ14 JJ17 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK01 MM02 MM12 MM13 NN06 NN07 PP12 PP15 PP26 PP27 PP28 QQ04 QQ09 QQ11 QQ12 QQ13 QQ14 QQ25 QQ28 QQ48 QQ49 QQ74 RR01 RR09 RR23 RR25 RR29 SS22 TT01 TT02 TT03 TT04 WW00 WW03 XX12 XX34 5F058 AA10 AC10 AD05 AD09 AF04 AG01 AH02 BA20 BD07 BD19 BF46 BH01 BJ02

Claims (66)

    【特許請求の範囲】
  1. 【請求項１】パターニングされた多層スパン・オン誘電
    体がその表面に形成されている基板であって、前記パタ
    ーニングされた多層スパン・オン誘電体が、下部低ｋ誘
    電体、埋込みエッチング停止層、および上部低ｋ誘電体
    を含み、前記下部低ｋ誘電体および前記上部低ｋ誘電体
    が第１の組成を有し、前記埋込みエッチング停止層が前
    記第１の組成とは異なる第２の組成を有し、前記埋込み
    エッチング停止層が前記上部低ｋ誘電体および前記下部
    低ｋ誘電体に共有結合するものである基板と、 前記パターニングされた多層スパン・オン誘電体上に形
    成された研磨停止層と、 前記パターニングされた多層スパン・オン誘電体内に形
    成された金属導電性領域とを含む相互接続構造。
  2. 【請求項２】前記下部低誘電体と前記上部低誘電体が、
    同じかまたは異なる誘電体材料から構成され、前記誘電
    体材料が低ｋ有機誘電体および無機誘電体からなる群か
    ら選択される請求項１に記載の相互接続構造。
  3. 【請求項３】前記低ｋ有機誘電体が、Ｃ、Ｏ、およびＨ
    を含む請求項２に記載の相互接続構造。
  4. 【請求項４】前記低ｋ有機誘電体が芳香族熱硬化性ポリ
    マー材料である請求項３に記載の相互接続構造。
  5. 【請求項５】前記無機誘電体が、Ｓｉ、Ｏ、およびＨ
    と、任意選択でＣを含む、請求項２に記載の相互接続構
    造。
  6. 【請求項６】前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、Ｔ
    ＥＯＳ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガノ
    シラン、および任意のその他のＳｉ含有材料からなる群
    から選択される請求項５に記載の相互接続構造。
  7. 【請求項７】前記下部低ｋ誘電体と前記上部低ｋ誘電体
    の両方が有機誘電体材料から構成される請求項１に記載
    の相互接続構造。
  8. 【請求項８】前記下部低ｋ誘電体および前記上部低ｋ誘
    電体が多孔質または非多孔質である請求項１に記載の相
    互接続構造。
  9. 【請求項９】前記埋込みエッチング停止層が、スパン・
    オン・オルガノシランからなる請求項１に記載の相互接
    続構造。
  10. 【請求項１０】前記スパン・オン・オルガノシランが次
    式を有し、 【化１】 ただし、Ｘは、ディールス−アルダー反応または遊離基
    反応を受けることが可能な重合性の基であって、アルケ
    ン、ノルボレニレン、ビニル、およびアルキンから選択
    され、Ｒ1およびＲ2は同じかまたは異なるものであっ
    て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
    ルケニル、アルキニル、アリール、またはシクロアルキ
    ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
    て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
    異なるものであって、０、１、または２であり、ｙは１
    〜３であり、ａ＋ｂ＋ｙの和が３である、請求項９に記
    載の相互接続構造。
  11. 【請求項１１】前記スパン・オン・オルガノシランがビ
    ニルトリアルコキシシラン、アリルトリアルコキシシラ
    ン、ビニルジフェニルアルコキシシラン、ノルボレニル
    トリアルコキシシラン、およびトリビニルトリアルコキ
    シシランからなる群から選択される請求項１０に記載の
    相互接続構造。
  12. 【請求項１２】前記スパン・オン・オルガノシランが、
    ビニルトリアセトキシシラン、ビニルトリメトキシシラ
    ン、ビニルトリエトキシシラン、アリルトリメトキシシ
    ラン、ビニルジフェニルエトキシシラン、ノルボレニル
    トリエトキシシラン、およびトリビニルトリエトキシシ
    ランからなる群から選択される請求項１１に記載の相互
    接続構造。
  13. 【請求項１３】前記研磨停止層が、低ｋスパン・オン無
    機誘電体または低ｋスパン・オン有機誘電体である請求
    項１に記載の相互接続構造。
  14. 【請求項１４】前記基板が、誘電体、接着促進剤、半導
    体ウェーハ、またはこれらの任意の組合せを含む請求項
    １に記載の相互接続構造。
  15. 【請求項１５】前記金属導電性領域が、少なくとも、Ａ
    ｌ、Ｗ、Ｃｕ、Ａｇ、およびこれらの合金からなる群か
    ら選択された導電性金属を含む、請求項１に記載の相互
    接続構造。
  16. 【請求項１６】前記導電性金属がＣｕである請求項１５
    に記載の相互接続構造。
  17. 【請求項１７】前記金属導電性領域がライナ材料をさら
    に含む請求項１に記載の相互接続構造。
  18. 【請求項１８】前記ライナ材料が、ＴａＮ、ＴｉＮ、Ｔ
    ａ、Ｔｉ、Ｗ、ＷＮ、Ｃｒ、Ｎｂ、およびこれらの組合
    せからなる群から選択される請求項１７に記載の相互接
    続構造。
  19. 【請求項１９】前記金属導電性領域が、バイア、線、ま
    たはこれらの組合せである請求項１に記載の相互接続構
    造。
  20. 【請求項２０】相互接続構造を形成する際に使用される
    多層スパン・オン誘電体であって、前記多層スパン・オ
    ン誘電体が、下部低ｋ誘電体、埋込みエッチング停止
    層、および上部低ｋ誘電体を含み、前記下部低ｋ誘電体
    および前記上部低ｋ誘電体が第１の組成を有し、前記埋
    込みエッチング停止層が前記第１の組成とは異なる第２
    の組成を有し、前記埋込みエッチング停止層が前記上部
    低ｋ誘電体および前記下部低ｋ誘電体に共有結合するも
    のである多層スパン・オン誘電体。
  21. 【請求項２１】（ａ）基板の表面に多層スパン・オン誘
    電体を形成するステップであって、前記多層スパン・オ
    ン誘電体が下部低ｋ誘電体と埋込みエッチング停止層と
    上部低ｋ誘電体とを含み、前記下部低ｋ誘電体および前
    記上部低ｋ誘電体が第１の組成を有し、前記埋込みエッ
    チング停止層が前記第１の組成とは異なる第２の組成を
    有し、前記埋込みエッチング停止層が、後続の硬化ステ
    ップで前記上部低ｋ誘電体と前記下部低ｋ誘電体に共有
    結合することが可能なものであるステップと、 （ｂ）前記多層スパン・オン誘電体を硬化するステップ
    であって、前記硬化中に前記埋込みエッチング停止層
    が、架橋しながら前記上部低ｋ誘電体および前記下部低
    ｋ誘電体に共有結合するものであるステップと、 （ｃ）前記硬化した多層スパン・オン誘電体上にハード
    ・マスクを形成するステップであって、前記ハード・マ
    スクが少なくとも研磨停止層を含むものであるステップ
    と、 （ｄ）前記多層スパン・オン誘電体の一部が露出するよ
    うに、前記ハード・マスクに開口を形成するステップ
    と、 （ｅ）前記多層スパン・オン誘電体の前記露出した一部
    にトレンチを形成するステップと、 （ｆ）前記トレンチに少なくとも導電性金属を充填する
    ステップと、 （ｇ）前記研磨停止層で停止する、前記導電性金属の平
    坦化を行うステップとを含む、相互接続構造を形成する
    方法。
  22. 【請求項２２】ステップ（ａ）が、前記多層スパン・オ
    ン誘電体に含まれる各層を連続的にスピン・コーティン
    グし、その後、前記多層スパン・オン誘電体中の残留溶
    媒を飛ばしかつ前記スパン・オン層を部分的に架橋する
    のに十分な温度でホット・プレート・ベーキングが行わ
    れる、請求項２１に記載の方法。
  23. 【請求項２３】前記下部低誘電体および上部低誘電体
    が、同じかまたは異なる誘電体材料から構成され、前記
    誘電体材料が、低ｋ有機誘電体および無機誘電体からな
    る群から選択される請求項２１に記載の方法。
  24. 【請求項２４】前記低ｋ有機誘電体が、Ｃ、Ｏ、および
    Ｈを含む請求項２３に記載の方法。
  25. 【請求項２５】前記低ｋ有機誘電体が芳香族熱硬化性ポ
    リマー材料である請求項２４に記載の方法。
  26. 【請求項２６】前記無機誘電体が、Ｓｉ、Ｏ、およびＨ
    と、任意選択でＣを含む、請求項２３に記載の方法。
  27. 【請求項２７】前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、
    ＴＥＯＳ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガ
    ノシラン、または任意のその他のＳｉ含有材料である請
    求項２６に記載の方法。
  28. 【請求項２８】前記下部低ｋ誘電体および前記上部低ｋ
    誘電体が、共に有機誘電体材料から構成される請求項２
    １に記載の方法。
  29. 【請求項２９】前記下部低ｋ誘電体および前記上部低ｋ
    誘電体が、多孔質でありまたは非多孔質である請求項２
    １に記載の方法。
  30. 【請求項３０】前記埋込みエッチング停止層が、スパン
    ・オン・オルガノシランから構成される請求項２１に記
    載の方法。
  31. 【請求項３１】前記スパン・オン・オルガノシランが次
    式を有し、 【化２】 ただし、Ｘは、ディールス−アルダー反応または遊離基
    反応を受けることが可能な重合性の基であって、アルケ
    ン、ノルボレニレン、ビニル、およびアルキンから選択
    され、Ｒ1およびＲ2は同じかまたは異なるものであっ
    て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
    ルケニル、アルキニル、アリール、またはシクロアルキ
    ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
    て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
    異なるものであって、０、１、または２であり、ｙは１
    〜３であり、ａ＋ｂ＋ｙの和が３である、請求項３０に
    記載の方法。
  32. 【請求項３２】前記スパン・オン・オルガノシランが、
    ビニルトリアルコキシシラン、アリルトリアルコキシシ
    ラン、ビニルジフェニルアルコキシシラン、ノルボレニ
    ルトリアルコキシシラン、またはトリビニルトリアルコ
    キシシランである請求項３１に記載の方法。
  33. 【請求項３３】前記スパン・オン・オルガノシランが、
    ビニルトリアセトキシシラン、ビニルトリメトキシシラ
    ン、ビニルトリエトキシシラン、アリルトリメトキシシ
    ラン、ビニルジフェニルエトキシシラン、ノルボレニル
    トリエトキシシラン、またはトリビニルトリエトキシシ
    ランである請求項３２に記載の方法。
  34. 【請求項３４】前記硬化ステップが、約２５０℃〜約５
    ００℃の温度で約３０秒から約５００秒間実行されるホ
    ット・プレート・ベーキング・プロセスである、請求項
    ２１に記載の方法。
  35. 【請求項３５】前記硬化ステップが、約２００℃〜約５
    ００℃の温度で約１５分〜約３．０時間実行されるファ
    ーネス・ベーキング・プロセスである請求項２１に記載
    の方法。
  36. 【請求項３６】前記ハード・マスクがプラズマ増速化学
    的気相成長によって形成される請求項２１に記載の方
    法。
  37. 【請求項３７】ステップ（ｄ）は、リソグラフィおよび
    エッチング・ステップを２回含む請求項２１に記載の方
    法。
  38. 【請求項３８】前記エッチング・ステップが、反応性イ
    オン・エッチング（ＲＩＥ）、イオン・ビーム・エッチ
    ング、またはプラズマ・エッチングを含む請求項３７に
    記載の方法。
  39. 【請求項３９】前記エッチングが、フッ素ベースの化学
    作用を含むＲＩＥである請求項３８に記載の方法。
  40. 【請求項４０】ステップ（ｅ）が、酸素または還元の化
    学作用を含んだエッチング・ステップを含む請求項２１
    に記載の方法。
  41. 【請求項４１】前記トレンチに前記導電性金属を充填す
    る前に、その内部にライナ材料を形成する請求項２１に
    記載の方法。
  42. 【請求項４２】前記導電性金属がＣｕである請求項２１
    に記載の方法。
  43. 【請求項４３】ステップ（ｇ）が化学機械研磨を含む請
    求項２１に記載の方法。
  44. 【請求項４４】（ａ）基板の表面に多層スパン・オン誘
    電体を形成するステップであって、前記多層スパン・オ
    ン誘電体が下部低ｋ誘電体と埋込みエッチング停止層と
    上部低ｋ誘電体とを含み、前記下部低ｋ誘電体および前
    記上部低ｋ誘電体が第１の組成を有し、前記埋込みエッ
    チング停止層が前記第１の組成とは異なる第２の組成を
    有し、前記埋込みエッチング停止層が、後続の硬化ステ
    ップで前記上部低ｋ誘電体および前記下部低ｋ誘電体に
    共有結合することが可能なものであるステップと、 （ｂ）前記多層スパン・オン誘電体上にハード・マスク
    を形成するステップであって、前記ハード・マスクが少
    なくとも研磨停止層を含むものであるステップと、 （ｃ）前記ハード・マスクおよび前記多層スパン・オン
    誘電体を硬化するステップであって、前記硬化中に前記
    埋込みエッチング停止層が、架橋しながら前記上部低ｋ
    誘電体および前記下部低ｋ誘電体と共有結合するもので
    あるステップと、 （ｄ）前記多層スパン・オン誘電体の一部が露出するよ
    うに、前記ハード・マスクに開口を形成するステップ
    と、 （ｅ）前記多層スパン・オン誘電体の前記露出した一部
    にトレンチを形成するステップと、 （ｆ）前記トレンチに少なくとも導電性金属を充填する
    ステップと、 （ｇ）前記研磨停止層で停止する、前記導電性金属の平
    坦化を行うステップとを含む、相互接続構造を形成する
    方法。
  45. 【請求項４５】ステップ（ａ）が、前記多層スパン・オ
    ン誘電体に含まれる各層を連続的にスピン・コーティン
    グし、その後、前記多層スパン・オン誘電体中の残留溶
    媒を飛ばしまたはスパン・オン層を部分的に架橋するの
    に十分な温度でホット・プレート・ベーキングが行われ
    る請求項４４に記載の方法。
  46. 【請求項４６】前記下部低誘電体と前記上部低誘電体
    が、同じかまたは異なる誘電体材料から構成され、前記
    誘電体材料が低ｋ有機または無機誘電体からなる群から
    選択される請求項４４に記載の方法。
  47. 【請求項４７】前記低ｋ有機誘電体が、Ｃ、Ｏ、および
    Ｈを含む請求項４６に記載の方法。
  48. 【請求項４８】前記低ｋ有機誘電体が芳香族熱硬化性ポ
    リマー材料である請求項４７に記載の方法。
  49. 【請求項４９】前記無機誘電体が、Ｓｉ、Ｏ、およびＨ
    と、任意選択でＣを含む、請求項４６に記載の方法。
  50. 【請求項５０】前記無機誘電体が、ＨＯＳＰ、ＭＳＱ、
    ＴＥＯＳ、ＨＳＱ、ＭＳＱ−ＨＳＱコポリマー、オルガ
    ノシラン、または任意のその他のＳｉ含有材料である請
    求項４９に記載の方法。
  51. 【請求項５１】前記下部低ｋ誘電体と前記上部低ｋ誘電
    体が、共に有機誘電体材料から構成される請求項４４に
    記載の方法。
  52. 【請求項５２】前記下部低ｋ誘電体および前記上部低ｋ
    誘電体が、多孔質または非多孔質である請求項４４に記
    載の方法。
  53. 【請求項５３】前記埋込みエッチング停止層がスパン・
    オン・オルガノシランから構成される請求項４４に記載
    の方法。
  54. 【請求項５４】前記スパン・オン・オルガノシランが次
    式を有し、 【化３】 ただし、Ｘは、ディールス−アルダー反応または遊離基
    反応を受けることが可能な重合性の基であって、アルケ
    ン、ノルボレニレン、ビニル、およびアルキンから選択
    され、Ｒ1およびＲ2は同じかまたは異なるものであっ
    て、Ｈ、アルキル、アルコキシ、アルキルエステル、ア
    ルケニル、アルキニル、アリール、またはシクロアルキ
    ルであり、Ｒ3はアルキルまたは−Ｃ（Ｏ）Ｒ4基であっ
    て、Ｒ4がアルキルであり、ａおよびｂは同じかまたは
    異なるものであって、０、１、または２であり、ｙは１
    〜３であり、ａ＋ｂ＋ｙの和が３である、請求項５３に
    記載の方法。
  55. 【請求項５５】前記スパン・オルガノシランが、ビニル
    トリアルコキシシラン、アリルトリアルコキシシラン、
    ビニルジフェニルアルコキシシラン、ノルボレニルトリ
    アルコキシシラン、またはトリビニルトリアルコキシシ
    ランである請求項５４に記載の方法。
  56. 【請求項５６】前記スパン・オン・オルガノシランがビ
    ニルトリアセトキシシラン、ビニルトリメトキシシラ
    ン、ビニルトリエトキシシラン、アリルトリメトキシシ
    ラン、ビニルジフェニルエトキシシシラン、ノルボレニ
    ルトリエトキシシラン、またはトリビニルトリエトキシ
    シランである請求項５５に記載の方法。
  57. 【請求項５７】前記硬化ステップが、約２５０℃〜約５
    ００℃の温度で約３０秒〜約５００秒間実行されるホッ
    ト・プレート・ベーキング・プロセスである請求項４４
    に記載の方法。
  58. 【請求項５８】前記硬化ステップが、約２００℃〜約５
    ００℃の温度で約１５分〜約３．０時間実行されるファ
    ーネス・ベーキング・プロセスである請求項４４に記載
    の方法。
  59. 【請求項５９】前記ハード・マスクがスパン・オン塗布
    によって形成される請求項４４に記載の方法。
  60. 【請求項６０】ステップ（ｄ）は、リソグラフィおよび
    エッチング・ステップを２回含む請求項４４に記載の方
    法。
  61. 【請求項６１】前記エッチング・ステップが、反応性イ
    オン・エッチング（ＲＩＥ）、イオン・ビーム・エッチ
    ング、またはプラズマ・エッチングを含む請求項６０に
    記載の方法。
  62. 【請求項６２】前記エッチングが、フッ素ベースの化学
    作用を含むＲＩＥである請求項６１に記載の方法。
  63. 【請求項６３】ステップ（ｅ）が、酸素または還元の化
    学作用を含んだエッチング・ステップを含む請求項４４
    に記載の方法。
  64. 【請求項６４】前記トレンチに前記導電性金属を充填す
    る前に、その内部にライナ材料を形成する請求項４４に
    記載の方法。
  65. 【請求項６５】前記導電性金属がＣｕである請求項４４
    に記載の方法。
  66. 【請求項６６】ステップ（ｇ）が化学機械研磨を含む請
    求項４４に記載の方法。
JP2002035811A 2001-02-28 2002-02-13 相互接続構造およびその形成方法 Expired - Fee Related JP4177582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/795,430 US6710450B2 (en) 2001-02-28 2001-02-28 Interconnect structure with precise conductor resistance and method to form same
US09/795430 2001-02-28

Publications (2)

Publication Number Publication Date
JP2002319621A true JP2002319621A (ja) 2002-10-31
JP4177582B2 JP4177582B2 (ja) 2008-11-05

Family

ID=25165493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002035811A Expired - Fee Related JP4177582B2 (ja) 2001-02-28 2002-02-13 相互接続構造およびその形成方法

Country Status (5)

Country Link
US (1) US6710450B2 (ja)
JP (1) JP4177582B2 (ja)
KR (1) KR100454793B1 (ja)
CN (1) CN1219323C (ja)
TW (1) TW548744B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051214A (ja) * 2003-07-28 2005-02-24 Internatl Business Mach Corp <Ibm> 電気的相互接続構造およびその形成方法
JP2005101545A (ja) * 2003-08-05 2005-04-14 Rohm & Haas Electronic Materials Cmp Holdings Inc 半導体層を研磨するための組成物
JP2011061228A (ja) * 2002-11-14 2011-03-24 Internatl Business Mach Corp <Ibm> ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US20040152239A1 (en) * 2003-01-21 2004-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interface improvement by electron beam process
CN100428453C (zh) * 2003-01-29 2008-10-22 国际商业机器公司 含有低k介电阻挡膜的互连结构及其制造方法
US6940173B2 (en) * 2003-01-29 2005-09-06 International Business Machines Corporation Interconnect structures incorporating low-k dielectric barrier films
US20040191417A1 (en) * 2003-03-28 2004-09-30 Dorie Yontz Method of integrating a porous dielectric in an integrated circuit device
DE10332567A1 (de) * 2003-07-11 2005-02-17 Infineon Technologies Ag Verbindung für die Bildung einer Schicht auf einem Substrat, Verfahren zur Herstellung einer Schicht auf einem Substrat und Halbleiterbauelement
US7057287B2 (en) * 2003-08-21 2006-06-06 International Business Machines Corporation Dual damascene integration of ultra low dielectric constant porous materials
JP4160489B2 (ja) 2003-10-31 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2005244031A (ja) * 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法
US20050263901A1 (en) * 2004-05-27 2005-12-01 International Business Machines Corporation Semiconductor device formed by in-situ modification of dielectric layer and related methods
KR100642486B1 (ko) * 2005-06-27 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선용 트렌치 형성 방법
CN102044414B (zh) * 2009-10-13 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
US8673770B2 (en) * 2011-10-25 2014-03-18 Globalfoundries Inc. Methods of forming conductive structures in dielectric layers on an integrated circuit device
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
KR20140083696A (ko) 2012-12-26 2014-07-04 제일모직주식회사 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
US9281192B2 (en) * 2014-03-13 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMP-friendly coatings for planar recessing or removing of variable-height layers
US10121964B2 (en) * 2015-09-23 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
TWI747956B (zh) * 2016-09-30 2021-12-01 美商道康寧公司 橋接聚矽氧樹脂、膜、電子裝置及相關方法
CN108260302A (zh) * 2016-12-28 2018-07-06 中国科学院苏州纳米技术与纳米仿生研究所 多层柔性电路板及其制备方法
US9953927B1 (en) * 2017-04-26 2018-04-24 Globalfoundries Inc. Liner replacements for interconnect openings
US10361137B2 (en) * 2017-07-31 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109714888B (zh) * 2017-10-25 2020-08-18 欣兴电子股份有限公司 电路板及其制造方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US5962581A (en) * 1995-04-28 1999-10-05 Kabushiki Kaisha Toshiba Silicone polymer composition, method of forming a pattern and method of forming an insulating film
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP3175691B2 (ja) * 1998-05-08 2001-06-11 日本電気株式会社 多層配線半導体装置の製造方法
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6184284B1 (en) * 1998-08-24 2001-02-06 The Dow Chemical Company Adhesion promoter and self-priming resin compositions and articles made therefrom
US6071809A (en) 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061228A (ja) * 2002-11-14 2011-03-24 Internatl Business Mach Corp <Ibm> ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
JP2005051214A (ja) * 2003-07-28 2005-02-24 Internatl Business Mach Corp <Ibm> 電気的相互接続構造およびその形成方法
JP4709506B2 (ja) * 2003-07-28 2011-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的相互接続構造およびその形成方法
JP2005101545A (ja) * 2003-08-05 2005-04-14 Rohm & Haas Electronic Materials Cmp Holdings Inc 半導体層を研磨するための組成物
JP4681261B2 (ja) * 2003-08-05 2011-05-11 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド 半導体層を研磨するための組成物

Also Published As

Publication number Publication date
CN1373512A (zh) 2002-10-09
JP4177582B2 (ja) 2008-11-05
CN1219323C (zh) 2005-09-14
US6710450B2 (en) 2004-03-23
KR20020070631A (ko) 2002-09-10
US20020117737A1 (en) 2002-08-29
TW548744B (en) 2003-08-21
KR100454793B1 (ko) 2004-11-05

Similar Documents

Publication Publication Date Title
JP4177582B2 (ja) 相互接続構造およびその形成方法
US6677680B2 (en) Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US6716742B2 (en) Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6917108B2 (en) Reliable low-k interconnect structure with hybrid dielectric
US20080166870A1 (en) Fabrication of Interconnect Structures
US6724069B2 (en) Spin-on cap layer, and semiconductor device containing same
US6537908B2 (en) Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
JP3657576B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20060630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees