JP2002310728A - パルス信号フィルタリング回路 - Google Patents

Abstract

(57)【要約】 【課題】 パルス列信号の受信において、動作温度に影
響しない複雑な電気ノイズを除去できるフィルタリング
回路を提供することを目的とする。 【解決手段】 クロック信号で入力信号をサンプリング
し、一定時間変化しないもしくは信号レベルに応じて定
数を積算して所定値に達した場合のみサンプリングした
信号を出力とする構成。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回転体の回転位置
を検出するためのロータリーエンコーダ等から出力され
るパルス列信号の受信時のフィルタリング処理に関する
ものである。

【０００２】

【従来の技術】各種機械の駆動用に使用されるサーボモ
ータの位置検出器としてロータリーエンコーダが普及し
ており、図５に示すようにサーボモータ５１にロータリ
ーエンコーダ５２が内蔵され、エンコーダからの出力信
号は受信回路５３で受信される。ロータリーエンコーダ
から出力される信号の多くは１回転３６０°に所定のパ
ルス数で出力されるＡ相，Ｂ相と、１回転に１パルス出
力されるＺ相に代表されるようなパルス列信号である。

【０００３】しかしながら、サーボモータが使用される
環境は、モータを駆動するためのパワー素子のスイッチ
ングノイズをはじめ機械より生ずる電源ノイズ等各種電
気ノイズの影響を最小限に抑えるためにロータリーエン
コーダの信号を受信する側では、図６、図８に示すよう
なフィルタ回路が多く用いられている。

【０００４】図６は、電気ノイズを含む受信対象の信号
Ａを抵抗６１とコンデンサ６２からなるローパスフィル
タで除去し、波形整形用素子６３で再度パルス列信号に
して信号を受信する例である。

【０００５】図７は図６の動作波形例であり、入力信号
Ａを積分してしきい値との比較により“Ｈ”または
“Ｌ”を出力する例である。

【０００６】図８は、電気ノイズを含む受信対象の信号
を一定周期のクロックで複数回サンプリングし、サンプ
リング回数分同じ信号レベルであれば信号を受信する例
である。

【０００７】図８はサンプリング回数が４回の例であ
り、第１の保持器８２、第２の保持器８３、第３の保持
器８４、第４の保持器８５と、第１〜第４の保持器の出
力Ｂ，Ｃ，Ｄ，Ｅが全て一致すれば“Ｈ”を出力する一
致検出器８６と、一致検出器８６の出力Ｆが“Ｈ”のと
き第４の保持器の出力を保持する第５の保持器８７から
構成される。

【０００８】図９は図８の動作波形例であり、○印は第
５の保持器が第４の保持器の出力を保持するポイントを
示す。

【０００９】

【発明が解決しようとする課題】しかしながら上記図６
に示す従来の構成では、ロータリーエンコーダからの出
力信号の数に対応したフィルタ回路が必要であり、図５
に示すようなＡ相，Ｂ相，Ｚ相を受信する場合は抵抗、
コンデンサ、波形整形用素子が各３つ必要となるため、
部品点数の増加や部品コストの増加となる。また、抵抗
やコンデンサは動作温度による特性変動があるためフィ
ルタの効果が変動する。

【００１０】また、図８に示す従来の構成では、クロッ
ク信号によるディジタル処理のため図６の従来例のよう
な動作温度による効果変動はないものの、電気ノイズの
周期がクロック信号の周期と偶然一致した場合、電気ノ
イズを除去できず正常な信号と見なしてしまう場合があ
る。

【００１１】本発明は上記従来の問題点を解決するもの
で、動作温度による効果の変動がなく、また、電気ノイ
ズの周期にもとらわれない安定した電気ノイズ除去を実
現するパルス列信号用フィルタリング回路を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めに本発明は、一定周期で発振するクロック信号により
パルス列の入力信号をサンプリングし、サンプリングさ
れた信号が一定時間変化しない場合のみサンプリングさ
れた信号を出力とする構成を備えたものである。

【００１３】また、一定周期で発振するクロック信号に
よりパルス列の入力信号をサンプリングし、サンプリン
グされた信号のレベル（“Ｈ”または“Ｌ”）に応じて
定数を積算（加算または減算）して積算値が所定値に達
するとサンプリングされた信号を出力とする構成を備え
たものである。

【００１４】上記手段によって、アナログ的なフィルタ
処理をディジタル処理で実現することで効果の変動要因
が極めて少なく、フィルタ条件の管理や設定変更がしや
すい電気ノイズの除去を図ることができる。

【００１５】

【発明の実施の形態】上記課題を解決するために本発明
は、一定周期で発振するクロック信号によりパルス列の
入力信号をサンプリングし、サンプリングされた信号が
一定時間変化しない場合のみサンプリングされた信号を
出力とするパルス信号フィルタリング回路であり、一定
周期で発振するクロック信号と、パルス列の入力信号を
前記クロック信号で保持する第１の保持器と、第１の保
持器の出力を前記クロック信号で保持する第２の保持器
と、第１の保持器の出力と第２の保持器の出力より入力
信号の変化を検出する信号変化検出器と、前記クロック
信号の入力でＮビットの範囲内をサイクリックにカウン
トアップし前記信号変化検出器の出力でカウントしてい
る値をリセットするアップカウンタと、アップカウンタ
の出力が所定値と一致したか否かを検出する一致検出器
と、一致検出器の出力が所定値と一致のとき前記クロッ
ク信号で前記第２の保持器の出力を保持する第３の保持
器からなるパルス信号フィルタリング回路である。

【００１６】さらに、一定周期で発振するクロック信号
によりパルス列の入力信号をサンプリングし、サンプリ
ングされた信号のレベル（“Ｈ”または“Ｌ”）に応じ
て定数を積算（加算または減算）して積算値が所定値に
達するとサンプリングされた信号を出力とするパルス信
号フィルタリング回路であり、一定周期で発振するクロ
ック信号と、パルス列の入力信号を前記クロック信号で
保持する第１の保持器と、Ｎビットの範囲内（０〜２^N
−１）で第１の保持器の出力が“Ｈ”レベルのとき１を
加算し、第１の保持器の出力が“Ｌ”レベルのとき１を
減算する加減算器と、加減算器の出力がＨレベルしきい
値もしくは加減算器の出力がＬレベルしきい値に達した
か否かを判定する判定器と、判定器の出力がＨレベルし
きい値もしくはＬレベルしきい値に達したときに前記ク
ロック信号で前記第１の保持器の出力を保持する第２の
保持器からなるパルス信号フィルタリング回路である。

【００１７】このように、除去対象の電気ノイズ等に対
して除去幅が時間単位（クロック周期×設定値）で設定
でき、動作温度に影響しないフィルタ条件の管理や設定
の変更が容易となる。

【００１８】さらに、除去対象の電気ノイズ等が複雑な
ランダムノイズでも入力信号を平均化して入力信号のＨ
／Ｌを確定でき、さらにＨ／Ｌしきい値の設定を自由に
組み合わせることでノイズ発生条件に応じたフィルタ条
件の選定が可能となる。

【００１９】

【実施例】以下本発明の実施例について、図面を参照し
て説明する。

【００２０】図１は本発明のフィルタリング回路の一実
施例の構成図であり、１１はクロック信号源、１２は第
１の保持器、１３は第２の保持器、１４は信号変化検出
器、１５はアップカウンタ、１６は一致検出器、１７は
第３の保持器である。

【００２１】図２は図１の実施例における動作を示す図
である。

【００２２】図３は本発明のフィルタリング回路の別の
実施例の構成図であり、３１はクロック信号源、３２は
第１の保持器、３３は加減算器、３４は一致検出器、３
５は第２の保持器である。

【００２３】図４は図３の実施例における動作を示す図
である。

【００２４】以下、上記構成について詳細な動作説明を
する。

【００２５】まず、図１、図２について動作説明をす
る。ここで、信号処理はクロック信号の立ち上がりエッ
ジで処理（結果を出力）するものとし、各信号処理器の
動作開始時は初期化（“Ｌ”レベル、またはカウンタは
“０”）されているものとする。

【００２６】入力信号Ａは、まず第１の保持器１２で保
持されて信号Ｂが得られ、さらに信号Ｂは第２の保持器
１３で保持されて信号Ｃが得られる。

【００２７】信号Ｂ，信号Ｃは信号変化検出器１４に入
力され、Ｈ／Ｌレベルの一致判定を行い信号Ｂと信号Ｃ
のＨ／Ｌレベルが一致のとき“Ｌ”、不一致のとき
“Ｈ”が信号Ｄとして出力される。

【００２８】アップカウンタ１５はＮビットの範囲内を
サイクリックにカウントアップするカウンタであり、３
ビットの場合は０，１，２，・・６，７，０，１・・と
変化する。また、クロック信号入力毎に信号変化検出器
１４からの出力である信号Ｄが“Ｌ”のときはカウント
アップ動作を、信号Ｄが“Ｈ”のときカウントしている
値を“０”にリセットするカウンタであり、カウントデ
ータＥを出力する。

【００２９】アップカウンタ１５からの出力であるデー
タＥは一致検出器１６に入力されあらかじめ設定された
しきい値と一致したか否かを判定し、一致すれば
“Ｈ”、不一致であれば“Ｌ”を信号Ｆとして出力す
る。ここでは、しきい値が“３”の場合の動作例を示
す。

【００３０】第３の保持器１７は一致検出器１６からの
出力信号Ｆが“Ｈ”のときのみ第２の保持器１３の出力
信号Ｃを保持するものであり、図２の○印のポイントで
信号Ｃを保持し信号Ｇを出力する。

【００３１】このように、入力信号が所定時間変化しな
ければ信号を取り込むことで電気ノイズ等をフィルタリ
ングする。

【００３２】次に、図３、図４について動作説明をす
る。ここで、上記同様に信号処理はクロック信号の立ち
上がりエッジで処理するものとし、各信号処理器の動作
開始時は初期化されているものとする。

【００３３】入力信号Ａは、まず第１の保持器３２で保
持されて信号Ｂが得られる。

【００３４】信号Ｂは加減算器３３に入力され、信号Ｂ
が“Ｈ”のとき１を加算（積算）し信号Ｂが“Ｌ”のと
き１を減算（積算）する。なお、この加減算器はＮビッ
トの範囲内（０〜２^N−１）で積算するものであり、積
算値が下限値の“０”に達している状態でさらに信号Ｂ
が“Ｌ”レベルのときは１を減算せず“０”を保持し、
一方、積算値が上限値の２^N−１に達している状態でさ
らに信号Ｂが“Ｈ”レベルのときは１を加算せず“２^N
−１”を保持する。

【００３５】加減算器３３の出力であるデータＣは一致
検出器３４に入力され、Ｈレベルしきい値およびＬレベ
ルしきい値と比較される。このとき一致検出器３４で
は、信号ＥのＨ／Ｌレベルに応じて比較対象のしきい値
が選択され、信号Ｅが“Ｌ”レベルのときはデータＣと
Ｈレベルしきい値との一致比較を行い、信号Ｅが“Ｈ”
レベルのときはデータＣとＬレベルしきい値との一致比
較を行い、一致すれば“Ｈ”、不一致とき“Ｌ”を信号
Ｄとして出力する。図４は、加減算器が３ビット、Ｈレ
ベルしきい値が“４”、Ｌレベルしきい値が“２”のと
きの動作例であり、しきい値は２^N−１の範囲内かつＨ
レベルしきい値＞Ｌレベルしきい値 を満足する値を設
定できる。

【００３６】第２の保持器３５は一致検出器３４からの
出力信号Ｄが“Ｈ”のときのみ第１の保持器３２の出力
信号Ｂを保持するものであり、図４の○印のポイントで
信号Ｂを保持し信号Ｅを出力する。

【００３７】このように、入力信号のレベルに応じて定
数をディジタル積算して平均化を行いしきい値に達する
と信号を取り込むことで電気ノイズ等をフィルタリング
する。

【００３８】以上が本実施例における構成と動作例であ
り、電気ノイズ等の発生状況に応じてパルス列信号のフ
ィルタリング条件を自由に設定することができる。ま
た、本実施例は全てディジタル処理で実現できるので回
路を集積化してＬＳＩ化すればコストの上昇も抑えるこ
とができる。

【００３９】

【発明の効果】以上のように本発明は、パルス列信号に
重畳する電気ノイズ等に対してディジタル信号での処理
かつフィルタリング条件であるしきい値設定を自由に設
定変更できるようにすることで、動作温度による効果の
変動がなく、また、電気ノイズの周期にもとらわれない
安定した電気ノイズ除去を実現するパルス列信号用フィ
ルタリング回路を提供できるものである。

【図面の簡単な説明】

【図１】本発明の一実施例におけるフィルタリング回路
の構成を示す図

【図２】本発明の一実施例におけるフィルタリング回路
の動作を示す図

【図３】本発明の一実施例におけるフィルタリング回路
の構成を示す図

【図４】本発明の一実施例におけるフィルタリング回路
の動作を示す図

【図５】従来のフィルタリング回路の使用例を示す図

【図６】従来のフィルタリング回路の構成を示す図

【図７】従来のフィルタリング回路の動作を示す図

【図８】従来のフィルタリング回路の構成を示す図

【図９】従来のフィルタリング回路の動作を示す図

【符号の説明】

１１、３１ クロック信号源 １２、３２ 第１の保持器 １３、３５ 第２の保持器 １４ 信号変化検出器 １５ アップカウンタ １６、３４ 一致検出器 １７ 第３の保持器 ３３ 加減算器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F077 AA21 CC02 QQ01 TT32 TT35 TT72 TT76 UU22 5J039 HH02 HH10 KK01 KK23 KK33 MM08

Claims (9)

【特許請求の範囲】
1. 【請求項１】 一定周期で発振するクロック信号ごと
   に、パルス列の入力信号をサンプリングし、サンプリン
   グされた信号が一定時間変化しない場合のみ、前記サン
   プリングされた信号を出力するパルス信号フィルタリン
   グ回路。
2. 【請求項２】 一定周期でクロック信号を発振するクロ
   ック信号発振器と、パルス列の入力信号を前記クロック
   信号で第１のサンプリング信号として保持する第１の保
   持器と、この第１のサンプリング信号を前記クロック信
   号で第２のサンプリング信号として保持する第２の保持
   器と、前記第１のサンプリング信号と前記第２のサンプ
   リング信号とを比較し、第１のサンプリング信号と第２
   のサンプリング信号が異なる場合、変化検出信号を出力
   する信号変化検出器と、前記クロック信号をＮビットの
   範囲内をサイクリックにカウントアップし、前記変化検
   出信号が出力するとカウントしている値をリセットする
   アップカウンタと、アップカウンタのカウントアップし
   た値が基準時間Ｔと一致したか否かを検出する一致検出
   器と、アップカウンタの値と基準時間Ｔが一致したとき
   前記クロック信号ごとに、前記第２のサンプリング信号
   を保持する第３の保持器とを備えるパルスフィルタリン
   グ回路。
3. 【請求項３】 一定周期で発振するクロック信号により
   パルス列の入力信号をサンプリングし、サンプリングさ
   れた信号のレベル（“Ｈ”または“Ｌ”）に応じて定数
   を積算（加算または減算）して積算値が所定値に達する
   とサンプリングされた信号を出力とするパルス信号フィ
   ルタリング回路。
4. 【請求項４】 一定周期でクロック信号を発振するクロ
   ック信号発振器と、パルス列の入力信号を前記クロック
   信号で第１のサンプリング信号として保持する第１の保
   持器と、Ｎビットの範囲内（０〜２^N−１）で、第１の
   サンプリング信号が“Ｈ”レベルのとき加減算変数に１
   を加算し、第１のサンプリング信号が“Ｌ”レベルのと
   き加減算変数（ノイズ判定変数）に１を減算する加減算
   器と、加減算変数が高レベルしきい値もしくは加減算器
   の出力が低レベルのしきい値に達したかを判定する判定
   器と、この判定器が高レベルしきい値もしくは低レベル
   しきい値に達したときに前記クロック信号ごとに、前記
   第１のサンプリング信号を保持する第２の保持器からな
   る請求項３記載のパルス信号フィルタリング回路。
5. 【請求項５】 請求項１または請求項３記載のパルス信
   号フィルタリング回路を備える集積回路。
6. 【請求項６】 請求項１または請求項３記載のパルス信
   号フィルタリング回路を有するサーボアンプ。
7. 【請求項７】 請求項６記載のサーボアンプをモータ本
   体に組み合わせたモータ装置。
8. 【請求項８】 請求項７記載のモータ装置を備える実装
   機。
9. 【請求項９】 請求項７記載のモータ装置を備える組立
   装置。