JP2002299901A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JP2002299901A JP2002299901A JP2001096377A JP2001096377A JP2002299901A JP 2002299901 A JP2002299901 A JP 2002299901A JP 2001096377 A JP2001096377 A JP 2001096377A JP 2001096377 A JP2001096377 A JP 2001096377A JP 2002299901 A JP2002299901 A JP 2002299901A
- Authority
- JP
- Japan
- Prior art keywords
- frequency module
- chip
- line
- stub
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】アンプ利得による通過特性の向上を図りつつア
イソレーション特性の低下を防止することができる高周
波モジュールを提供する。 【解決手段】ワンチップ内に高周波スイッチとアンプが
集積化され、チップが回路基板の上にフリップチップ実
装されている。チップと回路基板との間は樹脂にて封止
されている。チップにおけるアンプ用半導体素子（ＨＥ
ＭＴ）４０の信号入力側に、線幅を変化させたコプレー
ナウェーブガイドの信号線路４２，４３と当該信号線路
４２，４３に対し直列のキャパシタ４４とスタブ４５で
構成するインピーダンス整合回路４１が配置されてい
る。
イソレーション特性の低下を防止することができる高周
波モジュールを提供する。 【解決手段】ワンチップ内に高周波スイッチとアンプが
集積化され、チップが回路基板の上にフリップチップ実
装されている。チップと回路基板との間は樹脂にて封止
されている。チップにおけるアンプ用半導体素子（ＨＥ
ＭＴ）４０の信号入力側に、線幅を変化させたコプレー
ナウェーブガイドの信号線路４２，４３と当該信号線路
４２，４３に対し直列のキャパシタ４４とスタブ４５で
構成するインピーダンス整合回路４１が配置されてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は高周波モジュール
に関するものである。
に関するものである。
【０００２】
【従来の技術】電子スキャンミリ波レーダにおいて、ミ
リ波の信号を切り替えるスイッチＭＭＩＣが必要とな
る。このスイッチにはオン時の低損失化とオフ時の高ア
イソレーション化が求められる。
リ波の信号を切り替えるスイッチＭＭＩＣが必要とな
る。このスイッチにはオン時の低損失化とオフ時の高ア
イソレーション化が求められる。
【０００３】また、ミリ波・マイクロ波デバイスの高機
能・小型・低コストな実装にはフリップチップ実装が非
常に有効である。以下に、代表的な特徴を３つ挙げる。 （１）電極間の接続を数十μｍのバンプで行うため寄生
リアクタンスが少なく、ミリ波帯でも特性劣化がほとん
どない（高機能）。 （２）実装面積はチップサイズに等しい（小型）。 （３）封止樹脂によりデバイスの回路面が保護されるた
め気密封止が必要ない（低コスト）。
能・小型・低コストな実装にはフリップチップ実装が非
常に有効である。以下に、代表的な特徴を３つ挙げる。 （１）電極間の接続を数十μｍのバンプで行うため寄生
リアクタンスが少なく、ミリ波帯でも特性劣化がほとん
どない（高機能）。 （２）実装面積はチップサイズに等しい（小型）。 （３）封止樹脂によりデバイスの回路面が保護されるた
め気密封止が必要ない（低コスト）。
【０００４】このように高周波での良好な特性が期待で
きるフリップチップ実装であるが、高周波に適用するに
は、接続部のインピーダンスや封止樹脂の高周波特性な
どを正確に把握しＭＭＩＣの専用回路設計が必要とな
る。
きるフリップチップ実装であるが、高周波に適用するに
は、接続部のインピーダンスや封止樹脂の高周波特性な
どを正確に把握しＭＭＩＣの専用回路設計が必要とな
る。
【０００５】上記で示したスイッチＭＭＩＣの低損失化
をさらに向上するためにアンプとスイッチをワンチップ
化したＭＭＩＣを開発することが行われている。しか
し、アンプとスイッチを一体化したＭＭＩＣをフリップ
チップ実装すると、オフ時のアイソレーションが悪化す
る樹脂封止型フリップチップ実装特有の課題が発生す
る。
をさらに向上するためにアンプとスイッチをワンチップ
化したＭＭＩＣを開発することが行われている。しか
し、アンプとスイッチを一体化したＭＭＩＣをフリップ
チップ実装すると、オフ時のアイソレーションが悪化す
る樹脂封止型フリップチップ実装特有の課題が発生す
る。
【０００６】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、アンプ利得
による通過特性の向上を図りつつアイソレーション特性
の低下を防止することができる高周波モジュールを提供
することにある。
景の下になされたものであり、その目的は、アンプ利得
による通過特性の向上を図りつつアイソレーション特性
の低下を防止することができる高周波モジュールを提供
することにある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明に
よれば、チップにおけるアンプ用半導体素子の信号入力
側に、線幅を変化させたコプレーナウェーブガイドの信
号線路と当該信号線路に対し直列のキャパシタとスタブ
で構成するインピーダンス整合回路を配することによ
り、アンプ利得による通過特性の向上を図りつつアイソ
レーション特性の低下を防止することができる。
よれば、チップにおけるアンプ用半導体素子の信号入力
側に、線幅を変化させたコプレーナウェーブガイドの信
号線路と当該信号線路に対し直列のキャパシタとスタブ
で構成するインピーダンス整合回路を配することによ
り、アンプ利得による通過特性の向上を図りつつアイソ
レーション特性の低下を防止することができる。
【０００８】請求項４に記載の発明によれば、高周波信
号の漏れが少なく、かつ、バイアス供給を行うことがで
きる。請求項５に記載の発明によれば、高周波のバイア
ス端子側へのリークをカットすることができる。
号の漏れが少なく、かつ、バイアス供給を行うことがで
きる。請求項５に記載の発明によれば、高周波のバイア
ス端子側へのリークをカットすることができる。
【０００９】請求項７に記載の発明によれば、バンプの
接合強度の向上を図ることができる。請求項９に記載の
発明によれば、高周波信号の漏れを遮断できる。
接合強度の向上を図ることができる。請求項９に記載の
発明によれば、高周波信号の漏れを遮断できる。
【００１０】請求項１０に記載の発明によれば、高周波
信号の漏れをさらに遮断できる。請求項１１に記載の発
明によれば、チップにおけるアンプ用半導体素子の信号
入力側に、コプレーナウェーブガイドの信号線路に対し
並列のキャパシタと直列のキャパシタとスタブで構成す
るインピーダンス整合回路を配することにより、アンプ
利得による通過特性の向上を図りつつアイソレーション
特性の低下を防止することができる。
信号の漏れをさらに遮断できる。請求項１１に記載の発
明によれば、チップにおけるアンプ用半導体素子の信号
入力側に、コプレーナウェーブガイドの信号線路に対し
並列のキャパシタと直列のキャパシタとスタブで構成す
るインピーダンス整合回路を配することにより、アンプ
利得による通過特性の向上を図りつつアイソレーション
特性の低下を防止することができる。
【００１１】請求項１４に記載の発明によれば、高周波
信号の漏れが少なく、かつ、バイアス供給を行うことが
できる。請求項１５に記載の発明によれば、高周波のバ
イアス端子側へのリークをカットすることができる。
信号の漏れが少なく、かつ、バイアス供給を行うことが
できる。請求項１５に記載の発明によれば、高周波のバ
イアス端子側へのリークをカットすることができる。
【００１２】請求項１７に記載の発明によれば、バンプ
の接合強度の向上を図ることができる。請求項１９に記
載の発明によれば、高周波信号の漏れを遮断できる。
の接合強度の向上を図ることができる。請求項１９に記
載の発明によれば、高周波信号の漏れを遮断できる。
【００１３】請求項２０に記載の発明によれば、高周波
信号の漏れをさらに遮断できる。
信号の漏れをさらに遮断できる。
【００１４】
【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。
発明を具体化した第１の実施の形態を図面に従って説明
する。
【００１５】図１には高周波モジュールの斜視図を示
す。金属基台１の上には回路基板２が搭載されている。
回路基板２にはマイクロストリップラインやコプレーナ
ウェーブガイドといった高周波線路が形成されている。
ＭＭＩＣ（チップ）３の裏面（下面）にはバンプ４が形
成され、回路基板２の上にフリップチップ実装されてい
る。回路基板２の材料として、テトラフルオロエチレン
樹脂（フッ素樹脂）を用いている。また、チップ３と回
路基板２との間は樹脂（図１では省略）で封止されてい
る。
す。金属基台１の上には回路基板２が搭載されている。
回路基板２にはマイクロストリップラインやコプレーナ
ウェーブガイドといった高周波線路が形成されている。
ＭＭＩＣ（チップ）３の裏面（下面）にはバンプ４が形
成され、回路基板２の上にフリップチップ実装されてい
る。回路基板２の材料として、テトラフルオロエチレン
樹脂（フッ素樹脂）を用いている。また、チップ３と回
路基板２との間は樹脂（図１では省略）で封止されてい
る。
【００１６】ＭＭＩＣ３には図２に示すように、ワンチ
ップ内に高周波スイッチ１０とアンプ１１が集積化され
ている。つまり、ＭＭＩＣ３において、チャンネル数
「３」のＳＰ３Ｔ（Ｓingle Ｐole ３rd Ｔhrow）スイ
ッチ１０とアンプ１１を集積化しており、ＳＰ３Ｔ（Ｓ
ingle Ｐole ３rd Ｔhrow）スイッチ１０のシングルポ
ール部（出力端子）にアンプ１１を１段付加した構成に
なっている。このアンプ付きスイッチは、７６．５ＧＨ
ｚで動作する。
ップ内に高周波スイッチ１０とアンプ１１が集積化され
ている。つまり、ＭＭＩＣ３において、チャンネル数
「３」のＳＰ３Ｔ（Ｓingle Ｐole ３rd Ｔhrow）スイ
ッチ１０とアンプ１１を集積化しており、ＳＰ３Ｔ（Ｓ
ingle Ｐole ３rd Ｔhrow）スイッチ１０のシングルポ
ール部（出力端子）にアンプ１１を１段付加した構成に
なっている。このアンプ付きスイッチは、７６．５ＧＨ
ｚで動作する。
【００１７】図３には、設計したアンプ付きスイッチの
アンプ部１１の等価回路を示す。また、図４には、ＭＭ
ＩＣ（チップ）３の裏面側の平面図（ＭＭＩＣのパター
ン概略図）を示す。図４のＸ−Ｘ線での縦断面を図５に
示す。
アンプ部１１の等価回路を示す。また、図４には、ＭＭ
ＩＣ（チップ）３の裏面側の平面図（ＭＭＩＣのパター
ン概略図）を示す。図４のＸ−Ｘ線での縦断面を図５に
示す。
【００１８】図５において、ＭＭＩＣ（チップ）３は厚
さが６００μｍであり、そのＭＭＩＣ（チップ）３には
コプレーナウェーブガイドが形成されている。つまり、
ＭＭＩＣ（チップ）３の裏面（図５での下面）における
信号線路２０の両側にグランド電極２１が形成されてい
る。信号線路２０の両側に形成されるグランド電極２１
は１４０μｍだけ離間している。グランド電極２１には
円柱状のバンプ２２が多数形成されている。一方、この
ＭＭＩＣ３に対する回路基板２に関して、テトラフルオ
ロエチレン樹脂基板の厚さが１２７μｍであり、その上
には信号線路を挟んでグランド電極３０が形成されてい
る。そして、回路基板２側のグランド電極３０とＭＭＩ
Ｃ（チップ）３側のグランド電極２１とがバンプ２２に
より接続されている。円柱状のバンプ２２は、直径が４
０μｍで、高さが２０μｍである。
さが６００μｍであり、そのＭＭＩＣ（チップ）３には
コプレーナウェーブガイドが形成されている。つまり、
ＭＭＩＣ（チップ）３の裏面（図５での下面）における
信号線路２０の両側にグランド電極２１が形成されてい
る。信号線路２０の両側に形成されるグランド電極２１
は１４０μｍだけ離間している。グランド電極２１には
円柱状のバンプ２２が多数形成されている。一方、この
ＭＭＩＣ３に対する回路基板２に関して、テトラフルオ
ロエチレン樹脂基板の厚さが１２７μｍであり、その上
には信号線路を挟んでグランド電極３０が形成されてい
る。そして、回路基板２側のグランド電極３０とＭＭＩ
Ｃ（チップ）３側のグランド電極２１とがバンプ２２に
より接続されている。円柱状のバンプ２２は、直径が４
０μｍで、高さが２０μｍである。
【００１９】なお、上記構造の７６．５ＧＨｚにおける
コプレーナウェーブガイドの基本波長は線路特性インピ
ーダンスが５０Ωの場合は１．４２ｍｍで、８７Ωの場
合は１．３３ｍｍとなる。
コプレーナウェーブガイドの基本波長は線路特性インピ
ーダンスが５０Ωの場合は１．４２ｍｍで、８７Ωの場
合は１．３３ｍｍとなる。
【００２０】また、図４において符号Ｙにてスイッチを
切り替える能動素子の形成位置を表し、この能動素子に
はＳＢＤ（Ｓchottky Ｂarrier Ｄiode）を使用して
いる。詳しくは、コプレーナウェーブガイドの信号線路
とグランド電極の間にシャント接続した２素子ダイオー
ドにて構成している。この結果、ダイオードのオン特性
が下がり、スイッチのオフ特性の向上に寄与する。
切り替える能動素子の形成位置を表し、この能動素子に
はＳＢＤ（Ｓchottky Ｂarrier Ｄiode）を使用して
いる。詳しくは、コプレーナウェーブガイドの信号線路
とグランド電極の間にシャント接続した２素子ダイオー
ドにて構成している。この結果、ダイオードのオン特性
が下がり、スイッチのオフ特性の向上に寄与する。
【００２１】図４において符号Ａにてアンプ１１での能
動素子４０の形成位置を表し、この能動素子４０にはＨ
ＥＭＴ（Ｈigh Ｅlectron Ｍobility Ｔransistor ）を
用い、その素子４０の入出力部には図３に示すように整
合回路４１，４６を付加した構成になっている。
動素子４０の形成位置を表し、この能動素子４０にはＨ
ＥＭＴ（Ｈigh Ｅlectron Ｍobility Ｔransistor ）を
用い、その素子４０の入出力部には図３に示すように整
合回路４１，４６を付加した構成になっている。
【００２２】図３において、アンプ用半導体素子（ＨＥ
ＭＴ）４０の信号入力側に配する入力インピーダンス整
合回路４１は、線幅を変化させたコプレーナウェーブガ
イドの信号線路４２，４３と、当該線路４２，４３に対
し直列のキャパシタ４４と、スタブ４５で構成してい
る。さらに、アンプ用半導体素子（ＨＥＭＴ）４０の信
号出力側に配する出力インピーダンス整合回路４６は、
線幅を変化させたコプレーナウェーブガイドの信号線路
４７，４８と、当該線路４７，４８に対し直列のキャパ
シタ４９と、スタブ５０で構成している。
ＭＴ）４０の信号入力側に配する入力インピーダンス整
合回路４１は、線幅を変化させたコプレーナウェーブガ
イドの信号線路４２，４３と、当該線路４２，４３に対
し直列のキャパシタ４４と、スタブ４５で構成してい
る。さらに、アンプ用半導体素子（ＨＥＭＴ）４０の信
号出力側に配する出力インピーダンス整合回路４６は、
線幅を変化させたコプレーナウェーブガイドの信号線路
４７，４８と、当該線路４７，４８に対し直列のキャパ
シタ４９と、スタブ５０で構成している。
【００２３】さらに、スタブ４５を介してアンプ用半導
体素子４０への電源バイアス供給を行うようにしてい
る。同様に、スタブ５０を介してアンプ用半導体素子４
０への電源バイアス供給を行うようにしている。また、
この電源バイアス供給線路に用いるスタブ４５，５０の
線路長を、基本波長（λ）の３／１６波長から６／１６
波長の間にしている。つまり、λ＝１３３０μｍであ
り、図３の場合、スタブ長が３５１μｍであり、３５１
／１３３０＝４．２／１６となっている。さらに、電源
バイアス供給線路に用いるスタブ線路４５，５０の特性
インピーダンスを５０Ω以上にしている。
体素子４０への電源バイアス供給を行うようにしてい
る。同様に、スタブ５０を介してアンプ用半導体素子４
０への電源バイアス供給を行うようにしている。また、
この電源バイアス供給線路に用いるスタブ４５，５０の
線路長を、基本波長（λ）の３／１６波長から６／１６
波長の間にしている。つまり、λ＝１３３０μｍであ
り、図３の場合、スタブ長が３５１μｍであり、３５１
／１３３０＝４．２／１６となっている。さらに、電源
バイアス供給線路に用いるスタブ線路４５，５０の特性
インピーダンスを５０Ω以上にしている。
【００２４】さらには、電源バイアス供給線路に用いる
スタブ線路４５の先端をキャパシタ５１を介してグラン
ド側へ短絡している。同様に、電源バイアス供給線路に
用いるスタブ線路５０の先端をキャパシタ５２を介して
グランド側へ短絡している。
スタブ線路４５の先端をキャパシタ５１を介してグラン
ド側へ短絡している。同様に、電源バイアス供給線路に
用いるスタブ線路５０の先端をキャパシタ５２を介して
グランド側へ短絡している。
【００２５】図３について詳しくは、アンプ用トランジ
スタ４０のゲート端子には、スタブ長３５１μｍで特性
インピーダンスが８７Ωのコプレーナウェーブガイドに
よる線路４５で、ゲートバイアスＶg が供給される。入
力側のインピーダンスマッチングのための構成として、
特性インピーダンス５０Ωと３５Ωのコプレーナウェー
ブガイドによる線路４２，４３が直列に配置され、それ
ぞれの線路長を２４６μｍと８９μｍにしている。ま
た、ＤＣカット用のキャパシタ５１の容量は５００フェ
ムトファラッドにしている。
スタ４０のゲート端子には、スタブ長３５１μｍで特性
インピーダンスが８７Ωのコプレーナウェーブガイドに
よる線路４５で、ゲートバイアスＶg が供給される。入
力側のインピーダンスマッチングのための構成として、
特性インピーダンス５０Ωと３５Ωのコプレーナウェー
ブガイドによる線路４２，４３が直列に配置され、それ
ぞれの線路長を２４６μｍと８９μｍにしている。ま
た、ＤＣカット用のキャパシタ５１の容量は５００フェ
ムトファラッドにしている。
【００２６】また、トランジスタ４０のドレイン端子に
は、スタブ長が３５１μｍで特性インピーダンスが８７
Ωのコプレーナウェーブガイドによる線路５０で、ドレ
インバイアスＶd が供給される。出力側のインピーダン
スマッチングのための構造として、特性インピーダンス
５０Ωと３５Ωのコプレーナウェーブガイドによる線路
４７，４８を直列に配置し、それぞれの線路長を５６μ
ｍと２６６μｍとしている。また、ＤＣカット用のキャ
パシタ５２の容量は５００フェムトファラッドとしてい
る。
は、スタブ長が３５１μｍで特性インピーダンスが８７
Ωのコプレーナウェーブガイドによる線路５０で、ドレ
インバイアスＶd が供給される。出力側のインピーダン
スマッチングのための構造として、特性インピーダンス
５０Ωと３５Ωのコプレーナウェーブガイドによる線路
４７，４８を直列に配置し、それぞれの線路長を５６μ
ｍと２６６μｍとしている。また、ＤＣカット用のキャ
パシタ５２の容量は５００フェムトファラッドとしてい
る。
【００２７】このように、コプレーナウェーブガイドの
線路４２，４３および４７，４８のように信号線幅を変
化させたラインを用いたアンプ整合回路としている。こ
のようにしてコプレーナウェーブガイドでの線路の信号
線幅を変えることで線路の特性インピーダンスを変化さ
せることが可能であり、これらの異なった特性インピー
ダンス線路の組み合わせで、並列のＭＩＭキャパシタと
同等の整合回路を構成することができる。この回路構成
は大きな電磁界モードの変化が生じないため主線路の主
要モードを乱すには至らない（アイソレーション悪化に
はつながらない）。
線路４２，４３および４７，４８のように信号線幅を変
化させたラインを用いたアンプ整合回路としている。こ
のようにしてコプレーナウェーブガイドでの線路の信号
線幅を変えることで線路の特性インピーダンスを変化さ
せることが可能であり、これらの異なった特性インピー
ダンス線路の組み合わせで、並列のＭＩＭキャパシタと
同等の整合回路を構成することができる。この回路構成
は大きな電磁界モードの変化が生じないため主線路の主
要モードを乱すには至らない（アイソレーション悪化に
はつながらない）。
【００２８】つまり、樹脂封止型フリップチップ実装用
のアンプ付きスイッチＭＭＩＣにおいて、アンプ利得に
よる通過特性の向上を図りつつアイソレーション特性の
低下を防止することができる。
のアンプ付きスイッチＭＭＩＣにおいて、アンプ利得に
よる通過特性の向上を図りつつアイソレーション特性の
低下を防止することができる。
【００２９】ここで、図５に示したように、ＭＭＩＣ
（チップ）３と回路基板２の接続を円柱バンプ２２にて
行い、その間を樹脂５で充填した構造としているととも
に、図４，５に示すように、ＭＭＩＣ（チップ）３にお
けるコプレーナウェーブガイドでの信号線路２０の両側
に配置されるグランド電極２１上にバンプ２２を配置し
ている。チップ３と回路基板２の接続を円柱バンプ２２
にて行い、その間を樹脂５で充填することにより、バン
プの接合強度の向上を図ることができる。また、信号線
路２０の両側のグランド電極２１上にバンプ２２を配置
することにより、高周波信号の漏れを遮断できる。
（チップ）３と回路基板２の接続を円柱バンプ２２にて
行い、その間を樹脂５で充填した構造としているととも
に、図４，５に示すように、ＭＭＩＣ（チップ）３にお
けるコプレーナウェーブガイドでの信号線路２０の両側
に配置されるグランド電極２１上にバンプ２２を配置し
ている。チップ３と回路基板２の接続を円柱バンプ２２
にて行い、その間を樹脂５で充填することにより、バン
プの接合強度の向上を図ることができる。また、信号線
路２０の両側のグランド電極２１上にバンプ２２を配置
することにより、高周波信号の漏れを遮断できる。
【００３０】さらに、図３での電源バイアス供給線路４
５，５０に関しても図４に示すように、電源バイアス供
給線路４５の両側に配置されるグランド電極２１上にも
バンプ６０を配置するとともに、電源バイアス供給線路
５０の両側に配置されるグランド電極２１上にもバンプ
６１を配置している。電源バイアス供給線路４５，５０
の両側のグランド電極２１上にもバンプ６０，６１を配
置することにより、高周波信号の漏れをさらに遮断でき
る。
５，５０に関しても図４に示すように、電源バイアス供
給線路４５の両側に配置されるグランド電極２１上にも
バンプ６０を配置するとともに、電源バイアス供給線路
５０の両側に配置されるグランド電極２１上にもバンプ
６１を配置している。電源バイアス供給線路４５，５０
の両側のグランド電極２１上にもバンプ６０，６１を配
置することにより、高周波信号の漏れをさらに遮断でき
る。
【００３１】次に、インピーダンス整合回路４１，４６
による効果について言及する。λ／４の奇数倍のスタブ
長の場合にはスタブ部は共振状態となり、図６に示すよ
うに、分岐部の根本から見た主線路のインピーダンス
（スタブ分岐部から先端を見た特性インピーダンス）Ｚ
inは、次式より無限大となる。
による効果について言及する。λ／４の奇数倍のスタブ
長の場合にはスタブ部は共振状態となり、図６に示すよ
うに、分岐部の根本から見た主線路のインピーダンス
（スタブ分岐部から先端を見た特性インピーダンス）Ｚ
inは、次式より無限大となる。
【００３２】
【数１】 ただし、位相定数：β＝２π／λ λ：伝送線路内の１波長当たりの長さ ＺL ：負荷インピーダンス ＺC ：線路インピーダンス この結果、目標周波数の基本波長λにおける電磁波のリ
ークは発生しない。よって、主線路のみに電磁波は伝搬
するため分岐部におけるモード変換や電磁波のリークは
発生しなくなる。
ークは発生しない。よって、主線路のみに電磁波は伝搬
するため分岐部におけるモード変換や電磁波のリークは
発生しなくなる。
【００３３】よって、分岐部での漏れが発生しないので
スイッチのアイソレーション特性低下を防止できる。ア
イソレーション悪化のメカニズムを以下に述べる。
スイッチのアイソレーション特性低下を防止できる。ア
イソレーション悪化のメカニズムを以下に述べる。
【００３４】まず、フリップチップ実装を行い樹脂封止
することでテトラフルオロエチレン樹脂製基板の電極と
ＭＭＩＣの電極のサンドウィッチ構造による、並行平板
モードの発生率が高くなる。さらに、アンプは増幅素子
の５０Ωから外れた入出力インピーダンスをスタブ等を
用いて５０Ω線路インピーダンスに整合するため、スタ
ブ分岐部は電磁界が大きく乱れる。その結果、スタブ分
岐部分でのモード変換の発生率が高くなる。
することでテトラフルオロエチレン樹脂製基板の電極と
ＭＭＩＣの電極のサンドウィッチ構造による、並行平板
モードの発生率が高くなる。さらに、アンプは増幅素子
の５０Ωから外れた入出力インピーダンスをスタブ等を
用いて５０Ω線路インピーダンスに整合するため、スタ
ブ分岐部は電磁界が大きく乱れる。その結果、スタブ分
岐部分でのモード変換の発生率が高くなる。
【００３５】以上の結果、スタブ分岐部で発生した電磁
界の乱れがモード変換を起こし平行平板モードとなり、
図７に示すように、スイッチの各出力端子の配線と結合
しアイソレーション特性を悪化する。
界の乱れがモード変換を起こし平行平板モードとなり、
図７に示すように、スイッチの各出力端子の配線と結合
しアイソレーション特性を悪化する。
【００３６】スタブ長とスイッチアイソレーションの関
係を、図８に示す３次元の簡易モデルを用い、電磁界シ
ミュレーションにて検証した結果を図９に示す。図８
は、テトラフルオロエチレン樹脂製基板７０の上にエポ
キシ樹脂層７１を介してＭＭＩＣ７２を重ねた場合を示
し、ＭＭＩＣ７２の裏面に描画した線路７３，７４によ
り第１ポート、第２ポート、第３ポートが形成され、こ
のポートは図７での第２チャンネル、ＨＥＭＴゲート入
力端子、第３チャンネルに対応するものである。
係を、図８に示す３次元の簡易モデルを用い、電磁界シ
ミュレーションにて検証した結果を図９に示す。図８
は、テトラフルオロエチレン樹脂製基板７０の上にエポ
キシ樹脂層７１を介してＭＭＩＣ７２を重ねた場合を示
し、ＭＭＩＣ７２の裏面に描画した線路７３，７４によ
り第１ポート、第２ポート、第３ポートが形成され、こ
のポートは図７での第２チャンネル、ＨＥＭＴゲート入
力端子、第３チャンネルに対応するものである。
【００３７】図９において、１／８λでアイソレーショ
ンは大きく悪化し、１／４λで最も改善される。−３０
ｄＢ以下を基準に考えてみると、電源バイアス供給用の
スタブ長は１／１６λ以下の時と、３／１６λ〜６／１
６λの時となることが分かった。よって、パターンレイ
アウト上、好ましい範囲は３／１６λ〜６／１６λであ
る。
ンは大きく悪化し、１／４λで最も改善される。−３０
ｄＢ以下を基準に考えてみると、電源バイアス供給用の
スタブ長は１／１６λ以下の時と、３／１６λ〜６／１
６λの時となることが分かった。よって、パターンレイ
アウト上、好ましい範囲は３／１６λ〜６／１６λであ
る。
【００３８】また、アルミナ基板よりもテトラフルオロ
エチレン樹脂製基板の方が誘電率が低く、平行平板モー
ドになりにくい。さらに、電源バイアス供給線路に用い
るスタブ線路４５，５０の特性インピーダンスを５０Ω
以上にすることにより、高周波信号の漏れが少なく、か
つ、バイアス供給を行うことができる。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
エチレン樹脂製基板の方が誘電率が低く、平行平板モー
ドになりにくい。さらに、電源バイアス供給線路に用い
るスタブ線路４５，５０の特性インピーダンスを５０Ω
以上にすることにより、高周波信号の漏れが少なく、か
つ、バイアス供給を行うことができる。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
【００３９】図１０には、図３に代わる本実施の形態に
おけるアンプ部の等価回路を示す。図１０において、ア
ンプ用半導体素子（ＨＥＭＴ）４０の信号入力側には入
力インピーダンス整合回路８０が設けられ、この整合回
路８０は、コプレーナウェーブガイドの信号線路８１に
対し並列のキャパシタ８２と直列のキャパシタ８３とス
タブ８４で構成されている。また、アンプ用半導体素子
（ＨＥＭＴ）４０の信号出力側には出力インピーダンス
整合回路８５が設けられ、この整合回路８５は、コプレ
ーナウェーブガイドの信号線路８６，８７に対し並列の
キャパシタ８８と直列のキャパシタ８９とスタブ９０で
構成されている。
おけるアンプ部の等価回路を示す。図１０において、ア
ンプ用半導体素子（ＨＥＭＴ）４０の信号入力側には入
力インピーダンス整合回路８０が設けられ、この整合回
路８０は、コプレーナウェーブガイドの信号線路８１に
対し並列のキャパシタ８２と直列のキャパシタ８３とス
タブ８４で構成されている。また、アンプ用半導体素子
（ＨＥＭＴ）４０の信号出力側には出力インピーダンス
整合回路８５が設けられ、この整合回路８５は、コプレ
ーナウェーブガイドの信号線路８６，８７に対し並列の
キャパシタ８８と直列のキャパシタ８９とスタブ９０で
構成されている。
【００４０】このように構成しても、小型化を図りつつ
アイソレーション特性の低下を防止することができる。
入力および出力インピーダンス整合回路８０，８５にお
いて、それぞれ、スタブ８４，９０を介してアンプ用半
導体素子（ＨＥＭＴ）４０への電源バイアス供給を行う
ようにするとともに、当該電源バイアス供給線路に用い
るスタブ８４，９０の線路長を、基本波長（λ）の３／
１６波長から６／１６波長の間にしている。
アイソレーション特性の低下を防止することができる。
入力および出力インピーダンス整合回路８０，８５にお
いて、それぞれ、スタブ８４，９０を介してアンプ用半
導体素子（ＨＥＭＴ）４０への電源バイアス供給を行う
ようにするとともに、当該電源バイアス供給線路に用い
るスタブ８４，９０の線路長を、基本波長（λ）の３／
１６波長から６／１６波長の間にしている。
【００４１】詳しくは、トランジスタ４０のゲート端子
には、スタブ長が３５１μｍで特性インピーダンスが８
７Ωのコプレーナウェーブガイドによる線路８４で、ゲ
ートバイアスＶg が供給される。入力側のインピーダン
スマッチングを行うための構成として、直列のＭＩＭキ
ャパシタ８３と５０Ω線路（８１）に並列のＭＩＭキャ
パシタ８２を用いている。線路長は３μｍであり、キャ
パシタの容量はそれぞれ、５１フェムトファラッド、５
３フェムトファラッドである。
には、スタブ長が３５１μｍで特性インピーダンスが８
７Ωのコプレーナウェーブガイドによる線路８４で、ゲ
ートバイアスＶg が供給される。入力側のインピーダン
スマッチングを行うための構成として、直列のＭＩＭキ
ャパシタ８３と５０Ω線路（８１）に並列のＭＩＭキャ
パシタ８２を用いている。線路長は３μｍであり、キャ
パシタの容量はそれぞれ、５１フェムトファラッド、５
３フェムトファラッドである。
【００４２】また、トランジスタ４０のドレイン端子に
は、スタブ長が３５１μｍで特性インピーダンスが８７
Ωのコプレーナウェーブガイドによる線路９０で、ドレ
インバイアスが供給される。出力側のインピーダンスマ
ッチングを行うための構成として、５０Ω線路８６に対
し並列のＭＩＭキャパシタ８８、５０Ωの線路８７、直
列のＭＩＭキャパシタ８９を用いている。それぞれの値
は線路長９２μｍ、２００フェムトファラッド、線路長
１０μｍ、５０フェムトファラッドである。
は、スタブ長が３５１μｍで特性インピーダンスが８７
Ωのコプレーナウェーブガイドによる線路９０で、ドレ
インバイアスが供給される。出力側のインピーダンスマ
ッチングを行うための構成として、５０Ω線路８６に対
し並列のＭＩＭキャパシタ８８、５０Ωの線路８７、直
列のＭＩＭキャパシタ８９を用いている。それぞれの値
は線路長９２μｍ、２００フェムトファラッド、線路長
１０μｍ、５０フェムトファラッドである。
【００４３】このように、電源バイアス供給線路に用い
るスタブ線路８４，９０の特性インピーダンスを５０Ω
以上にすることにより、高周波信号の漏れが少なく、か
つ、バイアス供給を行うことができる。
るスタブ線路８４，９０の特性インピーダンスを５０Ω
以上にすることにより、高周波信号の漏れが少なく、か
つ、バイアス供給を行うことができる。
【００４４】また、電源バイアス供給線路に用いるスタ
ブ線路８４の先端はキャパシタ９１を介してグランド側
へ短絡している。同様に、電源バイアス供給線路に用い
るスタブ線路９０の先端はキャパシタ９２を介してグラ
ンド側へ短絡している。
ブ線路８４の先端はキャパシタ９１を介してグランド側
へ短絡している。同様に、電源バイアス供給線路に用い
るスタブ線路９０の先端はキャパシタ９２を介してグラ
ンド側へ短絡している。
【００４５】このように電源バイアス供給線路に用いる
スタブ線路８４，９０の先端をキャパシタ９１，９２を
介してグランド側へ短絡することにより、高周波のバイ
アス端子側へのリークをカットすることができる。
スタブ線路８４，９０の先端をキャパシタ９１，９２を
介してグランド側へ短絡することにより、高周波のバイ
アス端子側へのリークをカットすることができる。
【００４６】また、図１０の並列のキャパシタ８２，８
８として、ＭＩＭ（Ｍetal Ｉnsulator Ｍetal）キャ
パシタを用いており、図１１には、ＭＩＭキャパシタ８
２，８８の構造を示す。上層配線である信号線路１００
の下に窒化膜（絶縁膜）１０１を介して下層配線である
導体１０２をその一部が重なるように配置し、導体１０
２がグランド電極１０３とつながっている。よって、上
層配線である信号線路１００と下層配線１０２との間に
窒化膜（絶縁膜）１０１を配した、いわゆるサンドウィ
ッチ構造としている。例えば、２００フェムトファラッ
ドの容量の場合では、上層配線１００と下層配線１０２
の重なり合う電極面積は３２０平方μｍ（１０×３２μ
ｍ）とすることにより、オープンスタブに対し非常に微
小サイズで作製でき、チップサイズを小さくできる。
８として、ＭＩＭ（Ｍetal Ｉnsulator Ｍetal）キャ
パシタを用いており、図１１には、ＭＩＭキャパシタ８
２，８８の構造を示す。上層配線である信号線路１００
の下に窒化膜（絶縁膜）１０１を介して下層配線である
導体１０２をその一部が重なるように配置し、導体１０
２がグランド電極１０３とつながっている。よって、上
層配線である信号線路１００と下層配線１０２との間に
窒化膜（絶縁膜）１０１を配した、いわゆるサンドウィ
ッチ構造としている。例えば、２００フェムトファラッ
ドの容量の場合では、上層配線１００と下層配線１０２
の重なり合う電極面積は３２０平方μｍ（１０×３２μ
ｍ）とすることにより、オープンスタブに対し非常に微
小サイズで作製でき、チップサイズを小さくできる。
【００４７】なお、図１１の他にも図１２に示すよう
に、上層配線であるグランド電極１０３の下に窒化膜
（絶縁膜）１０１を介して下層配線である導体１０２を
その一部が重なるように配置し、導体１０２を信号線路
１００とつなげることによりＭＩＭキャパシタを構成し
てもよい。
に、上層配線であるグランド電極１０３の下に窒化膜
（絶縁膜）１０１を介して下層配線である導体１０２を
その一部が重なるように配置し、導体１０２を信号線路
１００とつなげることによりＭＩＭキャパシタを構成し
てもよい。
【００４８】このように、図１０での並列のＭＩＭキャ
パシタ８２，８８は、図１１，１２に示したように、数
１０-15 Ｆと極小で、パターンサイズは数十μｍ四角と
小さい。そのため、電磁界モードを変化するには至らな
い。よって、主線路の主要モードを乱すことは無い（ア
イソレーション悪化にはつながらない）。
パシタ８２，８８は、図１１，１２に示したように、数
１０-15 Ｆと極小で、パターンサイズは数十μｍ四角と
小さい。そのため、電磁界モードを変化するには至らな
い。よって、主線路の主要モードを乱すことは無い（ア
イソレーション悪化にはつながらない）。
【００４９】本例でも、図５に示したように、ＭＭＩＣ
（チップ）３と回路基板２の接続を円柱バンプ２２にて
行い、その間を樹脂５で充填した構造とするとともに、
図４に示すように、ＭＭＩＣ（チップ）３におけるコプ
レーナウェーブカイドでの信号線路２０の両側に配置さ
れるグランド電極２１上にバンプ２２を配置している。
さらに、図１０での電源バイアス供給線路８４，９０の
両側に配置されるグランド電極には図４で説明したよう
にグランド電極２１の上にバンプ６０，６１を配置して
いる。
（チップ）３と回路基板２の接続を円柱バンプ２２にて
行い、その間を樹脂５で充填した構造とするとともに、
図４に示すように、ＭＭＩＣ（チップ）３におけるコプ
レーナウェーブカイドでの信号線路２０の両側に配置さ
れるグランド電極２１上にバンプ２２を配置している。
さらに、図１０での電源バイアス供給線路８４，９０の
両側に配置されるグランド電極には図４で説明したよう
にグランド電極２１の上にバンプ６０，６１を配置して
いる。
【図１】 実施の形態における高周波モジュールの斜視
図。
図。
【図２】 アンプ付きスイッチの回路図。
【図３】 第１の実施形態におけるアンプの回路構成
図。
図。
【図４】 ＭＭＩＣの裏面を示す平面図。
【図５】 ＭＭＩＣのバンプによる接合部を示す縦断面
図。
図。
【図６】 インピーダンス整合を説明するための図。
【図７】 アイソレーション特性の悪化を説明するため
の図。
の図。
【図８】 電磁界シミュレーションに用いたモデルを示
す図。
す図。
【図９】 電磁界シミュレーション結果を示す図。
【図１０】 第２の実施形態におけるアンプの回路構成
図。
図。
【図１１】 ＭＩＭキャパシタを示す図。
【図１２】 ＭＩＭキャパシタを示す図。
２…回路基板、３…ＭＭＩＣ（チップ）、１０…高周波
スイッチ、１１…アンプ、２１…グランド電極、２２…
バンプ、４０…アンプ用半導体素子（ＨＥＭＴ）、４１
…入力インピーダンス整合回路、４２，４３…コプレー
ナウェーブカイドの信号線路、４４…キャパシタ、４５
…スタブ、４６…出力インピーダンス整合回路、４７，
４８…コプレーナウェーブカイドの信号線路、４９…キ
ャパシタ、５０…スタブ、５１，５２…キャパシタ、６
０，６１…バンプ、８０…入力インピーダンス整合回
路、８１…コプレーナウェーブカイドの信号線路、８２
…キャパシタ、８３…キャパシタ、８４…スタブ、８５
…出力インピーダンス整合回路、８６，８７…コプレー
ナウェーブカイドの信号線路、８８…キャパシタ、８９
…キャパシタ、９０…スタブ、９１，９２…キャパシ
タ。
スイッチ、１１…アンプ、２１…グランド電極、２２…
バンプ、４０…アンプ用半導体素子（ＨＥＭＴ）、４１
…入力インピーダンス整合回路、４２，４３…コプレー
ナウェーブカイドの信号線路、４４…キャパシタ、４５
…スタブ、４６…出力インピーダンス整合回路、４７，
４８…コプレーナウェーブカイドの信号線路、４９…キ
ャパシタ、５０…スタブ、５１，５２…キャパシタ、６
０，６１…バンプ、８０…入力インピーダンス整合回
路、８１…コプレーナウェーブカイドの信号線路、８２
…キャパシタ、８３…キャパシタ、８４…スタブ、８５
…出力インピーダンス整合回路、８６，８７…コプレー
ナウェーブカイドの信号線路、８８…キャパシタ、８９
…キャパシタ、９０…スタブ、９１，９２…キャパシ
タ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇田 尚典 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 Ｆターム(参考） 5J012 BA04 5J067 AA04 AA41 CA75 FA12 HA12 HA29 KA29 KA48 KA68 KS14 LS13 MA22 QS04
Claims (20)
- 【請求項１】 ワンチップ内に高周波スイッチ（１０）
とアンプ（１１）を集積化し、当該チップ（３）を回路
基板（２）の上にフリップチップ実装するとともに、チ
ップ（３）と回路基板（２）との間を樹脂封止した高周
波モジュールであって、 前記チップ（３）におけるアンプ用半導体素子（４０）
の信号入力側に、線幅を変化させたコプレーナウェーブ
ガイドの信号線路（４２，４３）と当該信号線路（４
２，４３）に対し直列のキャパシタ（４４）とスタブ
（４５）で構成するインピーダンス整合回路（４１）を
配したことを特徴とする高周波モジュール。 - 【請求項２】 請求項１に記載の高周波モジュールにお
いて、 前記アンプ用半導体素子（４０）の信号出力側に、線幅
を変化させたコプレーナウェーブガイドの信号線路（４
７，４８）と当該信号線路（４７，４８）に対し直列の
キャパシタ（４９）とスタブ（５０）で構成するインピ
ーダンス整合回路（４６）を配したことを特徴とする高
周波モジュール。 - 【請求項３】 請求項１または２に記載の高周波モジュ
ールにおいて、 前記スタブ（４５，５０）を介して前記アンプ用半導体
素子（４０）への電源バイアス供給を行うようにすると
ともに、当該電源バイアス供給線路に用いるスタブ（４
５，５０）の線路長を、基本波長（λ）の３／１６波長
から６／１６波長の間にしたことを特徴とする高周波モ
ジュール。 - 【請求項４】 請求項３に記載の高周波モジュールにお
いて、 電源バイアス供給線路に用いるスタブ線路（４５，５
０）の特性インピーダンスを５０Ω以上にしたことを特
徴とする高周波モジュール。 - 【請求項５】 請求項３に記載の高周波モジュールにお
いて、 電源バイアス供給線路に用いるスタブ線路（４５，５
０）の先端をキャパシタ（５１，５２）を介してグラン
ド側へ短絡したことを特徴とする高周波モジュール。 - 【請求項６】 請求項１に記載の高周波モジュールにお
いて、 スイッチ（１０）のチャンネル数を「２」以上としたこ
とを特徴とする高周波モジュール。 - 【請求項７】 請求項１に記載の高周波モジュールにお
いて、 前記チップ（３）と回路基板（２）の接続を円柱バンプ
（２２）にて行い、その間を樹脂（５）で充填したこと
を特徴とする高周波モジュール。 - 【請求項８】 請求項１に記載の高周波モジュールにお
いて、 前記回路基板（２）の材料としてテトラフルオロエチレ
ン樹脂を用いたことを特徴とする高周波モジュール。 - 【請求項９】 請求項１に記載の高周波モジュールにお
いて、 前記チップ（３）におけるコプレーナウェーブガイドで
の信号線路（２０）の両側に配置されるグランド電極
（２１）上にバンプ（２２）を配置したことを特徴とす
る高周波モジュール。 - 【請求項１０】 請求項９に記載の高周波モジュールに
おいて、 前記チップ（３）における電源バイアス供給線路（４
５，５０）の両側に配置されるグランド電極（２１）上
にもバンプ（６０，６１）を配置したことを特徴とする
高周波モジュール。 - 【請求項１１】 ワンチップ内に高周波スイッチ（１
０）とアンプ（１１）を集積化し、当該チップ（３）を
回路基板（２）の上にフリップチップ実装するととも
に、チップ（３）と回路基板（２）との間を樹脂封止し
た高周波モジュールであって、 前記チップ（３）におけるアンプ用半導体素子（４０）
の信号入力側に、コプレーナウェーブガイドの信号線路
（８１）に対し並列のキャパシタ（８２）と直列のキャ
パシタ（８３）とスタブ（８４）で構成するインピーダ
ンス整合回路（８０）を配したことを特徴とする高周波
モジュール。 - 【請求項１２】 請求項１１に記載の高周波モジュール
において、 前記アンプ用半導体素子（４０）の信号出力側に、コプ
レーナウェーブガイドの信号線路（８６，８７）に対し
並列のキャパシタ（８８）と直列のキャパシタ（８９）
とスタブ（９０）で構成するインピーダンス整合回路
（８５）を配したことを特徴とする高周波モジュール。 - 【請求項１３】 請求項１１または１２に記載の高周波
モジュールにおいて、 前記スタブ（８４，９０）を介して前記アンプ用半導体
素子（４０）への電源バイアス供給を行うようにすると
ともに、当該電源バイアス供給線路に用いるスタブ（８
４，９０）の線路長を、基本波長（λ）の３／１６波長
から６／１６波長の間にしたことを特徴とする高周波モ
ジュール。 - 【請求項１４】 請求項１３に記載の高周波モジュール
において、 電源バイアス供給線路に用いるスタブ線路（８４，９
０）の特性インピーダンスを５０Ω以上にしたことを特
徴とする高周波モジュール。 - 【請求項１５】 請求項１３に記載の高周波モジュール
において、 電源バイアス供給線路に用いるスタブ線路（８４，９
０）の先端をキャパシタ（９１，９２）を介してグラン
ド側へ短絡したことを特徴とする高周波モジュール。 - 【請求項１６】 請求項１１に記載の高周波モジュール
において、 スイッチ（１０）のチャンネル数を「２」以上としたこ
とを特徴とする高周波モジュール。 - 【請求項１７】 請求項１１に記載の高周波モジュール
において、 前記チップ（３）と回路基板（２）の接続を円柱バンプ
（２２）にて行い、その間を樹脂（５）で充填したこと
を特徴とする高周波モジュール。 - 【請求項１８】 請求項１１に記載の高周波モジュール
において、 前記回路基板（２）の材料としてテトラフルオロエチレ
ン樹脂を用いたことを特徴とする高周波モジュール。 - 【請求項１９】 請求項１１に記載の高周波モジュール
において、 前記チップ（３）におけるコプレーナウェーブガイドで
の信号線路（２０）の両側に配置されるグランド電極
（２１）上にバンプ（２２）を配置したことを特徴とす
る高周波モジュール。 - 【請求項２０】 請求項１９に記載の高周波モジュール
において、 前記チップ（３）における電源バイアス供給線路（８
４，９０）の両側に配置されるグランド電極（２１）上
にもバンプ（６０，６１）を配置したことを特徴とする
高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096377A JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096377A JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299901A true JP2002299901A (ja) | 2002-10-11 |
| JP4547823B2 JP4547823B2 (ja) | 2010-09-22 |
Family
ID=18950295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096377A Expired - Fee Related JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4547823B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048005A (ko) * | 2002-12-02 | 2004-06-07 | 한국전자통신연구원 | 가변 임피던스 매칭회로 |
| KR101301816B1 (ko) * | 2010-03-25 | 2013-08-29 | 한국전자통신연구원 | 증폭기 스위치로 동작하는 다기능 ｍｍｉｃ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786851A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 高周波集積回路 |
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| JP2000244209A (ja) * | 1999-02-22 | 2000-09-08 | Sharp Corp | 高周波用半導体装置 |
-
2001
- 2001-03-29 JP JP2001096377A patent/JP4547823B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786851A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 高周波集積回路 |
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| JP2000244209A (ja) * | 1999-02-22 | 2000-09-08 | Sharp Corp | 高周波用半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048005A (ko) * | 2002-12-02 | 2004-06-07 | 한국전자통신연구원 | 가변 임피던스 매칭회로 |
| KR101301816B1 (ko) * | 2010-03-25 | 2013-08-29 | 한국전자통신연구원 | 증폭기 스위치로 동작하는 다기능 ｍｍｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4547823B2 (ja) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| US20030063427A1 (en) | Variable capacitor and a variable inductor | |
| US3936864A (en) | Microwave transistor package | |
| EP2242103B1 (en) | Chip with field-effect transistors and contact bumps for flip-chip connection | |
| KR102632903B1 (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
| US4604591A (en) | Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line | |
| JPH0774285A (ja) | 半導体装置 | |
| US5872485A (en) | Dielectric line waveguide which forms electronic circuits | |
| KR102081497B1 (ko) | 고출력 rf 트랜지스터 상의 매립형 고조파 종단 | |
| US6717492B2 (en) | Planar dielectric integrated circuit with line conversion conductor patterns | |
| JP2001267503A (ja) | キャパシタ及び集積回路 | |
| US20230140612A1 (en) | Radio frequency integrated circuit | |
| JP2002252302A (ja) | 高周波用回路基板およびこれを用いた半導体装置 | |
| US6249013B1 (en) | Microwave-millimeter wave circuit device and method for manufacturing the same | |
| JP4547823B2 (ja) | 高周波モジュール | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| JP4413701B2 (ja) | 分布型増幅器 | |
| WO2006065305A1 (en) | Monolithic microwave integrated circuit compatible fet structure | |
| JPS6251509B2 (ja) | ||
| US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
| JP2015052574A (ja) | 高周波特性測定治具装置 | |
| Song et al. | Millimeter-wave coplanar strip (CPS) line flip chip packaging on PCBs | |
| JPH066151A (ja) | 高周波半導体装置 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |