JP2002299816A - 多層回路板 - Google Patents

多層回路板

Info

Publication number
JP2002299816A
JP2002299816A JP2001090241A JP2001090241A JP2002299816A JP 2002299816 A JP2002299816 A JP 2002299816A JP 2001090241 A JP2001090241 A JP 2001090241A JP 2001090241 A JP2001090241 A JP 2001090241A JP 2002299816 A JP2002299816 A JP 2002299816A
Authority
JP
Japan
Prior art keywords
line layer
signal line
thickness
circuit board
insulating substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001090241A
Other languages
English (en)
Inventor
Yui Chian Chon
ユイ チアン チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHEN TAA TEIEN NAO KOFUN YUGEN
SHEN TAA TEIEN NAO KOFUN YUGENKOSHI
Original Assignee
SHEN TAA TEIEN NAO KOFUN YUGEN
SHEN TAA TEIEN NAO KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHEN TAA TEIEN NAO KOFUN YUGEN, SHEN TAA TEIEN NAO KOFUN YUGENKOSHI filed Critical SHEN TAA TEIEN NAO KOFUN YUGEN
Priority to JP2001090241A priority Critical patent/JP2002299816A/ja
Publication of JP2002299816A publication Critical patent/JP2002299816A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 従来、高速信号の反射を低減して電磁波妨害
を減らすことが可能な満足の行く多層回路板が提供され
ていなかった。 【解決手段】 第1、第2、第3、第4および第5の絶
縁基板と、第1、第2、第3および第4の信号線層と、
接地線層と、電源線層とが互いに圧接により厚さが約
1.0mの回路板が形成され、前記第1の信号線層は前
記接地線層に対して第1の抵抗値を有し、前記第2の信
号線層は前記接地線層と前記電源線層に対して第2の抵
抗値を有し、前記第3信号線層は前記接地線層と前記電
源線層に対して第3の抵抗値を有し、前記第4の信号線
層は前記電源線層に対して第4の抵抗値を有し、前記絶
縁基板は最適の範囲内に納まることによって、前記第
1、第2、第3および第4の抵抗値は49.5〜60.
5Ωにするように構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層回路板に関し、
特に、インピーダンス整合により高速信号反射を低減し
て電磁波妨害を減少することができる多層回路板に関す
る。
【0002】
【従来の技術】図7に従来の厚さ約1.0mmの多層回
路板の例を示す。図7に示されるように、従来例の1.
0mmの多層回路板は、それぞれ相互に積み重ねた第
1、第2、第3、第4および第5の絶縁基板A1,A
2,A3,A4およびA5と、前記第1の絶縁基板A1
における前記第2の絶縁基板A2と対面する面に設けら
れた第1の信号線層S1と、前記第1および前記第2の
絶縁基板A1およびA2の間に設けられた接地線層(G
ND)と、前記第2および前記第3の絶縁基板A2およ
びA3の間に設けられた第2の信号線層S2と、前記第
3および前記第4の絶縁基板A3およびA4の間に設け
られた第3の信号線層S3と、前記第4および前記第5
の絶縁基板A4およびA5の間に設けられた電源線層P
WRと、前記第5の絶縁基板A5における前記第4の絶
縁基板A4と対面する面に設けられた第4の信号線層S
4とからなる。
【0003】前記第1、第2、第3、第4および第5の
絶縁基板A1,A2,A3,A4およびA5と、前記第
1、第2、第3および第4の信号線層S1,S2,S3
およびS4と、接地線層GNDおよび電源線層PWRと
は互いにプレスボンドにより厚さが約1.0mmの回路
板として構成されている。第1および第4の信号線層S
1およびS4は電気素子(図示しない)が実装される。
第1、第3および第5の絶縁基板A1,A3およびA5
はそれぞれ厚さが約2.8milである。第2および第
4の絶縁基板A2およびA4はそれぞれ厚さが約14m
ilである。第1、第3および第5の絶縁基板A1,A
3およびA5はそれぞれポリエステルプレプレッグから
作られる。ここで、milは、膜厚等の厚さの単位であ
り、1mil(ミル)は、1000分の1インチ(2
5.4μm)である。
【0004】第2および第4の絶縁基板A2およびA4
はそれぞれ紙またはガラス繊維を含む繊維質芯材からな
る。上記構成において、前記第1の信号線層S1は前記
接地線層GNDに対して第1の抵抗値Rs1を有し、前
記第2の信号線層S2は接地線層GNDおよび電源線層
PWRに対して第2の抵抗値Rs2を有している。前記
第3の信号線層S3は接地線層GNDおよび電源線層P
WRに対して第3の抵抗値Rs3を有している。前記第
4の信号線層S4は電源線層PWRに対して第4の抵抗
値Rs4を有している。第1および第4の抵抗値Rs1
およびRs4は約42Ωである。第2および第3の抵抗
Rs2およびRs3は約64Ωである。
【0005】図8に、他の従来の厚さ約1.2mmの多
層回路板例を示す。この例の1.2mmの多層回路板
は、第1、第2、第3、第4および第5の絶縁基板B
1,B2,B3,B4およびB5と、第1、第2、第3
および第4の信号線層S1,S2,S3およびS4と、
接地線層GNDと、電源線層PWRとを含み、互いにプ
レスボンドにより約1.2mm厚の回路板を構成してい
る。
【0006】第1および第4の信号線層S1およびS4
には電気素子10が実装される。前記した図7の例と違
って、第3の絶縁基板B3は約8mil厚である。第2
および第4の絶縁基板B2およびB4はそれぞれ厚さが
約6milである。第1および第5の絶縁基板B1およ
びB5はそれぞれ約8mil厚である。上記の構成にお
いて、前記第1の信号線層S1は前記接地線層GNDに
対して第1の抵抗値Rs1を有している。前記第2の信
号線層S2は接地線層GNDおよび電源線層PWRに対
して第2の抵抗値Rs2を有している。前記第3の信号
線層S3は接地線層GNDおよび電源線層PWRに対し
て第3の抵抗値Rs3を有している。前記第4の信号線
層S4は電源線層PWRに対して第4の抵抗値Rs4を
有している。第1および第4の抵抗値Rs1およびRs
4は約71Ωであり、第2および第3の抵抗値Rs2お
よびRs3は約46Ωである。
【0007】図9に、さらに他の従来の厚さ約1.6m
mの多層回路板例を示す。この例の1.6mmの多層回
路板は、第1、第2、第3、第4と第5の絶縁基板C
1,C2,C3,C4,C5と、第1、第2、第3と第
4の信号線層S1、S2、S3、S4と、接地線層GN
Dと、電源線層PWRとを含み、互いにプレスボンドに
より約1.6mm厚の回路板を構成している。
【0008】第1および第4の信号線層S1、S4には
電気素子(図示しない)が実装される。前記図7および
図8の例と違って、第3の絶縁基板C3は約5.7mi
l厚である。第2および第4の絶縁基板C2およびC4
はそれぞれ厚さが約16milである。第1および第5
の絶縁基板C1およびC5はそれぞれ約10mil厚で
ある。上記の構成において、前記第1の信号線層S1は
前記接地線層GNDに対して第1の抵抗値Rs1を有し
ている。前記第2の信号線層S2は接地線層GNDおよ
び電源線層PWRに対して第2の抵抗値Rs2を有して
いる。前記第3の信号線層S3は接地線層GNDおよび
電源線層PWRに対して第3の抵抗値Rs3を有してい
る。前記第4の信号線層S4は電源線層PWRに対して
第4の抵抗値Rs4を有している。第1および第4の抵
抗値Rs1およびRs4は約78Ωであり、第2と第3
の抵抗値Rs2、Rs3は約69Ωである。
【0009】
【発明が解決しようとする課題】上記した従来の回路板
によれば、配線層および絶縁基板を通して電気接続をす
ることから、下記の幾つかの欠点がある。 (1)高速信号伝送による反射が大きい:インテルによ
って定められた標準理論値によれば、回路板における隣
接した配線層間の抵抗は高速信号伝送の際好ましくは5
5±10%Ωの範囲内、例えば、49.5Ωと60.5
Ωとの間である。しかしながら、上記した従来の回路板
の抵抗はインテルが推奨する理想の範囲から外れてい
る。その上、第1および第4の抵抗値Rs1およびRs
4と第2および第3の抵抗値Rs2およびRs3とは大
きく違っている。このような大きな違いはインピーダン
スの不整合をもたらす。このように、高速信号が従来の
回路板を通じて伝送され、第1の信号線層S1または第
4の信号線層S4から第2の信号線層S2または第3の
信号線層S3へ送信される際、結果として信号反射が生
じる。高速信号の反射指数は次式で求められる。
【0010】
【数1】
【0011】図7、図8および図9の回路板における反
射指数はそれぞれ0.208、0.21および0.06
1である。反射が大きければ、波形も大きく歪み、信号
の質は低下する。前記の観点により、従来の多層回路板
は高速信号伝送に適さない。 (2)磁束の消磁力が弱められる:高速信号の反射によ
り定常波を起こすので、高速信号の電磁波の発生を増
し、回路板の磁束の消磁力が弱くなるため、著しく電磁
波妨害をもたらす。
【0012】従って、本発明の目的は、インピーダンス
整合にすることによって高速信号の反射を低減し、且
つ、電磁波妨害を減らすことができる多層回路板を提供
することにある。
【0013】
【課題を解決するための手段】本発明によれば、それぞ
れ順に重ねられた第1、第2、第3、第4および第5の
絶縁基板と、前記第1の絶縁基板における前記第2の絶
縁基板と対面する面に設けられた第1の信号線層と、前
記第1および前記第2の絶縁基板の間に設けられた接地
線層と、前記第2および前記第3の絶縁基板の間に設け
られた第2の信号線層と、前記第3および前記第4の絶
縁基板の間に設けられた第3の信号線層と、前記第4お
よび前記第5の絶縁基板の間に設けられた電源線層と、
前記第5の絶縁基板における前記第4の絶縁基板と対面
する面に設けられた第4の信号線層と、を有する回路板
であって、前記第1、第2、第3、第4および第5の絶
縁基板と、前記第1、第2、第3および第4の信号線層
と、前記接地線層と、前記電源線層とは、互いに圧接に
より厚さが約1.6mmの回路板が形成され、前記第1
および前記第5の絶縁基板はそれぞれ厚さが5.7±
0.285milであり、前記第2および前記第4の絶
縁基板は、それぞれ厚さが8±0.4milであり、前
記第3の絶縁基板は厚さが24.6±1.23milで
あり、前記第1の信号線層は前記接地線層に対して第1
の抵抗値を有し、前記第2の信号線層は前記接地線層と
前記電源線層に対して第2の抵抗値を有し、前記第3信
号線層は前記接地線層と前記電源線層に対して第3の抵
抗値を有し、前記第4の信号線層は前記電源線層に対し
て第4の抵抗値を有し、前記第1、第2、第3および第
4の抵抗値を49.5〜60.5Ωにすることを特徴と
する多層回路板が提供される。
【0014】
【発明の実施の形態】本発明の他の特徴や、長所は、次
の好ましい実施例の図示に基づいた詳細な説明により明
らかとなろう。図1は、本発明に係る第1実施例の多層
回路板を示す。該第1実施例の多層回路板はそれぞれ順
に重ねられる第1、第2、第3、第4と第5の絶縁基板
D1、D2、D3、D4、D5と、第1の絶縁基板D1
における第2の絶縁基板D2と対面する面に配置される
第1の信号線層S1と、第1と第2の絶縁基板D1、D
2の間に設けられる接地線層GNDと、第2と第3の絶
縁基板D2、D3の間に設けられる第2の信号線層S2
と、第3と第4の絶縁基板D3、D4の間に設けられる
第3の信号線層S3と、第4と第5の絶縁基板D4、D
5の間に配置される電源線層PWRと、第5の絶縁基板
D5における第4の絶縁基板D4と対面する面に設けら
れる第4の信号線層S4と、をそなえてなる。第1と第
4の信号線層S1、S4は電気素子(図示しない)が実
装される。
【0015】この実施例において、第1、第2、第3、
第4と第5の絶縁基板D1、D2、D3、D4、D5
と、第1、第2、第3と第4の信号線層S1、S2、S
3、S4と、接地線層GNDと、電源線層PWRとは、
互いに圧接により厚さ約1.0mmの回路板が形成され
る。回路板は圧接により第2と第3の信号線層S2、S
3は第3の絶縁基板D3を挟むことになる。接地線層G
NDと第2の信号線層S2および第3信号線層S3と電
源線層PWRはそれぞれ第2と第4絶縁基板D2、D4
を挟むことになる。また、第1と第4の信号線層S1、
S4は上記サンドイッチ構造を両側から挟んでいる。
【0016】第1実施例によれば、第1と第5の絶縁基
板D1、D5はそれぞれ厚さが5.225〜5.775
mil間にある。第2と第4の絶縁基板D2、D4はそ
れぞれ厚さが7.6〜8.4mil間にある。第3の絶
縁基板D3は厚さが3.8〜4.2mil間にある。第
1の信号線層S1は接地線層GNDに対して第1の抵抗
値Rs1を有し、第2の信号線層S2は接地線層GND
と電源線層PWRに対して第2の抵抗値Rs2をもつ。
第3の信号線層S3は接地線層GNDと電源線層PWR
に対して第3の抵抗値Rs3を有し、第4の信号線層S
4は電源線層PWRに対して第4の抵抗値Rs4をも
つ。
【0017】前記絶縁基板D1、D2、D3、D4とD
5の厚みは前記範囲内に納めることにより、前記第1、
第2、第3と第4の抵抗値Rs1、Rs2、Rs3、R
s4は49.5〜60.5Ω内にすることができる。第
1、第3と第5の絶縁基板D1、D3、D5は少なくと
も一つがポリエステルプレプレッグからなる。第2およ
び第4の絶縁基板D2、D4は少なくとも一つが紙繊維
またはガラス繊維を含む繊維質心材からなる。第1実施
例において、第1と第5の絶縁基板D1、D5の厚さは
等しく、第2と第4の絶縁基板D2、D4は等しい。第
1と第4の信号線層S1、S4は厚さが約0.7mil
であり、第2と第3の信号線層S2、S3、接地線層G
ND、電源線層PWRはそれぞれ厚さが1.4milで
ある。また、第1、第2、第3と第4の抵抗値Rs1、
Rs2、Rs3、Rs4は等しくするのが望ましい。
【0018】第1と第4の抵抗値は下記の式(1)から
算出される。
【0019】
【数2】
【0020】ここで、ERは絶縁基板の誘電係数で、
4.5であり、H3は第1、第5の絶縁基板D1、D5
の厚さであり、Wは第1と第4の信号線層S1、S4の
トレースにおける幅で、6milであり、T1は第1、
第4の信号線層S1、S4の厚さで、0.7milであ
る。同様に、第2および第3の抵抗値Rs2およびRs
3は下記の式(2)〜(4)より得ることができる。
【0021】
【数3】
【0022】ここで、ERは誘電係数で、4.5であ
り、H2は第2、第4の絶縁基板D2、D4の厚さであ
り、H1は第3の絶縁基板D3の厚さであり、T2は第
2、第3の信号線層S2、S3の厚さで、1.4mil
であり、Wは第2と第3の信号線層S2、S3のトレー
スにおける幅で、6milである。
【0023】
【数4】
【0024】なお、回路板の厚さは全部で約1.0mm
(約39mil)またはその誤差範囲にする必要があ
る。式(5)により手探り計算を続けてH1、H2およ
びH3の最適の値が得られる。第3の絶縁基板D3の厚
さのH1は前記好ましい範囲の3.8〜4.2mil内
にあり、好ましくは4milである。第2、第4の絶縁
基板D2、D4の厚さのH2は前記好ましい範囲の7.
6〜8.4mil内にあり、好ましくは8milであ
る。第1、第5の絶縁基板D1、D5の厚さのH3は前
記好ましい範囲の5.225〜5.775mil内にあ
り、好ましくは5.5milである。このようにして、
第1の抵抗値Rs1は第4の抵抗値Rs4と等しく、4
8Ωである。第2の抵抗値Rs2は第3の抵抗値Rs3
に等しく、48Ωである。この実施例の回路板の全体の
厚さは、
【0025】
【数5】
【0026】図2〜図4において、本発明の第2実施例
における多層回路板は、第1、第2、第3、第4および
第5の絶縁基板E1,E2,E3,E4およびE5と、
第1、第2、第3および第4の信号線層S1,S2,S
3およびS4と、接地線層GNDと、電源線層PWRは
同様に圧接して厚さ約1.2mmの回路板が形成され
る。第1および第4の信号線層S1およびS4は電気素
子30が実装される。
【0027】第2実施例において、第1および第5の絶
縁基板E1およびE5はそれぞれ厚さが4.175〜
4.725mil間にある。第2および第4の絶縁基板
E2およびE4はそれぞれ厚さが5.7〜6.3mil
間にある。第3の絶縁基板E3は厚さが15.2〜1
6.8mil間にある。第1の信号線層S1は接地線層
GNDに対して第1の抵抗値Rs1を有し、第2の信号
線層S2は接地線層GNDおよび電源線層PWRに対し
て第2の抵抗値Rs2を有し、第3の信号線層S3は接
地線層GNDおよび電源線層PWRに対して第3の抵抗
値Rs3を有し、第4の信号線層S4は電源線層PWR
に対して第4の抵抗値Rs4を有する。前記絶縁基板E
1,E2,E3,E4およびE5の厚みは前記範囲内に
納めることにより、前記第1、第2、第3および第4の
抵抗値Rs1,Rs2,Rs3およびRs4は49.5
〜60.5Ω内にすることができる。第2実施例におい
て、第1および第5の絶縁基板E1およびE5の厚さは
等しく、4.5milであり、第2および第4の絶縁基
板E2およびE4は等しく、6milであり、第3の絶
縁基板E3は16milである。第1および第4の信号
線層S1およびS4は厚さが約0.7milであり、第
2および第3の信号線層S2およびS3、接地線層GN
Dおよび電源線層PWRはそれぞれ厚さが1.4mil
である。また、第1、第2、第3および第4の抵抗値R
s1,Rs2,Rs3およびRs4は等しくするのが望
ましい。
【0028】隣接の厚さを有する第1〜第5の絶縁基板
E1,E2,E3,E4,E5のRs1およびRs4の
値は下記の式(I)から算出される。
【0029】
【数6】
【0030】ここで、図3に示すように、ERは絶縁基
板の誘電係数で、4.5であり、Hは誘電厚みで、例え
ば、第1および第5の絶縁基板E1およびE5の厚さで
あり、Wは信号線層のトレースにおける幅で、6mil
であり、そして、Tは信号線層の厚さで、1.4mil
である。同様に、第2および第3の抵抗値Rs2および
Rs3は下記の式(II)より得ることができる。
【0031】
【数7】
【0032】ここで、図4に示されているように、ER
は絶縁基板の誘電係数で、4.5であり、Aは第2およ
び第4の絶縁基板E2およびE4の厚さであり、Dは第
3の絶縁基板E3の厚さであり、Wは信号線層のトレー
スにおける幅で、6milであり、そして、Tは信号線
層の厚さで、1.4milである。ZolとZo2との
値は設計のため必ず49.5〜60.5Ωに入っていな
ければならず、Zo1=49.5ΩおよびZo1=6
0.5Ωをそれぞれ上式Iに代入して確実な範囲のH値
が得られる。図2を参照すると、配線層S1、S2、S
3、S4、GND、PWRの厚さはそれぞれ0.7mi
l、1.4mil、1.4mil、1.4mil、1.
4milおよび0.7milである。従って、配線層の
全体の厚さは7milと求められる。この回路板の厚さ
は1.2mmであって約47milと換算することがで
き、絶縁基板E1,E2,E3,E4,E5の全体の厚
さは次のようになる。
【0033】
【数8】
【0034】そして,AおよびDの値を式(II)およ
び式(III)に代入しZo1とZo2を計算すること
ができる。さらに、Zo1値とZo2値との差およびZ
o1値とZo2値とは、共に55±10%Ωの範囲内に
入るようにしてH、AおよびDを調整する。次に、式
(I)と式(II)に代入しもう一つのZo1とZo2
を算出する。このように手探り(try & error)して最
適のH、AおよびDが求められ、Zo1とZo2との間
の最小の差が見つかり、Zo1はZo2と共に55±1
0%(49.5Ω以上60.5Ω以下)Ωの範囲内に納
めることが分る。それで、最適のH、AおよびDが求め
られ、2H+2A+D+7mil(配線層の全体の厚
さ)は1.2mm(回路板)である。
【0035】図5および図6を参照すると、本発明に係
る第3実施例の多層回路板5は、第1、第2、第3、第
4および第5の絶縁基板F1,F2,F3,F4および
F5と、第1、第2、第3および第4の信号線層S1,
S2,S3およびS4と、接地線層GNDと、電源線層
PWRは同様に圧接して厚さが約1.6mmの回路板に
なる。第1および第4の信号線層S1およびS4は電気
素子(図示しない)が実装される。
【0036】第3実施例において、第1および第5の絶
縁基板F1およびF5はそれぞれ厚さが5.7±0.2
85milであり、第2および第4の絶縁基板F2およ
びF4はそれぞれ厚さが8±0.4milであり、第3
の絶縁基板F3は厚さが24.6±1.23milであ
る。第1の信号線層S1は接地線層GNDに対して第1
の抵抗値Rs1を有する。第2の信号線層S2は接地線
層GNDと電源線層PWRに対して第2の抵抗値Rs2
を有する。第3の信号線層S3は接地線層GNDと電源
線層PWRに対して第3の抵抗値Rs3を有する。第4
の信号線層S4は電源線層PWRに対して第4の抵抗値
Rs4を有する。前記絶縁基板F1、F2、F3、F4
およびF5の厚みは前記範囲内に納まることにより、前
記第1、第2、第3および第4の抵抗値Rs1,Rs
2,Rs3およびRs4は49.5〜60.5Ω内にす
ることができる。第3実施例において、第1および第5
の絶縁基板F1およびF5の厚さは等しく、5.7mi
lである。第2および第4の絶縁基板F2およびF4は
等しく、8milであり、第3の絶縁基板F3は24.
6milである。第1および第4の信号線層S1および
S4は厚さが約0.7milであり、第2および第3の
信号線層S2およびS3、接地線層GNDおよび電源線
層PWRはそれぞれ厚さが1.4milである。また、
第1、第2、第3および第4の抵抗値Rs1,Rs2,
Rs3およびRs4は等しくするのが望ましい。
【0037】Rs1およびRs4の値は下記の式(i)
から算出される。
【0038】
【数9】
【0039】ここで、ERは誘電係数で、4.5であ
る。図6に示すように、Hは誘電厚みで、例えば第1、
第5の絶縁基板F1、F5の厚さであり、Wは信号線層
S1,S2,S3,S4のトレースにおける幅で、6m
ilであり、Tは信号線層S1,S2,S3,S4の厚
さである。同様に、第2および第3の抵抗値Rs2およ
びRs3は下記の式(ii)から求められる。
【0040】
【数10】
【0041】ここで、ERは絶縁基板の誘電係数で、
4.5である。図6に示すように、Aは第2および第4
の絶縁基板F2およびF4の厚さであり、Dは誘電厚み
で、第3の絶縁基板F3の厚さであり、そして、Tは信
号線層の厚さで、1.4milである。設計のため、第
1、第2、第3および第4の抵抗値は必ず49.5〜6
0.5Ωに入っていなければならないので、始めに、4
9.5Ωおよび60.5Ωをそれぞれ上式(i)に代入
して第1の抵抗値Rs1または第4の抵抗値Rs4から
確実な範囲に納まるH値が得られる。
【0042】図6を参照すると、配線層S1、S2、S
3、S4、GNDおよびPWRの厚さはそれぞれ0.7
mil、1.4mil、1.4mil、1.4mil、
1.4milおよび0.7milである。従って、配線
層S1、S2、S3、S4、GNDおよびPWRの全体
の厚さは7milと求められる。この回路板5の厚さは
1.6mmであって約63milと換算することがで
き、絶縁基板F1、F2、F3、F4およびF5の全体
の厚さは次のようになる。
【0043】
【数11】
【0044】そして、AおよびDの値を式(ii)およ
び式(iii)に代入し、Rs2またはRs3を算出す
ることができる。さらに、Rs1値とRs4値との差お
よびRs2値とRs3値とは共に55±10%Ωの範囲
内に納まるようH、AおよびDを調整する。次に、H、
AおよびDから手探りしてもう一つのRs1またはRs
4、および、Rs2またはRs3を算出する。このよう
にして、最適のH、AおよびDが求められ、Rs1また
はRs4およびRs2またはRs3の間の差が見つか
り、Rs1またはRs4およびRs2またはRs3はそ
れぞれ55±10%(49.5Ω以上60.5Ω以下)
Ωの範囲内に納まることが分る。それで、最適のH、A
およびDが求められ、2H+2A+D+7mil(配線
層の全体の厚さ)は約1.6mm(回路板5)である。
【0045】上式(i)および(ii)に基づき、最適
値のRs1またはRs4、およびRs2またはRs3が
得られる。すなわち、H=5.7mil、A=8mi
l、D=24.6mil、Rs1またはRs4=61.
4Ω、Rs2またはRs3=59Ωであり、推奨範囲の
55±10%Ω(49.5Ω以上60.5Ω以下)に大
体納まる。Rs1またはRs4およびRs2またはRs
3の差は約2.4Ωであり、非常に小さいので、インピ
ーダンスを整合させることができる。
【0046】上述した本発明の回路板の各構造によれ
ば、下記の効果が達成される。すなわち、 (1)高速信号伝送の反射を低く抑制することができ
る:第1、第2、第3と第4の抵抗値は相互にほぼ等し
いので、反射係数はかなり低くすることができる。反射
は極端に低減させることができるので、本発明の回路板
は高速信号伝送に適するようになる。
【0047】(2)電磁波妨害を少なくさせることがで
きる:反射の量がかなり抑制されることができるため、
定常波を引き起こすことはない。従って、電磁フラック
スの消磁率を向上させることによってEMIの条件を満
たすことができる。 (3)レイアウトの過程において、抵抗をほぼ均一にな
らすことができるので、インピーダンス整合をすること
ができる。従って、配線層のトレース幅を変える必要が
なく抵抗制御することができる。
【0048】以上、本発明の思想を良く理解できるよ
う、好ましい実施例に基づいて詳細に説明したが、本発
明は上記の例に限定されず、本発明の精神から逸脱しな
い範囲で修飾および変化も含まれることが明らかであろ
う。
【0049】
【発明の効果】以上、詳述したように、本発明の多層回
路板によれば、インピーダンス整合にすることによって
高速信号の反射を低減し、且つ、電磁波妨害を減らすこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る約1.0mm厚の多層回路板にお
ける第1実施例の概略を示す図である。
【図2】本発明に係る約1.2mm厚の多層回路板にお
ける実施例の概略を示す図である。
【図3】本発明に係る約1.0mm厚の多層回路板にお
ける第2実施例の部分拡大概略を示す図である。
【図4】本発明に係る約1.0mm厚の多層回路板にお
ける第2実施例の他の部分拡大概略を示す図である。
【図5】本発明に係る約1.6mm厚の多層回路板にお
ける第3実施例の概略を示す図である。
【図6】本発明に係る約1.6mm厚の多層回路板にお
ける第3実施例の部分断面図である。
【図7】従来の約1.0mm厚の多層回路板の概略を示
す図である。
【図8】従来の約1.2mm厚の多層回路板の概略を示
す図である。
【図9】従来の約1.6mm厚の多層回路板の概略を示
す図である。
【符号の説明】
D1,E1,F1…第1の絶縁基板 D2,E2,F2…第2の絶縁基板 D3,E3,F3…第3の絶縁基板 D4,E4,F4…第4の絶縁基板 D5,E5,F5…第5の絶縁基板 S1…第1の信号線層 S2…第2の信号線層 S3…第3の信号線層 S4…第4の信号線層 GND…接地線層 PWR…電源線層 5…多層回路板 10,20…電気素子
【手続補正書】
【提出日】平成13年4月5日(2001.4.5)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 多層回路板
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層回路板に関し、
特に、インピーダンス整合により高速信号反射を低減し
て電磁波妨害を減少することができる多層回路板に関す
る。
【0002】
【従来の技術】図7に従来の厚さ約1.0mmの多層回
路板の例を示す。図7に示されるように、従来例の1.
0mmの多層回路板は、それぞれ相互に積み重ねた第
1、第2、第3、第4および第5の絶縁基板A1,A
2,A3,A4およびA5と、前記第1の絶縁基板A1
における前記第2の絶縁基板A2と対面する面に設けら
れた第1の信号線層S1と、前記第1および前記第2の
絶縁基板A1およびA2の間に設けられた接地線層(G
ND)と、前記第2および前記第3の絶縁基板A2およ
びA3の間に設けられた第2の信号線層S2と、前記第
3および前記第4の絶縁基板A3およびA4の間に設け
られた第3の信号線層S3と、前記第4および前記第5
の絶縁基板A4およびA5の間に設けられた電源線層P
WRと、前記第5の絶縁基板A5における前記第4の絶
縁基板A4と対面する面に設けられた第4の信号線層S
4とからなる。
【0003】前記第1、第2、第3、第4および第5の
絶縁基板A1,A2,A3,A4およびA5と、前記第
1、第2、第3および第4の信号線層S1,S2,S3
およびS4と、接地線層GNDおよび電源線層PWRと
は互いにプレスボンドにより厚さが約1.0mmの回路
板として構成されている。第1および第4の信号線層S
1およびS4は電気素子(図示しない)が実装される。
第1、第3および第5の絶縁基板A1,A3およびA5
はそれぞれ厚さが約71.1μm(2.8mil)であ
る。第2および第4の絶縁基板A2およびA4はそれぞ
れ厚さが約356μm(14mil)である。第1、第
3および第5の絶縁基板A1,A3およびA5はそれぞ
れポリエステルプレプレッグから作られる。ここで、m
ilは、膜厚等の厚さの単位であり、1mil(ミル)
は、1000分の1インチ(25.4μm)である。
【0004】第2および第4の絶縁基板A2およびA4
はそれぞれ紙またはガラス繊維を含む繊維質芯材からな
る。上記構成において、前記第1の信号線層S1は前記
接地線層GNDに対して第1の抵抗値Rs1を有し、前
記第2の信号線層S2は接地線層GNDおよび電源線層
PWRに対して第2の抵抗値Rs2を有している。前記
第3の信号線層S3は接地線層GNDおよび電源線層P
WRに対して第3の抵抗値Rs3を有している。前記第
4の信号線層S4は電源線層PWRに対して第4の抵抗
値Rs4を有している。第1および第4の抵抗値Rs1
およびRs4は約42Ωである。第2および第3の抵抗
Rs2およびRs3は約64Ωである。
【0005】図8に、他の従来の厚さ約1.2mmの多
層回路板例を示す。この例の1.2mmの多層回路板
は、第1、第2、第3、第4および第5の絶縁基板B
1,B2,B3,B4およびB5と、第1、第2、第3
および第4の信号線層S1,S2,S3およびS4と、
接地線層GNDと、電源線層PWRとを含み、互いにプ
レスボンドにより約1.2mm厚の回路板を構成してい
る。
【0006】第1および第4の信号線層S1およびS4
には電気素子10が実装される。前記した図7の例と違
って、第3の絶縁基板B3は約203μm厚である。第
2および第4の絶縁基板B2およびB4はそれぞれ厚さ
が約152μmである。第1および第5の絶縁基板B1
およびB5はそれぞれ約203μm厚である。上記の構
成において、前記第1の信号線層S1は前記接地線層G
NDに対して第1の抵抗値Rs1を有している。前記第
2の信号線層S2は接地線層GNDおよび電源線層PW
Rに対して第2の抵抗値Rs2を有している。前記第3
の信号線層S3は接地線層GNDおよび電源線層PWR
に対して第3の抵抗値Rs3を有している。前記第4の
信号線層S4は電源線層PWRに対して第4の抵抗値R
s4を有している。第1および第4の抵抗値Rs1およ
びRs4は約71Ωであり、第2および第3の抵抗値R
s2およびRs3は約46Ωである。
【0007】図9に、さらに他の従来の厚さ約1.6m
mの多層回路板例を示す。この例の1.6mmの多層回
路板は、第1、第2、第3、第4と第5の絶縁基板C
1,C2,C3,C4,C5と、第1、第2、第3と第
4の信号線層S1、S2、S3、S4と、接地線層GN
Dと、電源線層PWRとを含み、互いにプレスボンドに
より約1.6mm厚の回路板を構成している。
【0008】第1および第4の信号線層S1、S4には
電気素子(図示しない)が実装される。前記図7および
図8の例と違って、第3の絶縁基板C3は約145μm
厚である。第2および第4の絶縁基板C2およびC4は
それぞれ厚さが約406μmである。第1および第5の
絶縁基板C1およびC5はそれぞれ約254μm厚であ
る。上記の構成において、前記第1の信号線層S1は前
記接地線層GNDに対して第1の抵抗値Rs1を有して
いる。前記第2の信号線層S2は接地線層GNDおよび
電源線層PWRに対して第2の抵抗値Rs2を有してい
る。前記第3の信号線層S3は接地線層GNDおよび電
源線層PWRに対して第3の抵抗値Rs3を有してい
る。前記第4の信号線層S4は電源線層PWRに対して
第4の抵抗値Rs4を有している。第1および第4の抵
抗値Rs1およびRs4は約78Ωであり、第2と第3
の抵抗値Rs2、Rs3は約69Ωである。
【0009】
【発明が解決しようとする課題】上記した従来の回路板
によれば、配線層および絶縁基板を通して電気接続をす
ることから、下記の幾つかの欠点がある。 (1)高速信号伝送による反射が大きい:インテルによ
って定められた標準理論値によれば、回路板における隣
接した配線層間の抵抗は高速信号伝送の際好ましくは5
5±10%Ωの範囲内、例えば、49.5Ωと60.5
Ωとの間である。しかしながら、上記した従来の回路板
の抵抗はインテルが推奨する理想の範囲から外れてい
る。その上、第1および第4の抵抗値Rs1およびRs
4と第2および第3の抵抗値Rs2およびRs3とは大
きく違っている。このような大きな違いはインピーダン
スの不整合をもたらす。このように、高速信号が従来の
回路板を通じて伝送され、第1の信号線層S1または第
4の信号線層S4から第2の信号線層S2または第3の
信号線層S3へ送信される際、結果として信号反射が生
じる。高速信号の反射指数は次式で求められる。
【0010】
【数1】
【0011】図7、図8および図9の回路板における反
射指数はそれぞれ0.208、0.21および0.06
1である。反射が大きければ、波形も大きく歪み、信号
の質は低下する。前記の観点により、従来の多層回路板
は高速信号伝送に適さない。 (2)磁束の消磁力が弱められる:高速信号の反射によ
り定常波を起こすので、高速信号の電磁波の発生を増
し、回路板の磁束の消磁力が弱くなるため、著しく電磁
波妨害をもたらす。
【0012】従って、本発明の目的は、インピーダンス
整合にすることによって高速信号の反射を低減し、且
つ、電磁波妨害を減らすことができる多層回路板を提供
することにある。
【0013】
【課題を解決するための手段】本発明によれば、それぞ
れ順に重ねられた第1、第2、第3、第4および第5の
絶縁基板と、前記第1の絶縁基板における前記第2の絶
縁基板と対面する面に設けられた第1の信号線層と、前
記第1および前記第2の絶縁基板の間に設けられた接地
線層と、前記第2および前記第3の絶縁基板の間に設け
られた第2の信号線層と、前記第3および前記第4の絶
縁基板の間に設けられた第3の信号線層と、前記第4お
よび前記第5の絶縁基板の間に設けられた電源線層と、
前記第5の絶縁基板における前記第4の絶縁基板と対面
する面に設けられた第4の信号線層と、を有する回路板
であって、前記第1、第2、第3、第4および第5の絶
縁基板と、前記第1、第2、第3および第4の信号線層
と、前記接地線層と、前記電源線層とは、互いに圧接に
より厚さが約1.6mmの回路板が形成され、前記第1
および前記第5の絶縁基板はそれぞれ厚さが145±
7.2μmであり、前記第2および前記第4の絶縁基板
は、それぞれ厚さが203±10.2μmであり、前記
第3の絶縁基板は厚さが625±31.2μmであり、
前記第1の信号線層は前記接地線層に対して第1の抵抗
値を有し、前記第2の信号線層は前記接地線層と前記電
源線層に対して第2の抵抗値を有し、前記第3信号線層
は前記接地線層と前記電源線層に対して第3の抵抗値を
有し、前記第4の信号線層は前記電源線層に対して第4
の抵抗値を有し、前記第1、第2、第3および第4の抵
抗値を49.5〜60.5Ωにすることを特徴とする多
層回路板が提供される。
【0014】
【発明の実施の形態】本発明の他の特徴や、長所は、次
の好ましい実施例の図示に基づいた詳細な説明により明
らかとなろう。図1は、本発明に係る第1実施例の多層
回路板を示す。該第1実施例の多層回路板はそれぞれ順
に重ねられる第1、第2、第3、第4と第5の絶縁基板
D1、D2、D3、D4、D5と、第1の絶縁基板D1
における第2の絶縁基板D2と対面する面に配置される
第1の信号線層S1と、第1と第2の絶縁基板D1、D
2の間に設けられる接地線層GNDと、第2と第3の絶
縁基板D2、D3の間に設けられる第2の信号線層S2
と、第3と第4の絶縁基板D3、D4の間に設けられる
第3の信号線層S3と、第4と第5の絶縁基板D4、D
5の間に配置される電源線層PWRと、第5の絶縁基板
D5における第4の絶縁基板D4と対面する面に設けら
れる第4の信号線層S4と、をそなえてなる。第1と第
4の信号線層S1、S4は電気素子(図示しない)が実
装される。
【0015】この実施例において、第1、第2、第3、
第4と第5の絶縁基板D1、D2、D3、D4、D5
と、第1、第2、第3と第4の信号線層S1、S2、S
3、S4と、接地線層GNDと、電源線層PWRとは、
互いに圧接により厚さ約1.0mmの回路板が形成され
る。回路板は圧接により第2と第3の信号線層S2、S
3は第3の絶縁基板D3を挟むことになる。接地線層G
NDと第2の信号線層S2および第3信号線層S3と電
源線層PWRはそれぞれ第2と第4絶縁基板D2、D4
を挟むことになる。また、第1と第4の信号線層S1、
S4は上記サンドイッチ構造を両側から挟んでいる。
【0016】第1実施例によれば、第1と第5の絶縁基
板D1、D5はそれぞれ厚さが132.7〜146.7
μm間にある。第2と第4の絶縁基板D2、D4はそれ
ぞれ厚さが193〜213μm間にある。第3の絶縁基
板D3は厚さが96.5〜107μm間にある。第1の
信号線層S1は接地線層GNDに対して第1の抵抗値R
s1を有し、第2の信号線層S2は接地線層GNDと電
源線層PWRに対して第2の抵抗値Rs2をもつ。第3
の信号線層S3は接地線層GNDと電源線層PWRに対
して第3の抵抗値Rs3を有し、第4の信号線層S4は
電源線層PWRに対して第4の抵抗値Rs4をもつ。
【0017】前記絶縁基板D1、D2、D3、D4とD
5の厚みは前記範囲内に納めることにより、前記第1、
第2、第3と第4の抵抗値Rs1、Rs2、Rs3、R
s4は49.5〜60.5Ω内にすることができる。第
1、第3と第5の絶縁基板D1、D3、D5は少なくと
も一つがポリエステルプレプレッグからなる。第2およ
び第4の絶縁基板D2、D4は少なくとも一つが紙繊維
またはガラス繊維を含む繊維質心材からなる。第1実施
例において、第1と第5の絶縁基板D1、D5の厚さは
等しく、第2と第4の絶縁基板D2、D4は等しい。第
1と第4の信号線層S1、S4は厚さが約17.8μm
であり、第2と第3の信号線層S2、S3、接地線層G
ND、電源線層PWRはそれぞれ厚さが約35.6μm
である。また、第1、第2、第3と第4の抵抗値Rs
1、Rs2、Rs3、Rs4は等しくするのが望まし
い。
【0018】第1と第4の抵抗値は下記の式(1)から
算出される。
【0019】
【数2】
【0020】ここで、ERは絶縁基板の誘電係数で、
4.5であり、H3は第1、第5の絶縁基板D1、D5
の厚さであり、Wは第1と第4の信号線層S1、S4の
トレースにおける幅で、約152μmであり、T1は第
1、第4の信号線層S1、S4の厚さで、約17.8μ
である。同様に、第2および第3の抵抗値Rs2およ
びRs3は下記の式(2)〜(4)より得ることができ
る。
【0021】
【数3】
【0022】ここで、ERは誘電係数で、4.5であ
り、H2は第2、第4の絶縁基板D2、D4の厚さであ
り、H1は第3の絶縁基板D3の厚さであり、T2は第
2、第3の信号線層S2、S3の厚さで、約35.6μ
であり、Wは第2と第3の信号線層S2、S3のトレ
ースにおける幅で、約152μmである。
【0023】
【数4】
【0024】なお、回路板の厚さは全部で約1.0mm
(約39mil)またはその誤差範囲にする必要があ
る。式(5)により手探り計算を続けてH1、H2およ
びH3の最適の値が得られる。第3の絶縁基板D3の厚
さのH1は前記好ましい範囲の97〜107μm内にあ
り、好ましくは約102μmである。第2、第4の絶縁
基板D2、D4の厚さのH2は前記好ましい範囲の19
3〜213μm内にあり、好ましくは約203μmであ
る。第1、第5の絶縁基板D1、D5の厚さのH3は前
記好ましい範囲の132.7〜146.7μm内にあ
り、好ましくは約140μmである。このようにして、
第1の抵抗値Rs1は第4の抵抗値Rs4と等しく、4
8Ωである。第2の抵抗値Rs2は第3の抵抗値Rs3
に等しく、48Ωである。この実施例の回路板の全体の
厚さは、
【0025】
【数5】
【0026】図2〜図4において、本発明の第2実施例
における多層回路板は、第1、第2、第3、第4および
第5の絶縁基板E1,E2,E3,E4およびE5と、
第1、第2、第3および第4の信号線層S1,S2,S
3およびS4と、接地線層GNDと、電源線層PWRは
同様に圧接して厚さ約1.2mmの回路板が形成され
る。第1および第4の信号線層S1およびS4は電気素
子30が実装される。
【0027】第2実施例において、第1および第5の絶
縁基板E1およびE5はそれぞれ厚さが106.0〜1
20.0μm間にある。第2および第4の絶縁基板E2
およびE4はそれぞれ厚さが145〜160μm間にあ
る。第3の絶縁基板E3は厚さが386〜427μm
にある。第1の信号線層S1は接地線層GNDに対して
第1の抵抗値Rs1を有し、第2の信号線層S2は接地
線層GNDおよび電源線層PWRに対して第2の抵抗値
Rs2を有し、第3の信号線層S3は接地線層GNDお
よび電源線層PWRに対して第3の抵抗値Rs3を有
し、第4の信号線層S4は電源線層PWRに対して第4
の抵抗値Rs4を有する。前記絶縁基板E1,E2,E
3,E4およびE5の厚みは前記範囲内に納めることに
より、前記第1、第2、第3および第4の抵抗値Rs
1,Rs2,Rs3およびRs4は49.5〜60.5
Ω内にすることができる。第2実施例において、第1お
よび第5の絶縁基板E1およびE5の厚さは等しく、
114μmであり、第2および第4の絶縁基板E2およ
びE4は等しく、約152μmであり、第3の絶縁基板
E3は約406μmである。第1および第4の信号線層
S1およびS4は厚さが約17.8μmであり、第2お
よび第3の信号線層S2およびS3、接地線層GNDお
よび電源線層PWRはそれぞれ厚さが約35.6μm
ある。また、第1、第2、第3および第4の抵抗値Rs
1,Rs2,Rs3およびRs4は等しくするのが望ま
しい。
【0028】隣接の厚さを有する第1〜第5の絶縁基板
E1,E2,E3,E4,E5のRs1およびRs4の
値は下記の式(I)から算出される。
【0029】
【数6】
【0030】ここで、図3に示すように、ERは絶縁基
板の誘電係数で、4.5であり、Hは誘電厚みで、例え
ば、第1および第5の絶縁基板E1およびE5の厚さで
あり、Wは信号線層のトレースにおける幅で、約152
μmであり、そして、Tは信号線層の厚さで、約35.
6μmである。同様に、第2および第3の抵抗値Rs2
およびRs3は下記の式(II)より得ることができ
る。
【0031】
【数7】
【0032】ここで、図4に示されているように、ER
は絶縁基板の誘電係数で、4.5であり、Aは第2およ
び第4の絶縁基板E2およびE4の厚さであり、Dは第
3の絶縁基板E3の厚さであり、Wは信号線層のトレー
スにおける幅で、約152μmであり、そして、Tは信
号線層の厚さで、約35.6μmである。ZolとZo
2との値は設計のため必ず49.5〜60.5Ωに入っ
ていなければならず、Zo1=49.5ΩおよびZo1
=60.5Ωをそれぞれ上式Iに代入して確実な範囲の
H値が得られる。図2を参照すると、配線層S1、S
2、S3、S4、GND、PWRの厚さはそれぞれ約1
7.8μm、約35.6μm 、約35.6μm、約3
5.6μm、約35.6μmおよび約17.8μmであ
る。従って、配線層の全体の厚さは約178μmと求め
られる。この回路板の厚さは1.2mmであって約11
90μm(47mil)と換算することができ、絶縁基
板E1,E2,E3,E4,E5の全体の厚さは次のよ
うになる。
【0033】
【数8】
【0034】そして,AおよびDの値を式(II)およ
び式(III)に代入しZo1とZo2を計算すること
ができる。さらに、Zo1値とZo2値との差およびZ
o1値とZo2値とは、共に55±10%Ωの範囲内に
入るようにしてH、AおよびDを調整する。次に、式
(I)と式(II)に代入しもう一つのZo1とZo2
を算出する。このように手探り(try & error)して最
適のH、AおよびDが求められ、Zo1とZo2との間
の最小の差が見つかり、Zo1はZo2と共に55±1
0%(49.5Ω以上60.5Ω以下)Ωの範囲内に納
めることが分る。それで、最適のH、AおよびDが求め
られ、2H+2A+D+177.8μm(配線層の全体
の厚さ)は1.2mm(回路板)である。
【0035】図5および図6を参照すると、本発明に係
る第3実施例の多層回路板5は、第1、第2、第3、第
4および第5の絶縁基板F1,F2,F3,F4および
F5と、第1、第2、第3および第4の信号線層S1,
S2,S3およびS4と、接地線層GNDと、電源線層
PWRは同様に圧接して厚さが約1.6mmの回路板に
なる。第1および第4の信号線層S1およびS4は電気
素子(図示しない)が実装される。
【0036】第3実施例において、第1および第5の絶
縁基板F1およびF5はそれぞれ厚さが145±7.2
μmであり、第2および第4の絶縁基板F2およびF4
はそれぞれ厚さが203±10.2μmであり、第3の
絶縁基板F3は厚さが625±31.2μmである。第
1の信号線層S1は接地線層GNDに対して第1の抵抗
値Rs1を有する。第2の信号線層S2は接地線層GN
Dと電源線層PWRに対して第2の抵抗値Rs2を有す
る。第3の信号線層S3は接地線層GNDと電源線層P
WRに対して第3の抵抗値Rs3を有する。第4の信号
線層S4は電源線層PWRに対して第4の抵抗値Rs4
を有する。前記絶縁基板F1、F2、F3、F4および
F5の厚みは前記範囲内に納まることにより、前記第
1、第2、第3および第4の抵抗値Rs1,Rs2,R
s3およびRs4は49.5〜60.5Ω内にすること
ができる。第3実施例において、第1および第5の絶縁
基板F1およびF5の厚さは等しく、約145μmであ
る。第2および第4の絶縁基板F2およびF4は等し
く、約203μmであり、第3の絶縁基板F3は約62
5μmである。第1および第4の信号線層S1およびS
4は厚さが約17.8μmであり、第2および第3の信
号線層S2およびS3、接地線層GNDおよび電源線層
PWRはそれぞれ厚さが約35.6μmである。また、
第1、第2、第3および第4の抵抗値Rs1,Rs2,
Rs3およびRs4は等しくするのが望ましい。
【0037】Rs1およびRs4の値は下記の式(i)
から算出される。
【0038】
【数9】
【0039】ここで、ERは誘電係数で、4.5であ
る。図6に示すように、Hは誘電厚みで、例えば第1、
第5の絶縁基板F1、F5の厚さであり、Wは信号線層
S1,S2,S3,S4のトレースにおける幅で、約1
52μmであり、Tは信号線層S1,S2,S3,S4
の厚さである。同様に、第2および第3の抵抗値Rs2
およびRs3は下記の式(ii)から求められる。
【0040】
【数10】
【0041】ここで、ERは絶縁基板の誘電係数で、
4.5である。図6に示すように、Aは第2および第4
の絶縁基板F2およびF4の厚さであり、Dは誘電厚み
で、第3の絶縁基板F3の厚さであり、そして、Tは信
号線層の厚さで、約35.6μmである。設計のため、
第1、第2、第3および第4の抵抗値は必ず49.5〜
60.5Ωに入っていなければならないので、始めに、
49.5Ωおよび60.5Ωをそれぞれ上式(i)に代
入して第1の抵抗値Rs1または第4の抵抗値Rs4か
ら確実な範囲に納まるH値が得られる。
【0042】図6を参照すると、配線層S1、S2、S
3、S4、GNDおよびPWRの厚さはそれぞれ約1
7.8μm、約35.6μm、約35.6μm、約3
5.6μm、約35.6μmおよび約17.8μmであ
る。従って、配線層S1、S2、S3、S4、GNDお
よびPWRの全体の厚さは約178μmと求められる。
この回路板5の厚さは1.6mmであって約1600μ
m(63mil)と換算することができ、絶縁基板F
1、F2、F3、F4およびF5の全体の厚さは次のよ
うになる。
【0043】
【数11】
【0044】そして、AおよびDの値を式(ii)およ
び式(iii)に代入し、Rs2またはRs3を算出す
ることができる。さらに、Rs1値とRs4値との差お
よびRs2値とRs3値とは共に55±10%Ωの範囲
内に納まるようH、AおよびDを調整する。次に、H、
AおよびDから手探りしてもう一つのRs1またはRs
4、および、Rs2またはRs3を算出する。このよう
にして、最適のH、AおよびDが求められ、Rs1また
はRs4およびRs2またはRs3の間の差が見つか
り、Rs1またはRs4およびRs2またはRs3はそ
れぞれ55±10%(49.5Ω以上60.5Ω以下)
Ωの範囲内に納まることが分る。それで、最適のH、A
およびDが求められ、2H+2A+D+177.8μm
(配線層の全体の厚さ)は約1.6mm(回路板5)で
ある。
【0045】上式(i)および(ii)に基づき、最適
値のRs1またはRs4、およびRs2またはRs3が
得られる。すなわち、H=144.78μm、A=20
3.2μm、D=624.82μm、Rs1またはRs
4=61.4Ω、Rs2またはRs3=59Ωであり、
推奨範囲の55±10%Ω(49.5Ω以上60.5Ω
以下)に大体納まる。Rs1またはRs4およびRs2
またはRs3の差は約2.4Ωであり、非常に小さいの
で、インピーダンスを整合させることができる。
【0046】上述した本発明の回路板の各構造によれ
ば、下記の効果が達成される。すなわち、 (1)高速信号伝送の反射を低く抑制することができ
る:第1、第2、第3と第4の抵抗値は相互にほぼ等し
いので、反射係数はかなり低くすることができる。反射
は極端に低減させることができるので、本発明の回路板
は高速信号伝送に適するようになる。
【0047】(2)電磁波妨害を少なくさせることがで
きる:反射の量がかなり抑制されることができるため、
定常波を引き起こすことはない。従って、電磁フラック
スの消磁率を向上させることによってEMIの条件を満
たすことができる。 (3)レイアウトの過程において、抵抗をほぼ均一にな
らすことができるので、インピーダンス整合をすること
ができる。従って、配線層のトレース幅を変える必要が
なく抵抗制御することができる。
【0048】以上、本発明の思想を良く理解できるよ
う、好ましい実施例に基づいて詳細に説明したが、本発
明は上記の例に限定されず、本発明の精神から逸脱しな
い範囲で修飾および変化も含まれることが明らかであろ
う。
【0049】
【発明の効果】以上、詳述したように、本発明の多層回
路板によれば、インピーダンス整合にすることによって
高速信号の反射を低減し、且つ、電磁波妨害を減らすこ
とができる。
【図面の簡単な説明】
【図1】本発明に係る約1.0mm厚の多層回路板にお
ける第1実施例の概略を示す図である。
【図2】本発明に係る約1.2mm厚の多層回路板にお
ける実施例の概略を示す図である。
【図3】本発明に係る約1.0mm厚の多層回路板にお
ける第2実施例の部分拡大概略を示す図である。
【図4】本発明に係る約1.0mm厚の多層回路板にお
ける第2実施例の他の部分拡大概略を示す図である。
【図5】本発明に係る約1.6mm厚の多層回路板にお
ける第3実施例の概略を示す図である。
【図6】本発明に係る約1.6mm厚の多層回路板にお
ける第3実施例の部分断面図である。
【図7】従来の約1.0mm厚の多層回路板の概略を示
す図である。
【図8】従来の約1.2mm厚の多層回路板の概略を示
す図である。
【図9】従来の約1.6mm厚の多層回路板の概略を示
す図である。
【符号の説明】 D1,E1,F1…第1の絶縁基板 D2,E2,F2…第2の絶縁基板 D3,E3,F3…第3の絶縁基板 D4,E4,F4…第4の絶縁基板 D5,E5,F5…第5の絶縁基板 S1…第1の信号線層 S2…第2の信号線層 S3…第3の信号線層 S4…第4の信号線層 GND…接地線層 PWR…電源線層 5…多層回路板 10,20…電気素子
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA12 AA15 AA23 BB07 BB15 CC03 CC04 CC12 EE01 EE09 HH03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 それぞれ順に重ねられた第1、第2、第
    3、第4および第5の絶縁基板と、 前記第1の絶縁基板における前記第2の絶縁基板と対面
    する面に設けられた第1の信号線層と、 前記第1および前記第2の絶縁基板の間に設けられた接
    地線層と、 前記第2および前記第3の絶縁基板の間に設けられた第
    2の信号線層と、 前記第3および前記第4の絶縁基板の間に設けられた第
    3の信号線層と、 前記第4および前記第5の絶縁基板の間に設けられた電
    源線層と、 前記第5の絶縁基板における前記第4の絶縁基板と対面
    する面に設けられた第4の信号線層と、を有する回路板
    であって、 前記第1、第2、第3、第4および第5の絶縁基板と、
    前記第1、第2、第3および第4の信号線層と、前記接
    地線層と、前記電源線層とは、互いに圧接により厚さが
    約1.0mmの回路板が形成され、 前記第1および前記第5の絶縁基板はそれぞれ厚さが
    5.225〜5.775milであり、 前記第2および前記第4の絶縁基板はそれぞれ厚さが
    7.6〜8.4milであり、 前記第3の絶縁基板は厚さが3.8〜4.2milであ
    り、 前記第1の信号線層は前記接地線層に対して第1の抵抗
    値を有し、前記第2の信号線層は前記接地線層と前記電
    源線層に対して第2の抵抗値を有し、前記第3信号線層
    は前記接地線層と前記電源線層に対して第3の抵抗値を
    有し、前記第4の信号線層は前記電源線層に対して第4
    の抵抗値を有し、 前記第1、第2、第3および第4の抵抗値を49.5〜
    60.5Ωにすることを特徴とする多層回路板。
  2. 【請求項2】 前記第1、第3および第5の絶縁基板
    は、少なくとも一つがポリエステルプレプレッグからな
    ることを特徴とする請求項1に記載の多層回路板。
  3. 【請求項3】 前記第2および前記第4の絶縁基板は、
    少なくとも一つが繊維質心材からなることを特徴とする
    請求項1に記載の多層回路板。
  4. 【請求項4】 前記繊維質心材は、紙繊維を含むことを
    特徴とする請求項3に記載の多層回路板。
  5. 【請求項5】 前記繊維質心材は、ガラス繊維を含むこ
    とを特徴とする請求項3に記載の多層回路板。
  6. 【請求項6】 前記第1および前記第5の絶縁基板は厚
    さが等しいことを特徴とする請求項1に記載の多層回路
    板。
  7. 【請求項7】 前記第2および前記第4の絶縁基板は厚
    さが等しいことを特徴とする請求項1に記載の多層回路
    板。
  8. 【請求項8】 前記第1および前記第4の信号線層はそ
    れぞれ厚さが約0.7milであり、 前記第2および前記第3の信号線層、並びに、前記接地
    線層および前記電源線層は、それぞれ厚さが約1.4m
    ilであることを特徴とする請求項1に記載の多層回路
    板。
JP2001090241A 2001-03-27 2001-03-27 多層回路板 Pending JP2002299816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001090241A JP2002299816A (ja) 2001-03-27 2001-03-27 多層回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090241A JP2002299816A (ja) 2001-03-27 2001-03-27 多層回路板

Publications (1)

Publication Number Publication Date
JP2002299816A true JP2002299816A (ja) 2002-10-11

Family

ID=18945052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090241A Pending JP2002299816A (ja) 2001-03-27 2001-03-27 多層回路板

Country Status (1)

Country Link
JP (1) JP2002299816A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
WO2021102740A1 (zh) * 2019-11-27 2021-06-03 庆鼎精密电子(淮安)有限公司 高频传输电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233881A (ja) * 1984-05-04 1985-11-20 株式会社日立製作所 印刷回路基板
JPH0637515A (ja) * 1992-07-20 1994-02-10 Nec Corp 印刷配線板
JPH06216501A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びプリント配線板用部材
JP2001044636A (ja) * 1999-07-28 2001-02-16 Toshiba Corp 印刷配線基板及び印刷配線基板を内蔵した電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233881A (ja) * 1984-05-04 1985-11-20 株式会社日立製作所 印刷回路基板
JPH0637515A (ja) * 1992-07-20 1994-02-10 Nec Corp 印刷配線板
JPH06216501A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びプリント配線板用部材
JP2001044636A (ja) * 1999-07-28 2001-02-16 Toshiba Corp 印刷配線基板及び印刷配線基板を内蔵した電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
WO2021102740A1 (zh) * 2019-11-27 2021-06-03 庆鼎精密电子(淮安)有限公司 高频传输电路板及其制作方法

Similar Documents

Publication Publication Date Title
JPH07500951A (ja) 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法
US8330047B2 (en) Printed circuit board
US4884170A (en) Multilayer printed circuit board and method of producing the same
JP2007096159A (ja) 多層プリント配線板
US6489570B2 (en) Multi-layer circuit board
CN212211493U (zh) 柔性电路板
US6417460B1 (en) Multi-layer circuit board having signal, ground and power layers
JP2002299815A (ja) 多層回路板
JP2005175078A (ja) プリント配線基板
US6326557B1 (en) Multi-layer circuit board
CN211240263U (zh) 一种软硬结合板及包括其的电子设备
JP2002299816A (ja) 多層回路板
JP2002299817A (ja) 多層回路板
US6548858B2 (en) Multi-layer circuit board
US6384340B1 (en) Multi-layer circuit board
JP2003309378A (ja) 信号伝送用多層配線板
JP2002299840A (ja) 多層回路板
JP2008124105A (ja) 多層プリント配線板
TW479442B (en) Printed circuit board for RAMBUS
JP2002299839A (ja) 多層回路板
JPH11282592A (ja) ディファレンシャル信号伝送線路
CN116321696B (zh) 一种pcb板
JP2020136158A (ja) フレキシブルフラットケーブル、回路装置、及び画像処理装置
TW448707B (en) Pressing method of eight-layer circuit board and its manufactured product
TWI737328B (zh) 柔性電路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A131 Notification of reasons for refusal

Effective date: 20100202

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629