JP2002297340A - 印刷制御装置および印刷データ処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 中間コードからバンドメモリへのビットマッ
プ展開時における主メモリに対するアプリケーションリ
ストのフェッチのためのメモリアクセス回数を減らし
て、バンド処理時におけるオーバーランの発生頻度を格
段に低下させることである。 【解決手段】 中間コードを記憶する主メモリに記憶さ
れる描画用のアプリケーションリストを読み出してリス
トバッファ２４−５に保持し、該保持されるアプリケー
ションリストに従い中間コードに基づく機能コード別の
描画データを複数のデータバッファに保持した後、リス
トバッファ２４−５に保持されるアプリケーションリス
トに基づき、データバッファ２４−１〜２４−４上の各
機能コードに基づくビットマップを展開する構成を特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、印刷情報から生成
される中間コードを解析してバンドメモリにビットマッ
プ展開処理しながら印刷部へのビットマップイメージの
転送を制御する印刷制御装置および印刷データ処理方法
に関するものである。

【０００２】

【従来の技術】従来、この種の印刷制御装置において、
例えばＡ４−６００ｄｐｉの用紙に印字する場合には、
データ処理のために少なくとも４ＭＢ以上のメモリが必
要であった。しかし、１ページ分をメモリ上に展開して
印字するのではなく、１ページのメモリ容量をいくつか
のセグメントに分割し、メモリ上に２つ以上の描画用バ
ンドメモリを構成させ各セグメントに対して描画データ
展開済みの片方のバンドメモリの描画データを印字し、
その間にもう１方のバンドメモリに描画データを展開す
る方法を取り、各セグメントに対して交互にバンドメモ
リの展開及びシッピングを行い前述の容量のメモリが存
在しなくても印字できるようにしていた。

【０００３】そのためソフトウェアではオブジェクトと
呼ばれるハードウェアに読み込ませる中間コードを作成
していた。ハードウェアは中間コードをバンド上に展開
しながら、上記シッピングを開始していた。

【０００４】

【発明が解決しようとする課題】しかしながら、１バン
ド分のシッピングが終了しても中間コードを展開しきれ
ない場合は、オーバーランと呼ばれる現象になってしま
う。そのようなことを発生させないために予め展開する
時間を予測してその時間がバンドデータをシップする時
間を超える場合は、プリレンダリングという印字開始前
にデータを展開するか、あまりにもそのようなデータが
多くメモリ容量を越えてしまう場合は解像度を落として
１ページ分のデータを予め作成してシッピングする処理
を行う必要があり、該プリレンダリングが発生すると、
印字される時間が遅くなる、つまりパフォーマンスが劣
化してしまう問題点があった。

【０００５】特に、中間コードの種類で描画用の命令コ
ード，外形を生成するためのオブジェクトコード，背景
の模様を生成するオブジェクトコード，背景の色具合を
生成するオブジェクトコードの等の機能処理情報のアド
レス情報をテーブルリストで管理している場合に、レン
ダリング処理時において、描画用の命令コード（いわゆ
るアプリケーションリスト）とオブジェクトデータの読
込み時に、重複する再リード処理が必要となるためレン
ダリング処理時間が遅延してしまう等の問題点があっ
た。

【０００６】本発明は、上記の問題点を解決するために
なされたもので、本発明の目的は、生成される中間コー
ドを解析してバンドメモリにビットマップ展開処理する
印刷制御装置において、前記中間コードを記憶する主メ
モリと、前記主メモリに記憶される描画用のアプリケー
ションリストを読み出してリストバッファに保持し、該
保持されるアプリケーションリストに従い前記中間コー
ドに基づく機能コード別の描画データを複数のデータバ
ッファに保持した後、リストバッファに保持されるアプ
リケーションリストに基づき、各機能コードに基づくビ
ットマップを展開することにより、中間コードからバン
ドメモリへのビットマップ展開時における主メモリに対
するアプリケーションリストのフェッチのためのメモリ
アクセス回数を減らして、当該メモリアクセスに伴う時
間を本来のビットマップ描画処理時間に加算的に割り当
てて、バンド処理時におけるオーバーランの発生頻度を
格段に低下させることができる印刷制御装置および印刷
データ処理方法を提供することである。

【０００７】

【課題を解決するための手段】本発明に係る第１の発明
は、印刷情報から生成される中間コードを解析してバン
ドメモリにビットマップイメージを展開処理する印刷制
御装置であって、前記中間コードを記憶する主メモリ
（図３に示すメインメモリ１５に相当）と、前記主メモ
リに記憶される描画用のアプリケーションリストを読み
出して保持するリストバッファ（図３に示すリストバッ
ファ２４−５に相当）と、前記リストバッファに保持さ
れる前記アプリケーションリストに従い前記中間コード
に基づく機能コード別の描画データを保持する複数のデ
ータバッファ（図３に示すデータバッファ２４−１〜２
４−４に相当）と、前記リストバッファに対する前記ア
プリケーションリストの書き込みと、該書き込まれたア
プリケーションリストに基づく各データバッファへの描
画データの書き込みを制御するメモリ制御手段（図３に
示すメモリコントローラ（Ｍｅｍｏｒｙ Ｃｏｎｔ）２
２に相当）と、前記リストバッファに書き込まれている
アプリケーションリストに基づき、各機能コードに基づ
くビットマップを展開する展開制御手段（図３に示すレ
ンダラコントローラ２５に相当）とを有するものであ
る。

【０００８】本発明に係る第２の発明は、前記メモリ制
御手段は、所定のワード単位にアプリケーションリスト
を前記リストバッファに書き込むものである。

【０００９】本発明に係る第３の発明は、前記メモリ制
御手段は、任意のワード単位にアプリケーションリスト
を複数回に分けて前記リストバッファに書き込むもので
ある。

【００１０】本発明に係る第４の発明は、印刷情報から
生成される中間コードを解析してバンドメモリにビット
マップイメージを展開処理するために、前記中間コード
を記憶する主メモリに記憶される描画用のアプリケーシ
ョンリストを読み出して保持するリストバッファを備
え、前記リストバッファに保持される前記アプリケーシ
ョンリストに従い前記中間コードに基づく機能コード別
の描画データを保持する複数のデータバッファを有する
印刷制御装置における印刷データ処理方法であって、前
記リストバッファに対して前記アプリケーションリスト
を書き込みし、さらに、該書き込まれたアプリケーショ
ンリストに基づく各データバッファへの描画データの書
き込みを行い、前記リストバッファに書き込まれている
アプリケーションリストに基づき、各機能コードに基づ
くビットマップを展開するものである。

【００１１】本発明に係る第５の発明は、所定のワード
単位にアプリケーションリストを前記リストバッファに
書き込むものである。

【００１２】本発明に係る第６の発明は、任意のワード
単位にアプリケーションリストを複数回に分けて前記リ
ストバッファに書き込むものである。

【００１３】

【発明の実施の形態】図１は、本発明の一実施形態を示
す印刷制御装置におけるバンド制御状態を説明するブロ
ック図である。なお、本実施形態では、例えばＡ４サイ
ズ６００ｄｐｉの場合はそのまま１ページ分を展開する
場合、ＲＡＭとしてのメモリ容量は最低でも４ＭＢが必
要であり、さらにワーク用メモリが必要となるので４＋
αＭＢが必要である。

【００１４】図１において、１−１はＡ４の１ページ分
の画像である。１−２はバンドメモリ（ＢＭ）、１−３
はバンドメモリ（ＢＭ）、１−４はＧＡで、バンドメモ
リ１−２，１−３に画像用のビットマップデータを描画
する。

【００１５】１−５はワーク用メモリである。ＧＡ１−
４はバンドメモリ１−２に画像データを展開した後に、
後述するようなＬＢＰエンジンに対してプリント要求を
行い、ＬＢＰエンジンがスタート開始してバンドメモリ
１−２の画像データをセグメント１−１−１にシッピン
グをしている最中に、ＧＡ１−４はバンドメモリ１−３
に画像データを展開する。同様に、バンドメモリ１−３
からセグメント１−１−２にシッピングしている間に、
ＧＡ１−４はバンドメモリ１−２に画像データを展開す
る。上記のように交互にバンドメモリに画像データをシ
ッピングしながら、もう一方のバンドメモリに画像デー
タを展開してセグメントｎまで実行していく。

【００１６】なお、Ａ４サイズを６００ｄｐｉで印字す
る事を４ＭＢ未満のメモリで実現する場合、図１に示す
ように１ページの画像１−１に対してｎ個のセグメント
１−１−１〜１−１−ｎに分割し、そのセグメントに対
してバンドメモリという、分割された１つのセグメント
と同じメモリ容量のバンドメモリに各オブジェクトデー
タを展開し、バンドメモリ１−２，１−３からシッピン
グ処理を行い、プリントする。

【００１７】図２は、本発明の一実施形態を示す印刷制
御装置のハード構成を説明するブロック図である。

【００１８】図２において、１１はＣＰＵ、１２はＭａ
ｉｎＧＡで、すべての描画処理動作を司どっている。１
３はレンダラ（Ｒｅｎｄｅｒ）で、ＭａｉｎＧＡ１２に
内蔵されている。１４は描画用のバンドメモリ（ＢＭ）
であり、シンクロナスＲＡＭで構成されている。１５は
メインメモリ（ＭＭ）で、バンド制御を行うために少な
いメモリに圧縮された中間コードが格納されている。１
６は各種のインタフェース（Ｉ／Ｆ）で、図示されない
パソコン（ＰＣ）やワークステーション（ＷＳ）からの
データを受け取るセントロニクス、ＲＳ２３２Ｃ、イー
サネット（登録商標）、ＵＳＢ等から構成されている。

【００１９】１７はシッパー（Ｓｈｉｐｐｅｒ）で、図
示しないＬＢＰに印字データを送る。１８はＲＯＭで、
ＬＢＰコントローラを動作させるためのＦ／Ｗ ＲＯＭ
あるいは文字情報が格納されている。

【００２０】なお、図示されないホストコンピュータか
らデータを各種のインタフェース１６中の外部Ｉ／Ｆに
ＰＤＬデータ（頁記述言語）、イメージデータ等が送ら
れてきて、ＲＯＭ１８に内蔵されたプログラムコードに
従いながらＣＰＵ１１はレンダラ１３に解釈可能な中間
言語を作成し、メインメモリ１５にＭａｉｎＧＡ１２を
介して作成する。なお、各色のレンダラ１３は起動がか
けられた後に、メインメモリ１５から中間コードを取得
し、その中間コードのデータをビットマップにバンド単
位でバンドメモリ１４に書き込む。ここで、バンドメモ
リ１４はシンクロナスＲＡＭで構成されている。

【００２１】図３は、図２に示したレンダラ１３の詳細
構成を説明する機能ブロック図であり、図２と同一のも
のには同一の符号を付してある。

【００２２】図３において、１５はメインメモリで、中
間コードが格納されている。２１はＩＯ コントローラ
（ＩＯ Ｃｏｎｔ）で、ＣＰＵ１１が直接制御可能に構
成されている。

【００２３】２２はメモリコントローラ（Ｍｅｍｏｒｙ
Ｃｏｎｔ）で、メインメモリ１５に対するメモリアク
セスを制御する。２３はレンダラ部（Ｒｅｎｄｅｒ）
で、中間コードを解析してバンド単位にビットマップ展
開処理を行う。２４はメモリコントロールインタフェー
ス（Ｍｅｍｏｒｙ Ｃｏｎｔ Ｉ／Ｆ）で、メモリコン
トローラ２２とレンダラ部２３との間のデータのやり取
りを行う。２４−１〜２４−４はデータバッファで、各
機能毎に設けられている。データバッファ（Ｃｏｎｔ
Ｂｕｆ）２４−１は中間コードの種類で描画用の命令コ
ードを蓄え、データバッファ（Ｍａｓｋ Ｂｕｆ）２４
−２は外形（Ｍａｓｋ）を生成するためのオブジェクト
コード（Ｍａｓｋコード）を蓄え、データバッファ（Ｂ
Ｇ Ｂｕｆ）２４−３は背景の模様（ＢＧ）を生成する
オブジェクトコード（ＢＧコード）を蓄え、データバッ
ファ（ＧＤ Ｂｕｆ）２４−４は背景の色具合（ＧＤ）
を生成するオブジェクトコード（ＧＤコード）を蓄え
る。２４−５はリストバッファ（Ｔａｂｌｅ Ｂｕｆ）
で、メモリコントローラ２４により主メモリ１５から読
み出されたアプリケーションリストを保持し、該保持さ
れたアプリケーションリストをレンダラコントローラ
（Ｒｅｎｄｅｒ Ｃｏｎｔ）２５が参照して、各データ
バッファ２４−１〜２４−３に保持されるコードの読み
出しが制御される。

【００２４】２５はレンダラコントローラで、データバ
ッファ２４−１上にバッファリングされているデータを
ＩＯ コントローラ２１の指示に従い取り込み、Ｍａｓ
ｋＧｅｎｅｒａｔｏｒ２６，ＢＧ Ｇｅｎｅｒａｔｏｒ
２７，ＧＤ Ｇｅｎｅｒａｔｏｒ２８の起動を制御す
る。

【００２５】２９はＢＰＵで、メインメモリ１５に書か
れたデータと各機能のデータを混成したデータをバンド
メモリ１４に書き込む。

【００２６】まず、図２に示したＣＰＵ１１がＩＯ コ
ントロール２１を介してレンダラコントローラ２５に起
動をかけると、レンダラコントローラ２５はメモリコン
トＩ／Ｆ２４を介し、メモリコントローラ２２を介して
メインメモリ１５のアプリケーションリストと呼ばれる
描画用の命令コードを８ワード一気にリードして、５の
メモリコントローラI/ F２４内にあるデータバッファ２
４−１〜２４−４にデータを貯め込む。そのアプリケー
ションリストの内容から各Ｍａｓｋ、ＢＧ、ＧＤのアド
レス情報等を解析して、各Ｍａｓｋ Ｇｅｎｅｒａｔｏ
ｒ２６，ＢＧＧｅｎｅｒａｔｏｒ２７，ＧＤ Ｇｅｎｅ
ｒａｔｏｒ２８に対してアドレス情報等を渡す。各Ｍａ
ｓｋ Ｇｅｎｅｒａｔｏｒ２６，ＢＧ Ｇｅｎｅｒａｔ
ｏｒ２７，ＧＤ Ｇｅｎｅｒａｔｏｒ２８はその情報を
元に各オブジェクトデータをメモリコントローラ２２，
メモリコントローラＩ／Ｆ２４を介して各オブジェクト
データを各バッファ２４−１〜２４−４から受け取り、
解析してＢＰＵ２９にＭａｓｋ、ＢＧ、ＧＤの各データ
を渡す。

【００２７】この時、ＢＰＵ２９は書き込まれるべきア
ドレスのデータを一旦読み込み（ディスティネーショ
ン）Ｍａｓｋ、ＢＧ、ＧＤ、ディスティネーションのデ
ータを予め決まった描画論理でバンドメモリ１４にリラ
イトする。

【００２８】図４は、図３に示したレンダラ１３におけ
るデータ構造を説明する図である。

【００２９】図４において、Ｍｅｍｏｒｙ Ｃｏｎｔ
Ｉ／Ｆ２４が、アプリケーションリスト４１を８ワード
分一気に読む。そして、Cont Data Buffer用のデータバ
ッファ２４−１に８ワード分のデータを貯め込む。

【００３０】次に、レンダラコントローラ２５がデータ
バッファ２４−１からデータを読み込み、その情報より
各機能（Ｍａｓｋ、ＢＧ、ＧＤ）のオブジェクトヘッダ
の先頭番地の格納場所を計算して、オブジェクトテーブ
ル（Ｏｂｊｅｃｔ Ｔａｂｌｅ）４２を８ワード分一気
にリードする。その場合、再度データバッファ２４−１
にデータを入れ込むので、データはクリアされてしま
う。

【００３１】また、この場合、各機能のＴａｂｌｅリス
ト４３〜４５が８ワード内にすべて存在しないため、３
ワード読むために８ワードリードを２回発生させる必要
がある。

【００３２】そして、オブジェクトテーブル４２の情報
を元に各機能のアドレス情報を取得し、各機能はレンダ
ラコントローラ２５が行ったのと同様に各オブジェクト
データ（ＯＢＪ Ｄａｔａ）を８ワードでリードしてい
く。

【００３３】ここで、１つのアプリケーションが終了し
て、次のアプリケーションを実行する場合、再度２番目
のアプリケーションリストを８ワード読み込む。このア
プリケーションは最初にレンダラコントローラ２５が読
み込んだ値である。

【００３４】従って、同じデータを２回読んでいるわけ
である。次に、またデータバッファ２４−１にオブジェ
クトテーブル４２をリードする必要があるが、各機能の
テーブルを計算し各機能にその情報を渡す。

【００３５】ここで、２回目以降のアプリケーションリ
ストを８ワード読む時に、必ずもう１度読むという無駄
な作業が発生してしまう。また、オブジェクトテーブル
４２も３ワード読むために８ワードリードを２回発生す
る場合もある。

【００３６】例えば１ワードリードの場合に、１３ｃｌ
ｋ分のアクセス時間がかかるとすると、上記のようにオ
ブジェクトテーブル４２も３ワード読むために８ワード
リードを２回発生する場合には、×３で３９ｃｌｋ分の
アクセス時間と，８ワードリードの場合に２０ｃｌｋか
かるとすると、×２で４０ｃｌｋ分のアクセス時間が必
要となってしまう。

【００３７】そこで、本実施形態においては、メモリコ
ントローラＩ／Ｆ２４内にオブジェクトテーブルを読む
ためのバッファとして機能するデータバッファ２４−５
を設けることにより、アプリケーションリスト４１の無
駄な再読み込み処理、及びオブジェクトテーブル４２に
対する無駄な再読み込みが発生しないように制御され
る。

【００３８】具体的には、図３に示すように、メモリコ
ントローラＩ／Ｆ２４内に、オブジェクトテーブル読み
込み用の８ワードのデータバッファ２４−５を追加する
ことにより、図４の破線矢印で示すように、２回目のア
プリケーションリスト及び２回目のオブジェクトテーブ
ルを読む必要がなくなる。

【００３９】従って、従来のメモリリードアクセスに際
して、計２回の８ワードリードがなくなることになる。

【００４０】また、オブジェクトテーブルを読む場合８
ワードリードと１ワードリード、４ワードリードを可能
にしてオブジェクトテーブルのアドレス値によりリード
ワード数を変更できるようにしても良い。そのようにす
ると最も効率的な読み方が可能となる。

【００４１】上記実施形態によれば、主メモリ１５から
バンドメモリ１４へビットマップ展開する際に、メイン
メモリ１５からアプリケーションリストをフェッチする
ためのアクセス回数を減らすことにより、レンダラ部に
規定される描画時間内に印字できるデータ量を増やすこ
と、すなわち単位時間当たりのビットマップ展開効率を
格段に向上させて、ビットマップ展開処理時におけるオ
ーバーラン発生を格段に低下させることができる。

【００４２】

【発明の効果】以上説明したように、本発明に係る第１
〜第６の発明によれば、生成される中間コードを解析し
てバンドメモリにビットマップ展開処理する印刷制御装
置において、前記中間コードを記憶する主メモリと、主
メモリに記憶される描画用のアプリケーションリストを
読み出してリストバッファに保持し、該保持されるアプ
リケーションリストに従い中間コードに基づく機能コー
ド別の描画データを複数のデータバッファに保持した
後、リストバッファに保持されるアプリケーションリス
トに基づき、各機能コードに基づくビットマップを展開
することにより、中間コードからバンドメモリへのビッ
トマップ展開時における主メモリに対するアプリケーシ
ョンリストのフェッチのためのメモリアクセス回数を減
らして、当該メモリアクセスに伴う時間を本来のビット
マップ描画処理時間に加算的に割り当てて、バンド処理
時におけるオーバーランの発生頻度を格段に低下させる
ことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す印刷制御装置におけ
るバンド制御状態を説明するブロック図である。

【図２】本発明の一実施形態を示す印刷制御装置のハー
ド構成を説明するブロック図である。

【図３】図２に示したレンダラの詳細構成を説明する機
能ブロック図である。

【図４】本発明に係る印刷制御装置におけるレンダラ用
の参照テーブルのデータ構造を説明する図である。

【符号の説明】

１４ バンドメモリ １５ メインメモリ ２１ ＩＯ コントローラ ２２ メモリコントローラ ２３ レンダラ部 ２４ メモリコントローラＩ／Ｆ ２４−１〜２４−４ データバッファ ２４−５ リストバッファ ２５ レンダラコントローラ

フロントページの続き Ｆターム(参考） 2C087 AB05 AC08 BA03 BA05 BC01 BC05 BD13 2C187 AC07 5B021 AA01 DD08 DD12 DD13 5B080 CA01 CA08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 印刷情報から生成される中間コードを解
   析してバンドメモリにビットマップイメージを展開処理
   する印刷制御装置であって、 前記中間コードを記憶する主メモリと、 前記主メモリに記憶される描画用のアプリケーションリ
   ストを読み出して保持するリストバッファと、 前記リストバッファに保持される前記アプリケーション
   リストに従い前記中間コードに基づく機能コード別の描
   画データを保持する複数のデータバッファと、 前記リストバッファに対する前記アプリケーションリス
   トの書き込みと、該書き込まれたアプリケーションリス
   トに基づく各データバッファへの描画データの書き込み
   を制御するメモリ制御手段と、 前記リストバッファに書き込まれているアプリケーショ
   ンリストに基づき、各機能コードに基づくビットマップ
   を展開する展開制御手段と、を有することを特徴とする
   印刷制御装置。
2. 【請求項２】 前記メモリ制御手段は、所定のワード単
   位にアプリケーションリストを前記リストバッファに書
   き込むことを特徴とする請求項１記載の印刷制御装置。
3. 【請求項３】 前記メモリ制御手段は、任意のワード単
   位にアプリケーションリストを複数回に分けて前記リス
   トバッファに書き込むことを特徴とする請求項１記載の
   印刷制御装置。
4. 【請求項４】 印刷情報から生成される中間コードを解
   析してバンドメモリにビットマップイメージを展開処理
   するために、前記中間コードを記憶する主メモリに記憶
   される描画用のアプリケーションリストを読み出して保
   持するリストバッファを備え、前記リストバッファに保
   持される前記アプリケーションリストに従い前記中間コ
   ードに基づく機能コード別の描画データを保持する複数
   のデータバッファとを有する印刷制御装置における印刷
   データ処理方法であって、 前記リストバッファに対して前記アプリケーションリス
   トを書き込みし、さらに、該書き込まれたアプリケーシ
   ョンリストに基づく各データバッファへの描画データの
   書き込みを行い、 前記リストバッファに書き込まれているアプリケーショ
   ンリストに基づき、各機能コードに基づくビットマップ
   を展開することを特徴とする印刷データ処理方法。
5. 【請求項５】 所定のワード単位にアプリケーションリ
   ストを前記リストバッファに書き込むことを特徴とする
   請求項４記載の印刷データ処理方法。
6. 【請求項６】 任意のワード単位にアプリケーションリ
   ストを複数回に分けて前記リストバッファに書き込むこ
   とを特徴とする請求項４記載の印刷データ処理方法。