JP2002297197A

JP2002297197A - スムージング回路、及び音響装置

Info

Publication number: JP2002297197A
Application number: JP2001100957A
Authority: JP
Inventors: Naoki Suhara; 直樹栖原
Original assignee: Aiwa Co Ltd
Current assignee: Sony Group Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-11

Abstract

(57)【要約】【課題】量子化信号列の階段部分の角を取り、線形化
されたアナログ波形を形成することの可能なスムージン
グ回路、及びこのスムージング回路を内蔵した音響装置
を提供する。【解決手段】量子化信号列は、直接差動増幅器５２の
プラス側入力端子に入力されると共に、遅延回路５０で
１段時間分遅延されて差動増幅器５２のマイナス側入力
端子に入力され、差動増幅器５２で両者の差分が出力さ
れ、出力されたデータは抵抗素子５４を介してコンデン
サ５８に供給され、コンデンサ５８に電圧が徐々にチャ
ージされるとともに、ディスチャージ部５６でチャージ
された電圧を所定の時間毎に０Ｖにする。加算器６０に
は、遅延回路５０から出力された１段分時間前の電圧デ
ータが供給されると共に、徐々に供給される電圧データ
とが供給され、加算回路６０でこれらの電圧データを加
算して、出力端子（Ｂ）に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スムージング回路
及び音響装置に係り、より詳細にはディジタルデータか
ら変換され、量子化された階段状の量子化信号列を、階
段の角のない線形のアナログデータに変換するスムージ
ング回路、及びこのスムージング回路を内蔵した音響装
置に関する。

【０００２】

【従来の技術】従来より、ディジタルデータとして画像
や音響等を記録する際には、アナログ波形を一定の周期
でサンプリングしてディジタルデータ化して記録してい
る。そして記録された画像や音響を再生する際には、記
録されたディジタルデータをＤ／Ａコンバータでアナロ
グデータ化して再生している。

【０００３】しかしながら、ディジタルデータは一定の
サンプリング周期でサンプリングされており、ディジタ
ルデータをアナログデータ化すると、図６（Ａ）に示す
ように、１サンプリング周期内のデータ値が同一値をと
る階段状の波形となる。この階段状の波形に基づいて画
像や音声が再生されるために雑音が生じて、画像や音声
の質が悪くなるという問題画生じていた。そこで、雑音
を少なくして良質な画像や音声を再生するために、図６
（Ｂ）に示すように、隣接する階段部分に階段の段差の
中間データ値（補間データ）を補い、量子化信号列の信
号間の段差を少なくして再生の際の雑音を抑制すること
が行われている。

【０００４】

【発明が解決しようとする課題】しかしながら、前述の
ように隣接する階段部分に補間データを補っても、補間
後の波形は階段状であり段差を有する。したがって再生
される画像や音声にはこの段差に伴う雑音が生じてしま
うため、画像や音声の質が悪くなるという問題があっ
た。

【０００５】本発明は、上記問題点を解消するためにな
されたものであり、量子化信号列の信号間の階段部分の
角を取り、線形化されたアナログ波形を形成することの
可能なスムージング回路、及びこのスムージング回路を
内蔵した音響装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明のスムージング回路は、量子化信号列の隣
り合う第１の信号と第２の信号とのレベル差を出力する
差分出力手段と、前記差分出力手段により出力されたレ
ベル差に至るまで、連続的に増加または減少する補正信
号を出力する補正信号出力手段と、前記補正信号と前記
第１の信号又は第２の信号とを合成する合成手段と、を
含んで構成されている。

【０００７】本発明のスムージング回路によれば、量子
化信号列の隣り合う第１の信号と第２の信号とのレベル
差を出力して、出力されたレベル差に至るまで、連続的
に増加または減少する補正信号を出力し、この補正信号
と第１の信号又は第２の信号とを合成するので、量子化
信号列の階段部分が補正信号によって補間されて階段の
角がとれたスムーズな線形波形を容易に形成することが
できる。

【０００８】また、本発明のスムージング回路は、請求
項２に記載されているように、前記第２の信号を前記第
１の信号に続いて出力される信号とすることができる。

【０００９】また、本発明のスムージング回路は、請求
項３に記載されているように、前記差分出力手段が、前
記量子化信号列を１量子化信号時間分遅延させる遅延手
段を備え、該遅延手段に入力される入力信号と、該遅延
手段から出力される出力信号との差分の信号を出力する
こともできる。ここで、１量子化信号時間とは、量子化
信号列の同一レベルを有する１量子化分の信号が出力さ
れている時間を意味する。

【００１０】本発明によれば、遅延手段により量子化信
号列が１量子化信号時間分遅延されるので、第１の信号
と第２の信号とを同時に形成することができ、信号のレ
ベル差分を容易に出力することができる。

【００１１】また、本発明のスムージング回路は、請求
項４に記載されているように、補正信号出力手段を差分
出力手段からの出力信号を蓄電する畜電手段と蓄電手段
に蓄電された信号を差分出力手段からの出力信号と同期
させて前記量子化信号列の１量子化信号時間毎に放電す
る放電手段と、を備えて構成することもできる。

【００１２】本発明によれば、差分出力手段からの出力
信号を蓄電する畜電手段と蓄電手段に蓄電された信号を
差分出力手段からの出力信号と同期させて前記量子化信
号列の１量子化信号時間毎に放電するので、容易に差分
出力手段により出力されたレベル差に至るまで、連続的
に増加または減少する補正信号を発生させることができ
る。

【００１３】また、請求項１乃至請求項４に記載のスム
ージング回路を備えた音響装置によれば、内蔵した前記
スムージング回路により、量子化された階段状のアナロ
グ信号が階段の角の取れた線形信号に変換されるので、
雑音の少ない良質な音声を出力することができる。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００１５】本実施の形態に係る音響装置の概略ブロッ
ク図を図１に示す。光ピックアップ１４の上部の図示し
ない載置台には、ディスク１０が載置されている。ＲＦ
アンプ１８は、光ピックアップ１４及びディジタル信号
処理部２０と接続されている。ディジタル信号処理部２
０は、スピンドルモータ１６、システムコントロール部
３４、及びディジタルフィルタ２２と接続されている。
ディジタルフィルタ２２はＤＡコンバータ２４と接続さ
れており、ＤＡコンバータ２４は補間部２６と接続され
ている。補間部２６はスムージング回路２８と接続され
ており、スムージング回路２８はオーディオ回路３０と
接続されている。サーボ回路３２は、スレッド送りモー
タ１２、光ピックアップ１４、及びシステムコントロー
ル部３４と接続されている。システムコントロール部３
４は、操作部３８及びディスプレイ３６と接続されてい
る。

【００１６】スムージング回路２８は、図２に示すよう
に、差動増幅器５２のプラス側入力端子に入力端子
（Ａ）が接続されており、差動増幅器５２のマイナス側
入力端子に遅延回路５０を介して入力端子（Ａ）が接続
されている。差動増幅器５２の出力側端子には抵抗素子
５４が接続されており、抵抗素子５４の反差動増幅器５
２接続側端子にはディスチャージ部５６、コンデンサ５
８、及び加算回路６０の入力側端子が接続されている。
コンデンサ５８の反抵抗素子５４接続側は接地されてい
る。加算回路６０の入力側端子は遅延回路５０の出力側
端子と接続され、加算回路６０の出力側端子は出力端子
（Ｂ）と接続されている。遅延回路５０及びディスチャ
ージ部５６には、補間部２６から１段時間分のパルス幅
のパルス信号が入力されるように、補間部２６と接続さ
れている。

【００１７】次に、本実施の形態の作用について説明す
る。

【００１８】ユーザーが操作部３８から再生入力を行う
と、入力に応じた信号がシステムコントロール部３４に
送信される。システムコントロール部３４は所定の処理
を行い、入力に応じた表示をするようにディスプレイ３
６を制御し、ディスプレイ３６はこの制御に基づいて所
定の表示を行う。また、システムコントロール部３４
は、入力に応じた駆動を行うようにサーボ回路を制御
し、サーボ回路３２はこの制御に基づいてスプレッド送
りモータ１２及び光ピックアップ１４に駆動信号を送信
する。さらに、システムコントロール部３４は、入力に
応じた駆動を行うための信号をディジタル信号処理部２
０に送信し、ディジタル信号処理部２０はこの信号に基
づいてスピンドルモータ１６に駆動信号を送信する。送
信されてきた信号に基づいて、スレッド送りモータ１
２、スピンドルモータ１６は駆動を開始し、光ピックア
ップ１４はディスク１０に記録されたディジタル音声デ
ータの読取りを開始する。

【００１９】光ピックアップ１４が読取ったデータ信号
は、ＲＦアンプ１８で高周波増幅され、ディジタル信号
処理部２０に送信される。そして、ディジタル信号処理
部２０で所定の処理がなされ、ディジタルフィルタ２２
を経てＤＡコンバータ２４に送信される。ＤＡコンバー
タ２４に送信されたディジタルデータは、ＤＡコンバー
タ２４によってディジタルデータからアナログデータに
変換され、変換後のアナログデータが補間部２６に送信
される。

【００２０】補間部２６に送信されたアナログデータ
は、補間処理によって、急激な段差をもった階段状のデ
ータから緩やかな段差の階段状のデータに補間される。
補間処理は、隣り合う２つの階段データのＴＯＴＡＬの
時間軸にあたる２つ分の階段部分を３分割し、分割され
た３つの時間の真ん中に隣り合う２つの階段データの中
間値のデータ（補間データ）を挿入することにより行な
う。例えば、図３（Ａ）（Ｂ）に示すように、ｔ〜２ｔ
の間の電圧が２ｍＶ、２ｔ〜３ｔの間の電圧が４ｍＶ、
３ｔ〜４ｔの間の電圧が８ｍＶ、４ｔ〜５ｔの間の電圧
が６ｍＶ、５ｔ〜６ｔの間の電圧が２ｍＶ、６ｔ〜０ｍ
Ｖのアナログデータが補間部２６に入力された場合に
は、１．５ｔ〜２ｔ間には、ｔ〜２ｔ間の電圧と２ｔ〜
３ｔ間の電圧の中間値３ｍＶの電圧データが補間され、
２．５ｔ〜３ｔ間には、２ｔ〜３ｔ間の電圧と３ｔ〜４
ｔ間の電圧の中間値６ｍＶの電圧データが補間され、
３．５ｔ〜４ｔ間には、３〜４ｔ間の電圧と４ｔ〜５ｔ
間の電圧の中間値７ｍＶの電圧データが補間され、４．
５ｔ〜５ｔ間には、４〜５ｔ間の電圧と５ｔ〜６ｔ間の
電圧の中間値４ｍＶの電圧データが補間される。この補
間処理により、図３（Ｃ）（Ｄ）に示す緩やかな階段状
のアナログデーダが形成される。なお、本実施の形態で
は、隣り合う階段データの間に１の補間データを挿入し
たが、段差を緩和する任意の数の補間データを挿入する
ことが可能である。

【００２１】補間部２６は、前記補間後のアナログデー
タをスムージング回路２８に送信するとともに、前記補
間後のアナログデータ１段時間分のパルス幅のパルス信
号を前記補間後のアナログデータと同期させてスムージ
ング回路２８に送信する。

【００２２】送信されたアナログデータは、スムージン
グ回路２８で階段状のデータから段差の角が取れた線形
データに変換される。具体的に、段差の角が取れた線形
データへの変換は以下のように行われる。

【００２３】補間部２６から送信されてきたアナログデ
ータは、スムージング回路２８の入力端子（Ａ）から入
力されて、直接差動増幅器５２のプラス側入力端子に入
力されると共に、遅延回路５０で遅延されて差動増幅器
５２のマイナス側入力端子に入力される。遅延回路５０
で遅延される時間は、量子化されたアナロクデータの階
段部分の１段差部分から次の段差部分までの時間分（図
３（Ｄ）のｔ〜１．５ｔ間の時間、即ち０．５ｔ、以下
「１段時間分」という）である。ここで、図４（ａ）に
示す電圧データが入力端子（Ａ）に入力されると、図４
（ａ）に示す電圧データが直接差動増幅器５２のプラス
側入力端子に入力されると共に、図４（ｂ）に示すよう
に電圧データが遅延回路５０で１段時間分遅延されて出
力されて差動増幅器５２のマイナス側入力端子に入力さ
れる。例えば、１．５ｔ〜２ｔの電圧３ｍＶが差動増幅
器５２のプラス側入力端子に入力されると共に、ｔ〜
１．５ｔの電圧２ｍＶが差動増幅器５２のマイナス側入
力端子に入力される。差動増幅器５２では、プラス側入
力端子から入力された信号の電圧からマイナス側入力端
子から入力された信号の電圧を引いた差分の電圧値が取
出されて出力される。図４（ａ）（ｂ）に示す電圧デー
タがプラス側入力端およびマイナス側入力端子の各々か
ら入力された場合には、図４（ｃ）に示すように、ｔ〜
１．５ｔでは＋１ｍＶの電圧データ、１．５ｔ〜２ｔで
は＋１ｍＶの電圧データ、２ｔ〜２．５ｔでは＋２ｍＶ
の電圧データ、２．５ｔ〜３ｔでは＋２ｍＶの電圧デー
タ、３ｔ〜３．５ｔでは０ｍＶの電圧データが出力され
る。

【００２４】出力された電圧データは抵抗素子５４を介
してコンデンサ５８に供給される。このコンデンサ５８
には前記電圧が徐々にチャージされて、コンデンサ５８
から出力される電圧は過渡応答の曲線を描く。一方ディ
スチャージ部５６は、差動増幅器５２からの電圧出力と
同期して、１段時間毎にコンデンサ５８にチャージされ
た電圧を０Ｖにする。例えば、コンデンサ５８に１．５
ｔからチャージされた電圧値を、２ｔのタイミングで接
地することにより０ｍＶにディスチャージする。すなわ
ち、差動増幅器５２から出力された１ｍＶの電圧データ
は、１．５ｔのタイミングでは０ｍＶが出力され、時間
の経過にしたがって０ｍＶから徐々に増加した電圧値が
出力され、２ｔで０ｍＶに下げられる。コンデンサ５８
へのチャージ及びコンデンサ５８からのディスチャージ
により、加算器６０へは図４（ｄ）に示すような、略の
こぎり状の波形となった電圧が供給される。

【００２５】加算器６０には、遅延回路５０から出力さ
れた１段時間分前の電圧データが供給されると共に、徐
々に供給される前記略のこぎり状の波形の電圧データと
が供給される。加算回路６０でこれらの電圧データが加
算され、出力端子（Ｂ）に出力される。例えば、図４
（ｆ）に示すｔ〜１．５ｔの電圧データ２ｍＶ、１．５
ｔ〜２ｔの電圧データ３ｍＶ、２ｔ〜２．５ｔの電圧デ
ータ４ｍＶ、２．５ｔ〜３ｔの電圧データ６ｍＶ、３ｔ
〜３．５ｔの電圧データ８ｍＶ、各々の電圧データと図
４（ｄ）に示す略のこぎり状の電圧値とが加算されて、
図４（ｅ）の破線で示す階段状データの角がとれた線形
の電圧データが出力端子（Ｂ）に出力される。

【００２６】なお、上記では電圧が上昇する場合につい
て説明したが、電圧が下降する場合についても同様にし
て線形の電圧データを出力することができる。

【００２７】図５（ａ）に示す電圧データが入力端子
（Ａ）に入力されると、図５（ａ）に示す電圧データが
直接差動増幅器５２のプラス側入力端子に入力されると
共に、図５（ｂ）に示すように電圧データが遅延回路５
０で１段時間分遅延されて出力されて差動増幅器５２の
マイナス側入力端子に入力される。例えば、４．５ｔ〜
５ｔの電圧４ｍＶが差動増幅器５２のプラス側入力端子
に入力されると共に、４ｔ〜４．５ｔの電圧６ｍＶが差
動増幅器５２のマイナス側入力端子に入力される。差動
増幅器５２では、プラス側入力端子から入力された信号
の電圧からマイナス側入力端子から入力された信号の電
圧を引いた差分の電圧値が取出されて出力される。差動
増幅器５２では、プラス側入力端子より入力された信号
の電圧からマイナス側入力端子より入力された信号の電
圧を引いた差分の電圧値が取出されて出力されるが、こ
こでは電圧が下降しているのでマイナスの電圧値が出力
される。例えば、図５（ａ）（ｂ）に示す電圧データが
プラス側入力端およびマイナス側入力端子の各々から入
力された場合には、図５（ｃ）に示すように、３．５ｔ
〜４ｔでは-１ｍＶの電圧データ、４ｔ〜４．５ｔでは-
２ｍＶの電圧データ、４．５ｔ〜５ｔでは-２ｍＶの電
圧データ、５ｔ〜５．５ｔでは-２ｍＶの電圧データ、
５．５ｔ〜６ｔでは-１ｍＶの電圧データが出力され
る。

【００２８】出力された電圧データは抵抗素子５４を介
してコンデンサ５８に供給される。このコンデンサ５８
には前記マイナスの電圧が徐々にチャージされて、コン
デンサ５８から出力される電圧はマイナスの過渡応答の
曲線を描く。一方ディスチャージ部５６は、差動増幅器
５２からの電圧出力と同期して、１段時間毎にコンデン
サ５８にチャージされた電圧を０Ｖにする。例えば、コ
ンデンサ５８に３．５ｔからチャージされた電圧値を、
４ｔのタイミングで接地することにより０ｍＶにディス
チャージする。すなわち、差動増幅器５２から出力され
た１ｍＶの電圧データは、３．５ｔのタイミングでは０
ｍＶが出力され、時間の経過にしたがって０ｍＶから徐
々に減少した電圧値が出力され、４ｔで０ｍＶに戻され
る。コンデンサ５８へのチャージ及びコンデンサ５８か
らのディスチャージにより、加算器６０へは図５（ｄ）
に示すような、逆方向の略のこぎり状の波形となった電
圧が供給される。

【００２９】加算器６０には、遅延回路５０から出力さ
れた１段時間分前の電圧データが供給されると共に、徐
々に供給される前記逆方向の略のこぎり状の波形の電圧
データとが供給される。加算回路６０でこれらの電圧デ
ータが加算され、出力端子（Ｂ）に出力される。例え
ば、図５（ｆ）に示す３．５ｔ〜４ｔの電圧データ７ｍ
Ｖ、４ｔ〜４．５ｔの電圧データ６ｍＶ、４．５ｔ〜５
ｔの電圧データ４ｍＶ、５ｔ〜５．５ｔの電圧データ２
ｍＶ、５．５ｔ〜６ｔの電圧データ１ｍＶ、各々の電圧
データと図５（ｄ）に示す逆方向の略のこぎり状の電圧
値とが加算されて、図５（ｅ）の破線で示す階段状デー
タの角がとれた線形の電圧データが出力端子（Ｂ）に出
力される。

【００３０】図６に、上記スムージング回路での変換処
理前の電圧データ例、変換処理後の電圧データ例を示
す。図６（Ａ）は、図３（Ｂ）に対応するスムージング
回路での変換処理前の電圧データであり、量子化された
階段状のアナログデータとなっている。図６（Ｂ）は、
（Ａ）のデータに略のこぎり状または逆方向の略のこぎ
り状の波形を加算もしくは減算した状態を示すものであ
る。図６（Ｃ）は、スムージング回路での変換処理後の
電圧データであり、量子化された階段状のアナログデー
タの角がとれて、スムーズな線形データが形成されてい
る。

【００３１】上記スムージング回路によれば、量子化さ
れた階段状のアナログデータを容易に、階段の角のとれ
た線形のアナログデータに変換することができる。

【００３２】スムージング回路２８から出力されたデー
タは、オーディオ回路３０に送信され、所定の処理を経
て図示しないスピーカーなどに出力される。

【００３３】本実施の形態の音響装置によれば、スムー
ジング回路により量子化された階段状のアナログデータ
が、階段の角のとれた線形のアナログデータに変換され
るので雑音が減少し、出力される音声が聴感上において
も、測定上においても良質のものになるという効果が得
られる。

【００３４】

【発明の効果】以上説明したように、本発明のスムージ
ング回路によれば、量子化信号列の隣り合う第１の信号
と第２の信号とのレベル差を出力して、出力されたレベ
ル差に至るまで、連続的に増加または減少する補正信号
を出力し、この補正信号と第１の信号とを合成するの
で、量子化信号列の階段部分が補正信号によって補間さ
れて階段の角がとれたスムーズな線形波形を容易に形成
することができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の音響装置の概略ブロック図である。

【図２】本発明のスムージング回路である。

【図３】（Ａ）及び（Ｂ）は、本実施の形態の補間部で
の補間処理前のデータ例であり、（Ｃ）及び（Ｄ）は、
本実施の形態の補間部での補間処理後のデータ例であ
る。

【図４】（ａ）は本発明のスムージング回路に入力され
る増加電圧値例であり、（ｂ）は本発明のスムージング
回路の遅延回路からの出力電圧値例であり、（ｃ）は本
発明のスムージング回路の差動増幅器から出力される電
圧値例であり、（ｄ）は本発明のスムージング回路の加
算器に供給される電圧値例であり、（ｅ）は本発明のス
ムージング回路から出力される電圧値例であり、（ｆ）
は本発明のスムージング回路に供給される量子化信号列
の例である。

【図５】（ａ）は本発明のスムージング回路に入力され
る減少電圧値例であり、（ｂ）は本発明のスムージング
回路の遅延回路からの出力電圧値例であり、（ｃ）は本
発明のスムージング回路の差動増幅器から出力される電
圧値例であり、（ｄ）は本発明のスムージング回路の加
算器に供給される電圧値例であり、（ｅ）は本発明のス
ムージング回路から出力される電圧値例であり、（ｆ）
は本発明のスムージング回路に供給される量子化信号列
の例である。

【図６】（Ａ）は本発明のスムージング回路による変換
処理前の電圧データ例であり、（Ｂ）は（Ａ）のデータ
にのこぎり状の波形を加算もしくは減算した状態を示す
ものであり、（Ｃ）は、スムージング回路での変換処理
後の電圧データ例である。

【図７】（Ａ）は従来の補間前のデータ例であり、
（Ｂ）は従来の補間後のデータ例である。

【符号の説明】

２８スムージング回路５０遅延回路５２差動増幅器５４抵抗素子５６ディスチャージ部５８コンデンサ６０加算器

Claims

【特許請求の範囲】

【請求項１】量子化信号列の隣り合う第１の信号と第
２の信号とのレベル差を出力する差分出力手段と、前記差分出力手段により出力されたレベル差に至るま
で、連続的に増加または減少する補正信号を出力する補
正信号出力手段と、前記補正信号と前記第１の信号又は第２の信号とを合成
する合成手段と、を備えたスムージング回路。
【請求項２】前記第２の信号は前記第１の信号に続い
て出力される信号であることを特徴とする請求項１に記
載のスムージング回路。
【請求項３】前記差分出力手段は、前記量子化信号列
を１量子化信号時間分遅延させる遅延手段を備え、該遅
延手段に入力される入力信号と、該遅延手段から出力さ
れる出力信号との差分の信号を出力することを特徴とす
る請求項１又は請求項２に記載のスムージング回路。
【請求項４】前記補正信号出力手段は、前記差分出力
手段からの出力信号を蓄電する畜電手段と、前記蓄電手
段に蓄電された信号を前記差分出力手段からの出力信号
と同期させて前記量子化信号列の１量子化信号時間毎に
放電する放電手段と、を備えたことを特徴とする請求項
１乃至請求項３に記載のスムージング回路。
【請求項５】請求項１乃至請求項４に記載のスムージ
ング回路を備えた音響装置。