JP2002289771A - 並列ｍｏｓｆｅｔ回路の電極構造 - Google Patents

Abstract

(57)【要約】 【課題】 プリント基板に開けられる穴の数を最小限に
することにより実装領域の使用効率を向上することがで
きる並列ＭＯＳＦＥＴ回路の電極構造を提供する。 【解決手段】 本発明の並列ＭＯＳＦＥＴ回路の電極構
造１０では、プリント基板４の全領域に対して他の回路
のような部品を実装するための領域（部品の実装領
域）、パターンを形成する領域（パターンの形成領域）
が確保できる上にパターンの幅も広くでき、製品として
の高密度化に適している。このため、本発明の並列ＭＯ
ＳＦＥＴ回路の電極構造１０は、プリント基板に開けら
れる穴の数を最小限にすることにより実装領域の使用効
率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、並列ＭＯＳＦＥＴ
回路の電極構造に関し、特に実装領域の使用効率が向上
する並列ＭＯＳＦＥＴ回路の電極構造に関する。

【０００２】

【従来の技術】通常、並列ＭＯＳＦＥＴ回路は、例えば
モータを駆動するためのインバータに適用される。一般
的な並列ＭＯＳＦＥＴ回路をインバータに適用した例を
図５に示す。

【０００３】図５に示されるように、符号２０はインバ
ータである。インバータ２０は直列に接続された３個の
並列ＭＯＳＦＥＴ回路２１、２２、２３を備えている。
初段（１個目）の並列ＭＯＳＦＥＴ回路２１にはバッテ
リ電圧を印加するバッテリ２４が接続され、３個の並列
ＭＯＳＦＥＴ回路２１、２２、２３の各々にはバッテリ
２４の電圧が供給される。

【０００４】並列ＭＯＳＦＥＴ回路２１にはドライブ回
路２６とモータ２５とが接続され、並列ＭＯＳＦＥＴ回
路２１はドライブ回路２６からの制御電圧に応じて動作
し、並列ＭＯＳＦＥＴ回路２１の動作電流は、バッテリ
２４の電圧値で定まる。並列ＭＯＳＦＥＴ回路２２には
ドライブ回路２７、モータ２５が接続され、並列ＭＯＳ
ＦＥＴ回路２２はドライブ回路２７からの制御電圧に応
じて動作し、並列ＭＯＳＦＥＴ回路２２の動作電流は、
バッテリ２４の電圧値で定まる。並列ＭＯＳＦＥＴ回路
２３にはドライブ回路２８、モータ２５が接続され、並
列ＭＯＳＦＥＴ回路２３はドライブ回路２８からの制御
電圧に応じて動作し、並列ＭＯＳＦＥＴ回路２３の動作
電流は、バッテリ２４の電圧値で定まる。この各々の動
作電流は、並列ＭＯＳＦＥＴ回路２１、２２、２３によ
りモータ２５に流れる３相電流である。

【０００５】並列ＭＯＳＦＥＴ回路２１、２２、２３の
各々は、直流電圧を平滑する電解コンデンサ１と、スイ
ッチング素子として働き、Ｎ個並列に接続されたＮＭＯ
Ｓトランジスタ２、３とを備えている。電解コンデンサ
１の正極端子１ｄとＮＭＯＳトランジスタ２のドレイン
電極２ｂは並列に接続され、電解コンデンサ１の正極端
子１ｄは端子Ｐを介してバッテリ２４の正極に接続され
ている。電解コンデンサ１の負極端子１ｅとＮＭＯＳト
ランジスタ３のソース電極３ｃは並列に接続され、電解
コンデンサ１の負極端子１ｅは端子Ｎを介してバッテリ
２４の負極に接続されている。ＮＭＯＳトランジスタ２
のソース電極２ｃとＮＭＯＳトランジスタ３のドレイン
電極３ｂは直列に接続されている。

【０００６】初段（１個目）の並列ＭＯＳＦＥＴ回路２
１において、ＮＭＯＳトランジスタ２のソース電極２ｃ
とＮＭＯＳトランジスタ３のドレイン電極３ｂには、端
子Ｒを介してモータ２５に接続されている。また、ＮＭ
ＯＳトランジスタ２のゲート電極２ａとＮＭＯＳトラン
ジスタ３のゲート電極３ａの各々には、ドライブ回路２
６が接続されている。

【０００７】中段（２個目）の並列ＭＯＳＦＥＴ回路２
２において、ＮＭＯＳトランジスタ２のソース電極２ｃ
とＮＭＯＳトランジスタ３のドレイン電極３ｂには、端
子Ｓを介してモータ２５に接続されている。また、ＮＭ
ＯＳトランジスタ２のゲート電極２ａとＮＭＯＳトラン
ジスタ３のゲート電極３ａの各々には、ドライブ回路２
７が接続されている。

【０００８】最終段（３個目）の並列ＭＯＳＦＥＴ回路
２３において、ＮＭＯＳトランジスタ２のソース電極２
ｃとＮＭＯＳトランジスタ３のドレイン電極３ｂには、
端子Ｔを介してモータ２５に接続されている。また、Ｎ
ＭＯＳトランジスタ２のゲート電極２ａとＮＭＯＳトラ
ンジスタ３のゲート電極３ａの各々には、ドライブ回路
２８が接続されている。

【０００９】初段（１個目）の並列ＭＯＳＦＥＴ回路２
１において、ドライブ回路２６の制御電圧によりＮＭＯ
Ｓトランジスタ２がＯＮ、ＮＭＯＳトランジスタ３がＯ
ＦＦする動作と、ＮＭＯＳトランジスタ２がＯＦＦ、ド
ライブ回路２６の制御電圧によりＮＭＯＳトランジスタ
３がＯＮする動作を繰り返すことにより、モータ２５に
は、動作電流として正弦波の電流Ｉ２１が端子Ｒを介し
て流れる。ここで、ドライブ回路２６は、ＮＭＯＳトラ
ンジスタ２のゲート電極２ａとＮＭＯＳトランジスタ３
のゲート電極３ａとが周期的に交互にＯＮするように制
御電圧を制御する。

【００１０】中段（２個目）の並列ＭＯＳＦＥＴ回路２
２において、ドライブ回路２７の制御電圧によりＮＭＯ
Ｓトランジスタ２がＯＮ、ＮＭＯＳトランジスタ３がＯ
ＦＦする動作と、ＮＭＯＳトランジスタ２がＯＦＦ、ド
ライブ回路２７の制御電圧によりＮＭＯＳトランジスタ
３がＯＮする動作を繰り返すことにより、モータ２５に
は、動作電流として、電流Ｉ２１に対して１２０度遅れ
た正弦波の電流Ｉ２２が端子Ｓを介して流れる。ここ
で、ドライブ回路２７は、ＮＭＯＳトランジスタ２のゲ
ート電極２ａとＮＭＯＳトランジスタ３のゲート電極３
ａとが周期的に交互にＯＮし、電流Ｉ２１に対して電流
Ｉ２２が１２０度遅れるように制御電圧を制御する。

【００１１】最終段（３個目）の並列ＭＯＳＦＥＴ回路
２３において、ドライブ回路２８の制御電圧によりＮＭ
ＯＳトランジスタ２がＯＮ、ＮＭＯＳトランジスタ３が
ＯＦＦする動作と、ＮＭＯＳトランジスタ２がＯＦＦ、
ドライブ回路２８の制御電圧によりＮＭＯＳトランジス
タ３がＯＮする動作を繰り返すことにより、モータ２５
には、動作電流として、電流Ｉ２２に対して１２０度遅
れた正弦波の電流Ｉ２３が端子Ｔを介して流れる。ここ
で、ドライブ回路２８は、ＮＭＯＳトランジスタ２のゲ
ート電極２ａとＮＭＯＳトランジスタ３のゲート電極３
ａとが周期的に交互にＯＮし、電流Ｉ２２に対して電流
Ｉ２３が１２０度遅れるように制御電圧を制御する。

【００１２】次に、図６〜９を参照して、従来の並列Ｍ
ＯＳＦＥＴ回路の電極構造を説明する。図６は、従来の
並列ＭＯＳＦＥＴ回路の電極構造を示す正面図である。
図７は、図６に示された従来の並列ＭＯＳＦＥＴ回路の
電極構造を矢印Ｃ方向からみた側面図である。図８は、
図６に示された従来の並列ＭＯＳＦＥＴ回路の電極構造
を矢印Ｄ方向からみた側面図である。図９は、従来の並
列ＭＯＳＦＥＴ回路の電極構造を示す背面図である。

【００１３】図６に示されるように、符号１１０は従来
の並列ＭＯＳＦＥＴ回路の電極構造を示している。この
並列ＭＯＳＦＥＴ回路の電極構造１１０の回路構成は、
前述した並列ＭＯＳＦＥＴ回路２１、２２、２３の各々
に対応する。並列ＭＯＳＦＥＴ回路の電極構造１１０
は、電解コンデンサ１と、Ｎ個（Ｎは１以上の整数）の
ＮチャネルＭＯＳトランジスタ２、３と、プリント基板
１０４と、プリント基板１０４に平行に延びるヒートシ
ンク５、ヒートシンク６、７と、絶縁部材８と、ネジ１
０９と、固定部材１１１と、金属板１１２、１１３、１
１４とを備えている。以下、ＮチャネルＭＯＳトランジ
スタをＮＭＯＳトランジスタと称す。また、ヒートシン
ク５の辺５ａをＸ方向、辺５ａに対して同一平面上の垂
直方向をＹ方向、辺５ｃに対して垂直上方方向をＺ方向
とする。

【００１４】ヒートシンク５の上面の端部の近傍には、
Ｚ方向及びＹ方向に延びるヒートシンク６が接続されて
いる。また、ヒートシンク５の上面とヒートシンク６の
底面部６ｂとの間には絶縁部材８が設けられている。ヒ
ートシンク５の上面の他方の端部の近傍には、ヒートシ
ンク５に対して垂直にＺ方向に延び、ヒートシンク５に
平行にＹ方向に延びるヒートシンク７が接続されてい
る。また、ヒートシンク５の上面とヒートシンク７の底
面部７ｂとの間には絶縁部材８が設けられている。この
絶縁部材８は、熱伝導率が大きく、絶縁体である。ま
た、ヒートシンク５の上面には、プリント基板１０４を
固定するための固定部材１１１が接続されている。ヒー
トシンク５、６、７はアルミニウムにより形成されてい
る。

【００１５】電解コンデンサ１は、上面部１ａと底面部
１ｂと円筒部１ｃと正極端子１ｄと負極端子１ｅとを有
する。正極端子１ｄと負極端子１ｅは底面部１ｂに露出
されている。

【００１６】ＮＭＯＳトランジスタ２は、ゲート電極２
ａ、ドレイン電極２ｂ、ソース電極２ｃの端子を有す
る。このＮＭＯＳトランジスタ２は、ＮＭＯＳトランジ
スタ２の背面の金属部もドレイン電極２ｂである。ＮＭ
ＯＳトランジスタ３は、ゲート電極３ａ、ドレイン電極
３ｂ、ソース電極３ｃの端子を有する。このＮＭＯＳト
ランジスタ３は、ＮＭＯＳトランジスタ３の背面の金属
部もドレイン電極３ｂである。

【００１７】ヒートシンク５の端部の近傍に位置するＹ
方向のヒートシンク６の側面部６ｃには、Ｎ個のＮＭＯ
Ｓトランジスタ３がＹ方向に向かって配置されるように
ネジ１０９によりネジ止めされている（図７参照）。こ
こで、ヒートシンク６は、ＮＭＯＳトランジスタ３の背
面の金属部（ドレイン電極３ｂ）と接続され、電極とし
て用いられる。ヒートシンク６は、電極として用いられ
ることに加え、ＮＭＯＳトランジスタ３の発熱による温
度上昇を、絶縁部材８を介してヒートシンク５とともに
放熱するために用いられる。

【００１８】ヒートシンク５の他方の端部の近傍に位置
するＹ方向のヒートシンク７の側面部７ｃには、Ｎ個の
ＮＭＯＳトランジスタ２がＹ方向に向かって配置される
ようにネジ１０９によりネジ止めされている（図８参
照）。ここで、ヒートシンク７は、ＮＭＯＳトランジス
タ２の背面の金属部（ドレイン電極２ｂ）と接続され、
電極として用いられる。ヒートシンク７は、電極として
用いられることに加え、ＮＭＯＳトランジスタ３の発熱
による温度上昇を、絶縁部材８を介してヒートシンク５
とともに放熱するために用いられる。

【００１９】プリント基板１０４には、電解コンデンサ
１の正極端子１ｄ、負極端子１ｅ、ＮＭＯＳトランジス
タ３のゲート電極３ａ、ドレイン電極３ｂ、ソース電極
３ｃの端子、ＮＭＯＳトランジスタ２のゲート電極２
ａ、ドレイン電極２ｂ、ソース電極２ｃの端子をプリン
ト基板１０４に貫通させる穴１０４ｃが開けられてい
る。また、プリント基板１０４には、プリント基板１０
４を固定するための固定部材１１１と、金属板１１２、
１１３、１１４とをネジ止めするための穴１０４ｃより
大きい穴１０４ｅが開けられている。

【００２０】プリント基板１０４は、ヒートシンク６の
上面部６ａ及びヒートシンク７の上面部７ａの上に設け
られ、固定部材１１１を介してネジ１０９により固定さ
れている。電解コンデンサ１の正極端子１ｄ、負極端子
１ｅは、プリント基板１０４の穴１０４ｃを貫通し、プ
リント基板１０４の裏面１０４ｂで半田付けされ固定さ
れている。ＮＭＯＳトランジスタ２のゲート電極２ａ、
ドレイン電極２ｂ、ソース電極２ｃの端子、ＮＭＯＳト
ランジスタ３のゲート電極３ａ、ドレイン電極３ｂ、ソ
ース電極３ｃの端子は、プリント基板１０４の穴１０４
ｃを貫通し、プリント基板１０４の表面１０４ａで半田
付けされ固定されている。

【００２１】電解コンデンサ１と半田付けされたＮＭＯ
Ｓトランジスタ３との間のプリント基板１０４の表面１
０４ａには、Ｙ方向に延びる金属板１１４が接続されて
いる。金属板１１４は、プリント基板１０４にネジ１０
９により固定（ネジ止め）され、前述した端子Ｎとして
用いられる。電解コンデンサ１と半田付けされたＮＭＯ
Ｓトランジスタ２との間のプリント基板１０４の表面１
０４ａには、Ｙ方向に延びる金属板１１２が接続されて
いる。金属板１１２は、プリント基板１０４にネジ１０
９により固定（ネジ止め）され、前述した端子Ｐとして
用いられる。金属板１１２と金属板１１４との間のプリ
ント基板１０４の裏面１０４ｂには、Ｙ方向に延びる金
属板１１３が接続されている。金属板１１３は、プリン
ト基板１０４にネジ１０９により固定（ネジ止め）さ
れ、前述した端子Ｒ、Ｓ、Ｔのいずれかに対応する端子
Ｆとして用いられる。金属板１１２、１１３、１１４は
銅により形成されている。ここで、金属板１１２、１１
３、１１４の固定としてはネジに限らず半田付けでもよ
い。

【００２２】また、半田付けされた電解コンデンサ１の
正極端子１ｄと半田付けされたＮＭＯＳトランジスタ２
のドレイン電極２ｂは、プリント基板１０４の図示せぬ
パターンにより金属板１１２（端子Ｐ）と接続される。
半田付けされた電解コンデンサ１の負極端子１ｅと半田
付けされたＮＭＯＳトランジスタ３のソース電極３ｃ
は、プリント基板１０４の図示せぬパターンにより金属
板１１４（端子Ｎ）と接続される。半田付けされたＮＭ
ＯＳトランジスタ２のソース電極２ｃと半田付けされた
ＮＭＯＳトランジスタ３のドレイン電極３ｂは、プリン
ト基板１０４の裏面１０４ｂの図示せぬパターンにより
金属板１１３（端子Ｆ）と接続される。

【００２３】しかしながら、従来の並列ＭＯＳＦＥＴ回
路の電極構造１１０では、金属板１１２、１１３、１１
４は、プリント基板１０４にネジ１０９によりネジ止
め、あるいは半田付けされている。プリント基板１０４
には、金属板１１２、１１３、１１４をネジ止め、ある
いは半田付けするための穴が必要になり、穴１０４ｃよ
り大きい穴１０４ｅが金属板１１２、１１３、１１４を
固定する分だけ開けられている。従って、従来の並列Ｍ
ＯＳＦＥＴ回路の電極構造１１０では、プリント基板１
０４の全領域に対して他の回路のような部品を実装する
ための領域、パターンを形成する領域が確保できず、パ
ターンの幅も狭くなる。このため、従来の並列ＭＯＳＦ
ＥＴ回路の電極構造１１０では、部品の実装領域、パタ
ーンの形成領域が不足して（実装効率が悪くパターンも
狭い）製品としての高密度化には適さないため、プリン
ト基板に開けられる穴の数を最小限にすることにより実
装領域の使用効率を向上することが望まれる。

【００２４】

【発明が解決しようとする課題】本発明の目的は、プリ
ント基板に開けられる穴の数を最小限にすることにより
実装領域の使用効率を向上することができる並列ＭＯＳ
ＦＥＴ回路の電極構造を提供することにある。

【００２５】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中の請求
項対応の技術的事項には、括弧（）付きで、番号、記号
等が添記されている。その番号、記号等は、本発明の実
施の複数・形態又は複数の実施例のうちの少なくとも１
つの実施の形態又は複数の実施例を構成する技術的事
項、特に、その実施の形態又は実施例に対応する図面に
表現されている技術的事項に付せられている参照番号、
参照記号等に一致している。このような参照番号、参照
記号は、請求項記載の技術的事項と実施の形態又は実施
例の技術的事項との対応・橋渡しを明白にしている。こ
のような対応・橋渡しは、請求項記載の技術的事項が実
施の形態又は実施例の技術的事項に限定されて解釈する
ことを意味しない。

【００２６】本発明による並列ＭＯＳＦＥＴ回路の電極
構造は、第１ヒートシンク（５）と、第２ヒートシンク
（６）と第３ヒートシンク（７）と、第１ＭＯＳトラン
ジスタ（３）と第２ＭＯＳトランジスタ（２）と、第１
金属板（１３）と第２金属板（１２）と、配線基板
（４）と、電解コンデンサ（１）と、第３金属板（１
４）とを備えている。第２ヒートシンク（６）と第３ヒ
ートシンク（７）は、第１ヒートシンク（５）上の離れ
た２箇所に設けられ、第１ヒートシンク（５）の主面と
直交するように設けられている。第１ＭＯＳトランジス
タ（３）と第２ＭＯＳトランジスタ（２）の各々は、第
２ヒートシンク（６）と第３ヒートシンク（７）の各々
の特定面（６ｃ、７ｃ）に設けられている。特定面（６
ｃ、７ｃ）は主面と直交する。第１金属板（１３）と第
２金属板（１２）の各々は、第２ヒートシンク（６）と
第３ヒートシンク（７）の各々の特定面（６ｃ、７ｃ）
と直交する面（６ｅ、７ｅ）に設けられている。配線基
板（４）は、第２ヒートシンク（６）と第３ヒートシン
ク（７）の上に、第２ヒートシンク（６）と第３ヒート
シンク（７）から離れて、また第１金属板（１３）と第
２金属板（１２）から離れて設けられている。第１ＭＯ
Ｓトランジスタ（３）と第２ＭＯＳトランジスタ（２）
とは配線基板（４）に接続されている。電解コンデンサ
（１）は、配線基板（４）の両面のうちの第１面に設け
られている。第３金属板（１４）は、配線基板（４）の
第１面に設けられ、電解コンデンサ（１）から離れて設
けられている。

【００２７】配線基板（４）は、絶縁物（１１）を介し
て第２ヒートシンク（６）と第３ヒートシンク（７）に
接続されている。

【００２８】第１ＭＯＳトランジスタ（３）と第２ＭＯ
Ｓトランジスタ（２）は、配線基板（４）に配線されて
いる。

【００２９】第２ヒートシンク（６）と第３ヒートシン
ク（７）は、絶縁物（８）を介して第１ヒートシンク
（５）に接続されている。

【００３０】第２ヒートシンク（６）と第１金属板（１
３）は、第１ＭＯＳトランジスタ（３）のドレインとし
て働く。第３ヒートシンク（７）と第２金属板（１２）
は、第２ＭＯＳトランジスタ（２）のドレインとして働
く。

【００３１】第３金属板（１４）は、第１ＭＯＳトラン
ジスタ（３）のソースと、電解コンデンサ（１）のカソ
ードとに接続されている。第１ＭＯＳトランジスタ
（３）のドレインと、第２ＭＯＳトランジスタ（２）の
ソースは接続されている。第２ＭＯＳトランジスタ
（２）のドレインと、電解コンデンサ（１）のアノード
は接続されている。

【００３２】第２金属板（１２）と第３金属板（１４）
は、基準電圧源（２４）に接続するための端子（Ｐ、
Ｎ）として用いられる。第１金属板（１３）は、モータ
（２５）に接続するための端子（Ｆ）として用いられ
る。

【００３３】

【発明の実施の形態】添付図面を参照して、本発明によ
る並列ＭＯＳＦＥＴ回路の電極構造の実施の形態を以下
に説明する。

【００３４】図１は、本発明の並列ＭＯＳＦＥＴ回路の
電極構造を示す正面図である。図２は、図１に示された
本発明の並列ＭＯＳＦＥＴ回路の電極構造を矢印Ａ方向
からみた側面図である。図３は、図１に示された本発明
の並列ＭＯＳＦＥＴ回路の電極構造を矢印Ｂ方向からみ
た側面図である。図４は、本発明の本発明の並列ＭＯＳ
ＦＥＴ回路の電極構造を示す背面図である。

【００３５】図１に示されるように、符号１０は本発明
の並列ＭＯＳＦＥＴ回路の電極構造を示している。並列
ＭＯＳＦＥＴ回路の電極構造１０の回路構成は、前述し
た図５に示された並列ＭＯＳＦＥＴ回路２１、２２、２
３の各々に対応する。この並列ＭＯＳＦＥＴ回路の電極
構造１０は、例えばバッテリフォークリフト用コントロ
ーラで使用される。並列ＭＯＳＦＥＴ回路の電極構造１
０は、電解コンデンサ１と、パワートランジスタのよう
なＮ個（Ｎは１以上の整数）のＮチャネルＭＯＳトラン
ジスタ２、３と、プリント基板４と、プリント基板４に
平行に延びるヒートシンク５、ヒートシンク６、７と、
絶縁部材８と、ネジ９と、固定部材１１と、金属板１
２、１３、１４とを備えている。以下、ＮチャネルＭＯ
ＳトランジスタをＮＭＯＳトランジスタと称す。また、
ヒートシンク５の辺５ａをＸ方向、辺５ａに対して同一
平面上の垂直方向をＹ方向、辺５ｃに対して垂直上方方
向をＺ方向とする。

【００３６】ヒートシンク５の上面の端部の近傍には、
Ｚ方向及びＹ方向に延びるヒートシンク６が接続されて
いる。ヒートシンク５の上面の他方の端部の近傍には、
ヒートシンク５に対して垂直にＺ方向に延び、ヒートシ
ンク５に平行にＹ方向に延びるヒートシンク７が接続さ
れている。即ち、ヒートシンク６とヒートシンク７は、
ヒートシンク５上のヒートシンク５上の離れた２箇所に
設けられ、ヒートシンク５の主面と直交するように設け
られている。また、ヒートシンク５の上面とヒートシン
ク６の底面部６ｂとの間には絶縁部材８が設けられてい
る。また、ヒートシンク５の上面とヒートシンク７の底
面部７ｂとの間には絶縁部材８が設けられている。即
ち、ヒートシンク６とヒートシンク７は、熱伝導部材８
を介してヒートシンク５に接続されている。

【００３７】この熱伝導部材８は、延性、展性に優れ
（柔らかい）、熱伝導性がよく、絶縁体である熱伝導性
材料である。熱伝導性材料としてシリコーンゴム製のラ
バーシートが例示される。このラバーシートは公知であ
り、市販されている。シリコーンゴム製のラバーシート
としては、富士高分子工業株式会社「サーコン」が例示
される。ヒートシンク５、６、７はアルミニウムで例示
される金属により形成されている。

【００３８】電解コンデンサ１は、上面部１ａと底面部
１ｂと円筒部１ｃと正極端子１ｄと負極端子１ｅとを有
する。正極端子１ｄと負極端子１ｅは底面部１ｂに露出
されている。

【００３９】ＮＭＯＳトランジスタ２は、ゲート電極２
ａ、ドレイン電極２ｂ、ソース電極２ｃの端子を有す
る。このＮＭＯＳトランジスタ２は、ＮＭＯＳトランジ
スタ２の背面の金属部もドレイン電極２ｂである。ＮＭ
ＯＳトランジスタ３は、ゲート電極３ａ、ドレイン電極
３ｂ、ソース電極３ｃの端子を有する。このＮＭＯＳト
ランジスタ３は、ＮＭＯＳトランジスタ３の背面の金属
部もドレイン電極３ｂである。

【００４０】Ｎ個のＮＭＯＳトランジスタ３は、ヒート
シンク６がヒートシンク５の主面と直交するヒートシン
ク６の側面部６ｃに設けられている。ヒートシンク５の
端部の近傍に位置するＹ方向のヒートシンク６の側面部
６ｃには、Ｎ個のＮＭＯＳトランジスタ３がＹ方向に向
かって配置されるようにネジ９によりネジ止めされてい
る（図２参照）。ここで、ヒートシンク６は、ＮＭＯＳ
トランジスタ３の背面の金属部（ドレイン電極３ｂ）と
接続され、電極として用いられる。ヒートシンク６は、
電極として用いられることに加え、ＮＭＯＳトランジス
タ３の発熱による温度上昇を、絶縁部材８を介してヒー
トシンク５とともに放熱するために用いられる。これに
より、ＮＭＯＳトランジスタ３の発熱による温度上昇は
ヒートシンク５、６による放熱により抑制される。

【００４１】Ｎ個のＮＭＯＳトランジスタ２は、ヒート
シンク７がヒートシンク５の主面と直交するヒートシン
ク７の側面部７ｃに設けられている。ヒートシンク５の
他方の端部の近傍に位置するＹ方向のヒートシンク７の
側面部７ｃには、Ｎ個のＮＭＯＳトランジスタ２がＹ方
向に向かって配置されるようにネジ９によりネジ止めさ
れている（図３参照）。ここで、ヒートシンク７は、Ｎ
ＭＯＳトランジスタ２の背面の金属部（ドレイン電極２
ｂ）と接続され、電極として用いられる。ヒートシンク
７は、電極として用いられることに加え、ＮＭＯＳトラ
ンジスタ３の発熱による温度上昇を、絶縁部材８を介し
てヒートシンク５とともに放熱するために用いられる。
これにより、ＮＭＯＳトランジスタ３の発熱による温度
上昇はヒートシンク５、７による放熱により抑制され
る。

【００４２】プリント基板４には、電解コンデンサ１の
正極端子１ｄ、負極端子１ｅ、ＮＭＯＳトランジスタ３
のゲート電極３ａ、ドレイン電極３ｂ、ソース電極３ｃ
の端子、ＮＭＯＳトランジスタ２のゲート電極２ａ、ド
レイン電極２ｂ、ソース電極２ｃの端子をプリント基板
４に貫通させる穴４ｃが開けられている。また、プリン
ト基板４には、プリント基板４を固定するための固定部
材１１と、金属板１４とをネジ止めするための穴４ｃよ
り大きい穴４ｅが開けられている。

【００４３】プリント基板４は、ヒートシンク６とヒー
トシンク７の上に、ヒートシンク７とヒートシンク７か
ら離れて設けられている。このプリント基板４は、絶縁
物のような固定部材１１を介してヒートシンク６とヒー
トシンク７に接続されている。固定部材１１は、ヒート
シンク６の上面部６ａ及びヒートシンク７の上面部７ａ
に設けられ、プリント基板４は固定部材１１を介してネ
ジ９により固定されている。電解コンデンサ１はプリン
ト基板４の両面のうちの表面４ａに設けられ、電解コン
デンサ１の正極端子１ｄ、負極端子１ｅはプリント基板
４の穴４ｃを貫通し、プリント基板４の両面のうちの裏
面４ｂで半田付けされ固定されている。ＮＭＯＳトラン
ジスタ２のゲート電極２ａ、ドレイン電極２ｂ、ソース
電極２ｃの端子、ＮＭＯＳトランジスタ３のゲート電極
３ａ、ドレイン電極３ｂ、ソース電極３ｃの端子は、プ
リント基板４の穴４ｃを貫通し、プリント基板４の表面
４ａで半田付けされ固定されている。

【００４４】電解コンデンサ１と半田付けされたＮＭＯ
Ｓトランジスタ３との間のプリント基板４の表面４ａに
は、Ｙ方向に延びる金属板１４が接続されている。即
ち、金属板１４は、プリント基板４の表面４ａに設けら
れ、電解コンデンサ１から離れて設けられている。この
金属板１４は、プリント基板４にネジ９により固定（ネ
ジ止め）され、前述した端子Ｎとして用いられる。ここ
で、金属板１４の固定としてはネジに限らず半田付けで
もよい。

【００４５】金属板１３は、ヒートシンク６の側面部６
ｃと直交する側面部６ｅに設けられている。即ち、ヒー
トシンク５の端部に位置するＸ方向のヒートシンク６の
側面部６ｅには、金属板１３が接続され（ネジ９により
固定されている）、前述した端子Ｒ、Ｓ、Ｔのいずれか
に対応する端子Ｆとして用いられる。また、ヒートシン
ク６と金属板１３は、ＮＭＯＳトランジスタ３のドレイ
ンとして働く。金属板１３は、プリント基板４との接触
を防ぐためにＬ字状に形成されている。

【００４６】金属板１２は、ヒートシンク７の側面部６
ｃと直交する側面部７ｅに設けられている。即ち、ヒー
トシンク５の端部に位置するＸ方向のヒートシンク７の
側面部７ｅには、金属板１２が接続され（ネジ９により
固定されている）、前述した端子Ｐとして用いられる。
また、ヒートシンク７と金属板１２は、ＮＭＯＳトラン
ジスタ２のドレインとして働く。金属板１２は、プリン
ト基板４との接触を防ぐためにＬ字状に形成されてい
る。

【００４７】金属板１２、１３、１４は銅で例示される
金属により形成されている。これにより、電解コンデン
サ１とＮＭＯＳトランジスタ２、３はプリント基板４に
接続される。

【００４８】また、半田付けされた電解コンデンサ１の
正極端子１ｄと半田付けされたＮＭＯＳトランジスタ２
のドレイン電極２ｂは、プリント基板４の図示せぬパタ
ーンにより接続される。従って、電解コンデンサ１の正
極端子１ｄは、ヒートシンク７（ＮＭＯＳトランジスタ
２のドレイン電極２ｂ）を介して金属板１２（端子Ｐ）
と接続される。半田付けされた電解コンデンサ１の負極
端子１ｅと半田付けされたＮＭＯＳトランジスタ３のソ
ース電極３ｃは、プリント基板４の図示せぬパターンに
より金属板１４（端子Ｎ）と接続される。半田付けされ
たＮＭＯＳトランジスタ２のソース電極２ｃと半田付け
されたＮＭＯＳトランジスタ３のドレイン電極３ｂは、
プリント基板４の裏面４ｂの図示せぬパターンにより接
続される。従って、ＮＭＯＳトランジスタ２のソース電
極２ｃは、ヒートシンク６（ＮＭＯＳトランジスタ３の
ドレイン電極３ｂ）を介して金属板１３（端子Ｆ）と接
続される。これにより、電解コンデンサ１とＮＭＯＳト
ランジスタ２、３は、プリント基板４に配線される。こ
れにより、金属板１２（端子Ｐ）と金属板１４（端子
Ｎ）は、前述した図５に示されたバッテリ２４のような
基準電圧源に接続するための端子として用いられる。ま
た、金属板１３（端子Ｆ）は、前述した図５に示された
モータ２５に接続するための端子として用いられる。

【００４９】なお、本発明の並列ＭＯＳＦＥＴ回路の電
極構造１０では、プリント基板４には、金属板１２、１
３、１４のうちの金属板１４にのみネジ９によりネジ止
め、あるいは半田付けされている。即ち、プリント基板
４には、金属板１２、１３、１４のうちの金属板１４に
のみ、金属板１４を固定するための穴４ｃより大きい穴
４ｅが開けられている。従って、本発明の並列ＭＯＳＦ
ＥＴ回路の電極構造１０では、プリント基板４の全領域
に対して他の回路のような部品を実装するための領域
（部品の実装領域）、パターンを形成する領域（パター
ンの形成領域）が確保できる上にパターンの幅も広くで
き、製品としての高密度化に適している。このため、本
発明の並列ＭＯＳＦＥＴ回路の電極構造１０は、プリン
ト基板に開けられる穴の数を最小限にすることにより実
装領域の使用効率が向上する。

【００５０】以上の説明により、本発明の並列ＭＯＳＦ
ＥＴ回路の電極構造によれば、プリント基板に開けられ
る穴の数を最小限にすることにより実装領域の使用効率
が向上する。

【００５１】

【発明の効果】本発明の並列ＭＯＳＦＥＴ回路の電極構
造は、プリント基板に開けられる穴の数を最小限にする
ことにより実装領域の使用効率を向上することができ
る。

【図面の簡単な説明】

【図１】図１は、本発明の並列ＭＯＳＦＥＴ回路の電極
構造を示す正面図である。

【図２】図２は、図１に示された本発明の並列ＭＯＳＦ
ＥＴ回路の電極構造を矢印Ａ方向からみた側面図であ
る。

【図３】図３は、図１に示された本発明の並列ＭＯＳＦ
ＥＴ回路の電極構造を矢印Ｂ方向からみた側面図であ
る。

【図４】図４は、本発明の本発明の並列ＭＯＳＦＥＴ回
路の電極構造を示す背面図である。

【図５】図５は、並列ＭＯＳＦＥＴ回路をインバータに
適用した例を示す回路図である。

【図６】図６は、従来の並列ＭＯＳＦＥＴ回路の電極構
造を示す正面図である。

【図７】図７は、図６に示された従来の並列ＭＯＳＦＥ
Ｔ回路の電極構造を矢印Ｃ方向からみた側面図である。

【図８】図８は、図６に示された従来の並列ＭＯＳＦＥ
Ｔ回路の電極構造を矢印Ｄ方向からみた側面図である。

【図９】図９は、従来の並列ＭＯＳＦＥＴ回路の電極構
造を示す背面図である。

【符号の説明】

１ 電解コンデンサ １ａ 上面部 １ｂ 底面部 １ｃ 円筒部 １ｄ 正極端子 １ｅ 負極端子 ２ ＮＭＯＳトランジスタ ２ａ ゲート電極 ２ｂ ドレイン電極 ２ｃ ソース電極 ３ ＮＭＯＳトランジスタ ３ａ ゲート電極 ３ｂ ドレイン電極 ３ｃ ソース電極 ４ プリント基板 ４ａ 表面 ４ｂ 裏面 ４ｃ 穴 ４ｅ 穴 ５ ヒートシンク ６ ヒートシンク ７ ヒートシンク ８ 絶縁部材 ９ ネジ １０ 電解コンデンサ実装構造 ２０ 電流制御回路 ２１ インバータ ２２ インバータ ２３ インバータ ２４ バッテリ ２５ モータ １０４ プリント基板 １０４ａ 表面 １０４ｂ 裏面 １０４ｃ 穴 １０４ｅ 穴 １０９ ネジ １１０ 電解コンデンサ実装構造 Ｆ 端子 Ｎ 端子 Ｐ 端子 Ｒ 端子 Ｓ 端子 Ｔ 端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 浩児 愛知県名古屋市中村区岩塚町字高道１番地 三菱重工業株式会社産業機器事業部内 Ｆターム(参考） 5E322 AA11

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１ヒートシンクと、 前記第１ヒートシンク上の離れた２箇所に設けられ、前
   記第１ヒートシンクの主面と直交するように設けられた
   第２ヒートシンクと第３ヒートシンクと、 前記第２ヒートシンクと前記第３ヒートシンクの各々の
   前記主面と直交する特定面に各々設けられた第１ＭＯＳ
   トランジスタと第２ＭＯＳトランジスタと、 前記第２ヒートシンクと前記第３ヒートシンクの各々の
   前記特定面と直交する面に各々設けられた第１金属板と
   第２金属板と、 前記第２ヒートシンクと前記第３ヒートシンクの上に、
   前記第２ヒートシンクと前記第３ヒートシンクから離れ
   て、また前記第１金属板と前記第２金属板から離れて設
   けられた配線基板と、前記第１ＭＯＳトランジスタと前
   記第２ＭＯＳトランジスタとは前記配線基板に接続され
   ており、 前記配線基板の両面のうちの第１面に設けられた電解コ
   ンデンサと、 前記配線基板の前記第１面に設けられ、前記電解コンデ
   ンサから離れて設けられた第３金属板とを備えた並列Ｍ
   ＯＳＦＥＴ回路の電極構造。
2. 【請求項２】 請求項１に記載の並列ＭＯＳＦＥＴ回路
   の電極構造において、 前記配線基板は、絶縁物を介して前記第２ヒートシンク
   と前記第３ヒートシンクに接続されている並列ＭＯＳＦ
   ＥＴ回路の電極構造。
3. 【請求項３】 請求項１又は２に記載の電源装置の放熱
   構造において、 前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジ
   スタは、前記配線基板に配線されている並列ＭＯＳＦＥ
   Ｔ回路の電極構造。
4. 【請求項４】 請求項１乃至３のいずれか一項に記載の
   並列ＭＯＳＦＥＴ回路の電極構造において、 前記第２ヒートシンクと前記第３ヒートシンクは、絶縁
   物を介して前記第１ヒートシンクに接続されている並列
   ＭＯＳＦＥＴ回路の電極構造。
5. 【請求項５】 請求項４に記載の並列ＭＯＳＦＥＴ回路
   の電極構造において、 前記第２ヒートシンクと前記第１金属板は、前記第１Ｍ
   ＯＳトランジスタのドレインとして働き、前記第３ヒー
   トシンクと前記第２金属板は、前記第２ＭＯＳトランジ
   スタのドレインとして働く並列ＭＯＳＦＥＴ回路の電極
   構造。
6. 【請求項６】 請求項５に記載の並列ＭＯＳＦＥＴ回路
   の電極構造において、 前記第３金属板は、前記第１ＭＯＳトランジスタのソー
   スと、電解コンデンサのカソードとに接続され、 前記第１ＭＯＳトランジスタのドレインと、前記第２Ｍ
   ＯＳトランジスタのソースは接続され、 前記第２ＭＯＳトランジスタのドレインと、電解コンデ
   ンサのアノードは接続されている並列ＭＯＳＦＥＴ回路
   の電極構造。
7. 【請求項７】 請求項６に記載の並列ＭＯＳＦＥＴ回路
   の電極構造において、 前記第２金属板と前記第３金属板は、基準電圧源に接続
   するための端子として用いられ、 前記第１金属板は、モータに接続するための端子として
   用いられる並列ＭＯＳＦＥＴ回路の電極構造。