JP2002280255A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 金属のみからなり、等価直列抵抗が低く、短
時間で大きな膜厚の外部電極を形成することができ、基
板に実装した際に基板と積層セラミック電子部品との間
に十分な大きさの空間を確保することができ、さらに安
価にかつ高精度に形成し得る外部電極を備えた積層セラ
ミック電子部品を得る。 【解決手段】 複数の内部電極３ａ〜３ｄを有するセラ
ミック焼結体２の端面２ａ，２ｂ上に、ガスデポジショ
ン法により金属微粒子が付着されて形成された外部電極
６，７が形成されている、積層セラミックコンデンサ
１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば積層セラミ
ックコンデンサ、または積層インダクタなどの積層セラ
ミック電子部品及びその製造方法に関し、より詳細に
は、外部電極構造が改良された積層セラミック電子部品
及びその製造方法に関する。

【０００２】

【従来の技術】積層セラミックコンデンサなどの積層セ
ラミック電子部品の製造に際しては、内部電極を有する
セラミック焼結体を得た後、該セラミック焼結体の外表
面に外部電極が形成される。外部電極の形成は、通常、
粒径０．５〜数μｍの金属粉末、ガラス、合成樹脂及び
溶剤を混合してなる導電ペーストの塗布・焼付により行
われている。また、必要に応じて、導電ペーストの焼付
により形成された厚膜上に、はんだバリア層としてＮｉ
めっき層を形成し、さらに、はんだ付け性を高めるため
に外表面にＳｎやはんだからなるめっき層を湿式めっき
により形成することがある。

【０００３】また、一部では、外部電極の形成が、スパ
ッタリングや蒸着などの薄膜形成法により行われてい
る。例えば、Ｎｉ−Ｃｒ合金、Ｎｉ−Ｃｕ合金及びＡｇ
からなる３種類の薄膜を積層してなる外部電極を有する
積層セラミック電子部品が製造されている。

【０００４】

【発明が解決しようとする課題】導電ペーストの塗布・
焼付により形成されている厚膜からなる外部電極では、
焼付に際しポアが生じやすい。従って、厚膜の外表面
に、湿式めっき法によりＮｉめっき層やＳｎめっき層な
どの第２，第３の電極層を形成した場合、めっき液が浸
入し、特性が劣化し、良品率が低下するという問題があ
った。

【０００５】また、従来の導電ペーストの塗布・焼付に
よる外部電極形成方法では、ＣｕやＡｇなどの地金から
金属粉末を得、該金属粉末を用いて導電ペーストを調製
しなければならなかった。従って、材料費が地金に比べ
て高くなる。加えて、塗布、乾燥、焼付及び第２，第３
の電極層のめっきといった多数の工程を経なければなら
ず、加工工程が多く、かつ加工コストが高くつかざるを
得なかった。

【０００６】さらに、近年、電子部品の一層の小型化が
進んでいるが、導電ペーストの塗布工程において小型化
に応じて寸法精度を高めることが困難となってきてい
る。また、近年、電子回路の高周波化に伴い、電子部品
のＥＳＲ（等価直列抵抗）の低減が望まれている。ＥＳ
Ｒを低減するには、外部電極は、ガラスや合成樹脂など
の電気的抵抗の高い結合剤を含まないことが望ましい。
そこで、上記のようなスパッタリング法または蒸着法な
どにより、金属のみからなる外部電極を形成する方法が
用いられてきている。しかしながら、薄膜形成法を用い
た場合には、成膜速度が遅く、外部電極の形成に長時間
を要する。従って、外部電極を薄膜形成法で形成した場
合、その厚みは、厚くとも２〜３μｍ程度とされてい
る。

【０００７】薄膜形成法により形成された外部電極で
は、厚みが薄いので、積層セラミック部品本体と基板と
の間に十分な空間が形成されず、基板に複数の積層セラ
ミック電子部品を実装した後に基板をブレイクして分割
する場合の基板の撓み応力を十分に吸収することが困難
であった。従って、基板をブレイクする際に、積層セラ
ミック電子部品が破壊されたり、積層セラミック電子部
品と基板との接合が外れたりすることがあった。よっ
て、薄膜形成法により外部電極が形成されている積層セ
ラミック電子部品は、用途が限定され、該積層セラミッ
ク電子部品は実際には広く普及していない。

【０００８】本発明の目的は、外部電極の形成をより少
ない工程で安価に行うことができ、かつ金属のみからな
り、ＥＳＲを低減することができ、さらに十分な膜厚を
有する外部電極を備えた積層セラミック電子部品及びそ
の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明にかかる積層セラ
ミック電子部品は、複数の内部電極を有するセラミック
焼結体と、前記セラミック焼結体の外表面に形成されて
おり、かつ複数の前記内部電極のいずれかに電気的に接
続された外部電極とを備える積層セラミック電子部品に
おいて、前記外部電極が、ガスデポジション法により形
成されていることを特徴とする。

【００１０】本発明にかかる積層セラミック電子部品の
特定の局面では、上記外部電極は、ガラスや合成樹脂な
どの結合剤を含まず金属のみからなる。従って、等価直
列抵抗（ＥＳＲ）が低く、高周波化に容易に対応するこ
とができる。

【００１１】本発明の別の特定の局面では、上記外部電
極材料としてＣｕ、Ｎｉ、Ａｇ、ＡｕもしくはＰｄの１
種またはこれらを主成分とする合金からなる粒径０．１
μｍ未満の金属粉末が用いられ、それによって導電性に
優れ、より緻密な外部電極を得ることができる。

【００１２】本発明にかかる積層セラミック電子部品の
他の特定の局面では、前記外部電極がセラミック焼結体
の複数の外表面に至るように形成されており、複数の外
表面のうち少なくとも基板に接合される面において、外
部電極の最大厚みが１０〜１００μｍの範囲とされてい
る。従って、基板上に積層セラミック電子部品が実装さ
れた状態で基板が撓んだ場合の応力を外部電極により十
分に吸収することができ、かつ短時間の工程で成膜する
ことができる。さらに、外部電極自体の内部応力による
セラミック焼結体の締付が適度に弱められ、外部応力に
対する強度が高められる。

【００１３】本発明にかかる積層セラミック電子部品の
別の特定の局面では、外部電極が積層セラミック電子部
品の複数の外表面に至るように形成されており、複数の
外表面の全ての面において、外部電極の最大厚みが１０
〜１００μｍの範囲とされている。従って、基板上に積
層セラミック電子部品が実装された状態で基板が撓んだ
場合の応力を外部電極により十分に吸収することがで
き、かつ短時間の工程で成膜することができる。さら
に、外部電極自体の内部応力によるセラミック焼結体の
締付が適度に弱められ、外部応力に対する強度が高めら
れる。

【００１４】本発明にかかる積層セラミック電子部品の
製造方法は、複数の内部電極を有するセラミック焼結体
を用意する工程と、前記セラミック焼結体の外表面に、
真空室内で金属微粒子を真空度差を利用した不活性ガス
流に乗せて噴射することにより外部電極を形成する工程
とを備えることを特徴とする。

【００１５】すなわち、本発明にかかる電子部品の製造
方法によれば、本発明にかかる積層セラミック電子部品
を得ることができ、従って、金属のみからなりＥＳＲが
低く、高周波化に容易に対応し得る積層セラミック電子
部品を提供することができる。

【００１６】本発明にかかる積層セラミック電子部品の
製造方法において、上記金属粒子として、粒径０．１μ
ｍ未満のＣｕ、Ｎｉ、Ａｇ、ＡｕもしくはＰｄの１種ま
たは、これらを主成分とする合金からなる金属微粒子を
用いた場合には、導電性に優れ、より緻密な外部電極を
形成することができる。

【００１７】

【発明の実施の形態】以下、本発明の具体的な実施例を
説明することにより、本発明を明らかにする。図１は、
本発明の一実施例にかかる積層セラミック電子部品とし
ての積層セラミックコンデンサを示す正面断面図であ
り、図２はその要部を拡大して示す部分切欠正面断面図
である。

【００１８】本実施例の積層セラミックコンデンサ１
は、直方体状のセラミック焼結体２を有する。セラミッ
ク焼結体２は、特に限定されるわけではないが、チタン
酸バリウム系セラミックスなどの誘電体セラミックスに
より構成されている。

【００１９】セラミック焼結体２内には、複数の内部電
極３ａ〜３ｄが形成されている。内部電極３ａ，３ｃ
は、セラミック焼結体２の端面２ａに引き出されてお
り、内部電極３ｂ，３ｄは、端面２ａとは反対側の端面
２ｂに引き出されている。

【００２０】端面２ａ，２ｂ上には、本発明において必
須ではないが、密着力補強層４，５が形成されている。
密着力補強層４，５は、外部電極とセラミック焼結体２
との密着力を補強するために設けられている。密着力補
強層４，５は、上記機能を果たす限り、その構成材料に
ついては特に限定されないが、例えば、Ｔｉ、Ｃｒ、
Ｖ、Ｗ、ＭｏまたはＮｉからなる金属層、あるいはこれ
らを含む合金層により構成され得る。また、密着力補強
層４，５は、これらの金属もしくは合金を蒸着またはス
パッタリングなどの薄膜形成法により成膜することによ
り形成され得る。

【００２１】上記密着力補強層４，５の外表面には、金
属のみからなる外部電極６，７が形成されている。外部
電極６，７は、ガスデポジション法により形成されてい
る。すなわち、一方の真空室内で加熱して蒸発させた金
属が、該真空室に連結された他方の真空室に用意された
セラミック焼結体２に向けてノズルを介して真空度差を
利用した不活性ガス流に乗せられて高速で噴射されるこ
とにより形成される。この場合、金属蒸気が不活性ガス
により冷却され、不活性ガスに乗せられ金属微粒子とな
って端面２ａ，２ｂ上、本実施例では密着力補強層４，
５上に付着する。

【００２２】なお、本実施例では、上記金属微粒子は、
端面２ａ，２ｂ上の密着力補強層４，５の外表面だけで
なく、セラミック焼結体２の上面２ｃ，２ｄ及び図１で
は示されていないが、図示されていない両側面にも至る
ように付着される。

【００２３】上記ガスデポジション法により外部電極
６，７が形成されているので、外部電極６，７は、ガラ
スや合成樹脂などの結合剤を含まず、金属のみにより構
成されている。従って、従来の厚膜法を用いて外部電極
を形成した場合に比べて、ＥＳＲが１／２から１／１０
程度に低減され得る。

【００２４】また、ガスデポジション法では、不活性ガ
スの温度や速度等を調整することにより、上記金属微粒
子の大きさを任意に変えることができる。従って、セラ
ミック焼結体２の近傍では粒子を小さくして緻密な金属
とし、外部電極６，７の厚みが増すにつれて徐々に金属
微粒子の粒径を大きくして、外部電極６，７の外側表面
に至るにつれて密度を低下させることにより、外部電極
自体の膜応力を緩和させることもできる。

【００２５】もっとも、外部電極６，７において、その
厚み方向に上記のような密度勾配を設ける必要は必ずし
もない。また、上記金属微粒子としては、Ｃｕ、Ｎｉ、
Ａｇ、ＡｕもしくはＰｄの１種またはこれらを主成分と
する合金の粒径０．１μｍ未満の金属微粒子が用いられ
る。すなわち、粒径が０．１μｍとなるように、上記不
活性ガスによる金属蒸気の冷却程度が調整される。粒径
が０．１μｍを越えると、外部電極の密度が低くなり、
外部電極の導電性や電流容量が低下することがある。従
って、好ましくは、上記のように粒径０．１μｍ未満の
金属微粒子を付着させることにより外部電極６，７が構
成される。

【００２６】また、上記Ｃｕ、Ｎｉ、Ａｇ、Ａｕまたは
Ｐｄを用いることにより、外部電極６，７の導電性が高
められ、電流容量及び導電性に優れた外部電極６，７が
形成される。

【００２７】本実施例では、上記外部電極６，７の外表
面にはんだバリア層としてＮｉめっき膜８，９が形成さ
れる。すなわち、外部電極６，７が、Ａｇなどのはんだ
壊れを生じやすい材料で構成される場合、Ｎｉめっき膜
８，９を外表面に湿式めっきにより形成することが好ま
しい。なお、はんだバリア層として機能するものであっ
ても、Ｎｉ以外のはんだ壊れが生じ難い他の金属により
はんだバリア層を形成してもよい。

【００２８】Ｎｉめっき膜８，９の外表面には、Ｎｉめ
っき膜８，９のはんだ付け性が低いため、はんだ付け性
を高めるために、易はんだ付け層としてＳｎめっき膜１
０，１１が形成されている。もっとも、Ｓｎめっき膜１
０，１１に代えて、はんだ付け性が優れている限り、例
えばはんだなどを湿式めっきにより付与し、易はんだ付
け層を形成してもよい。

【００２９】なお、上記はんだバリア層及び易はんだ付
け層は、スパッタリングや蒸着などの他の薄膜形成方
法、あるいは外部電極６，７と同様にガスデポジション
法により形成されてもよく、これらの成膜方法は特に限
定されない。

【００３０】本実施例の積層セラミック電子部品１の製
造にあたっては、上記にように、セラミック焼結体２を
公知の積層セラミックコンデンサの製造方法に従って用
意する。次に、セラミック焼結体２の端面２ａ，２ｂ
に、上記のように密着力補強層４，５を形成する。密着
力補強層４，５の形成については、上述したように薄膜
形成法、あるいはその他の適宜の成膜方法により行われ
る。もっとも、密着力補強層４，５の作用を十分に果た
すには、薄膜形成法のように金属のみからなる密着力補
強層４，５を形成することが望ましい。

【００３１】次に、密着力補強層４，５上及びセラミッ
ク焼結体２の上面２ｃ、下面２ｄ及び一対の側面に至る
外部電極部分を形成するように外部電極６，７を上述し
たガスデポジション法により形成する。しかる後、外部
電極６，７の外表面に、はんだバリア層としてのＮｉめ
っき膜８，９及び易はんだ付け層としてのＳｎめっき膜
１０，１１を上述した方法により形成する。

【００３２】好ましくは、図２に示すように、外部電極
６，７のセラミック焼結体２の各外表面上における最大
厚みＡ，Ｂは、１０〜１００μｍの範囲とされる。ここ
で、各外表面上における外部電極の最大厚みとは、セラ
ミック焼結体２の上面２ｃにおける外部電極の最大厚み
Ａ及びセラミック２の端面２ｂ上における密着力補強層
５上の外部電極部分の最大厚みＢで示されるように、セ
ラミック焼結体２の１つの外表面における外部電極の最
も厚い部分の厚みをいうものとする。また、この最大厚
みは、上述したＮｉめっき膜８，９及び易はんだ付け層
としてのＳｎめっき膜１０，１１の厚みを含まないもの
とする。

【００３３】従来、導電ペーストの焼付により外部電極
が形成されている積層セラミック電子部品では、外部電
極の厚みは、必要に応じて形成されるめっき膜を除い
て、全てのセラミック焼結体面において、最大厚みが約
２０〜１００数十μｍとされていた。このような積層セ
ラミック電子部品では、基板に実装された際に外部電極
の厚みにより、基板と積層セラミック電子部品との間に
十分な空間が形成されるのに役立っていた。

【００３４】他方、薄膜形成法により形成された外部電
極を有する積層セラミック電子部品では、成膜速度が遅
いため、外部電極のセラミック焼結体の各外表面におけ
る最大厚みは、前述したように２〜３μｍ程度であっ
た。従って、上記空間が十分な大きさとならず、基板の
撓みに対するマージンがほとんどなかった。

【００３５】これに対して、本実施例の積層セラミック
電子部品１の製造方法では、ガスデポジション法による
成膜速度が薄膜形成法に比べて十数倍〜数百倍である。
従って、上記のように厚み１０μｍ以上の最大厚みを有
する外部電極６，７を容易にかつ短時間で形成すること
ができる。よって、従来の導電ペーストの塗布・焼付に
より形成された外部電極と外観形状が類似した外部電極
を容易に形成することができ、基板の撓みに対する十分
なマージンを確保することができる。

【００３６】なお、外部電極６，７の各セラミック焼結
体外表面部分における最大厚みが１０μｍ未満では、基
板の撓みに対する外部電極自体の応力緩和効果が十分で
ないことがあり、１００μｍを越えると、成膜に時間を
要し、生産性が低下することがあり、外部電極自体の内
部応力によるセラミック焼結体２の締付力が大きくな
り、逆に外部応力に対し弱くなることがある。

【００３７】また、ガスデポジション法では、ガスデポ
ジションに際し、セラミック焼結体をマスクする際のマ
スキングを工夫することにより、外部電極の外観形状を
容易に変更することができる。

【００３８】図３は、マスキングを工夫することにより
形成された変形例の積層セラミックコンデンサの部分切
欠正面断面図である。図３に示すように、ガスデポジシ
ョンに際してのマスキングを工夫することにより、外部
電極７の外表面のうち、上面、下面及び端面２ｂに対向
している外表面等を平面とすることができ、それによっ
て積層セラミックコンデンサ１１の基板実装時の安定性
を高めることができる。

【００３９】このように、ガスデポジションに際しての
マスキングを工夫することにより、外部電極の外観形状
を容易に変更することができる。なお、図１に示した実
施例では、密着力補強層４，５が設けられていたが、図
４に部分切欠正面断面図で示すように、密着力補強層５
を有せず、直接ガスデポジション法により外部電極７を
セラミック焼結体２の端面２ｂ上に形成してもよい。

【００４０】上述した実施例では、積層セラミックコン
デンサの製造方法につき説明したが、本発明は、内部電
極を有するセラミック焼結体の外表面に外部電極が形成
されている、一般的な積層セラミック電子部品の製造に
広く用いることができる。すなわち、本発明は、積層セ
ラミックコンデンサだけでなく、積層セラミックインダ
クタ、積層セラミックＬＣフィルタ、積層セラミックＥ
ＭＩフィルタ、積層セラミック圧電共振子、積層セラミ
ック多層基板などのさまざまな積層セラミック電子部品
の製造に用いることができる。

【００４１】

【発明の効果】本発明にかかる積層セラミック電子部品
及びその製造方法では、外部電極がガスデポジション法
により形成されており、従って、外部電極が結合剤を含
まず、金属のみからなる。よって、ＥＳＲを低減するこ
とができ、かつ外部電極を短時間で厚く形成することが
できるので、高周波化に容易に対応することができる。
加えて、ガスデポジション法により外部電極を形成する
場合、導電ペーストの塗布・焼付法に比べて、材料コス
トを低減することができ、さらに工程の簡略化により加
工コストを低減することができる。加えて、電子部品の
小型化が進んだ場合であっても、外部電極の形成精度を
維持することができるので、電子部品のより一層の小型
化に対応することができる。

【００４２】従って、厚みの厚い外部電極を容易に形成
することができるので、基板に実装された際に、積層セ
ラミック電子部品と基板との間に十分な空間を確保する
ことができる。よって、基板をブレイクして分割する際
などに起きる基板の撓みに起因する応力を確実に吸収す
ることができ、積層セラミック電子部品の破壊や積層セ
ラミック電子部品と基板との接合の外れを確実に抑制す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる積層セラミック電子
部品としての積層セラミックコンデンサの正面断面図。

【図２】図１に示した積層セラミックコンデンサの要部
を拡大して示す部分切欠正面断面図。

【図３】図１に示した実施例の積層セラミックコンデン
サの変形例を説明するための部分切欠正面断面図。

【図４】図１に示した実施例の積層セラミックコンデン
サの他の変形例を説明するための部分切欠正面断面図。

【符号の説明】

１…積層セラミックコンデンサ ２…セラミック焼結体 ２ａ，２ｂ…端面 ２ｃ…上面 ２ｄ…下面 ３ａ〜３ｄ…内部電極 ４，５…密着力補強層 ６，７…外部電極 ８，９…Ｎｉめっき膜 １０，１１…Ｓｎめっき膜 Ａ，Ｂ…最大厚み

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の内部電極を有するセラミック焼結
   体と、 前記セラミック焼結体の外表面に形成されており、かつ
   複数の前記内部電極のいずれかに電気的に接続された外
   部電極とを備える積層セラミック電子部品において、 前記外部電極が、ガスデポジション法により形成されて
   いることを特徴とする、積層セラミック電子部品。
2. 【請求項２】 前記外部電極が結合剤を含まず、金属の
   みにより構成されている、請求項１に記載の積層セラミ
   ック電子部品。
3. 【請求項３】 前記外部電極を構成している金属が、Ｃ
   ｕ、Ｎｉ、Ａｇ、Ａｕ及びＰｄ並びにこれらを主成分と
   する合金からなる群から選択した１種からなる金属微粒
   子である、請求項１または２に記載の積層セラミック電
   子部品。
4. 【請求項４】 前記外部電極がセラミック焼結体の複数
   の外表面に至るように形成されており、複数の外表面の
   うち少なくとも基板に接合される面において、外部電極
   の最大厚みが１０〜１００μｍの範囲とされている、請
   求項１〜３のいずれかに記載の積層セラミック電子部
   品。
5. 【請求項５】 前記外部電極がセラミック焼結体の複数
   の外表面に至るように形成されており、複数の外表面の
   全ての面において、外部電極の最大厚みが１０〜１００
   μｍの範囲とされている、請求項１〜３のいずれかに記
   載の積層セラミック電子部品。
6. 【請求項６】 複数の内部電極を有するセラミック焼結
   体を用意する工程と、 前記セラミック焼結体の外表面に、真空室内で金属微粒
   子を真空度差を利用した不活性ガス流に乗せて噴射する
   ことにより外部電極を形成する工程とを備えることを特
   徴とする積層セラミック電子部品の製造方法。
7. 【請求項７】 前記金属微粒子が、粒径０．１μｍ未満
   のＣｕ、Ｎｉ、Ａｇ、Ａｕ及びＰｄ並びにこれらを主成
   分とする合金からなる群から選択された１種からなる金
   属微粒子であり、前記外部電極が結合剤を含まず、金属
   のみにより構成されている、請求項６に記載の積層セラ
   ミック電子部品の製造方法。