JP2002270479A

JP2002270479A - 半導体装置の製造方法および面発光型半導体レーザの製造方法

Info

Publication number: JP2002270479A
Application number: JP2001068344A
Authority: JP
Inventors: Tetsuro Nishida; 哲朗西田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-03-12
Filing date: 2001-03-12
Publication date: 2002-09-20
Anticipated expiration: 2021-03-12
Also published as: JP4035689B2

Abstract

(57)【要約】【課題】安定性に優れた半導体装置が得られ、かつ操
作性に優れた半導体装置の製造方法ならびに面発光型半
導体レーザの製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、以下
の工程（ａ）および工程（ｂ）を含む。工程（ａ）は、
半導体基板１０１上に多層膜１５０を形成する工程であ
る。工程（ｂ）は、半導体基板１０１において多層膜１
５０が形成される面と反対側の面上に反り補償層１３０
を形成する工程である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、安定性および操作
性に優れた半導体装置の製造方法ならびに面発光型半導
体レーザの製造方法に関する。

【０００２】

【背景技術】半導体装置の製造において、基板上に多層
膜を形成する方法の一つとして、エピタキシャル成長が
ある。このエピタキシャル成長によれば、前記基板と同
じ面方位を有する結晶からなる単結晶層を前記基板上に
形成させることができる。このエピタキシャル成長は一
般に、高温条件下で行われる。例えば、ＧａＡｓ基板上
にＡｌＧａＡｓを含む多層膜をエピタキシャル成長にて
形成する場合、約７００〜８００℃にて結晶成長を行な
う必要がある。この場合、前記基板に形成された多層膜
と前記基板との組成が異なるため、通常、前記多層膜と
前記基板とは熱膨張率が異なる。このため、結晶成長後
前記基板を常温に戻すと、前記基板と前記多層膜との間
の熱膨張率の差によって、前記基板に反りが生じる。反
りの発生は、素子の信頼性を低下させる等の原因とな
る。また、この場合、前記基板を用いて、例えば面発光
型半導体レーザを製造する場合、前記多層膜の一部をエ
ッチングして、少なくとも一部に柱状部を含む共振器を
形成する。この工程において、前記基板に反りが生じて
いると、前記基板を均一にエッチングすることができ
ず、前記柱状部を所定の形状に形成することができな
い。その結果、所望の特性を有する面発光型半導体レー
ザを得ることができない場合がある。

【０００３】また、例えば、ガリウムナイトライド基板
やサファイア基板に反りが発生すると、劈開が困難にな
る場合が多い。

【０００４】以上説明したように、基板に発生した反り
は、その後の半導体装置の製造プロセスに大きな影響を
与えることがある。

【０００５】

【発明が解決しようとする課題】本発明の目的は、安定
性に優れた半導体装置が得られ、かつ操作性に優れた半
導体装置の製造方法ならびに面発光型半導体レーザの製
造方法を提供することにある。

【０００６】

【課題を解決するための手段】（半導体装置の製造方
法）本発明の半導体装置の製造方法は、以下の工程
（ａ）および工程（ｂ）を含む。

【０００７】（ａ）前記半導体基板上に、少なくとも１
の層を形成する工程、および（ｂ）前記半導体基板にお
いて前記少なくとも１の層が形成される面と反対側の面
上に、反り補償層を形成する工程。

【０００８】本発明によれば、前記半導体基板に反りが
生じるのを防止することができる。これにより、前記半
導体基板に反りがない状態でその後の製造工程を行なう
ことにより、所望の特性を有する半導体装置を得ること
ができるため、安定性に優れた装置を得ることができ
る。また、例えば、その後の工程において前記半導体基
板の劈開を行なう場合には、前記半導体基板の劈開を容
易に行なうことができる等、半導体装置の製造プロセス
における操作性の向上を図ることができる。

【０００９】前記半導体装置の製造方法は、以下に示す
（１）〜（８）の態様をとることができる。

【００１０】（１）前記少なくとも１の層を形成した
後、前記反り補償層を形成することができる。

【００１１】この場合、前記多層膜を形成した後、前記
反り補償層を形成する前に、前記少なくとも１の層上に
保護層を形成することができる。

【００１２】（２）前記反り補償層を形成した後、前記
少なくとも１の層を形成することができる。

【００１３】（３）前記反り補償層は、前記少なくとも
１の層と前記半導体基板との熱膨張率の差を調整するた
めに形成されることができる。

【００１４】（４）前記反り補償層は、前記少なくとも
１の層と熱膨張率がほぼ等しくなるよう形成することが
できる。

【００１５】（５）前記反り補償層は、前記少なくとも
１の層と熱膨張率が異なるように形成することができ
る。

【００１６】（６）前記少なくとも１の層は、多層膜か
らなることができる。

【００１７】（７）前記工程（ａ）において、前記少な
くとも１の層を、エピタキシャル成長により形成するこ
とができる。

【００１８】（８）前記工程（ｂ）において、前記反り
補償層を、エピタキシャル成長により形成することがで
きる。

【００１９】（面発光型半導体レーザの製造方法）本発
明の面発光型半導体レーザの製造方法は、半導体基板上
に共振器が形成され、前記半導体基板に垂直な方向に光
を出射する面発光型半導体レーザの製造方法であって、
以下の工程（ａ）〜工程（ｃ）を含む。

【００２０】（ａ）前記半導体基板上に半導体多層膜を
形成する工程、（ｂ）前記半導体基板において前記半導
体多層膜形成面と反対側の面上に、反り補償層を形成す
る工程、および（ｃ）前記半導体多層膜の少なくとも一
部をエッチングして、少なくとも一部に柱状部を含む共
振器を形成する工程。

【００２１】本発明によれば、前述した本発明の半導体
装置の製造方法と同様の作用および効果を有することが
できる。さらに、前記柱状部を形成するための工程にお
いて、前記半導体基板に反りが殆ど生じていない状態で
エッチングを行なうことができるため、均一にエッチン
グをすることができる。これにより、前記柱状部の上面
が前記半導体基板の表面にほぼ平行になるように、前記
柱状部を形成することができる。その結果、所望の特性
を有する半導体装置を得ることができる。なお、ここ
で、前記半導体基板の表面とは、前記半導体基板におい
て前記共振器が設置されている面をいう。

【００２２】前記面発光型半導体レーザの製造方法は、
以下に示す（１）〜（４）の態様をとることができる。

【００２３】（１）さらに下記の工程（ｄ）を含むこと
ができる。

【００２４】（ｄ）前記反り補償層を除去する工程。

【００２５】（２）前記半導体基板は、ガリウム−砒素
基板、インジウム−リン基板、ガリウムナイトライド基
板、またはサファイア基板からなることができる。

【００２６】（３）前記反り補償層は、前記半導体多層
膜と同じ成分からなることができる。

【００２７】（４）前記反り補償層は、ＳｉＯ₂、Ｔｉ
Ｏ₂、ＳｉＮ、およびＴａ₂Ｏ₅のうち少なくとも１の材
料からなることができる。

【００２８】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。

【００２９】（第１の実施の形態）（半導体装置の製造方法）まず、本発明の第１の実施の
形態の半導体装置の製造方法について、図１〜５を用い
て説明する。図１〜図４は、本実施の形態の半導体装置
の一製造工程を模式的に示す断面図である。図５は、図
１〜図４に示す工程によって得られた半導体装置１００
を模式的に示す断面図である。

【００３０】なお、本実施の形態においては、半導体装
置が面発光型半導体レーザである場合について説明する
が、半導体装置は面発光型半導体レーザに限定されるわ
けではない。また、半導体基板上に積層される層は半導
体多層膜に限定されない。すなわち、半導体基板上に少
なくとも１の層を形成する工程を経て製造される半導体
装置であれば、本発明を適用することができる。本発明
が適用される半導体装置としては、面発光型半導体レー
ザのほか、例えば、ＬＥＤ素子、端面発光型半導体レー
ザ、フォトダイオード、ＨＢＴ等が挙げられる。また、
後述する第２の実施形態の半導体装置の製造方法におい
ても本実施の形態と同様に、上記の半導体装置に適用す
ることができる。

【００３１】本実施の形態の半導体装置の製造方法は、
半導体基板１０１上に半導体多層膜１５０を形成する工
程と、半導体基板１０１において半導体多層膜１５０が
形成される面と反対側の面上に反り補償層１３０を形成
する工程を含む。

【００３２】（１）まず、図１に示すように、ｎ型Ｇａ
Ａｓからなる半導体基板１０１において、後の工程で半
導体多層膜１５０が形成される面と反対側の面上に、反
り補償層１３０を形成する。この反り補償層１３０は、
半導体基板１０１と、後の工程にて形成される半導体多
層膜１５０との熱膨張率の差を調整するために形成され
る。このため、反り補償層１３０は、半導体基板１０１
と半導体多層膜１５０との熱膨張率の差に応じて、所定
の熱膨張率および膜厚となるように形成される。

【００３３】また、本実施の形態において、反り補償層
１３０は、後述する半導体多層膜１５０と同様に、エピ
タキシャル成長によって形成される。この反り補償層１
３０を形成するために用いるエピタキシャル成長方法
は、後の工程で半導体多層膜１５０を形成する際に用い
るエピタキシャル成長方法と同様の方法にて行なう。

【００３４】また、本実施の形態においては、反り補償
層１３０は、後述する半導体多層膜１５０と同様に、Ａ
ｌ、Ｇａ、およびＡｓから構成される。反り補償層１３
０の詳しい組成については後述する。一般に、Ａｌ、Ｇ
ａ、およびＡｓを主成分とする層では、Ａｌの割合が増
加するほど熱膨張率は小さくなる。したがって、反り補
償層１３０はＡｌを含むため、ＧａＡｓからなる半導体
基板１０１より熱膨張率が小さい。

【００３５】また、反り補償層１３０のように、Ａｌ、
Ｇａ、およびＡｓからなる単結晶層を形成するためのエ
ピタキシャル成長は一般に、６００〜８００℃の高温条
件下で行われる。このため、かかる高温条件下で反り補
償層１３０を形成した後に半導体基板１０１を常温に戻
すと、半導体基板１０１よりも反り補償層１３０のほう
が、熱膨張率が小さいため、図２に示すように、半導体
基板１０１に、反り補償層１３０側が凸にして反りが生
じる。この反りは、後述する図３に示す工程において、
半導体堆積層１５０をエピタキシャル成長によって形成
するために再度高温条件下に戻すと解消する。

【００３６】（２）つづいて、図３に示すように、半導
体基板１０１において反り補償層１３０が形成された面
と反対側の面上に、半導体多層膜１５０を形成する。本
実施の形態において、この半導体多層膜１５０はエピタ
キシャル成長により形成される。例えば、ＭＯＣＶＤ法
（Metal-Organic Chemical Vapor Deposition）、ＭＢ
Ｅ法（Molecular Beam Epitaxy）法、あるいはＬＰＥ法
（Liquid Phase Epitaxy）を用いて組成を変調させなが
ら半導体多層膜１５０を形成する。

【００３７】エピタキシャル成長を行う際の温度は、半
導体基板１０１の種類、あるいは半導体堆積層１５０を
構成する層の種類や厚さによって適宜決定されるが、一
般に、６００〜８００℃であるのが好ましい。また、エ
ピタキシャル成長を行う際の所要時間も、温度と同様に
適宜決定される。

【００３８】本実施の形態においては、前述したよう
に、半導体基板１０１はＧａＡｓからなる。また、半導
体多層膜１５０は、組成が異なる複数の層（後述する）
から構成されている。半導体多層膜１５０を構成する各
層は、Ａｌ、Ｇａ、およびＡｓのうち少なくとも１の成
分を含む。半導体基板１０１と半導体多層膜１５０は組
成が異なるため、通常、熱膨張率が異なる。前述したよ
うに、Ａｌ、Ｇａ、およびＡｓから構成される層の場
合、Ａｌの割合が増加するほど熱膨張率は小さくなるこ
とから、ＧａＡｓからなる半導体基板１０１は、Ａｌ、
Ｇａ、およびＡｓから構成される半導体多層膜１５０よ
り熱膨張率が大きい。この熱膨張率の差を相殺するため
に、反り補償層１３０が設けられている。

【００３９】本実施の形態においては、半導体多層膜１
５０は、ｎ型Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.2Ｇａ_0.8Ａｓ
とを交互に積層した３１．５ペアの下部ＤＢＲミラー
層、ｎ型Ａｌ_0.5Ｇａ_0.5Ａｓからなるｎ型クラッド層、
例えば厚さ４ｎｍのＧａＡｓウエル層と厚さ４ｎｍのＡ
ｌ_0.3Ｇａ_0.7Ａｓとのバリア層からなり、該ウエル層が
３層で構成される量子井戸構造の活性層、ｐ型Ａｌ_0.5
Ｇａ_0.5Ａｓからなるｐ型クラッド層、およびｐ型Ａｌ
_0.9Ｇａ_0.1ＡｓとＡｌ_0.2Ｇａ_0.8Ａｓとを交互に積層し
た２５ペアの上部ＤＢＲミラー層（いずれも図示せず）
を順に半導体基板１０１上に積層させることにより形成
される。

【００４０】ここで、最終的に得られる面発光型半導体
レーザの共振波長をλとすると、上部ＤＢＲミラー層お
よび下部ＤＢＲミラー層を構成する各層の膜厚は、λ／
４となるように形成される。また、クラッド層および活
性層の膜厚は、前記共振波長と同様に、λとなるように
形成される。以上に示した半導体多層膜１５０を構成す
る各層の組成および膜厚から、本実施の形態の半導体装
置１００においては、半導体多層膜１５０におけるＡｌ
の組成の平均を０．６と見積もることができる。これに
基づいて、前述した反り補償層１３０は、Ａｌ_0.6Ｇａ
_0.4Ａｓからなり、かつ半導体多層膜１５０と同じ膜厚
に形成される。この結果、反り補償層１３０と半導体多
層膜１５０との熱膨張率がほぼ等しくなる。これによ
り、半導体基板１０１上に形成された半導体多層膜１５
０と、半導体基板１０１において半導体多層膜１５０が
形成される面と反対側の面上に形成された反り補償層１
３０とによって反りが相殺されるため、エピタキシャル
成長工程後、この半導体基板１０１を常温に戻したとき
に、半導体基板１０１に反りが発生するのを防止するこ
とができる。

【００４１】なお、本実施の形態においては、反り補償
層１３０がＡｌ_0.6Ｇａ_0.4Ａｓからなる場合について示
したが、反り補償層１３０の組成および膜厚はこれに限
定されるわけではなく、半導体多層膜１５０の熱膨張率
および膜厚に応じて決定することができる。例えば、反
り補償層１３０におけるＡｌの割合をさらに大きくする
ことで、反り補償層１３０の熱膨張率をより小さくする
一方、反り補償層１３０の膜厚を薄くする。この構成に
よれば、反り補償層１３０におけるＡｌの割合をさらに
大きくすることで、反り補償層１３０の熱膨張率を半導
体多層膜１５０の熱膨張率よりも小さくするとともに、
反り補償層１３０の膜厚を半導体多層膜１５０の膜厚よ
り薄く形成することで、半導体基板１０１の反りを相殺
することができる。その結果、形成する反り補償層１３
０の膜厚を小さくすることができる。

【００４２】（３）以下、図３に示す半導体基板１０１
を用いて、面発光型半導体レーザである半導体装置１０
０を製造する。この半導体装置１００の製造は、公知の
方法を用いることができる。

【００４３】まず、半導体多層膜１５０上に、フォトレ
ジスト（図示しない）を塗布した後フォトリソグラフィ
により該フォトレジストをパターニングすることによ
り、所定のパターンのレジスト層（図示しない）を形成
する。ついで、このレジスト層をマスクとしてドライエ
ッチング法により、半導体多層膜１５０のうち上部ＤＢ
Ｒミラー１０８から活性層１０５にかけてエッチングし
て、図４に示すように、半導体基板１０１上に、柱状部
１１０を含む共振器１２０を形成する。共振器１２０
は、下部ＤＢＲミラー１０３、活性層１０５、および上
部ＤＢＲミラー１０８より構成される。

【００４４】なお、上部ＤＢＲミラー１０８は、Ｚｎが
ドーピングされることによりｐ型にされ、下部ＤＢＲミ
ラー１０３は、Ｓｅがドーピングされることによりｎ型
とされる。したがって、上部ＤＢＲミラー１０８、不純
物がドーピングされていない量子井戸活性層１０５、お
よび下部ＤＢＲミラー１０３とで、ｐｉｎダイオードが
形成される。

【００４５】柱状部１１０は、図４に示すように、共振
器１２０の少なくとも一部に形成された柱状の半導体堆
積体であり、少なくとも上部ミラー１０８を含むもので
ある。なお、柱状部１１０の形状は任意の形状をとるこ
とが可能である。

【００４６】（４）続いて、モノシランを原料としたＣ
ＶＤ法により、柱状部１１０の側面および下部ミラー１
０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）か
らなる絶縁層１１２を形成する。絶縁層１１２の種類は
シリコン酸化膜に限定されるものではなく、窒化シリコ
ン膜（ＳｉＮｘ膜）などの他の絶縁膜を用いてもよい。
あるいは、ポリイミド等の樹脂材料を用いた埋め込み構
造を用いてもよい。

【００４７】さらに、上部ミラー１０８の上面に、真空
蒸着法により金と亜鉛との合金からなる合金層（図示し
ない）を形成する。続いて、フォトリソグラフィ法を用
いて前記合金層をパターニングして上部電極１１３を形
成する。

【００４８】次に、反り補償層１３０を除去した後、半
導体基板１０１の裏面（半導体基板１００において共振
器１２０が設置されている面と反対側の面）に、真空蒸
着法により、金とゲルマニウムとの合金からなる下部電
極１１５を形成する。最後に、上記工程により得られた
構造体を３５０℃で加熱処理し、上部電極１１３と共振
器１２０と下部電極１１５とをオーミック接触させる。
以上のプロセスを経て、図５に示す半導体装置１００が
得られる。

【００４９】なお、上記工程では、反り補償層１３０を
除去した後、半導体基板１０１の裏面に下部電極１１５
を形成する方法について説明したが、反り補償層１３０
を除去せずに、半導体基板１０１を貫通するコンタクト
部（図示せず）を設けて、上部電極１１３と同じ側に上
部電極を形成することもできる。

【００５０】上記工程により得られた半導体装置１００
の一般的な動作を以下に示す。

【００５１】上部ＤＢＲミラー１０８、活性層１０５、
および下部ＤＢＲミラー１０３で構成されるｐｉｎダイ
オードに、上部電極１１３と下部電極１１５とで順方向
の電圧を印加すると、活性層１０５において、電子と正
孔との再結合が起こり、前記再結合による発光が生じ
る。そこで生じた光が上部ミラー１０８と下部ミラー１
０３との間を往復する際に誘導放出が起こり、光の強度
が増幅される。光利得が光損失を上まわると、レーザ発
振が起こり、上部電極１１３の出射口１１６から半導体
基板１０１に対して垂直方向にレーザ光が出射される。

【００５２】なお、本実施の形態においては、半導体多
層膜の熱膨張率が半導体基板の熱膨張率よりも小さい場
合について示したが、半導体多層膜の熱膨張率が半導体
基板の熱膨張率よりも大きくなる場合でも本発明を適用
することができる。この場合、半導体基板より熱膨張率
が大きな材料から反り補償層を形成し、この反り補償層
を、半導体基板において半導体多層膜が形成される面と
反対側の面上に形成することにより、半導体基板に反り
が発生するのを防止することができる。

【００５３】（作用および効果）本実施の形態の半導体
装置の製造方法によれば、半導体基板１０１において半
導体多層膜１５０が形成される面と反対側の面上に、反
り補償層１３０を形成することにより、半導体基板１０
１に反りが生じるのを防止することができる。これによ
り、半導体基板１０１に反りがない状態で各工程を行な
うことにより、所望の特性を有する半導体装置を得るこ
とができるため、安定性に優れた装置を得ることができ
る。また、例えば、その後の工程において半導体基板１
０１の劈開を行なう場合、劈開を容易に行なうことがで
きる等、半導体装置の製造プロセスにおける操作性の向
上を図ることができる。なお、本実施の形態では、半導
体基板１０１がＧａＡｓ基板である場合について説明し
たが、例えば、半導体基板１０１がＧａＮ（ガリウムナ
イトライド）基板やサファイア基板である場合、反りの
発生を防止することにより、劈開の困難性を回避できる
という効果が特に大きい。

【００５４】また、本実施の形態のように、半導体装置
１００が面発光型半導体レーザである場合、柱状部１１
０を形成するための工程（図４参照）において、半導体
基板１０１に反りが殆ど生じていない状態でエッチング
を行なうことができるため、均一にエッチングをするこ
とができる。これにより、柱状部１１０の上面が半導体
基板１０１の表面（半導体基板１０１において共振器１
２０が設置されている面）にほぼ平行になるように柱状
部１１０を形成することができる。その結果、所望の特
性を有する半導体装置１００を得ることができる。

【００５５】（第２の実施の形態）（半導体装置の製造方法）次に、本発明の第２の実施の
形態の半導体装置の製造方法について、図６〜９を用い
て説明する。図６〜９は、本実施の形態の半導体装置の
一製造工程を模式的に示す断面図である。本実施の形態
の製造方法によれば、第１の実施の形態の製造方法と同
様に、図５に示す半導体装置１００を製造することがで
きる。

【００５６】本実施の形態の半導体装置の製造方法は、
反り補償層２３０が半導体多層膜１５０よりも熱膨張率
が低い材料からなる点、および半導体基板１０１上に半
導体多層膜１５０を形成した後に反り補償層２３０を形
成する点で、第１の実施の形態の半導体装置の製造方法
と異なる。本実施の形態の半導体装置の製造方法におい
て、この他の点については、第１の実施の形態の半導体
装置の製造方法とほぼ同様である。このため、第１の実
施の形態と同様の製造工程については説明を省略する。

【００５７】（１）まず、図６に示すように、ｎ型Ｇａ
Ａｓからなる半導体基板１０１上に、６００〜８００℃
の高温条件下でエピタキシャル成長により半導体多層膜
１５０を形成する。本実施の形態において、この半導体
多層膜１５０は、第１の実施の形態で形成する半導体多
層膜１５０と同様の組成および構造を有する。続いて、
半導体多層膜１５０上に、必要に応じて、例えばＳｉＯ
₂、ＴｉＯ₂、ＳｉＮ等からなる保護層１６０を形成す
る。この保護層１６０は、半導体多層膜１５０の表面の
荒れを防止するために形成され、半導体基板１０１全体
の熱膨張率に影響を与えない程度の組成および膜厚に形
成する。

【００５８】この工程において、高温条件下で半導体多
層膜１５０を形成した後に半導体基板１０１を常温に戻
すと、半導体基板１０１と半導体多層膜１５０との間の
熱膨張率の差により、図７に示すように、半導体基板１
０１に、半導体多層膜１５０側が凸となるような反りが
生じる。この反りは、後述する図８に示す工程におい
て、反り補償層２３０を形成することにより相殺され
る。

【００５９】（２）つづいて、図８に示すように、半導
体基板１０１において半導体多層膜１５０が形成された
面と反対側の面上に、反り補償層２３０を形成する。こ
の反り補償層２３０は、第１の実施の形態の反り補償層
１３０と同様に、半導体基板１０１と半導体多層膜１５
０との熱膨張率の差を調整するために設けられる。

【００６０】反り補償層２３０は、半導体多層膜１５０
よりも熱膨張率が低い材料からなる。本実施の形態にお
いて、このような反り補償層２３０としては、例えば、
ＳｉＯ₂、ＴｉＯ₂、ＳｉＮ、およびＴａ₂Ｏ₅等が挙げら
れる。これらは、半導体基板１０１を構成するＧａＡｓ
層よりも熱膨張率が小さいため、半導体基板１０１と半
導体多層膜１５０との熱膨張率の差を調整するのに適し
ている。例えば、ＧａＡｓ層およびＡｌＡｓ層の熱膨張
率はそれぞれ５．７〜７．３×１０⁶（Ｋ・１）、５．
２×１０⁶（Ｋ・１）であるのに対し、ＳｉＯ₂の熱膨張
率は約０．５×１０⁶（Ｋ・１）である。したがって、
ＳｉＯ₂の熱膨張率はＧａＡｓ層やＡｌＡｓ層の熱膨張
率の約１０〜１５分の１以下であるため、ＳｉＯ₂を反
り補償層２３０に用いる場合、半導体多層膜１５０の約
１０〜１５分の１程度の膜厚に形成すれば、半導体基板
１０１と半導体多層膜１５０との熱膨張率の差を十分調
整することができる。

【００６１】例えば、ＳｉＯ₂からなる反り補償層２３
０を形成する場合、ＳｉＯ₂ＣＶＤ装置を用いて約５０
０℃にて成膜を行なうことにより、反り補償層２３０を
形成する。

【００６２】（３）以下の工程は、第１の実施の形態の
半導体装置の製造方法とほぼ同様である。

【００６３】すなわち、第１の実施の形態と同様に、図
９に示すように、半導体基板１０１上に、柱状部１１０
を含む共振器１２０を形成した後、柱状部１１０の側面
および下部ミラー１０３の上面に、例えばシリコン酸化
膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。さ
らに、上部ミラー１０８の上面、ならびに柱状部１１０
の側面および上面の一部に上部電極１１３を形成した
後、エッチング等によって反り補償層２３０を除去す
る。さらに、半導体基板１０１の裏面に下部電極１１５
を形成した後、上記工程により得られた構造体を３５０
℃で加熱処理し、上部電極１１３と共振器１２０と下部
電極１１５とをオーミック接触させる。以上のプロセス
を経て、図５に示す半導体装置１００が得られる。

【００６４】なお、第１の実施形態の欄で説明したのと
同様に、反り補償層２３０を除去せずに、半導体基板１
０１を貫通するコンタクト部（図示せず）を設けて、上
部電極１１３と同じ側に上部電極を形成することもでき
る。

【００６５】また、本実施の形態においては、半導体基
板１０１上に半導体多層膜１５０を形成した後、反り補
償層２３０を形成する場合について説明したが、第１の
実施の形態と同様に、半導体基板１０１上に反り補償層
２３０を形成した後、半導体多層膜１５０を形成するこ
ともできる。

【００６６】さらに、第１の実施の形態においても、本
実施の形態と同様に、半導体基板１０１上に半導体多層
膜１５０を形成した後、反り補償層１３０を形成するこ
ともできる。

【００６７】（作用および効果）本実施の形態の半導体
装置の製造方法によれば、第１の実施の形態の半導体装
置の製造方法と同様の作用および効果を有する。さら
に、本実施の形態においては、反り補償層２３０が半導
体多層膜１５０よりも熱膨張率が小さい材料から形成さ
れていることにより、反り補償層２３０の膜厚をより小
さくすることができる。これにより、反り補償層２３０
の膜厚が半導体多層膜１５０よりもかなり小さい場合で
あっても、半導体基板１０１の反りを防止することがで
きる。

【００６８】なお、上記実施の形態では、半導体装置と
して、ＡｌＧａＡｓ系の材料からなる面発光型半導体レ
ーザの製造方法について説明したが、その他の材料系を
用いた半導体装置、例えばＧａＩｎＰ系、ＺｎＳＳｅ
系、ＩｎＧａＮ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ
系、ＧａＮ系の化合物半導体装置、あるいはＳｉ系半導
体装置にも本発明を適用できる。また、上記実施の形態
では、ＧａＡｓ基板を用いた面発光型半導体レーザの例
について説明したが、ＧａＡｓ基板のかわりにＩｎＰ基
板、ＧａＮ基板、またはサファイア基板を用いた場合で
も同様の作用および効果を得ることができる。また、上
記の実施の形態において、各半導体層におけるｐ型とｎ
型とを入れ替えても本発明の趣旨を逸脱するものではな
い。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図２】本発明の第１の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図３】本発明の第１の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図４】本発明の第１の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図５】図１〜図４に示す工程、もしくは図５〜図９に
示す工程によって得られた半導体装置を模式的に示す断
面図である。

【図６】本発明の第２の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図７】本発明の第２の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図８】本発明の第２の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【図９】本発明の第２の実施の形態の半導体装置の製造
方法における一製造工程を模式的に示す断面図である。

【符号の説明】

１００半導体装置１０１半導体基板１０３下部ミラー１０５活性層１０８上部ミラー１１０柱状部１１２絶縁層１１３上部電極１１５下部電極１１６出射口１１７絶縁層１２０共振器１３０，２３０反り補償層１５０半導体多層膜１６０保護層

Claims

【特許請求の範囲】

【請求項１】以下の工程（ａ）および工程（ｂ）を含
む、半導体装置の製造方法。（ａ）前記半導体基板上に、少なくとも１の層を形成す
る工程、および（ｂ）前記半導体基板において前記少な
くとも１の層が形成される面と反対側の面上に、反り補
償層を形成する工程。
【請求項２】請求項１において、前記少なくとも１の層を形成した後、前記反り補償層を
形成する、半導体装置の製造方法。
【請求項３】請求項２において、前記多層膜を形成した後、前記反り補償層を形成する前
に、前記少なくとも１の層上に保護層を形成する、半導
体装置の製造方法。
【請求項４】請求項１において、前記反り補償層を形成した後、前記少なくとも１の層を
形成する、半導体装置の製造方法。
【請求項５】請求項１〜４のいずれかにおいて、前記反り補償層は、前記少なくとも１の層と前記半導体
基板との熱膨張率の差を調整するために形成される、半
導体装置の製造方法。
【請求項６】請求項１〜５のいずれかにおいて、前記反り補償層は、前記少なくとも１の層と熱膨張率が
ほぼ等しい、半導体装置の製造方法。
【請求項７】請求項１〜５のいずれかにおいて、前記反り補償層は、前記少なくとも１の層と熱膨張率が
異なる、半導体装置の製造方法。
【請求項８】請求項１〜７のいずれかにおいて、前記少なくとも１の層は、多層膜からなる、半導体装置
の製造方法。
【請求項９】請求項１〜８のいずれかにおいて、前記工程（ａ）において、前記少なくとも１の層は、エピタキシャル成長により形
成される、半導体装置の製造方法。
【請求項１０】請求項１〜９のいずれかにおいて、前記工程（ｂ）において、前記反り補償層は、エピタキシャル成長により形成され
る、半導体装置の製造方法。
【請求項１１】半導体基板上に共振器が形成され、前
記半導体基板に垂直な方向に光を出射する面発光型半導
体レーザの製造方法であって、以下の工程（ａ）〜工程
（ｃ）を含む、面発光型半導体レーザの製造方法。（ａ）前記半導体基板上に半導体多層膜を形成する工
程、（ｂ）前記半導体基板において前記半導体多層膜形成面
と反対側の面上に、反り補償層を形成する工程、および（ｃ）前記半導体多層膜の少なくとも一部をエッチング
して、少なくとも一部に柱状部を含む共振器を形成する
工程。
【請求項１２】請求項１１において、さらに下記の工
程（ｄ）を含む、面発光型半導体レーザの製造方法。（ｄ）前記反り補償層を除去する工程。
【請求項１３】請求項１１または１２において、前記半導体基板は、ガリウム−砒素基板、インジウム−
リン基板、ガリウムナイトライド基板、またはサファイ
ア基板からなる、面発光型半導体レーザの製造方法。
【請求項１４】請求項１１〜１３のいずれかにおい
て、前記反り補償層は、前記半導体多層膜と同じ成分からな
る、面発光型半導体レーザの製造方法。
【請求項１５】請求項１１〜１３のいずれかにおい
て、前記反り補償層は、ＳｉＯ₂、ＴｉＯ₂、ＳｉＮ、および
Ｔａ₂Ｏ₅のうち少なくとも１の材料からなる、面発光型
半導体レーザの製造方法。