JP2002253822A

JP2002253822A - 遊技機

Info

Publication number: JP2002253822A
Application number: JP2001052836A
Authority: JP
Inventors: Kimitada Ichikawa; 公督市川
Original assignee: Fuji Shoji Co Ltd
Current assignee: Fuji Shoji Co Ltd
Priority date: 2001-02-27
Filing date: 2001-02-27
Publication date: 2002-09-10
Anticipated expiration: 2021-02-27
Also published as: JP3779883B2

Abstract

(57)【要約】（修正有）【課題】正常にプログラムを実行しているＣＰＵが、
意味もなくリセット状態になることを防止した遊技機を
提供する。【解決手段】装置内部に記憶された制御プログラムに
したがって遊技動作を実現する一方、前記制御プログラ
ムにしたがった正常な処理がされなくなった場合には、
ウォッチドッグタイマＷＤＴが機能して遊技動作を強制
的に初期状態に戻すようにしたパチンコ機１である。制
御プログラムは、電源投入に対応して開始されて通常は
無限ループ処理（ＳＴ６）で終わる第１処理（ＳＴ１〜
ＳＴ１９）と、２ｍsec毎に繰り返し実行される第２処
理とを含み、第１処理の当初のタイミングで、ウォッチ
ドッグタイマＷＤＴをクリアする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ機などの
遊技機に関し、特に、正常にプログラムが実行されてい
るにも係わらず、ＣＰＵが意味もなくリセットされるこ
とのない遊技機に関するものである。

【０００２】

【従来の技術】パチンコ機などのマイコン内蔵型の遊技
機では、ＣＰＵとしてＺ８０（ZILOG）又はその相当品
が好適に使用されている。また、このような遊技機に
は、ウォッチドッグタイマＷＤＴが設けられており、プ
ログラムが暴走したような場合には自動的にＣＰＵがリ
セット状態に戻るように構成されている。

【０００３】図８は、ウォッチドッグタイマＷＤＴとし
て、ＴＡ８０３０Ｓ（東芝）を用いた場合の回路例であ
る。このウォッチドッグタイマＷＤＴのクロック端子Ｗ
Ｄにパルス信号が入力されない自走状態では、ＴＣ端子
の電圧は、ＩＣへの電源投入後、２Ｖと４Ｖの間で充放
電動作が繰り返され、ＲＳＴ端子からはＨレベル期間Ｔ
_WDが１．１×Ｃ１×Ｒ１（ｍｓ）、Ｌレベル期間Ｔ_RST
が０．７５×Ｃ１（ｍｓ）のリセット信号ＲＳＴが出力
されるようになっている。一方、クロック端子ＷＤに正
パルスが加わると、４Ｖに向けての充電途中でも充電電
荷が放電されて、再び２Ｖから充電動作を始めるように
なっている。

【０００４】そこで、パチンコ機では、ウォッチドッグ
タイマＷＤＴのクロック端子ＷＤに、Ｔ_WD未満の所定時
間τ毎にタイマクリア信号をソフトウェア的に加えるこ
とによって、ＲＳＴ端子が常時Ｈレベルに維持されるよ
うにしている。このような回路では、パチンコ機が正常
に動作している場合には、所定時間τ毎にタイマクリア
信号が加わるので、ＣＰＵがリセットされることはない
が、プログラムの暴走などによってＣＰＵ側からのタイ
マクリア信号が途絶えた状況では、一定時間後にウォッ
チドッグタイマＷＤＴのリセット信号ＲＳＴが自動的に
立下り、ＣＰＵリセット信号ＵＲＳＴを受けたＣＰＵは
強制的にリセットされることになる。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うなパチンコ機では、プログラムが正常に実行されてい
るにも係わらず、ＣＰＵがリセット状態になってしまう
恐れがあった。

【０００６】具体的に説明すると、停電などによって電
源電圧が降下すると、ＣＰＵにはＮＭＩ(禁止不能の割
込みNon Maskable Interrupt)が加わり、その後の割込
み処理プログラムにおいてデータの退避（バックアッ
プ）処理を行う場合、例えば、その後直ちに電源電圧が
復旧したような場合には、図８に示すコンデンサＣ１が
充電状態でウォッチドックタイマＷＤＴの動作が開始さ
れてしまうことになる。なお、コンデンサＣ１の充電状
態は、電源電圧の遮断と投入とが瞬間的に繰り返された
ような場合にも生じ得る。

【０００７】このような場合には、コンデンサＣ１が充
電状態でウォッチドックタイマＷＤＴの動作が開始され
るため、ウォッチドックタイマＷＤＴの動作開始後、短
時間のうちにＣＰＵリセット信号ＵＲＳＴが出力される
ことになる。そのため、電源復旧後、一応の処理を終え
てバックアップデータの復帰処理を完了した旨のフラグ
を立てたものの、プログラム処理が完全には中断前の処
理に戻っていない状態で、ＣＰＵが強制的にリセットさ
れてしまう恐れがあった。特に、停電前のパチンコ機が
大当り状態であったような場合には、電源が復旧して大
当りゲームが正常に再現されないでＣＰＵがリセットさ
れると、その後は大当り状態が消滅するので、遊技者と
の間に無用のトラブルが発生してしまうことにもなる。

【０００８】なお、かかるトラブルは、ウォッチドッグ
タイマＷＤＴの動作開始時にコンデンサＣ１が放電状態
であっても、電源復旧後、所定の処理を終えてＣＰＵが
割込み許可状態となり、その後タイマクリア信号が発生
されるまでの時間が通常より長い場合にも生じ得る。

【０００９】本発明は、これらの問題点に鑑みてなされ
たものであって、正常にプログラムを実行しているＣＰ
Ｕが、意味もなくリセット状態になることを防止した遊
技機を提供することを課題とする。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、遊技動作の為の制御プログラムを記憶し
たプログラム記憶手段と、この制御プログラムに基づい
て遊技動作を制御するＣＰＵとを有し、遊技に関連して
遊技者に有利な第１状態と遊技者に不利な第２状態とを
択一的に選択可能な遊技制御手段を備え、前記制御プロ
グラムにしたがった正常な処理がされなくなった場合に
は、所定時間の計時によってリセット手段が機能して遊
技動作を強制的に初期状態に戻すようにした遊技機であ
って、前記制御プログラムは、電源投入に対応して開始
されて通常は無限ループ処理で終わる第１処理と、所定
時間（Ｔ）毎に繰り返し実行される第２処理とを含み、
前記第１処理には、前記リセット手段の動作を初期状態
に戻すクリア処理が含まれている。

【００１１】本発明では、電源投入に対応して開始され
る第１処理において、リセット手段の動作を初期状態に
戻しているので、回路素子の動作状態に係わらず、ま
た、停電などで中断された処理の再開中であっても、遊
技動作が強制的に初期状態に戻されるようなトラブルが
極めて生じにくい。

【００１２】

【発明の実施の形態】以下、本発明の一実施例であるカ
ード式弾球遊技機に基づいて本発明の実施の形態を説明
する。図１は、本実施例のパチンコ機２を示す斜視図で
あり、図２は、同パチンコ機２の側面図である。

【００１３】図１に示すパチンコ機２は、島構造体に着
脱可能に装着される矩形枠状の木製の外枠３と、外枠３
に固着されたヒンジＨを介して開閉可能に枢着される前
枠４とで構成されている。なお、このパチンコ機２は、
カード式球貸し機１に電気的に接続された状態で、パチ
ンコホールの島構造体の長さ方向に複数個が配設されて
いる。

【００１４】ヒンジＨを介して外枠３に枢着される前枠
４には、遊技盤５が裏側から着脱自在に装着され、遊技
盤５の前側に対応させて、窓部を有するガラス扉６と前
面板７とが夫々開閉自在に枢着されている。前面板７に
は発射用の遊技球を貯留する上皿８が装着され、前枠４
の下部には、上皿８から溢流し又は抜き取った遊技球を
貯留する下皿９と、発射手段１０の発射ハンドル１１と
が設けられている。

【００１５】この発射手段１０は、回動操作可能な発射
ハンドル１１と、この発射ハンドル１１の回動角度に応
じた打撃力で打撃槌１２（図４）により遊技球を発射さ
せる発射モータなどを備えている。上皿８の右部には、
カード式球貸し機１に対する球貸し操作用の操作パネル
１３が設けられ、この操作パネル１３には、カード残額
を３桁の数字で表示するカード残額表示部１３ａと、所
定金額分の遊技球の球貸しを指示する球貸しスイッチ１
３ｂと、ゲーム終了時にカードの返却を指令する返却ス
イッチ１３ｃとが設けられている。

【００１６】図３に示すように、遊技盤５には、金属製
の外レールと内レールとからなるガイドレール１５がほ
ぼ環状に設けられ、このガイドレール１５の内側の遊技
領域５ａには、カラーの液晶ディスプレイ１６、図柄始
動手段（図柄始動兼入賞手段）１７、開閉式入賞手段
（大入賞手段）１８、複数の普通入賞手段１９（上段の
普通入賞手段１９以外に、開閉式入賞手段１８の左右両
側部に６つの普通入賞手段１９）、２つのゲート２０
（通過口）が夫々所定の位置に配設されている。

【００１７】液晶ディスプレイ１６は、変動図柄を表示
するとともに背景画像や各種のキャラクタの動画などを
表示する第１図柄表示手段２２として機能する。第１図
柄表示手段２２は、背景画やキャラクタをアニメーショ
ン的に表示するとともに、左右方向に並ぶ３個（左、
中、右）の図柄表示部２２ａ〜２２ｃを有し、図柄始動
手段１７に遊技球が入賞することを条件に、各図柄表示
部２２ａ〜２２ｃの表示図柄が所定時間だけ変動表示
（スクロール表示）され、図柄始動手段１７への遊技球
の入賞タイミングに応じた抽選結果に基づいて決定され
る停止図柄パターンで停止する。

【００１８】液晶ディスプレイ１６の直ぐ上側に、普通
入賞手段１９と第２図柄表示手段２３とが設けられてい
る。第２図柄表示手段２３は１個の普通図柄を表示する
普通図柄表示部を有し、ゲート２０を通過した遊技球が
検出されたとき、普通図柄表示部の表示図柄が所定時間
だけ変動し、遊技球のゲート２０通過時点において抽選
された抽選用乱数値により決定される停止図柄を表示し
て停止するようになっている。図柄始動手段１７は、開
閉自在な左右１対の開閉爪１７ａを備えた電動式チュー
リップであり、第２図柄表示手段２３の変動後の停止図
柄が当り図柄を表示した場合に、開閉爪１７ａが所定時
間だけ開放されて入賞し易くなる。

【００１９】開閉式入賞手段１８は前方に開放可能な開
閉板１８ａを備え、第１図柄表示手段２２の変動後の停
止図柄が「７７７」などの当り図柄のとき、「大当り」
と称する特別遊技が開始され、開閉板１８ａが前側に開
放される。この開閉式入賞手段１８の内部に特定領域１
８ｂがあり、この特定領域１８ｂを入賞球が通過する
と、特別遊技が継続される。ここで、特別遊技状態が遊
技者に有利な状態に相当する。

【００２０】開閉式入賞手段１８の開閉板１８ａが開放
された後、所定時間が経過し、又は所定数（例えば１０
個）の遊技球が入賞して開閉板１８ａが閉じるときに、
遊技球が特定領域１８ｂを通過していない場合には特別
遊技が終了するが、特定領域１８ｂを通過していれば最
大で例えば１６回まで特別遊技が継続され、遊技者に有
利な状態に制御される。

【００２１】図４に示すように、前枠４の裏側には、遊
技盤５を裏側から押さえる裏機構板３０が着脱自在に装
着され、この裏機構板３０には開口部３０ａが形成さ
れ、その上側に賞球タンク３３と、これから延びるタン
クレール３４とが設けられ、このタンクレール３４に接
続された払出し手段３５が裏機構板３０の側部に設けら
れ、裏機構板３０の下側には払出し手段３５に接続され
た通路ユニット３６が設けられている。払出し手段３５
から払出された遊技球は通路ユニット３６を経由して上
皿排出口８ａ（図１）から上皿８に払出される。

【００２２】裏機構板３０の開口部３０ａには、遊技盤
５の裏側に装着された裏カバー３７と、入賞手段１７〜
１９に入賞した遊技球を排出する入賞球排出樋（不図
示）とが夫々嵌合されている。この裏カバー３７に装着
されたケース３８の内部に主制御基板３９が配設され、
その前側に図柄制御基板４０が配設されている（図
２）。主制御基板３９の下側で、裏カバー３７に装着さ
れたケース４１ａの内部にランプ制御基板４２が設けら
れ、このケース４１ａに隣接するケース４１ｂの内部に
サウンド制御基板４３が設けられている。

【００２３】これらケース４１ａ，４１ｂの下側で裏機
構板３０に装着されたケース４４の内部には、電源基板
４５と払出し制御基板４６が夫々設けられている。この
電源基板４５には、図３に示すように、電源スイッチ８
０と初期化スイッチ８５とが配置されている。これら両
スイッチ８０，８５に対応する部位はケース４４が切欠
かれ、両スイッチ８０，８５の各々を指で同時に操作可
能になっている。

【００２４】また、発射手段１０の後側に装着されたケ
ース４７の内部には、発射制御基板４８が設けられてい
る。これら制御基板３９〜４０，４２〜４３，４５〜４
６，４８は夫々独立の基板であり、電源基板４５と発射
制御基板４８を除く制御基板３９，４０，４２，４３，
４６には、ワンチップマイコンＬＥ２０８０Ａ（ＬＥ・
Ｔｅｃｈ社製）を備えるコンピュータ回路が搭載されて
おり、主制御基板３９と他の制御基板４０，４２，４
３，４６とは、複数本の信号線でコネクタを介して電気
的に接続されている。なお、この実施例で使用するワン
チップマイコンＬＥ２０８０Ａは、Ｚ８０（Ｚｉｌｏｇ
社）相当品のＣＰＵとＲＯＭとＲＡＭとその他のＩＣを
内蔵して構成されている。

【００２５】主制御基板３９とその他の制御基板４０，
４２，４３，４６とは、複数本の信号線でコネクタを介
して電気的に接続され、主制御基板３９から各制御基板
４０，４２，４３，４６に、所定の遊技動作を実行させ
る種々の制御コマンドを一方向通信で送信可能になって
いる。制御コマンドの一方向通信を採用することで、図
柄停止に関する不正を確実に防止できるとともに、主制
御基板３９の制御負荷を格段に軽減でき、送信制御を簡
単化することができる。

【００２６】図５は、主制御基板３９で実行される遊技
制御プログラムのメインルーチンを示すフローチャート
である。電源がＯＮ状態になると、電源リセット回路
（不図示）の動作によってワンチップマイコンＬＥ２０
８０ＡのＣＰＵコア（Ｚ８０相当品）にリセット信号が
加わり、図５に示す処理が開始される。

【００２７】メインルーチンでは、最初に、Ｚ８０ＣＰ
Ｕは、自らを割込み禁止状態（ＤＩ）に設定し、Ｚ８０
ＣＰＵコアを含むワンチップマイコンの各部を初期設定
する（ＳＴ１）。なお、電源がＯＮ状態になる場合には
２つのパターンがあり、停電状態からの復旧時のよう
に、初期化スイッチ８５がＯＦＦ状態で電源がＯＮ状態
になる場合と、パチンコホールの開店時のように、初期
化スイッチ８５がＯＮ状態で電源がＯＮ状態になる場合
があるが、いずれの場合もステップＳＴ１の処理が実行
される。

【００２８】ステップＳＴ１の処理が終わると、次に、
ＣＰＵは、ウォッチドッグタイマＷＤＴにタイマクリア
信号を出力する（ＳＴ２）。そのため、ウォッチドッグ
タイマＷＤＴの充放電用のコンデンサＣ１は、このタイ
ミングで必ず放電状態となり、その後、予期しない早期
のタイミングにおいてウォッチドッグタイマＷＤＴから
ＣＰＵリセット信号ＵＲＳＴが出力される恐れはない。

【００２９】次に、ＣＰＵは割込みモード２に設定され
る（ＳＴ２）。なお、割込みモード２とは、Ｚ８０の３
つの割込みモード（モード０、１、２）の中で、最も強
力な割込みモードであり、ＣＰＵ内部のＩレジスタに記
憶された１バイトデータと、割込み時にＣＰＵがデータ
バスから取得する割込みベクタ（１バイト）とを組合せ
て、最大１２８個の割込み処理ルーチンにハードウェア
的に分岐できる割込みモードを意味する。

【００３０】この割込みモード２の設定の後、ＣＰＵ
は、ＲＡＭクリア信号の値を判定する（ＳＴ３）。ＲＡ
Ｍクリア信号は、ＲＡＭ領域を初期値設定するか否かを
示す信号であって、初期化スイッチ８５のＯＮ／ＯＦＦ
状態に対応した値を有している。今、パチンコホールの
開店時であって、初期化スイッチ８５がＯＮ状態で電源
投入されたと仮定すると、ステップＳＴ３の判定がＹｅ
ｓとなり、ＲＡＭのワークエリアが初期化され、その他
のＲＡＭ領域がゼロクリアされる（ＳＴ５）。そして、
ＣＰＵは割込み許可状態（ＥＩ）に設定され（ＳＴ
５）、その後は無限ループ状に乱数発生処理が行われる
（ＳＴ６）。なお、ステップＳＴ６の処理は、後述する
大当り判定処理などの判定によって外れ状態となった場
合に、どのような態様の外れゲームを演出するかを決定
するための処理である。

【００３１】一方、停電状態からの復旧時のように、初
期化スイッチ８５がＯＦＦ状態であった場合には、ステ
ップＳＴ３の判定に続いて、バックアップフラグＢＦＬ
の内容が判定される（ＳＴ４）。バックアップフラグＢ
ＦＬとは、ＮＭＩ処理において退避されていた中断動作
時のバックアップデータが、元の状態に復帰されている
か否かを示すデータであり、この実施例では、ステップ
ＳＴ２３の処理でバックアップフラグＢＦＬが５ＡＨと
され、ステップＳＴ１２の処理においてゼロクリアされ
るようになっている。

【００３２】今、停電状態からの復旧時を想定すると、
バックアップフラグＢＦＬの内容は５ＡＨである。その
ため、ＣＰＵの処理は、ステップＳＴ４からステップＳ
Ｔ７に移行し、ＲＡＭのＳＰ記憶エリアから読み出され
た１６ビットデータがＣＰＵのスタックポインタＳＰに
書き込まれる（ＳＴ７）。

【００３３】次に、停電時のＮＭＩ処理において退避さ
れていた各データを読み出して、バックアップされたコ
マンドを復帰させる処理を行う（ＳＴ８）。ここでコマ
ンドとは、主制御基板から各制御基板に伝送されるコマ
ンドであって、画像や音声によってゲームを盛り上げた
り、或いは、賞球を払出すためのものである。ＣＰＵ
は、退避データを読み出すことによって必要なコマンド
を作成する。次に、ＣＰＵは、ＰＯＰ命令を実行して、
スタックエリアからＡＦレジスタを除く各レジスタ（Ｂ
Ｃ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ９）。そし
て、この処理が終われば、ＳＰ記憶エリアのデータをゼ
ロクリアする（ＳＴ１１）。なお、このステップＳＴ１
１の処理は、技術的には必須ではないが、公的機関から
の指導に基づくものであり、必ず実行される処理であ
る。

【００３４】以上の処理の結果、停電時からの復帰処理
は一応完了するので、そのことを示すべくバックアップ
フラグＢＦＬをゼロクリアする（ＳＴ１２）。なお、Ａ
Ｆレジスタの復帰が完了していないのに、ＳＰ記憶エリ
アのデータをゼロクリアし、且つバックアップフラグＢ
ＦＬをゼロクリアするのは、ＳＴ１１、ＳＴ１２の処理
はＡレジスタを使用するしかないので、これらＳＴ１１
やＳＴ１２の処理を後回しにすると折角復帰させたＡレ
ジスタのデータが壊れてしまうからである。

【００３５】このように、本実施例では、バックアップ
フラグＢＦＬをゼロクリアした後にＩレジスタやＡＦレ
ジスタの復帰処理を行っている。具体的には、先ず、Ｐ
ＯＰＡＦの命令を実行してＩレジスタの内容をＦレジス
タに復帰させている（ＳＴ１３）。ＮＭＩの割込み処理
プログラムでは、Ｉレジスタの値をＡレジスタにロード
した後、Ａレジスタの値をＰＵＳＨしているので（図２
（ｃ）参照）、このＰＯＰ命令によってＦレジスタのＰ
／Ｖフラグには、ＣＰＵ内部の割込み許可フリップフロ
ップＩＦＦの値が格納されることになる。

【００３６】ここで、Ｐ／Ｖフラグが１の場合にはＮＭ
Ｉ処理時のＣＰＵが割込み許可状態であったことにな
り、逆に、Ｐ／Ｖフラグが０の場合にはＮＭＩ処理時の
ＣＰＵが割込み禁止状態であったことになる。そこで、
Ｐ／Ｖフラグが０なら再度ＰＯＰ命令を実行してＡＦレ
ジスタの値を復帰し、割込み禁止状態のままＲＥＴ命令
を実行する（ＳＴ１５、ＳＴ１６）。一方、Ｐ／Ｖフラ
グが１なら再度ＰＯＰ命令を実行してＡＦレジスタの値
を復帰すると共に、割込み許可状態に変更してＲＥＴ命
令を実行する（ＳＴ１７〜ＳＴ１９）。何れにしても、
ＲＥＴ命令が実行されることによって、スタック領域に
ＰＵＳＨ処理されていた中断時のＰＣ（プログラムカウ
ンタ）の値が復元され、停電等により中断されていた処
理が再開されることになる。

【００３７】ところで、ステップＳＴ１２の処理を終え
た後に、ウォッチドックタイマＷＤＴからＣＰＵリセッ
ト信号ＵＲＳＴは発せられるようなことがあると、再リ
セットされた後のＣＰＵの処理は、ステップＳＴ４から
ステップＳＴ５に移行するので、もはや中断した遊技動
作を再開できなくなる。しかしながら、このパチンコ機
では、ＣＰＵがリセットされた後、直ぐにウォッチドッ
クタイマＷＤＴをクリアしているので（ＳＴ２）、無意
味にＣＰＵがリセットされる恐れは極めて低い。

【００３８】なお、ＣＰＵがリセットされる恐れを更に
解消する趣旨からは、図１の破線で示すように、停電時
からの復帰処理完了を示す処理（ＳＴ１１，１２）に先
だって、ステップＳＴ１０のタイミングでウォッチドッ
グタイマＷＤＴにタイマクリア信号を出力しても良い。
この場合には、ステップＳＴ２のタイミングに代えて
（或いはステップＳＴ２のタイミングに加えて）同様の
処理を行うので、仮に、ＲＥＴ命令実行後も割込み禁止
状態が長引いたとしても、ウォッチドッグタイマＷＤＴ
からＣＰＵにリセット信号ＵＲＳＴが加わることはな
い。また、自走状態におけるウォッチドッグタイマＷＤ
Ｔのリセット出力のＨレベル期間Ｔ_WDを短く設定して
（具体的には時定数Ｃ１×Ｒ１を小さくする）、プログ
ラム暴走時の対応を迅速化しても、そのことに伴うトラ
ブルが生じない。

【００３９】図６は、停電などによって電源電圧が降下
した際に生じるＮＭＩの割込み処理プログラムの内容を
示すフローチャートである。この割込み処理では、先
ず、各レジスタ（ＡＦ，Ｉ，ＢＣ，ＤＥ，ＨＬ）の内容
がスタックエリアにＰＵＳＨされる（ＳＴ２０）。但
し、Ｉレジスタの値を直接スタックエリアにＰＵＳＨす
ることはできないので、ＬＤＡ，Ｉの命令を実行した
後、ＰＵＳＨＡＦの命令を実行することで代行してい
る。次に、ＰＵＳＨ命令実行後のスタックポインタＳＰ
の値が、ＲＡＭのＳＰ記憶エリアに保存される。図６
（ｂ）（ｃ）は、各レジスタ（ＡＦ，Ｉ，ＢＣ，ＤＥ，
ＨＬ）やスタックポインタＳＰ、プログラムカウンタＰ
Ｃの退避状態を図示している。

【００４０】続いて、現在、賞球を払出し中の場合もあ
るので、賞球計数スイッチの状態を検出して記憶する
（ＳＴ２１）。なお、２１０ｍsecの時間を待つのは
（ＳＴ２２）、払出し中の賞球が移動する時間を考慮し
たものである。その他、図示していないが、必要なデー
タをバックアップした後、バックアップフラグＢＦＬの
ＲＡＭエリアにフラグ値５ＡＨを記憶し（ＳＴ２３）、
以降、ＲＡＭのアクセスを禁止して電源電圧が降下して
ＣＰＵが非動作状態になるのを待つ（ＳＴ２４）。その
後、ＣＰＵは非動作状態となるが、ＲＡＭにはバックア
ップ電源が供給されているので、バックアップされたデ
ータがそのまま保存され続ける。すなわち、電源が完全
に遮断された後もＲＡＭエリアは、図６（ｂ）（ｃ）の
状態のまま維持される。

【００４１】図７は、メインルーチン（図５）の無限ル
ープ処理（ＳＴ６）の間に２ｍsec毎に生じるタイマ割
込みＩＮＴ（Maskable Interrupt禁止可能割込み）の割
込み処理プログラムの内容を示すフローチャートであ
る。タイマ割込みが生じると、各レジスタの内容はスタ
ック領域に退避され、乱数作成処理、スイッチ入力管理
処理、エラー管理処理などが行われる（ＳＴ３０）。ス
イッチ入力管理処理は、ゲートや電動チューリップなど
を遊技球が通過したか否かの判定であり、エラー管理処
理は、機器内部に異常が生じていないかの判定である。
また、乱数作成処理とは、ハードウェア的に更新されて
いる当り用乱数値や大当たり乱数値の取得処理を意味す
る。

【００４２】その後、処理分けカウンタの値が判定され
て、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われ
る。上記したエラー管理やスイッチ管理は、短い時間間
隔で繰り返し行うべきであるが、一方、パチンコゲーム
の演出に係わる処理は遊技者のニーズに応じて複雑高度
化するため、ある程度以上の処理時間を要することにな
る。そこで、この実施例では、全ての遊技制御動作を１
回の割込み処理で完了させのではなく、５種類の処理に
区分し、区分された各処理を割込み毎に分担して実行す
るようにしている。そのため、０〜４の範囲で循環動作
する処理分けカウンタを設けて、処理分けカウンタの値
に応じた処理を行うようにしている。

【００４３】具体的に説明すると、処理分けカウンタが
０の場合には大入賞口の開放などに関する処理を行い
（ＳＴ３２）、処理分けカウンタが１の場合には当り状
態（電動チューリップの開放）か否かに関する普通図柄
処理を行い（ＳＴ３２）、処理分けカウンタが２の場合
には大当り状態か否かに関する処理を行っている（ＳＴ
３２）。また、処理分けカウンタが３の場合には、電動
チューリップや大入賞口の開閉タイミングに関係するタ
イマ管理処理や、主制御基板から各制御基板に伝送され
るコマンド作成処理が行われる（ＳＴ３５）。処理分け
カウンタが４の場合には、情報出力やエラー表示コマン
ドの作成処理が行われる（ＳＴ３６）。そして、その
後、ウォッチドッグタイマＷＤＴにタイマクリア信号を
出力するようにしている（ＳＴ３７）。

【００４４】ステップＳＴ３７の処理は、５回目の割込
み処理において実行されるので、ステップＳＴ３７にお
けるタイマクリア信号の発生周期は、通常は２ｍsec×
５である。しかし、ＮＭＩの割込みが生じた後、電源が
復旧したような場合には、更にメインルーチン（図５）
の処理が加わるので、２ｍsec×５より長い時間タイマ
クリア信号が発生しなことになる。しかし、本実施例の
場合にはステップＳＴ１〜ＳＴ１９の処理の間に少なく
とも１回、ウォッチドッグタイマＷＤＴにタイマクリア
信号が出力されるので、停電などからの復旧後、意味も
なくＣＰＵがリセットされて中断した処理に戻れないと
いう弊害はない。

【００４５】ステップＳＴ３２〜ＳＴ３６の何れかの処
理が終わると、処理分けカウンタの値が更新された後
（ＳＴ３９）、生成されているコマンドが各制御基板に
伝送される（ＳＴ４０）。また、各レジスタの値が復帰
されると共に割込み許可状態に変更されて、割込み処理
ルーチンからメインルーチンに戻る（ＳＴ４０）。な
お、図７の破線で示すように、各割込み毎にウォッチド
ッグタイマＷＤＴにタイマクリア信号を出力しても良く
（ＳＴ３８）、この場合には、充放電コンデンサＣ１の
充電完了までの時間をより短く設定して、プログラムの
暴走をより迅速に検知してＣＰＵをリセット状態にする
ことが可能となる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
正常にプログラムを実行しているＣＰＵが、意味もなく
リセット状態になることを防止した遊技機を実現でき
る。

【図面の簡単な説明】

【図１】実施例に係るパチンコ機の斜視図である。

【図２】図１のパチンコ機の側面図である。

【図３】図１のパチンコ機の正面図である。

【図４】図１のパチンコ機の背面図である。

【図５】実施例に係る遊技制御プログラムのメインルー
チンのフローチャートである。

【図６】停電時などに実施されるＮＭＩ割込み処理プロ
グラムのフローチャートである。

【図７】タイマ割込みにおけるＩＮＴ割込み処理プログ
ラムのフローチャートである。

【図８】ウォッチドッグタイマを用いたリセット手段の
回路例である。

【符号の説明】

ＷＤＴリセット手段（ウォッチドッグタイマ）２遊技機（パチンコ機）ＳＴ６無限ループ処理ＳＴ１〜ＳＴ１９第１処理ＳＴ３０〜ＳＴ４１第２処理

Claims

【特許請求の範囲】

【請求項１】遊技動作の為の制御プログラムを記憶し
たプログラム記憶手段と、この制御プログラムに基づい
て遊技動作を制御するＣＰＵとを有し、遊技に関連して
遊技者に有利な第１状態と遊技者に不利な第２状態とを
択一的に選択可能な遊技制御手段を備え、前記制御プログラムにしたがった正常な処理がされなく
なった場合には、所定時間の計時によってリセット手段
が機能して遊技動作を強制的に初期状態に戻すようにし
た遊技機であって、前記制御プログラムは、電源投入に対応して開始されて
通常は無限ループ処理で終わる第１処理と、所定時間
（Ｔ）毎に繰り返し実行される第２処理とを含み、前記
第１処理には、前記リセット手段の動作を初期状態に戻
すクリア処理が含まれていることを特徴とする遊技機。
【請求項２】前記リセット手段は、一定時間以内に前
記制御プログラムがクリア処理を実行しているか否かに
よって、正常な遊技動作が実現されているか否かを判定
するようにしている請求項１に記載の遊技機。
【請求項３】電源電圧が正常レベルを下回ると強制的
に開始される第３処理を更に含み、この第３処理では、
遊技動作を中断するに先だって、中断した遊技動作を再
開するに必要なデータを退避しており、電源電圧が正常
レベルに復旧した際には、前記第１処理において、退避
しておいたデータを復元する復帰処理を実行するように
した遊技機であって、前記クリア処理は、前記復帰処理が終わったことをメモ
リ中に記入する処理に先だって実行されている請求項１
又は２に記載の遊技機。
【請求項４】前記クリア処理は、電源投入に対応して
迅速に実行される請求項１〜３の何れかに記載の遊技
機。
【請求項５】前記第２処理は、前記所定時間（Ｔ）毎
に毎回実行される共通処理と、前記所定時間のＮ倍の時
間（ＮＴ）間隔で実行される合計Ｎ種類の区分処理とで
構成され、前記ＮＴの時間を経て一通りの処理が完了す
るようになっている請求項１〜４の何れかに記載の遊技
機。
【請求項６】前記リセット手段の動作を初期状態に戻
すクリア処理は、前記区分処理のいずれか一つで実行さ
れている請求項５に記載の遊技機。
【請求項７】前記リセット手段の動作を初期状態に戻
すクリア処理は、前記共通処理において実行されている
請求項５に記載の遊技機。