JP3917389B2 - 弾球遊技機 - Google Patents
弾球遊技機 Download PDFInfo
- Publication number
- JP3917389B2 JP3917389B2 JP2001160344A JP2001160344A JP3917389B2 JP 3917389 B2 JP3917389 B2 JP 3917389B2 JP 2001160344 A JP2001160344 A JP 2001160344A JP 2001160344 A JP2001160344 A JP 2001160344A JP 3917389 B2 JP3917389 B2 JP 3917389B2
- Authority
- JP
- Japan
- Prior art keywords
- control board
- game
- ball
- cpu
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パチンコ機などの弾球遊技機に関し、特に、ＣＰＵが割込み禁止状態となっても、それ以前と同様の時間管理が可能な遊技機に関するものである。
【０００２】
【従来の技術】
一般に、パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数個の図柄を所定時間変動させた後に停止させる図柄表示手段と、開閉板を開閉駆動する大入賞手段などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると、図柄表示手段が表示図柄を所定時間変動させ、その後、特別図柄が整列して停止すると、大入賞手段が機能して遊技者に有利な利益状態を発生させるようにしている。
【０００３】
この種の遊技機では、大当り用カウンタＣＴをソフトウェア的に実現すると共に、大当り確率が１／Ｎの場合、大当り用カウンタＣＴを０〜Ｎ−１の数値範囲内で循環動作させている。この大当り用カウンタＣＴの値は、図柄始動口の検出スイッチが遊技球を検出したことを条件に抽選用乱数値ＲＮＤとして抽出され、抽出された抽選用乱数値ＲＮＤが大当り当選値Ｈｉｔと一致する場合には、図柄表示手段の変動後の停止状態で特別図柄が整列するように制御される。
【０００４】
このような遊技機では、大当り用カウンタＣＴを一定時間毎に更新するなどの目的で、タイマ割込みによる割込み制御プログラムにおいて大当り用カウンタＣＴの値を更新すると共に、遊技制御動作の実質的な部分を全て割込み制御プログラムで処理するようにしている。典型的には、図１４に示す通りであり、遊技動作を実現する遊技制御プログラムは、無限ループ状に繰り返される無限ループ処理ＳＴ４１と、無限ループ処理ＳＴ４１の実行中にタイマ割込みによる割込み信号ＩＮＴに応答して実行される割込み処理ＳＴ４２とで構成されている。
【０００５】
ところで、停電などによって遊技機への通電が突然遮断される可能性もあるので、かかる不慮の事態に有効に対処して電源復旧後は正常にゲームを再開できるよう、電源電圧の低下に応答してＣＰＵ（以下Ｚ８０ＣＰＵ相当品とする）に最優先割込みＮＭＩ(Non Maskable Interrupt)をかけ、その割込み処理プログラムにおいてゲーム状態を保存することが考えられる。このような発明では、ＮＭＩに応答する割込み処理によって必要なデータをＲＡＭエリアに保存し、そのＲＡＭエリアにバックアップ電源を供給して内容を維持し、電源電圧が復旧すればバックアップされたデータを読み出して中断前の遊技動作を再現することになる。
【０００６】
【発明が解決しようとする課題】
このような発明は、停電などによって中断したゲームを正確に再現できる点で優れているが、更なる改善が望まれるところである。すなわち、電源電圧の降下に応答してＣＰＵに最優先割込みＮＭＩをかけると、（BUSREQ端子がＬレベルである特別な場合を除き）ＣＰＵが如何なる動作状態であっても割込み処理が開始されるが、一方、その後のＣＰＵは割込み禁止状態となるので、割込み処理プログラム中ではタイマ割込みＩＮＴによる時間管理ができない点が問題である。
【０００７】
かかる問題点に対処すべく、専用のハードウェアタイマを設けることは可能であるが、停電の発生などのように極めて稀な事態のために、わざわざ専用のタイマ回路を追加するのは対策として妥当でない。
【０００８】
この発明は、かかる問題点に鑑みてなされたものであって、他の回路素子を追加することなく、ＣＰＵが割込み禁止状態となっても、それ以前と同一タイミングの時間管理することの可能な遊技機を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、遊技者に遊技球を払い出す払出装置を制御する払出制御基板と、遊技動作を中心的に制御する主制御基板と、前記払出制御基板や主制御基板に供給される電源電圧を監視する電源監視手段と、前記電源監視手段が異常状態を検出することを条件に遊技動作を中断して遊技動作を再開するに必要な情報を保存するバックアップ手段とを備え、前記主制御基板及び／又は前記払出制御基板は、遊技制御プログラムを記憶したメモリと、前記制御プログラムに基づいて動作するＣＰＵと、初期設定された数値範囲内で循環動作を繰り返すと共に、その計数値がＣＰＵから読み出し可能なカウンタを有するカウンタ部と、を内蔵したワンチップマイコンを搭載して構成され、前記主制御基板及び／又は前記払出制御基板では、前記ＣＰＵに対する割込み許可状態では、前記計数値が基準値に達すると前記カウンタ部から発生される割込み信号に応答して、遊技制御動作を所定時間ごとに間欠的に実行する一方、前記ＣＰＵに対する割込禁止状態であっても、前記ＣＰＵが前記カウンタのカウンタ値を読み出すことで、一定時間ごとの処理を繰り返して実行可能に構成されたことを特徴とする。
【００１０】
遊技動作中は、前記計数値が所定値に達するごとに前記カウンタから発生される割込み信号に応答して遊技球通過の検出動作を行うのが好ましい。また、遊技球通過の検出動作に先だって又はその後に、前記計数値を取得しつつその値が所定値に達するのを待機する処理を実行するのが典型的である。
【００１１】
【発明の実施の形態】
以下、本発明の一実施例であるカード式弾球遊技機に基づいて本発明の実施の形態を説明する。図１は、本実施例のパチンコ機２を示す斜視図であり、図２は、同パチンコ機２の側面図である。
【００１２】
図１に示すパチンコ機２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠３と、外枠３に固着されたヒンジＨを介して開閉可能に枢着される前枠４とで構成されている。なお、このパチンコ機２は、カード式球貸し機１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【００１３】
ヒンジＨを介して外枠３に枢着される前枠４には、遊技盤５が裏側から着脱自在に装着され、遊技盤５の前側に対応させて、窓部を有するガラス扉６と前面板７とが夫々開閉自在に枢着されている。前面板７には発射用の遊技球を貯留する上皿８が装着され、前枠４の下部には、上皿８から溢流し又は抜き取った遊技球を貯留する下皿９と、発射手段１０の発射ハンドル１１とが設けられている。
【００１４】
この発射手段１０は、回動操作可能な発射ハンドル１１と、この発射ハンドル１１の回動角度に応じた打撃力で打撃槌１２（図４）により遊技球を発射させる発射モータなどを備えている。上皿８の右部には、カード式球貸し機１に対する球貸し操作用の操作パネル１３が設けられ、この操作パネル１３には、カード残額を３桁の数字で表示するカード残額表示部１３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ１３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ１３ｃとが設けられている。
【００１５】
図３に示すように、遊技盤５には、金属製の外レールと内レールとからなるガイドレール１５がほぼ環状に設けられ、このガイドレール１５の内側の遊技領域５ａには、カラーの液晶ディスプレイ１６、図柄始動手段（図柄始動兼入賞手段）１７、開閉式入賞手段（大入賞手段）１８、複数の普通入賞手段１９（上段の普通入賞手段１９以外に、開閉式入賞手段１８の左右両側部に６つの普通入賞手段１９）、２つのゲート２０（通過口）が夫々所定の位置に配設されている。
【００１６】
液晶ディスプレイ１６は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段２２として機能する。第１図柄表示手段２２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部２２ａ〜２２ｃを有し、図柄始動手段１７に遊技球が入賞することを条件に、各図柄表示部２２ａ〜２２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動手段１７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【００１７】
液晶ディスプレイ１６の直ぐ上側に、普通入賞手段１９と第２図柄表示手段２３とが設けられている。第２図柄表示手段２３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート２０を通過した遊技球が検出されたとき、普通図柄表示部の表示図柄が所定時間だけ変動し、遊技球のゲート２０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動手段１７は、開閉自在な左右１対の開閉爪１７ａを備えた電動式チューリップであり、第２図柄表示手段２３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪１７ａが所定時間だけ開放されて入賞し易くなる。
【００１８】
開閉式入賞手段１８は前方に開放可能な開閉板１８ａを備え、第１図柄表示手段２２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板１８ａが前側に開放される。この開閉式入賞手段１８の内部に特定領域１８ｂがあり、この特定領域１８ｂを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な状態に相当する。
【００１９】
開閉式入賞手段１８の開閉板１８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板１８ａが閉じるときに、遊技球が特定領域１８ｂを通過していない場合には特別遊技が終了するが、特定領域１８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。
【００２０】
図４に示すように、前枠４の裏側には、遊技盤５を裏側から押さえる裏機構板３０が着脱自在に装着され、この裏機構板３０には開口部３０ａが形成され、その上側に賞球タンク３３と、これから延びるタンクレール３４とが設けられ、このタンクレール３４に接続された払出し手段３５が裏機構板３０の側部に設けられ、裏機構板３０の下側には払出し手段３５に接続された通路ユニット３６が設けられている。払出し手段３５から払出された遊技球は通路ユニット３６を経由して上皿排出口８ａ（図１）から上皿８に払出される。
【００２１】
裏機構板３０の開口部３０ａには、遊技盤５の裏側に装着された裏カバー３７と、入賞手段１７〜１９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー３７に装着されたケース３８の内部に主制御基板３９が配設され、その前側に図柄制御基板４０が配設されている（図２）。主制御基板３９の下側で、裏カバー３７に装着されたケース４１ａの内部にランプ制御基板４２が設けられ、このケース４１ａに隣接するケース４１ｂの内部にサウンド制御基板４３が設けられている。
【００２２】
これらケース４１ａ，４１ｂの下側で裏機構板３０に装着されたケース４４の内部には、電源基板４５と払出し制御基板４６が夫々設けられている。この電源基板４５には、図３に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース４４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。
【００２３】
また、発射手段１０の後側に装着されたケース４７の内部には、発射制御基板４８が設けられている。これら制御基板３９〜４０，４２〜４３，４５〜４６，４８は夫々独立の基板であり、電源基板４５と発射制御基板４８を除く制御基板３９，４０，４２，４３，４６には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板３９と他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続されている。
【００２４】
図５に示すように、主制御基板３９とその他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続され、主制御基板３９から各制御基板４０，４２，４３，４６に、所定の遊技動作を実行させる制御コマンドを一方向通信で送信可能になっている。制御コマンドの一方向通信を採用することで、不正を確実に防止できると共に主制御基板３９の制御負荷を格段に軽減でき、送信制御を簡単化することができる。
【００２５】
主制御基板３９には、不図示の中継基板（信号を中継する回路基板）を介して、普通入賞口１９や始動入賞口１７やゲート２０からのスイッチ信号などの遊技盤情報が供給される。一方、払出し制御基板４６には、中継基板５０を介して、球貸し計数スイッチ、賞球計数スイッチ、下受け皿スイッチ、補給切れ検出スイッチの各信号が供給される。このうち、賞球計数スイッチの信号は、中継基板５０を介して、主制御基板３９にも供給されている。なお、払出し制御基板４６は、中継基板５０を介して遊技球の払出しモータＭを駆動している。
【００２６】
図６は、遊技球を払い出す払出カセットＣＡの分解斜視図であり、図４に示す払出し手段３５を具体的に例示したものである。図示の通り、払出カセットＣＡ（払出し手段３５）は、払出しモータＭと、払出しモータＭによって回転される払出回転体５１と、球貸し状態か賞球状態かに応じて切換えられる切換え羽根５２と、左右の球貸し計数スイッチ５３ａ，５３ｂと、左右の賞球計数スイッチ５４ａ，５４ｂなどで構成されている。左右の誘導路５５ａ，５５ｂを移動してきた遊技球は、払出回転体５１の左右の保持部Ｈに捕捉され、払出回転体５１の回転に応じて上皿８に導出される。
【００２７】
図７は、切換え羽根５２が賞球側に位置する状態を図示したものであり、賞球数が賞球計数スイッチ５４によってカウントされる。なお、左右の誘導路５５ａ，５５ｂの遊技球は、払出回転体５１の回転に応じて導出されて、通常は１００ｍＳ以内に計数スイッチ５４の位置を通過する。遊技球の通過は、それぞれ左右の計数スイッチ５４ａ，５４ｂによってカウントされ、その後、賞球動作が完了すると図７（ａ）の状態から図７（ｂ）の状態に移行する。球貸し動作も同様であり、図８のように、切換え羽根５２が球貸し側に位置する状態において、貸し球数が球貸し計数スイッチ５３によってカウントされる。なお、左右の誘導路５５ａ，５５ｂの遊技球が、それぞれ左右の計数スイッチ５３ａ，５３ｂによってカウントされる。その後、球貸し動作が完了すると、図８（ａ）の状態から図８（ｂ）の状態に移行する。
【００２８】
図５に示す制御基板３９，４０，４２，５３，４６は、全てほぼ同じ回路構成であるので、代表的に主制御基板３９について説明する。図９は、主制御基板３９の回路構成を示すブロック図である。図示の通り、主制御基板３９は、ワンチップマイコンからなるＣＰＵ回路６０と、ＣＰＵに供給されるシステムクロックＣＫの整数倍の周波数であるクロック信号を発生するシステムクロック発生部６１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号を生成するデコード回路６２と、ＣＰＵからのデータを出力するための出力ポート回路６３と、外部データをＣＰＵが取り込むための入力ポート回路６４と、各制御基板にコマンドなどを出力する出力駆動回路６５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路６６とを中心に構成されている。
【００２９】
ワンチップマイコン６０は、具体的には、Ｚ８０（Zilog社）相当品のＣＰＵと、ＲＯＭ(Read Only Memory)と、ＲＡＭ(Random Access memory)と、カウンタ部などを内蔵して構成されている。図１０（ａ）は、ワンチップマイコン６０に内蔵されたカウンタ部の具体的構成を図示したものである。図１０（ａ）に示すように、ワンチップマイコン６０のカウンタ部は、パルス周期τのクロックパルスΦを受けてデクリメント（−１）動作するダウンカウンタ７０と、ダウンカウンタ７０のプリセット値Ｎを保持する初期値レジスタ７１と、ダウンカウンタのカウント値ＤＷ（８ビット長）がゼロに達するとＣＰＵに割込み信号ＩＮＴを出力する割込み制御部７２と、ＣＰＵとの中継部であるインターフェイス部７３などを備えて構成されている。
【００３０】
この実施例の場合、プリセット値Ｎは１２５に設定され、クロックパルスΦのパルス周期τは１６μＳに設定されている。そのため、ダウンカウンタ７０の動作開始からＴ＝τ×Ｎ＝１６×１２５μＳ＝２ｍＳ経過すると、ダウンカウンタ７０のカウンタ値ＤＷはゼロとなり、ワンチップマイコン内部のＣＰＵにタイマ割込みがかかることになる。そして、この実施例では、この割込み信号ＩＮＴ(Maskable Interrupt)を利用して遊技制御動作をＴ（＝２ｍＳ）ごとに間欠的に実行している。なお、ダウンカウンタ７０の値がゼロになった後は、プリセット値Ｎ（＝１２５）が再設定されてカウントダウン動作が継続される。
【００３１】
図示の通り、ダウンカウンタ７０とＣＰＵとは、インターフェイス部７３を介して接続されているので、ＣＰＵは、必要に応じてダウンカウンタ７０のカウント値ＤＷをＩＮ命令やＬＤ命令によって読み出すことができる。そのため、ＣＰＵが割込み禁止状態となった後でも、ＣＰＵは、ダウンカウンタ７０の値を把握することによって時間管理をすることが可能となる。すなわち、クロックパルスΦのパルス周期τが１６μＳであるから、ＣＰＵが読み出したダウンカウンタ７０のカウント値ＤＷの推移量（減少数Ｍ）によって、Ｍ×τの時間が経過したことを把握でき、別途ハードウェアタイマを設けなくても時間の管理が可能となる。
【００３２】
例えば、処理時間Ｐの処理（図１０では網かけ□で図示）を一定時間（Ｔ）毎に繰り返したい場合には、ＣＰＵは、常時ダウンカウンタ７０のカウンタ値ＤＷを監視しつつ、カウント値ＤＷが特定値ｎ１に達するのを待ち、カウンタ値ＤＷがｎ１になった段階で処理を開始すれば良い。図１０（ｂ）は、この状態を図示したものであり、割込み信号の受付禁止状態であっても、ＣＰＵは、カウント値ＤＷがｎ１となったタイミングで処理時間Ｐの処理を開始することで、一定時間Ｔ（＝２ｍＳ）ごとに処理を実行できることを示している。ｎ１は、Ｎ以下の任意の整数であるがｎ１＝１の場合には、割り込み信号ＩＮＴによる割込み処理とほぼ同一タイミングで処理を開始することができる。なお、Ｎ×τ＝Ｔであるが、一定間隔Ｔで繰り返される処理の処理時間Ｐは、（Ｎ−ｎ１）×τ＞Ｐ−ｎ１×τの関係を満たす必要があり、具体的にはＰ＜Ｎ×τでなければならない。
【００３３】
図１１は、ＮＭＩ割込みに対応して主制御基板３９で実行される割込み処理プログラムの内容を例示したものであり、停電などによって電源電圧が降下した際に実行される。なお、電源異常を検出する検出回路は、電源基板４５に設けられており、検出回路からのＮＭＩ信号が各制御基板のＣＰＵに伝送されるようになっている。ＮＭＩ(Non Maskable Interrupt)の割込みは、最優先の割込みであるから、その時ＣＰＵがＩＮＴ(Maskable Interrupt)割込み中であっても、図１１の処理が開始され、当然、ＣＰＵは、その後はＩＮＴ(Maskable Interrupt)信号を受け付けない割込み禁止状態となる。
【００３４】
ＮＭＩの割込み処理では、先ず、各レジスタ（ＡＦ，Ｉ，ＢＣ，ＤＥ，ＨＬ）の内容がスタックエリアにＰＵＳＨされる（ＳＴ２０）。但し、Ｉレジスタの値を直接スタックエリアにＰＵＳＨすることはできないので、ＬＤ Ａ，Ｉの命令を実行した後、ＰＵＳＨ ＡＦの命令を実行することで代行している。
【００３５】
次に、ステップＳＴ２０におけるＰＵＳＨ命令実行後のスタックポインタＳＰの値がＲＡＭのＳＰ記憶エリアに保存される（ＳＴ２１）。このＳＰ記憶エリアも含めて、ＲＡＭの所定エリアには、通電停止後も電池等のバックアップ電源の供給によってデータが保持される。なお、ゲーム進行中、ＲＡＭの作業領域（ワークエリア）には各種のデータが一時保存されているが、それらのデータもバックアップ電源によって保持される。
【００３６】
続いて、ＣＰＵは変数ＮＴに１０５を代入する（ＳＴ２２）。この処理は、ＮＭＩ割込み時が、たまたま賞球の払出し中であった場合もあるので、一定時間（具体的には２１０ｍＳ）、賞球計数スイッチの状態を繰り返し検出するためのものである。変数ＮＴの初期設定が終われば、ＣＰＵはワンチップマイコン内部のカウンタ部からダウンカウンタ７０のカウント値ＤＷを取得する（ＳＴ２３）。そして、カウント値ＤＷが所定値（この例では１）に達するのを待つ（ＳＴ２４，ＳＴ２３）。
【００３７】
先に説明したように、ダウンカウンタ７０は、パルス周期τ＝１６μＳごとに１２５→１２４→…→１→（０→１２５）→…のように変化するが、この実施例ではスイッチ入力処理（ＳＴ２５）を、カウンタ値ＤＷ＝１のタイミングで開始させるべく、ステップＳＴ２３，ＳＴ２４の待機処理を設けている。その後、カウンタ値ＤＷが１になると、ＣＰＵは、左右の賞球スイッチ５４ａ，５４ｂの信号を取得して、把握した賞球数に基づいてＲＡＭの該当エリアに必要なデータを記憶する（ＳＴ２５）。なお、この記憶データが停電中もバックアップされるのは勿論である。
【００３８】
その後、変数ＮＴをデクリメントし（ＳＴ２６）、ＮＴ＝０となるまで、ステップＳＴ２３〜ＳＴ２７の処理を繰り返す。先に説明したように、ステップＳＴ２５の処理は、ダウンカウンタ７０のカウンタ値ＤＷが１に達するタイミングで開始されるが、カウンタ値ＤＷが１に達するタイミングは、一定時間Ｔ（＝２ｍＳ）ごとに発生する（図１０（ｂ）参照）。そのため、ＣＰＵが割込み禁止状態であるにも係わらず、後述する割込み処理（図１３）と同様の間隔Ｔ（＝２ｍＳ）でスイッチ入力処理を実行することができる。
【００３９】
スイッチ入力処理（ＳＴ２５）は、合計１０５回繰り返されて、１０５×２ｍＳ＝２１０ｍＳ後に次の処理に移行するが、通常は１００ｍＳで通過する遊技球を２１０ｍＳをかけて監視するので、賞球数の読み落としが防止される。この点を図６、図７に関して具体的に説明する。ＮＭＩ割込みによって、主制御基板３９で図１１の処理が開始され、払出し制御基板４６でも同様の処理が開始されるので、払出回転体５１は動作を停止する。
【００４０】
例えば、払出回転体５１は、図７（ａ）の状態で停止し、送り出された遊技球は、図７（ａ）の状態から所定時間を経過して図７（ｂ）の状態に移行する。ＮＭＩの処理が開始されると、ＩＮＴ割込みによって同期をとったスイッチ処理を行うことはできないが、本実施例ではダウンカウンタの値ＤＷによって同期をとってスイッチ入力処理を所定時間（＝２１０ｍＳ）繰り返すので、図７（ａ）に示す数個分の賞球を読み落とす恐れがない。
【００４１】
以上のようにして払い出し中の賞球数を正確に把握した後、バックアップフラグＢＦＬのＲＡＭエリアにフラグ値５ＡＨを記憶し（ＳＴ２８）、以降、ＲＡＭのアクセスを禁止して電源電圧が降下してＣＰＵが非動作状態になるのを待つ（ＳＴ２９）。その後、ＣＰＵは非動作状態となるが、ＲＡＭにはバックアップ電源が供給されているので、バックアップされたデータがそのまま保存され続ける。
【００４２】
以上、主制御基板３９におけるＮＭＩ割込み処理プログラムについて説明したが、払出し制御基板４６の場合には、賞球係数スイッチに加えて玉貸し計数スイッチの値も管理している。ＮＭＩ割込みに応答した処理内容は、図１１の場合と同様であり、２１０ｍＳの時間、遊技球の移動を監視するので、玉貸し中や賞球中に停電となっても、遊技球の計数を誤ることがない。
【００４３】
図１２は、主制御基板３９で実行される遊技制御プログラムのメインルーチンを示すフローチャートである。メインルーチンでは、最初に、ＣＰＵは、自らを割込み禁止状態（ＤＩ）に設定し、ＣＰＵを含むワンチップマイコン６０の各部を初期設定する（ＳＴ１）。なお、電源がＯＮ状態になる場合には２つのパターンがあり、停電状態からの復旧時のように、初期化スイッチ８５がＯＦＦ状態で電源がＯＮ状態になる場合と、パチンコホールの開店時のように、初期化スイッチ８５がＯＮ状態で電源がＯＮ状態になる場合がある。
【００４４】
その後、ＣＰＵは、ＲＡＭクリア信号の値を判定する（ＳＴ２）。ＲＡＭクリア信号は、ＲＡＭ領域を初期値設定するか否かを示す信号であって、初期化スイッチ８５のＯＮ／ＯＦＦ状態に対応した値を有している。今、パチンコホールの開店時であって、初期化スイッチ８５がＯＮ状態で電源投入されたと仮定すると、ステップＳＴ２の判定がＹｅｓとなり、ＲＡＭのワークエリアが初期化され、その他のＲＡＭ領域がゼロクリアされる（ＳＴ４）。そして、ＣＰＵは割込み許可状態（ＥＩ）に設定され（ＳＴ４）、その後は無限ループ状に乱数発生処理が行われる（ＳＴ５）。なお、ステップＳＴ５の処理は、後述する大当り判定処理などの判定によって外れ状態となった場合に、どのような態様の外れゲームを演出するかを決定するための処理である。
【００４５】
一方、停電状態からの復旧時のように、初期化スイッチ８５がＯＦＦ状態であった場合には、ステップＳＴ２の判定に続いて、バックアップフラグＢＦＬの内容が判定される（ＳＴ３）。バックアップフラグＢＦＬとは、ＮＭＩ処理において退避されていた中断動作時のバックアップデータが、元の状態に復帰されているか否かを示すデータであり、この実施例では、ステップＳＴ２８の処理でバックアップフラグＢＦＬが５ＡＨとされ、ステップＳＴ１０の処理においてゼロクリアされるようになっている。
【００４６】
今、停電状態からの復旧時を想定すると、バックアップフラグＢＦＬの内容は５ＡＨである。そのため、ＣＰＵの処理は、ステップＳＴ３からステップＳＴ６に移行し、ＲＡＭのＳＰ記憶エリアから読み出された１６ビットデータをＣＰＵのスタックポインタＳＰに書き込む（ＳＴ６）。
【００４７】
次に、バックアップ電源によって保持されていたデータを読み出して、中断されたコマンドを復帰させる処理を行う（ＳＴ７）。ここでコマンドとは、主制御基板から各制御基板に伝送されるコマンドであって、画像や音声によってゲームを盛り上げたり、或いは、賞球を払出すためのものであるが、ＣＰＵは、保持データを読み出すことによって必要なコマンドを作成する。次に、ＣＰＵは、ＰＯＰ命令を実行して、スタックエリアからＡＦレジスタを除く各レジスタ（ＢＣ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ８）。そして、この処理が終われば、ＳＰ記憶エリアのデータをゼロクリアする（ＳＴ９）。
【００４８】
以上の処理の結果、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグＢＦＬをゼロクリアする（ＳＴ１０）。本実施例では、ＡＦレジスタの復帰が完了していないのに、ＳＰ記憶エリアのデータをゼロクリアし、且つバックアップフラグＢＦＬをゼロクリアするのは、ＳＴ９やＳＴ１０の処理ではＡレジスタを使用するしかないので、これらＳＴ９やＳＴ１０の処理を後回しにすると折角復帰させたＡレジスタのデータが壊れてしまうからである。
【００４９】
そのため、この実施例では、バックアップフラグＢＦＬをゼロクリアした後にＩレジスタやＡＦレジスタの復帰処理を行っている。具体的には、先ず、ＰＯＰＡＦの命令を実行してＩレジスタの内容をＦレジスタに復帰させている（ＳＴ１１）。ＮＭＩの割込み処理プログラムでは、Ｉレジスタの値をＡレジスタにロードした後、Ａレジスタの値をＰＵＳＨしているので、このＰＯＰ命令によってＦレジスタのＰ／Ｖフラグには、ＣＰＵ内部の割込み許可フリップフロップＩＦＦの値が格納されることになる。
【００５０】
ここで、Ｐ／Ｖフラグが１の場合にはＮＭＩ処理時のＣＰＵが割込み許可状態であったことになり、逆に、Ｐ／Ｖフラグが０の場合にはＮＭＩ処理時のＣＰＵが割込み禁止状態であったことになる。そこで、Ｐ／Ｖフラグが０なら再度ＰＯＰ命令を実行してＡＦレジスタの値を復帰し、割込み禁止状態のままＲＥＴ命令を実行する（ＳＴ１３、ＳＴ１４）。一方、Ｐ／Ｖフラグが１なら再度ＰＯＰ命令を実行してＡＦレジスタの値を復帰すると共に、割込み許可状態に変更してＲＥＴ命令を実行する（ＳＴ１５〜ＳＴ１７）。何れにしても、ＲＥＴ命令が実行されることによって、スタック領域にＰＵＳＨ処理されていた中断時のＰＣ（プログラムカウンタ）の値が復元され、停電等により中断されていた処理が再開されることになる。
【００５１】
図１３は、メインルーチン（図１２）の無限ループ処理（ＳＴ５）の間に２ｍＳ毎に生じるタイマ割込みＩＮＴ（Maskable Interrupt禁止可能割込み）の割込み処理プログラムの内容を示すフローチャートである。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ３０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ハードウェア的に更新されている当り用乱数値や大当たり乱数値の取得処理を意味する。
【００５２】
その後、処理分けカウンタの値が判定されて、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われる。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。
【００５３】
具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ３２）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する普通図柄処理を行い（ＳＴ３３）、処理分けカウンタが２の場合には大当り状態か否かに関する処理を行っている（ＳＴ３４）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる（ＳＴ３５）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ３６）。
【００５４】
ステップＳＴ３２〜ＳＴ３６の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ３７）、生成されているコマンドが各制御基板に伝送される（ＳＴ３８）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ３９）。
【００５５】
以上、本発明の一実施例について説明したが、具体的な技術内容は、特に、本発明を限定するものではない。すなわち、実施例ではＣＰＵがＺ８０ＣＰＵ相当品であることを前提に具体的に説明したが、その他のＣＰＵであっても良いのは当然である。また、カウンタ部の具体的構成も特に本発明を限定するものではなく、ダウンカウンタに代えてアップカウンタであっても良いのは勿論である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、他の回路素子を追加することなく、ＣＰＵが割込み禁止状態となっても、それ以前と同一タイミングの時間管理することの可能な遊技機を実現できる。
【図面の簡単な説明】
【図１】実施例に係るパチンコ機の斜視図である。
【図２】図１のパチンコ機の側面図である。
【図３】図１のパチンコ機の正面図である。
【図４】図１のパチンコ機の背面図である。
【図５】図１のパチンコ機の回路ブロック図である。
【図６】払出カセットＣＡ（払出し手段）を具体的に例示したものである。
【図７】賞球動作を図示したものである。
【図８】玉貸し動作を図示したものである。
【図９】主制御基板の回路構成を示すブロック図である。
【図１０】ワンチップマイコン内のタイマ部の回路構成を示すブロック図である。
【図１１】停電時などに実施されるＮＭＩ割込み処理プログラムのフローチャートである。
【図１２】実施例に係る遊技制御プログラムのメインルーチンのフローチャートである。
【図１３】タイマ割込みにおけるＩＮＴ割込み処理プログラムのフローチャートである。
【図１４】従来装置の動作を説明するフローチャートである。
【符号の説明】
２ 弾球遊技機（パチンコ機）
４６ 払出制御基板
３９ 主制御基板
７０ カウンタ（ダウンカウンタ）
ＳＴ２０−２９ バックアップ手段（ＮＭＩ処理）
ＤＷ カウンタの計数値
ＣＡ 払出装置（払出カセット）
【発明の属する技術分野】
本発明は、パチンコ機などの弾球遊技機に関し、特に、ＣＰＵが割込み禁止状態となっても、それ以前と同様の時間管理が可能な遊技機に関するものである。
【０００２】
【従来の技術】
一般に、パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数個の図柄を所定時間変動させた後に停止させる図柄表示手段と、開閉板を開閉駆動する大入賞手段などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると、図柄表示手段が表示図柄を所定時間変動させ、その後、特別図柄が整列して停止すると、大入賞手段が機能して遊技者に有利な利益状態を発生させるようにしている。
【０００３】
この種の遊技機では、大当り用カウンタＣＴをソフトウェア的に実現すると共に、大当り確率が１／Ｎの場合、大当り用カウンタＣＴを０〜Ｎ−１の数値範囲内で循環動作させている。この大当り用カウンタＣＴの値は、図柄始動口の検出スイッチが遊技球を検出したことを条件に抽選用乱数値ＲＮＤとして抽出され、抽出された抽選用乱数値ＲＮＤが大当り当選値Ｈｉｔと一致する場合には、図柄表示手段の変動後の停止状態で特別図柄が整列するように制御される。
【０００４】
このような遊技機では、大当り用カウンタＣＴを一定時間毎に更新するなどの目的で、タイマ割込みによる割込み制御プログラムにおいて大当り用カウンタＣＴの値を更新すると共に、遊技制御動作の実質的な部分を全て割込み制御プログラムで処理するようにしている。典型的には、図１４に示す通りであり、遊技動作を実現する遊技制御プログラムは、無限ループ状に繰り返される無限ループ処理ＳＴ４１と、無限ループ処理ＳＴ４１の実行中にタイマ割込みによる割込み信号ＩＮＴに応答して実行される割込み処理ＳＴ４２とで構成されている。
【０００５】
ところで、停電などによって遊技機への通電が突然遮断される可能性もあるので、かかる不慮の事態に有効に対処して電源復旧後は正常にゲームを再開できるよう、電源電圧の低下に応答してＣＰＵ（以下Ｚ８０ＣＰＵ相当品とする）に最優先割込みＮＭＩ(Non Maskable Interrupt)をかけ、その割込み処理プログラムにおいてゲーム状態を保存することが考えられる。このような発明では、ＮＭＩに応答する割込み処理によって必要なデータをＲＡＭエリアに保存し、そのＲＡＭエリアにバックアップ電源を供給して内容を維持し、電源電圧が復旧すればバックアップされたデータを読み出して中断前の遊技動作を再現することになる。
【０００６】
【発明が解決しようとする課題】
このような発明は、停電などによって中断したゲームを正確に再現できる点で優れているが、更なる改善が望まれるところである。すなわち、電源電圧の降下に応答してＣＰＵに最優先割込みＮＭＩをかけると、（BUSREQ端子がＬレベルである特別な場合を除き）ＣＰＵが如何なる動作状態であっても割込み処理が開始されるが、一方、その後のＣＰＵは割込み禁止状態となるので、割込み処理プログラム中ではタイマ割込みＩＮＴによる時間管理ができない点が問題である。
【０００７】
かかる問題点に対処すべく、専用のハードウェアタイマを設けることは可能であるが、停電の発生などのように極めて稀な事態のために、わざわざ専用のタイマ回路を追加するのは対策として妥当でない。
【０００８】
この発明は、かかる問題点に鑑みてなされたものであって、他の回路素子を追加することなく、ＣＰＵが割込み禁止状態となっても、それ以前と同一タイミングの時間管理することの可能な遊技機を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、遊技者に遊技球を払い出す払出装置を制御する払出制御基板と、遊技動作を中心的に制御する主制御基板と、前記払出制御基板や主制御基板に供給される電源電圧を監視する電源監視手段と、前記電源監視手段が異常状態を検出することを条件に遊技動作を中断して遊技動作を再開するに必要な情報を保存するバックアップ手段とを備え、前記主制御基板及び／又は前記払出制御基板は、遊技制御プログラムを記憶したメモリと、前記制御プログラムに基づいて動作するＣＰＵと、初期設定された数値範囲内で循環動作を繰り返すと共に、その計数値がＣＰＵから読み出し可能なカウンタを有するカウンタ部と、を内蔵したワンチップマイコンを搭載して構成され、前記主制御基板及び／又は前記払出制御基板では、前記ＣＰＵに対する割込み許可状態では、前記計数値が基準値に達すると前記カウンタ部から発生される割込み信号に応答して、遊技制御動作を所定時間ごとに間欠的に実行する一方、前記ＣＰＵに対する割込禁止状態であっても、前記ＣＰＵが前記カウンタのカウンタ値を読み出すことで、一定時間ごとの処理を繰り返して実行可能に構成されたことを特徴とする。
【００１０】
遊技動作中は、前記計数値が所定値に達するごとに前記カウンタから発生される割込み信号に応答して遊技球通過の検出動作を行うのが好ましい。また、遊技球通過の検出動作に先だって又はその後に、前記計数値を取得しつつその値が所定値に達するのを待機する処理を実行するのが典型的である。
【００１１】
【発明の実施の形態】
以下、本発明の一実施例であるカード式弾球遊技機に基づいて本発明の実施の形態を説明する。図１は、本実施例のパチンコ機２を示す斜視図であり、図２は、同パチンコ機２の側面図である。
【００１２】
図１に示すパチンコ機２は、島構造体に着脱可能に装着される矩形枠状の木製の外枠３と、外枠３に固着されたヒンジＨを介して開閉可能に枢着される前枠４とで構成されている。なお、このパチンコ機２は、カード式球貸し機１に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【００１３】
ヒンジＨを介して外枠３に枢着される前枠４には、遊技盤５が裏側から着脱自在に装着され、遊技盤５の前側に対応させて、窓部を有するガラス扉６と前面板７とが夫々開閉自在に枢着されている。前面板７には発射用の遊技球を貯留する上皿８が装着され、前枠４の下部には、上皿８から溢流し又は抜き取った遊技球を貯留する下皿９と、発射手段１０の発射ハンドル１１とが設けられている。
【００１４】
この発射手段１０は、回動操作可能な発射ハンドル１１と、この発射ハンドル１１の回動角度に応じた打撃力で打撃槌１２（図４）により遊技球を発射させる発射モータなどを備えている。上皿８の右部には、カード式球貸し機１に対する球貸し操作用の操作パネル１３が設けられ、この操作パネル１３には、カード残額を３桁の数字で表示するカード残額表示部１３ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ１３ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ１３ｃとが設けられている。
【００１５】
図３に示すように、遊技盤５には、金属製の外レールと内レールとからなるガイドレール１５がほぼ環状に設けられ、このガイドレール１５の内側の遊技領域５ａには、カラーの液晶ディスプレイ１６、図柄始動手段（図柄始動兼入賞手段）１７、開閉式入賞手段（大入賞手段）１８、複数の普通入賞手段１９（上段の普通入賞手段１９以外に、開閉式入賞手段１８の左右両側部に６つの普通入賞手段１９）、２つのゲート２０（通過口）が夫々所定の位置に配設されている。
【００１６】
液晶ディスプレイ１６は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第１図柄表示手段２２として機能する。第１図柄表示手段２２は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ３個（左、中、右）の図柄表示部２２ａ〜２２ｃを有し、図柄始動手段１７に遊技球が入賞することを条件に、各図柄表示部２２ａ〜２２ｃの表示図柄が所定時間だけ変動表示（スクロール表示）され、図柄始動手段１７への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。
【００１７】
液晶ディスプレイ１６の直ぐ上側に、普通入賞手段１９と第２図柄表示手段２３とが設けられている。第２図柄表示手段２３は１個の普通図柄を表示する普通図柄表示部を有し、ゲート２０を通過した遊技球が検出されたとき、普通図柄表示部の表示図柄が所定時間だけ変動し、遊技球のゲート２０通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動手段１７は、開閉自在な左右１対の開閉爪１７ａを備えた電動式チューリップであり、第２図柄表示手段２３の変動後の停止図柄が当り図柄を表示した場合に、開閉爪１７ａが所定時間だけ開放されて入賞し易くなる。
【００１８】
開閉式入賞手段１８は前方に開放可能な開閉板１８ａを備え、第１図柄表示手段２２の変動後の停止図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板１８ａが前側に開放される。この開閉式入賞手段１８の内部に特定領域１８ｂがあり、この特定領域１８ｂを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な状態に相当する。
【００１９】
開閉式入賞手段１８の開閉板１８ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞して開閉板１８ａが閉じるときに、遊技球が特定領域１８ｂを通過していない場合には特別遊技が終了するが、特定領域１８ｂを通過していれば最大で例えば１６回まで特別遊技が継続され、遊技者に有利な状態に制御される。
【００２０】
図４に示すように、前枠４の裏側には、遊技盤５を裏側から押さえる裏機構板３０が着脱自在に装着され、この裏機構板３０には開口部３０ａが形成され、その上側に賞球タンク３３と、これから延びるタンクレール３４とが設けられ、このタンクレール３４に接続された払出し手段３５が裏機構板３０の側部に設けられ、裏機構板３０の下側には払出し手段３５に接続された通路ユニット３６が設けられている。払出し手段３５から払出された遊技球は通路ユニット３６を経由して上皿排出口８ａ（図１）から上皿８に払出される。
【００２１】
裏機構板３０の開口部３０ａには、遊技盤５の裏側に装着された裏カバー３７と、入賞手段１７〜１９に入賞した遊技球を排出する入賞球排出樋（不図示）とが夫々嵌合されている。この裏カバー３７に装着されたケース３８の内部に主制御基板３９が配設され、その前側に図柄制御基板４０が配設されている（図２）。主制御基板３９の下側で、裏カバー３７に装着されたケース４１ａの内部にランプ制御基板４２が設けられ、このケース４１ａに隣接するケース４１ｂの内部にサウンド制御基板４３が設けられている。
【００２２】
これらケース４１ａ，４１ｂの下側で裏機構板３０に装着されたケース４４の内部には、電源基板４５と払出し制御基板４６が夫々設けられている。この電源基板４５には、図３に示すように、電源スイッチ８０と初期化スイッチ８５とが配置されている。これら両スイッチ８０，８５に対応する部位はケース４４が切欠かれ、両スイッチ８０，８５の各々を指で同時に操作可能になっている。
【００２３】
また、発射手段１０の後側に装着されたケース４７の内部には、発射制御基板４８が設けられている。これら制御基板３９〜４０，４２〜４３，４５〜４６，４８は夫々独立の基板であり、電源基板４５と発射制御基板４８を除く制御基板３９，４０，４２，４３，４６には、ワンチップマイコンを備えるコンピュータ回路が搭載されており、主制御基板３９と他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続されている。
【００２４】
図５に示すように、主制御基板３９とその他の制御基板４０，４２，４３，４６とは、複数本の信号線でコネクタを介して電気的に接続され、主制御基板３９から各制御基板４０，４２，４３，４６に、所定の遊技動作を実行させる制御コマンドを一方向通信で送信可能になっている。制御コマンドの一方向通信を採用することで、不正を確実に防止できると共に主制御基板３９の制御負荷を格段に軽減でき、送信制御を簡単化することができる。
【００２５】
主制御基板３９には、不図示の中継基板（信号を中継する回路基板）を介して、普通入賞口１９や始動入賞口１７やゲート２０からのスイッチ信号などの遊技盤情報が供給される。一方、払出し制御基板４６には、中継基板５０を介して、球貸し計数スイッチ、賞球計数スイッチ、下受け皿スイッチ、補給切れ検出スイッチの各信号が供給される。このうち、賞球計数スイッチの信号は、中継基板５０を介して、主制御基板３９にも供給されている。なお、払出し制御基板４６は、中継基板５０を介して遊技球の払出しモータＭを駆動している。
【００２６】
図６は、遊技球を払い出す払出カセットＣＡの分解斜視図であり、図４に示す払出し手段３５を具体的に例示したものである。図示の通り、払出カセットＣＡ（払出し手段３５）は、払出しモータＭと、払出しモータＭによって回転される払出回転体５１と、球貸し状態か賞球状態かに応じて切換えられる切換え羽根５２と、左右の球貸し計数スイッチ５３ａ，５３ｂと、左右の賞球計数スイッチ５４ａ，５４ｂなどで構成されている。左右の誘導路５５ａ，５５ｂを移動してきた遊技球は、払出回転体５１の左右の保持部Ｈに捕捉され、払出回転体５１の回転に応じて上皿８に導出される。
【００２７】
図７は、切換え羽根５２が賞球側に位置する状態を図示したものであり、賞球数が賞球計数スイッチ５４によってカウントされる。なお、左右の誘導路５５ａ，５５ｂの遊技球は、払出回転体５１の回転に応じて導出されて、通常は１００ｍＳ以内に計数スイッチ５４の位置を通過する。遊技球の通過は、それぞれ左右の計数スイッチ５４ａ，５４ｂによってカウントされ、その後、賞球動作が完了すると図７（ａ）の状態から図７（ｂ）の状態に移行する。球貸し動作も同様であり、図８のように、切換え羽根５２が球貸し側に位置する状態において、貸し球数が球貸し計数スイッチ５３によってカウントされる。なお、左右の誘導路５５ａ，５５ｂの遊技球が、それぞれ左右の計数スイッチ５３ａ，５３ｂによってカウントされる。その後、球貸し動作が完了すると、図８（ａ）の状態から図８（ｂ）の状態に移行する。
【００２８】
図５に示す制御基板３９，４０，４２，５３，４６は、全てほぼ同じ回路構成であるので、代表的に主制御基板３９について説明する。図９は、主制御基板３９の回路構成を示すブロック図である。図示の通り、主制御基板３９は、ワンチップマイコンからなるＣＰＵ回路６０と、ＣＰＵに供給されるシステムクロックＣＫの整数倍の周波数であるクロック信号を発生するシステムクロック発生部６１と、ＣＰＵからのアドレス信号に基づき各部のチップセレクト信号を生成するデコード回路６２と、ＣＰＵからのデータを出力するための出力ポート回路６３と、外部データをＣＰＵが取り込むための入力ポート回路６４と、各制御基板にコマンドなどを出力する出力駆動回路６５と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力するスイッチ入力回路６６とを中心に構成されている。
【００２９】
ワンチップマイコン６０は、具体的には、Ｚ８０（Zilog社）相当品のＣＰＵと、ＲＯＭ(Read Only Memory)と、ＲＡＭ(Random Access memory)と、カウンタ部などを内蔵して構成されている。図１０（ａ）は、ワンチップマイコン６０に内蔵されたカウンタ部の具体的構成を図示したものである。図１０（ａ）に示すように、ワンチップマイコン６０のカウンタ部は、パルス周期τのクロックパルスΦを受けてデクリメント（−１）動作するダウンカウンタ７０と、ダウンカウンタ７０のプリセット値Ｎを保持する初期値レジスタ７１と、ダウンカウンタのカウント値ＤＷ（８ビット長）がゼロに達するとＣＰＵに割込み信号ＩＮＴを出力する割込み制御部７２と、ＣＰＵとの中継部であるインターフェイス部７３などを備えて構成されている。
【００３０】
この実施例の場合、プリセット値Ｎは１２５に設定され、クロックパルスΦのパルス周期τは１６μＳに設定されている。そのため、ダウンカウンタ７０の動作開始からＴ＝τ×Ｎ＝１６×１２５μＳ＝２ｍＳ経過すると、ダウンカウンタ７０のカウンタ値ＤＷはゼロとなり、ワンチップマイコン内部のＣＰＵにタイマ割込みがかかることになる。そして、この実施例では、この割込み信号ＩＮＴ(Maskable Interrupt)を利用して遊技制御動作をＴ（＝２ｍＳ）ごとに間欠的に実行している。なお、ダウンカウンタ７０の値がゼロになった後は、プリセット値Ｎ（＝１２５）が再設定されてカウントダウン動作が継続される。
【００３１】
図示の通り、ダウンカウンタ７０とＣＰＵとは、インターフェイス部７３を介して接続されているので、ＣＰＵは、必要に応じてダウンカウンタ７０のカウント値ＤＷをＩＮ命令やＬＤ命令によって読み出すことができる。そのため、ＣＰＵが割込み禁止状態となった後でも、ＣＰＵは、ダウンカウンタ７０の値を把握することによって時間管理をすることが可能となる。すなわち、クロックパルスΦのパルス周期τが１６μＳであるから、ＣＰＵが読み出したダウンカウンタ７０のカウント値ＤＷの推移量（減少数Ｍ）によって、Ｍ×τの時間が経過したことを把握でき、別途ハードウェアタイマを設けなくても時間の管理が可能となる。
【００３２】
例えば、処理時間Ｐの処理（図１０では網かけ□で図示）を一定時間（Ｔ）毎に繰り返したい場合には、ＣＰＵは、常時ダウンカウンタ７０のカウンタ値ＤＷを監視しつつ、カウント値ＤＷが特定値ｎ１に達するのを待ち、カウンタ値ＤＷがｎ１になった段階で処理を開始すれば良い。図１０（ｂ）は、この状態を図示したものであり、割込み信号の受付禁止状態であっても、ＣＰＵは、カウント値ＤＷがｎ１となったタイミングで処理時間Ｐの処理を開始することで、一定時間Ｔ（＝２ｍＳ）ごとに処理を実行できることを示している。ｎ１は、Ｎ以下の任意の整数であるがｎ１＝１の場合には、割り込み信号ＩＮＴによる割込み処理とほぼ同一タイミングで処理を開始することができる。なお、Ｎ×τ＝Ｔであるが、一定間隔Ｔで繰り返される処理の処理時間Ｐは、（Ｎ−ｎ１）×τ＞Ｐ−ｎ１×τの関係を満たす必要があり、具体的にはＰ＜Ｎ×τでなければならない。
【００３３】
図１１は、ＮＭＩ割込みに対応して主制御基板３９で実行される割込み処理プログラムの内容を例示したものであり、停電などによって電源電圧が降下した際に実行される。なお、電源異常を検出する検出回路は、電源基板４５に設けられており、検出回路からのＮＭＩ信号が各制御基板のＣＰＵに伝送されるようになっている。ＮＭＩ(Non Maskable Interrupt)の割込みは、最優先の割込みであるから、その時ＣＰＵがＩＮＴ(Maskable Interrupt)割込み中であっても、図１１の処理が開始され、当然、ＣＰＵは、その後はＩＮＴ(Maskable Interrupt)信号を受け付けない割込み禁止状態となる。
【００３４】
ＮＭＩの割込み処理では、先ず、各レジスタ（ＡＦ，Ｉ，ＢＣ，ＤＥ，ＨＬ）の内容がスタックエリアにＰＵＳＨされる（ＳＴ２０）。但し、Ｉレジスタの値を直接スタックエリアにＰＵＳＨすることはできないので、ＬＤ Ａ，Ｉの命令を実行した後、ＰＵＳＨ ＡＦの命令を実行することで代行している。
【００３５】
次に、ステップＳＴ２０におけるＰＵＳＨ命令実行後のスタックポインタＳＰの値がＲＡＭのＳＰ記憶エリアに保存される（ＳＴ２１）。このＳＰ記憶エリアも含めて、ＲＡＭの所定エリアには、通電停止後も電池等のバックアップ電源の供給によってデータが保持される。なお、ゲーム進行中、ＲＡＭの作業領域（ワークエリア）には各種のデータが一時保存されているが、それらのデータもバックアップ電源によって保持される。
【００３６】
続いて、ＣＰＵは変数ＮＴに１０５を代入する（ＳＴ２２）。この処理は、ＮＭＩ割込み時が、たまたま賞球の払出し中であった場合もあるので、一定時間（具体的には２１０ｍＳ）、賞球計数スイッチの状態を繰り返し検出するためのものである。変数ＮＴの初期設定が終われば、ＣＰＵはワンチップマイコン内部のカウンタ部からダウンカウンタ７０のカウント値ＤＷを取得する（ＳＴ２３）。そして、カウント値ＤＷが所定値（この例では１）に達するのを待つ（ＳＴ２４，ＳＴ２３）。
【００３７】
先に説明したように、ダウンカウンタ７０は、パルス周期τ＝１６μＳごとに１２５→１２４→…→１→（０→１２５）→…のように変化するが、この実施例ではスイッチ入力処理（ＳＴ２５）を、カウンタ値ＤＷ＝１のタイミングで開始させるべく、ステップＳＴ２３，ＳＴ２４の待機処理を設けている。その後、カウンタ値ＤＷが１になると、ＣＰＵは、左右の賞球スイッチ５４ａ，５４ｂの信号を取得して、把握した賞球数に基づいてＲＡＭの該当エリアに必要なデータを記憶する（ＳＴ２５）。なお、この記憶データが停電中もバックアップされるのは勿論である。
【００３８】
その後、変数ＮＴをデクリメントし（ＳＴ２６）、ＮＴ＝０となるまで、ステップＳＴ２３〜ＳＴ２７の処理を繰り返す。先に説明したように、ステップＳＴ２５の処理は、ダウンカウンタ７０のカウンタ値ＤＷが１に達するタイミングで開始されるが、カウンタ値ＤＷが１に達するタイミングは、一定時間Ｔ（＝２ｍＳ）ごとに発生する（図１０（ｂ）参照）。そのため、ＣＰＵが割込み禁止状態であるにも係わらず、後述する割込み処理（図１３）と同様の間隔Ｔ（＝２ｍＳ）でスイッチ入力処理を実行することができる。
【００３９】
スイッチ入力処理（ＳＴ２５）は、合計１０５回繰り返されて、１０５×２ｍＳ＝２１０ｍＳ後に次の処理に移行するが、通常は１００ｍＳで通過する遊技球を２１０ｍＳをかけて監視するので、賞球数の読み落としが防止される。この点を図６、図７に関して具体的に説明する。ＮＭＩ割込みによって、主制御基板３９で図１１の処理が開始され、払出し制御基板４６でも同様の処理が開始されるので、払出回転体５１は動作を停止する。
【００４０】
例えば、払出回転体５１は、図７（ａ）の状態で停止し、送り出された遊技球は、図７（ａ）の状態から所定時間を経過して図７（ｂ）の状態に移行する。ＮＭＩの処理が開始されると、ＩＮＴ割込みによって同期をとったスイッチ処理を行うことはできないが、本実施例ではダウンカウンタの値ＤＷによって同期をとってスイッチ入力処理を所定時間（＝２１０ｍＳ）繰り返すので、図７（ａ）に示す数個分の賞球を読み落とす恐れがない。
【００４１】
以上のようにして払い出し中の賞球数を正確に把握した後、バックアップフラグＢＦＬのＲＡＭエリアにフラグ値５ＡＨを記憶し（ＳＴ２８）、以降、ＲＡＭのアクセスを禁止して電源電圧が降下してＣＰＵが非動作状態になるのを待つ（ＳＴ２９）。その後、ＣＰＵは非動作状態となるが、ＲＡＭにはバックアップ電源が供給されているので、バックアップされたデータがそのまま保存され続ける。
【００４２】
以上、主制御基板３９におけるＮＭＩ割込み処理プログラムについて説明したが、払出し制御基板４６の場合には、賞球係数スイッチに加えて玉貸し計数スイッチの値も管理している。ＮＭＩ割込みに応答した処理内容は、図１１の場合と同様であり、２１０ｍＳの時間、遊技球の移動を監視するので、玉貸し中や賞球中に停電となっても、遊技球の計数を誤ることがない。
【００４３】
図１２は、主制御基板３９で実行される遊技制御プログラムのメインルーチンを示すフローチャートである。メインルーチンでは、最初に、ＣＰＵは、自らを割込み禁止状態（ＤＩ）に設定し、ＣＰＵを含むワンチップマイコン６０の各部を初期設定する（ＳＴ１）。なお、電源がＯＮ状態になる場合には２つのパターンがあり、停電状態からの復旧時のように、初期化スイッチ８５がＯＦＦ状態で電源がＯＮ状態になる場合と、パチンコホールの開店時のように、初期化スイッチ８５がＯＮ状態で電源がＯＮ状態になる場合がある。
【００４４】
その後、ＣＰＵは、ＲＡＭクリア信号の値を判定する（ＳＴ２）。ＲＡＭクリア信号は、ＲＡＭ領域を初期値設定するか否かを示す信号であって、初期化スイッチ８５のＯＮ／ＯＦＦ状態に対応した値を有している。今、パチンコホールの開店時であって、初期化スイッチ８５がＯＮ状態で電源投入されたと仮定すると、ステップＳＴ２の判定がＹｅｓとなり、ＲＡＭのワークエリアが初期化され、その他のＲＡＭ領域がゼロクリアされる（ＳＴ４）。そして、ＣＰＵは割込み許可状態（ＥＩ）に設定され（ＳＴ４）、その後は無限ループ状に乱数発生処理が行われる（ＳＴ５）。なお、ステップＳＴ５の処理は、後述する大当り判定処理などの判定によって外れ状態となった場合に、どのような態様の外れゲームを演出するかを決定するための処理である。
【００４５】
一方、停電状態からの復旧時のように、初期化スイッチ８５がＯＦＦ状態であった場合には、ステップＳＴ２の判定に続いて、バックアップフラグＢＦＬの内容が判定される（ＳＴ３）。バックアップフラグＢＦＬとは、ＮＭＩ処理において退避されていた中断動作時のバックアップデータが、元の状態に復帰されているか否かを示すデータであり、この実施例では、ステップＳＴ２８の処理でバックアップフラグＢＦＬが５ＡＨとされ、ステップＳＴ１０の処理においてゼロクリアされるようになっている。
【００４６】
今、停電状態からの復旧時を想定すると、バックアップフラグＢＦＬの内容は５ＡＨである。そのため、ＣＰＵの処理は、ステップＳＴ３からステップＳＴ６に移行し、ＲＡＭのＳＰ記憶エリアから読み出された１６ビットデータをＣＰＵのスタックポインタＳＰに書き込む（ＳＴ６）。
【００４７】
次に、バックアップ電源によって保持されていたデータを読み出して、中断されたコマンドを復帰させる処理を行う（ＳＴ７）。ここでコマンドとは、主制御基板から各制御基板に伝送されるコマンドであって、画像や音声によってゲームを盛り上げたり、或いは、賞球を払出すためのものであるが、ＣＰＵは、保持データを読み出すことによって必要なコマンドを作成する。次に、ＣＰＵは、ＰＯＰ命令を実行して、スタックエリアからＡＦレジスタを除く各レジスタ（ＢＣ，ＤＥ，ＨＬ）の値を復帰させる（ＳＴ８）。そして、この処理が終われば、ＳＰ記憶エリアのデータをゼロクリアする（ＳＴ９）。
【００４８】
以上の処理の結果、停電時からの復帰処理は一応完了するので、そのことを示すべくバックアップフラグＢＦＬをゼロクリアする（ＳＴ１０）。本実施例では、ＡＦレジスタの復帰が完了していないのに、ＳＰ記憶エリアのデータをゼロクリアし、且つバックアップフラグＢＦＬをゼロクリアするのは、ＳＴ９やＳＴ１０の処理ではＡレジスタを使用するしかないので、これらＳＴ９やＳＴ１０の処理を後回しにすると折角復帰させたＡレジスタのデータが壊れてしまうからである。
【００４９】
そのため、この実施例では、バックアップフラグＢＦＬをゼロクリアした後にＩレジスタやＡＦレジスタの復帰処理を行っている。具体的には、先ず、ＰＯＰＡＦの命令を実行してＩレジスタの内容をＦレジスタに復帰させている（ＳＴ１１）。ＮＭＩの割込み処理プログラムでは、Ｉレジスタの値をＡレジスタにロードした後、Ａレジスタの値をＰＵＳＨしているので、このＰＯＰ命令によってＦレジスタのＰ／Ｖフラグには、ＣＰＵ内部の割込み許可フリップフロップＩＦＦの値が格納されることになる。
【００５０】
ここで、Ｐ／Ｖフラグが１の場合にはＮＭＩ処理時のＣＰＵが割込み許可状態であったことになり、逆に、Ｐ／Ｖフラグが０の場合にはＮＭＩ処理時のＣＰＵが割込み禁止状態であったことになる。そこで、Ｐ／Ｖフラグが０なら再度ＰＯＰ命令を実行してＡＦレジスタの値を復帰し、割込み禁止状態のままＲＥＴ命令を実行する（ＳＴ１３、ＳＴ１４）。一方、Ｐ／Ｖフラグが１なら再度ＰＯＰ命令を実行してＡＦレジスタの値を復帰すると共に、割込み許可状態に変更してＲＥＴ命令を実行する（ＳＴ１５〜ＳＴ１７）。何れにしても、ＲＥＴ命令が実行されることによって、スタック領域にＰＵＳＨ処理されていた中断時のＰＣ（プログラムカウンタ）の値が復元され、停電等により中断されていた処理が再開されることになる。
【００５１】
図１３は、メインルーチン（図１２）の無限ループ処理（ＳＴ５）の間に２ｍＳ毎に生じるタイマ割込みＩＮＴ（Maskable Interrupt禁止可能割込み）の割込み処理プログラムの内容を示すフローチャートである。タイマ割込みが生じると、各レジスタの内容はスタック領域に退避され、乱数作成処理、スイッチ入力管理処理、エラー管理処理などが行われる（ＳＴ３０）。スイッチ入力管理処理は、ゲートや電動チューリップなどを遊技球が通過したか否かの判定であり、エラー管理処理は、機器内部に異常が生じていないかの判定である。また、乱数作成処理とは、ハードウェア的に更新されている当り用乱数値や大当たり乱数値の取得処理を意味する。
【００５２】
その後、処理分けカウンタの値が判定されて、ＳＴ３２〜ＳＴ３６のうちの該当する処理が行われる。上記したエラー管理やスイッチ管理は、短い時間間隔で繰り返し行うべきであるが、一方、パチンコゲームの演出に係わる処理は遊技者のニーズに応じて複雑高度化するため、ある程度以上の処理時間を要することになる。そこで、この実施例では、全ての遊技制御動作を１回の割込み処理で完了させのではなく、５種類の処理に区分し、区分された各処理を割込み毎に分担して実行するようにしている。そのため、０〜４の範囲で循環動作する処理分けカウンタを設けて、処理分けカウンタの値に応じた処理を行うようにしている。
【００５３】
具体的に説明すると、処理分けカウンタが０の場合には大入賞口の開放などに関する処理を行い（ＳＴ３２）、処理分けカウンタが１の場合には当り状態（電動チューリップの開放）か否かに関する普通図柄処理を行い（ＳＴ３３）、処理分けカウンタが２の場合には大当り状態か否かに関する処理を行っている（ＳＴ３４）。また、処理分けカウンタが３の場合には、電動チューリップや大入賞口の開閉タイミングに関係するタイマ管理処理や、主制御基板から各制御基板に伝送されるコマンド作成処理が行われる（ＳＴ３５）。処理分けカウンタが４の場合には、情報出力やエラー表示コマンドの作成処理が行われる（ＳＴ３６）。
【００５４】
ステップＳＴ３２〜ＳＴ３６の何れかの処理が終わると、処理分けカウンタの値が更新された後（ＳＴ３７）、生成されているコマンドが各制御基板に伝送される（ＳＴ３８）。また、各レジスタの値が復帰されると共に割込み許可状態に変更されて、割込み処理ルーチンからメインルーチンに戻る（ＳＴ３９）。
【００５５】
以上、本発明の一実施例について説明したが、具体的な技術内容は、特に、本発明を限定するものではない。すなわち、実施例ではＣＰＵがＺ８０ＣＰＵ相当品であることを前提に具体的に説明したが、その他のＣＰＵであっても良いのは当然である。また、カウンタ部の具体的構成も特に本発明を限定するものではなく、ダウンカウンタに代えてアップカウンタであっても良いのは勿論である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、他の回路素子を追加することなく、ＣＰＵが割込み禁止状態となっても、それ以前と同一タイミングの時間管理することの可能な遊技機を実現できる。
【図面の簡単な説明】
【図１】実施例に係るパチンコ機の斜視図である。
【図２】図１のパチンコ機の側面図である。
【図３】図１のパチンコ機の正面図である。
【図４】図１のパチンコ機の背面図である。
【図５】図１のパチンコ機の回路ブロック図である。
【図６】払出カセットＣＡ（払出し手段）を具体的に例示したものである。
【図７】賞球動作を図示したものである。
【図８】玉貸し動作を図示したものである。
【図９】主制御基板の回路構成を示すブロック図である。
【図１０】ワンチップマイコン内のタイマ部の回路構成を示すブロック図である。
【図１１】停電時などに実施されるＮＭＩ割込み処理プログラムのフローチャートである。
【図１２】実施例に係る遊技制御プログラムのメインルーチンのフローチャートである。
【図１３】タイマ割込みにおけるＩＮＴ割込み処理プログラムのフローチャートである。
【図１４】従来装置の動作を説明するフローチャートである。
【符号の説明】
２ 弾球遊技機（パチンコ機）
４６ 払出制御基板
３９ 主制御基板
７０ カウンタ（ダウンカウンタ）
ＳＴ２０−２９ バックアップ手段（ＮＭＩ処理）
ＤＷ カウンタの計数値
ＣＡ 払出装置（払出カセット）
Claims (9)
- 遊技者に遊技球を払い出す払出装置を制御する払出制御基板と、遊技動作を中心的に制御する主制御基板と、前記払出制御基板や主制御基板に供給される電源電圧を監視する電源監視手段と、前記電源監視手段が異常状態を検出することを条件に遊技動作を中断して遊技動作を再開するに必要な情報を保存するバックアップ手段とを備え、
前記主制御基板及び／又は前記払出制御基板は、遊技制御プログラムを記憶したメモリと、前記制御プログラムに基づいて動作するＣＰＵと、初期設定された数値範囲内で循環動作を繰り返すと共に、その計数値がＣＰＵから読み出し可能なカウンタを有するカウンタ部と、を内蔵したワンチップマイコンを搭載して構成され、
前記主制御基板及び／又は前記払出制御基板では、前記ＣＰＵに対する割込み許可状態では、前記計数値が基準値に達すると前記カウンタ部から発生される割込み信号に応答して、遊技制御動作を所定時間ごとに間欠的に実行する一方、
前記ＣＰＵに対する割込禁止状態であっても、前記ＣＰＵが前記カウンタのカウンタ値を読み出すことで、一定時間ごとの処理を繰り返して実行可能に構成されたことを特徴とする弾球遊技機。 - 前記バックアップ手段の動作時は、前記割込み禁止状態であり、遊技球通過の検出動作が繰り返し実行されている請求項１に記載の弾球遊技機。
- 前記主制御基板及び／又は前記払出制御基板では、遊技動作中は、前記計数値が所定値に達するごとに前記カウンタから発生される割込み信号に応答して遊技球通過の検出動作を行っていることを特徴とする請求項１に記載の弾球遊技機。
- 前記主制御基板及び／又は前記払出制御基板では、バックアップ手段の動作時には、遊技球通過の検出動作に先だって又はその後に、前記計数値を取得しつつその値が所定値に達するのを待機する処理を実行していることを特徴とする請求項１又は２に記載の弾球遊技機。
- 前記電源監視手段は別に設けられた電源基板に設けられ、前記主制御基板及び／又は前記払出制御基板には、前記バックアップ手段が設けられている請求項１〜３の何れかに記載の弾球遊技機。
- 前記電源監視手段が異常状態を検出すると、前記主制御基板及び／又は前記払出制御基板のＣＰＵに対して最優先の割込み信号が供給されることを特徴とする請求項１〜４の何れかに記載の弾球遊技機。
- 前記主制御基板では、前記バックアップ手段の動作時に検出される遊技球通過に基づき、賞球個数を把握していることを特徴とする請求項１〜５の何れかに記載の弾球遊技機。
- 前記払出制御基板では、前記バックアップ手段の動作時に検出される遊技球通過に基づき、賞球個数及び／又は玉貸し個数を把握していることを特徴とする請求項１〜５の何れかに記載の弾球遊技機。
- 前記バックアップ手段は、予め定められた複数回の遊技球の通過検出を行った後にその動作を完了させることを特徴とする請求項１〜８の何れかに記載の弾球遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160344A JP3917389B2 (ja) | 2001-05-29 | 2001-05-29 | 弾球遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160344A JP3917389B2 (ja) | 2001-05-29 | 2001-05-29 | 弾球遊技機 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006038936A Division JP4308214B2 (ja) | 2006-02-16 | 2006-02-16 | 弾球遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002346189A JP2002346189A (ja) | 2002-12-03 |
| JP3917389B2 true JP3917389B2 (ja) | 2007-05-23 |
Family
ID=19003776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160344A Expired - Fee Related JP3917389B2 (ja) | 2001-05-29 | 2001-05-29 | 弾球遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917389B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4537463B2 (ja) * | 2008-02-07 | 2010-09-01 | 株式会社大都技研 | 遊技台 |
| JP4576484B2 (ja) * | 2010-06-17 | 2010-11-10 | 株式会社大都技研 | 遊技台 |
| JP4955805B2 (ja) * | 2010-08-23 | 2012-06-20 | 株式会社大都技研 | 遊技台 |
| CN104056447A (zh) * | 2014-05-29 | 2014-09-24 | 江南大学 | 一种基于Arduino单片机的盒子游戏机装置 |
-
2001
- 2001-05-29 JP JP2001160344A patent/JP3917389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002346189A (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4789862B2 (ja) | 遊技機 | |
| JP4308214B2 (ja) | 弾球遊技機 | |
| JP2002085656A (ja) | 遊技機 | |
| JP4805968B2 (ja) | 遊技機 | |
| JP3917389B2 (ja) | 弾球遊技機 | |
| JP3949898B2 (ja) | 遊技機 | |
| JP2002066023A (ja) | 弾球遊技機 | |
| JP4024235B2 (ja) | 遊技機 | |
| JP3860972B2 (ja) | 遊技機 | |
| JP3612053B2 (ja) | 遊技機 | |
| JP3779883B2 (ja) | 遊技機 | |
| JP2002065965A (ja) | 遊技機 | |
| JP3953281B2 (ja) | 遊技機 | |
| JP4024233B2 (ja) | 遊技機 | |
| JP3939527B2 (ja) | 遊技機 | |
| JP4024234B2 (ja) | 遊技機 | |
| JP2002282506A (ja) | 遊技機 | |
| JP3927760B2 (ja) | 遊技機 | |
| JP2003190480A (ja) | 遊技機 | |
| JP2002282507A (ja) | 弾球遊技機 | |
| JP3986046B2 (ja) | 遊技機 | |
| JP4206098B2 (ja) | 遊技機 | |
| JP4308221B2 (ja) | 遊技機 | |
| JP2002035243A (ja) | 遊技機および記録媒体 | |
| JP4372122B2 (ja) | 遊技機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3917389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |