JP2002243775A - 定電力供給装置 - Google Patents
定電力供給装置Info
- Publication number
- JP2002243775A JP2002243775A JP2001043612A JP2001043612A JP2002243775A JP 2002243775 A JP2002243775 A JP 2002243775A JP 2001043612 A JP2001043612 A JP 2001043612A JP 2001043612 A JP2001043612 A JP 2001043612A JP 2002243775 A JP2002243775 A JP 2002243775A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- unit
- current
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 9
- 239000013256 coordination polymer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000001914 filtration Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 乗算に伴う対数処理を要しない定電力供給装
置を提供する。 【解決手段】 負荷に直列に接続された抵抗に生ずる電
圧を検出する差電圧検出部と、前記差電圧検出部で検出
された電圧に対応する時間を出力する電流・時間変換部
と、負荷に加わる電圧を前記電流・時間変換部より出力
される時間積分する積分部と、前記積分部で積分された
電圧を保持する積分値保持部と、前記積分値保持部で保
持された電圧と規定値とを比較し、比較出力値に応じて
前記負荷に供給する電圧を制御する電圧制御部と、を備
える。
置を提供する。 【解決手段】 負荷に直列に接続された抵抗に生ずる電
圧を検出する差電圧検出部と、前記差電圧検出部で検出
された電圧に対応する時間を出力する電流・時間変換部
と、負荷に加わる電圧を前記電流・時間変換部より出力
される時間積分する積分部と、前記積分部で積分された
電圧を保持する積分値保持部と、前記積分値保持部で保
持された電圧と規定値とを比較し、比較出力値に応じて
前記負荷に供給する電圧を制御する電圧制御部と、を備
える。
Description
【０００１】
【発明の属する技術分野】本発明は負荷に一定の電力が
供給されるよう制御する定電力供給装置に関する。
供給されるよう制御する定電力供給装置に関する。
【０００２】
【従来の技術】負荷に供給される電力Ｐは負荷に供給さ
れる電力Ｖと電流Ｉの積（Ｐ＝Ｖ・Ｉ）で表される。従
来のアナログ回路による定電力供給装置においては、電
流Ｉは負荷に直列に接続された電流検出用の抵抗に生じ
る電圧Ｖ1 を電流値とし、負荷に加わる電圧Ｖと乗算し
て負荷に供給される電力Ｐ（＝Ｖ1 ・Ｖ）を得るように
していた。
れる電力Ｖと電流Ｉの積（Ｐ＝Ｖ・Ｉ）で表される。従
来のアナログ回路による定電力供給装置においては、電
流Ｉは負荷に直列に接続された電流検出用の抵抗に生じ
る電圧Ｖ1 を電流値とし、負荷に加わる電圧Ｖと乗算し
て負荷に供給される電力Ｐ（＝Ｖ1 ・Ｖ）を得るように
していた。
【０００３】
【発明が解決しようとする課題】前述したように従来の
アナログ回路による定電力供給装置においては負荷に供
給される電力Ｐを負荷に供給される電圧Ｖと負荷に直列
に接続された抵抗に生じる電圧Ｖ1 との積を求め、求め
られた電力Ｐが所定の値になるよう制御を行っていた。
アナログ回路による定電力供給装置においては負荷に供
給される電力Ｐを負荷に供給される電圧Ｖと負荷に直列
に接続された抵抗に生じる電圧Ｖ1 との積を求め、求め
られた電力Ｐが所定の値になるよう制御を行っていた。
【０００４】アナログ回路での電圧ＶとＶ1 との積を求
める演算は対数処理を伴い、高価格で、規模も大きく、
演算精度も悪いといった問題があった。本発明は対数処
理を必要としない定電力供給装置を提供することを課題
とする。
める演算は対数処理を伴い、高価格で、規模も大きく、
演算精度も悪いといった問題があった。本発明は対数処
理を必要としない定電力供給装置を提供することを課題
とする。
【０００５】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明においては、負荷に直列に接続さ
れた抵抗に生ずる電圧を検出する差電圧検出部と、前記
差電圧検出部で検出された電圧に対応する時間を出力す
る電流・時間変換部と、負荷に加わる電圧を前記電流・
時間変換部より出力される時間積分する積分部と、前記
積分部で積分された電圧を保持する積分値保持部と、前
記積分値保持部で保持された電圧と規定値とを比較し、
比較出力値に応じて前記負荷に供給する電圧を制御する
電圧制御部と、を備える。
めに、請求項１の発明においては、負荷に直列に接続さ
れた抵抗に生ずる電圧を検出する差電圧検出部と、前記
差電圧検出部で検出された電圧に対応する時間を出力す
る電流・時間変換部と、負荷に加わる電圧を前記電流・
時間変換部より出力される時間積分する積分部と、前記
積分部で積分された電圧を保持する積分値保持部と、前
記積分値保持部で保持された電圧と規定値とを比較し、
比較出力値に応じて前記負荷に供給する電圧を制御する
電圧制御部と、を備える。
【０００６】請求項２の発明においては、前記電流・時
間変換部の前記差電圧検出部で検出された電圧に対応す
る時間を、規定の立上時間で鋸歯状波が繰返し発生する
鋸歯状波発生部を設け、鋸歯状波発生開始より鋸歯状波
電圧が前記差電圧検出部で検出された電圧と等しくなる
までの時間とする。
間変換部の前記差電圧検出部で検出された電圧に対応す
る時間を、規定の立上時間で鋸歯状波が繰返し発生する
鋸歯状波発生部を設け、鋸歯状波発生開始より鋸歯状波
電圧が前記差電圧検出部で検出された電圧と等しくなる
までの時間とする。
【０００７】
【発明の実施の形態】本発明の実施の形態を図１〜図４
を参照して説明する。図１は本発明の実施例の構成図、
図２は鋸歯状波発生部の構成図、図３は差電圧検出部お
よび電流・時間変換部の構成部、図４は電圧制御部、積
分部および積分値保持部の構成図である。
を参照して説明する。図１は本発明の実施例の構成図、
図２は鋸歯状波発生部の構成図、図３は差電圧検出部お
よび電流・時間変換部の構成部、図４は電圧制御部、積
分部および積分値保持部の構成図である。
【０００８】本発明の原理は、電圧Ｖと電流Ｉの乗算に
伴う対数処理を回避して、電流値を時間に置換え、電圧
値を電流値に見合う時間積分することによって電力を得
るようにしている。
伴う対数処理を回避して、電流値を時間に置換え、電圧
値を電流値に見合う時間積分することによって電力を得
るようにしている。
【０００９】図１において、１は例えばヒータ等の負
荷、２は負荷１に供給する電圧を制御する電圧制御部、
３は負荷１に直列に接続された電流検出抵抗（ＲCS）、
４は鋸歯状波発生部、５は差電圧検出部、６は電流・時
間変換部、７は積分部、８は積分値保持部である。
荷、２は負荷１に供給する電圧を制御する電圧制御部、
３は負荷１に直列に接続された電流検出抵抗（ＲCS）、
４は鋸歯状波発生部、５は差電圧検出部、６は電流・時
間変換部、７は積分部、８は積分値保持部である。
【００１０】先ず鋸歯状波発生部４の動作を図２を参照
して説明する。容量ＣK とオペアンプＡK によって積分
回路が構成され、ボトム電圧１Ｖ、ピーク電圧３Ｖの鋸
歯状波が発生される。すなわち、図５に示されるよう
に、オペアンプＡK の出力が（図５（Ａ））コンパレー
タＣＰKLで１Ｖに達したことを検出（図５（Ｂ））し、
またコンパレータＣＰKHで３Ｖに達したことを検出（図
５（Ｃ））しフリップフロップＦＦ１をそれぞれ反転
（図５（Ｄ））する。
して説明する。容量ＣK とオペアンプＡK によって積分
回路が構成され、ボトム電圧１Ｖ、ピーク電圧３Ｖの鋸
歯状波が発生される。すなわち、図５に示されるよう
に、オペアンプＡK の出力が（図５（Ａ））コンパレー
タＣＰKLで１Ｖに達したことを検出（図５（Ｂ））し、
またコンパレータＣＰKHで３Ｖに達したことを検出（図
５（Ｃ））しフリップフロップＦＦ１をそれぞれ反転
（図５（Ｄ））する。
【００１１】ＦＦ１の出力は抵抗Ｒ1 および容量Ｃ1 の
遅延回路を介してコンパレータＣＰ d1に入力され、また
抵抗Ｒ2 および容量Ｃ2 の遅延回路を介してコンパレー
タＣＰd2に入力され、それぞれ３Ｖの基準電圧と比較さ
れて出力される（図５（Ｅ）および（Ｆ））。
遅延回路を介してコンパレータＣＰ d1に入力され、また
抵抗Ｒ2 および容量Ｃ2 の遅延回路を介してコンパレー
タＣＰd2に入力され、それぞれ３Ｖの基準電圧と比較さ
れて出力される（図５（Ｅ）および（Ｆ））。
【００１２】ＦＦ１とＣＰd2の出力はアンドＡＮＤ1 に
入力され、ＡＮＤ1 の出力（図５（Ｇ））は、ドランジ
スタＱＫ1 およびＱＫ2 に入力されると共に後で説明す
る電流・時間変換部６のフリップフロップＦＦ２に接続
（Start ）される。
入力され、ＡＮＤ1 の出力（図５（Ｇ））は、ドランジ
スタＱＫ1 およびＱＫ2 に入力されると共に後で説明す
る電流・時間変換部６のフリップフロップＦＦ２に接続
（Start ）される。
【００１３】ＡＮＤ1 の出力が“１”になると図５
（Ｈ）で示すようにＱＫ2 がＯＮとなりＣK に充電を開
始し、図５（Ａ）に示されるように鋸歯状波電圧が立上
る。ＡＮＤ1 の出力が“０”になると図５（Ｉ）に示さ
れるようにＱＫ1 がＯＮとなりＣK に充電された電圧が
放電される。
（Ｈ）で示すようにＱＫ2 がＯＮとなりＣK に充電を開
始し、図５（Ａ）に示されるように鋸歯状波電圧が立上
る。ＡＮＤ1 の出力が“０”になると図５（Ｉ）に示さ
れるようにＱＫ1 がＯＮとなりＣK に充電された電圧が
放電される。
【００１４】したがって、図５（Ａ）に示されるよう
に、ボトム電圧が１Ｖでピーク電圧が３Ｖの鋸歯状波が
発生され、鋸歯状波の立上り時間は抵抗ＲＫ2 によって
２ｍｓに、また立下り時間は抵抗ＲＫ1 によって２００
μｓになるよう調整されている。
に、ボトム電圧が１Ｖでピーク電圧が３Ｖの鋸歯状波が
発生され、鋸歯状波の立上り時間は抵抗ＲＫ2 によって
２ｍｓに、また立下り時間は抵抗ＲＫ1 によって２００
μｓになるよう調整されている。
【００１５】またアンドＡＮＤ2 およびＡＮＤ3 の出力
は図５（Ｊ）（Reset ）および図５（Ｋ）（Transfer）
に示す信号が後述する積分部７および積分値保持部８に
出力される。
は図５（Ｊ）（Reset ）および図５（Ｋ）（Transfer）
に示す信号が後述する積分部７および積分値保持部８に
出力される。
【００１６】つぎに差電圧検出部５および電流・時間変
換部６の動きを図３を参照して説明する。差電圧検出部
５は負荷１と直列に接続された電流検出抵抗（ＲCS）３
に負荷１に流れる電流によって発生する電圧を差動増幅
器Ａdfで増幅して電流・時間変換部６に出力（図５
（Ｌ））する。
換部６の動きを図３を参照して説明する。差電圧検出部
５は負荷１と直列に接続された電流検出抵抗（ＲCS）３
に負荷１に流れる電流によって発生する電圧を差動増幅
器Ａdfで増幅して電流・時間変換部６に出力（図５
（Ｌ））する。
【００１７】なお差動増幅器Ａdfより出力される電圧は
規定の電力が負荷１に供給されている状態では、ＲCS３
の抵抗値またはＡdfの利得を変化させて２Ｖとなるよう
に調整されている。
規定の電力が負荷１に供給されている状態では、ＲCS３
の抵抗値またはＡdfの利得を変化させて２Ｖとなるよう
に調整されている。
【００１８】電流・時間変換部６では、差電圧検出部５
で検出された電圧（負荷電流）（図５（Ｌ））と鋸歯状
波発生部４で発生した鋸歯状波電圧（図５（Ａ））とを
コンパレータＣＰC し、その出力（図５（Ｍ））をＦＦ
２に出力する。
で検出された電圧（負荷電流）（図５（Ｌ））と鋸歯状
波発生部４で発生した鋸歯状波電圧（図５（Ａ））とを
コンパレータＣＰC し、その出力（図５（Ｍ））をＦＦ
２に出力する。
【００１９】ＦＦ２は鋸歯状波発生部４のＡＮＤ1 の出
力（図５（Ｄ））の立上りでＯＮとなり、コンパレータ
ＣＰC の出力（図５（Ｍ））の立上りでＯＦＦとなり電
流値に見合う時間を出力（図５（Ｎ））（Integrate ）
し、また反転信号をTerminate 信号として出力する。
力（図５（Ｄ））の立上りでＯＮとなり、コンパレータ
ＣＰC の出力（図５（Ｍ））の立上りでＯＦＦとなり電
流値に見合う時間を出力（図５（Ｎ））（Integrate ）
し、また反転信号をTerminate 信号として出力する。
【００２０】つぎに図４を参照して積分部７、積分値保
持部８および電圧制御部２について説明する。積分部７
は負荷１に供給される電圧をオペアンプＡb を介してオ
ペアンプＡsに入力し、容量Ｃs を充電して積分する。
持部８および電圧制御部２について説明する。積分部７
は負荷１に供給される電圧をオペアンプＡb を介してオ
ペアンプＡsに入力し、容量Ｃs を充電して積分する。
【００２１】容量Ｃs への充電はスイッチＳＷ−Ｓのオ
ンの期間（図５（Ｎ））充電され、またこの期間スイッ
チＳＷ−Ｔはオフとなって開放状態となっている。容量
Ｃs で積分された電圧（図５（Ｏ））は積分値保持部８
に出力される。
ンの期間（図５（Ｎ））充電され、またこの期間スイッ
チＳＷ−Ｔはオフとなって開放状態となっている。容量
Ｃs で積分された電圧（図５（Ｏ））は積分値保持部８
に出力される。
【００２２】積分値保持部８はスイッチＳＷ−ＲＳと容
量Ｃr で構成される。スイッチＳＷ−ＲＳは鋸歯状波発
生部４のＡＮＤ3 が“１”の期間（図５（Ｋ））オンと
なり容量Ｃr に積分された電圧を充電して保持する。
量Ｃr で構成される。スイッチＳＷ−ＲＳは鋸歯状波発
生部４のＡＮＤ3 が“１”の期間（図５（Ｋ））オンと
なり容量Ｃr に積分された電圧を充電して保持する。
【００２３】また積分部７の容量Ｃs に積分された電圧
は積分値保持が完了するとスイッチＳＷ−Ｒがオン（図
５（Ｊ））となって放電される。電圧制御部２はコンパ
レータＣＰdrによって積分値保持部８で保持されている
電圧と規定値とを比較する。
は積分値保持が完了するとスイッチＳＷ−Ｒがオン（図
５（Ｊ））となって放電される。電圧制御部２はコンパ
レータＣＰdrによって積分値保持部８で保持されている
電圧と規定値とを比較する。
【００２４】規定値は負荷１の供給電力によって規定さ
れる。したがって供給電力が規定値以下のときはコンパ
レータＣＰdrより“０”が出力され、規定値以上のとき
は“１”が出力される。コンパレータＣＰdrの出力が
“０”、すなわち供給電力が規定値以下のときは、供給
電圧を上げるように動作する。
れる。したがって供給電力が規定値以下のときはコンパ
レータＣＰdrより“０”が出力され、規定値以上のとき
は“１”が出力される。コンパレータＣＰdrの出力が
“０”、すなわち供給電力が規定値以下のときは、供給
電圧を上げるように動作する。
【００２５】すなわち、ＣＰdrの出力が“０”のときは
トランジスタＱdr1 とＱdr2 のコレクタの交点は「Hig
h」レベルが出力され、抵抗Ｒdrおよび容量Ｃdrで構成
され低域濾波回路を介してオペアンプＡbfおよびトラン
ジスタＱb1およびＱb2で構成される電圧フォロワ回路に
入力される。
トランジスタＱdr1 とＱdr2 のコレクタの交点は「Hig
h」レベルが出力され、抵抗Ｒdrおよび容量Ｃdrで構成
され低域濾波回路を介してオペアンプＡbfおよびトラン
ジスタＱb1およびＱb2で構成される電圧フォロワ回路に
入力される。
【００２６】低域濾波回路よりの出力（容量Ｃdrの電
圧）が高くなると、電圧フォロワ回路はトランジスタＱ
b2のコレクタ電圧を容量Ｃdrの電圧と等しくなるよう制
御して負荷１への供給電圧を上昇される。
圧）が高くなると、電圧フォロワ回路はトランジスタＱ
b2のコレクタ電圧を容量Ｃdrの電圧と等しくなるよう制
御して負荷１への供給電圧を上昇される。
【００２７】またコンパレータＣＰdrの出力が“１”、
すなわち供給電力が規定値以下の場合は逆に負荷への供
給電圧を下げるように動作する。なお抵抗Ｒdrおよび容
量Ｃdrで構成される低域濾波器の時定数は鋸歯状波発生
部４が発生する鋸歯状波の発生周期より十分長く設定さ
れる。
すなわち供給電力が規定値以下の場合は逆に負荷への供
給電圧を下げるように動作する。なお抵抗Ｒdrおよび容
量Ｃdrで構成される低域濾波器の時定数は鋸歯状波発生
部４が発生する鋸歯状波の発生周期より十分長く設定さ
れる。
【００２８】
【発明の効果】以上説明したように、負荷に供給される
電力を、供給される電流値を時間に置換え、負荷に供給
される電圧値を電流値に相当する時間積分して得るよう
にしたので、従来のような乗算に伴う対数処理を要せ
ず、価格および規模を低減させると共に演算精度を上げ
ることができる。
電力を、供給される電流値を時間に置換え、負荷に供給
される電圧値を電流値に相当する時間積分して得るよう
にしたので、従来のような乗算に伴う対数処理を要せ
ず、価格および規模を低減させると共に演算精度を上げ
ることができる。
【図１】本発明の実施例の構成図である。
【図２】同実施例の鋸歯状波発生部の構成図である。
【図３】同実施例の差電圧検出部および電流・時間変換
部の構成図である。
部の構成図である。
【図４】同実施例の積分部、積分値保持部および電圧制
御部の構成図である。
御部の構成図である。
【図５】同実施の各部の動作タイミングチャートであ
る。
る。
１ 負荷 ２ 電圧制御部 Ｃdr コンパレータ Ｑdr1 ，Ｑdr2 ，Ｑb1，Ｑb2 トランジスタ Ｒdr 抵抗 Ｃdr 容量 Ａbf オペアンプ ３ 電流検出抵抗
（ＲCS） ４ 鋸歯状波発生部 Ｃk ，Ｃ1 ，Ｃ2 容量 Ａk オペアンプ ＣＰKL，ＣＰKH，ＣＰd1，ＣＰd2 コンパレータ ＦＦ１ フリップフロップ Ｒ1 ，Ｒ2 ，ＲＫ1 ，ＲＫ2 抵抗 ＡＮＤ1 アンド回路 ＱＫ1 ，ＱＫ2 トランジスタ ５ 差電圧検出部 Ａdf 差動増幅器 ６ 電流・時間変換部 ＣＰc コンパレータ ＦＦ２ フリップフロップ ７ 積分部 Ａb ，Ａs オペアンプ Ｃs 容量 ＳＷ−Ｓ，ＳＷ−Ｔ，ＳＷ−Ｒ スイッチ ８ 積分値保持部 Ｃr 容量
（ＲCS） ４ 鋸歯状波発生部 Ｃk ，Ｃ1 ，Ｃ2 容量 Ａk オペアンプ ＣＰKL，ＣＰKH，ＣＰd1，ＣＰd2 コンパレータ ＦＦ１ フリップフロップ Ｒ1 ，Ｒ2 ，ＲＫ1 ，ＲＫ2 抵抗 ＡＮＤ1 アンド回路 ＱＫ1 ，ＱＫ2 トランジスタ ５ 差電圧検出部 Ａdf 差動増幅器 ６ 電流・時間変換部 ＣＰc コンパレータ ＦＦ２ フリップフロップ ７ 積分部 Ａb ，Ａs オペアンプ Ｃs 容量 ＳＷ−Ｓ，ＳＷ−Ｔ，ＳＷ−Ｒ スイッチ ８ 積分値保持部 Ｃr 容量
Claims (2)
- 【請求項１】 負荷に直列に接続された抵抗に生ずる電
圧を検出する差電圧検出部と、 前記差電圧検出部で検出された電圧に対応する時間を出
力する電流・時間変換部と、 負荷に加わる電圧を前記電流・時間変換部より出力され
る時間積分する積分部と、 前記積分部で積分された電圧を保持する積分値保持部
と、 前記積分値保持部で保持された電圧と規定値とを比較
し、比較出力値に応じて前記負荷に供給する電圧を制御
する電圧制御部と、を備えたことを特徴とする定電力供
給装置。 - 【請求項２】 前記電流・時間変換部の前記差電圧検出
部で検出された電圧に対応する時間を、規定の立上時間
で鋸歯状波が繰返し発生する鋸歯状波発生部を設け、鋸
歯状波発生開始より鋸歯状波電圧が前記差電圧検出部で
検出された電圧と等しくなるまでの時間とするようにし
たことを特徴とする請求項１記載の定電力供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043612A JP4071444B2 (ja) | 2001-02-20 | 2001-02-20 | アナログ回路式定電力供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043612A JP4071444B2 (ja) | 2001-02-20 | 2001-02-20 | アナログ回路式定電力供給装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002243775A true JP2002243775A (ja) | 2002-08-28 |
| JP4071444B2 JP4071444B2 (ja) | 2008-04-02 |
Family
ID=18905748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001043612A Expired - Fee Related JP4071444B2 (ja) | 2001-02-20 | 2001-02-20 | アナログ回路式定電力供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4071444B2 (ja) |
-
2001
- 2001-02-20 JP JP2001043612A patent/JP4071444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4071444B2 (ja) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11418113B2 (en) | Inductor current emulator circuit and inductor current emulation method | |
| CN114094824B (zh) | 一种开关电源电路及控制方法 | |
| JPH0420238B2 (ja) | ||
| JP2005150550A (ja) | ソレノイド駆動装置 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4423971B2 (ja) | 平均電流検出回路 | |
| JP2002243775A (ja) | 定電力供給装置 | |
| US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
| CN112104373A (zh) | 一种电流频率转换电路及方法 | |
| CN112769334B (zh) | 一种供电电路的控制电路及供电电路 | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JPH0566250A (ja) | 電気量積算装置 | |
| CN101211192A (zh) | 模拟光能电路 | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JPH0563523A (ja) | 波形発生装置 | |
| JP2585554B2 (ja) | 電源装置 | |
| JPH09269259A (ja) | 重量検査装置用ａ／ｄ変換器 | |
| JP3097070B2 (ja) | インバータの制御回路 | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
| JPH0583007B2 (ja) | ||
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPS63101722A (ja) | 温度検出回路 | |
| JPS5948429B2 (ja) | 演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |