JP2002231851A - 回路基板及びこの回路基板を用いた混成集積回路 - Google Patents

回路基板及びこの回路基板を用いた混成集積回路

Info

Publication number
JP2002231851A
JP2002231851A JP2001025579A JP2001025579A JP2002231851A JP 2002231851 A JP2002231851 A JP 2002231851A JP 2001025579 A JP2001025579 A JP 2001025579A JP 2001025579 A JP2001025579 A JP 2001025579A JP 2002231851 A JP2002231851 A JP 2002231851A
Authority
JP
Japan
Prior art keywords
semiconductor
protrusions
circuit board
protective film
fixing region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001025579A
Other languages
English (en)
Inventor
Kenji Fujimoto
健治 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001025579A priority Critical patent/JP2002231851A/ja
Publication of JP2002231851A publication Critical patent/JP2002231851A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 実装時に、半導体素子を固着する接着剤の厚
みを均一化することが出来る回路基板を提供する。 【解決手段】 絶縁性基板１１、この絶縁性基板１１の
一方の主面に選択的に形成された厚膜配線導体１３、こ
の厚膜配線導体１３の表面の一部、及び絶縁性基板１１
の表面の一部を選択的に被覆する保護膜１５、この保護
膜１５の開口部に設けられた半導体固着領域２１の内部
に配置された厚さの等しい複数個の突起部３１，３２，
３３，３４とを有する。突起部３１，３２，３３，３４
は、半導体固着領域２１内に、開口部の内壁に沿って配
置される。半導体素子を半導体固着領域２１に固着する
際に、半導体固着領域２１の内部に塗布される接着剤４
３の厚さが、突起部３１，３２，３３，３４により、均
一になるので、半導体素子を安定且つ強固に接着した、
混成集積回路が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、混成集積回路（ハ
イブリッドＩＣ）用の回路基板及びそれを利用した混成
集積回路に関する。
【０００２】
【従来の技術】半導体集積回路は、モノリシック集積回
路と混成集積回路とに大別される。混成集積回路には、
絶縁性基板からなる回路基板の一方の主面に導体パター
ンが形成され、この導体パターンを介してトランジスタ
などの半導体能動素子（半導体チップ）や抵抗、コンデ
ンサなどの受動素子が搭載されている。
【０００３】
【発明が解決しようとする課題】ところで、絶縁性基板
（回路基板）上にチップ状態の半導体能動素子（以下に
おいて、チップ状態の半導体能動素子を単に「半導体素
子」という。）を固着するときに、接着剤を用いている
が、この接着剤の厚みは所望の接着強度を得るためには
均一であることが望ましい。
【０００４】しかしながら、従来の回路基板では、半導
体素子を絶縁性基板に固着する接着剤の厚みを均一にす
ることが難しいという問題があった。
【０００５】上記問題点に鑑み、本発明は実装時に、半
導体素子を固着するための接着剤の厚みを均一化するこ
とが出来る回路基板を提供することを目的とする。
【０００６】本発明の他の目的は、半導体素子を固着し
ている領域の接着剤の厚みが均一で、実装信頼性の高い
混成集積回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の特徴は、（イ）絶縁性基板、（ロ）
この絶縁性基板の一方の主面に選択的に形成された配線
導体、（ハ）この配線導体の表面の一部、及び絶縁性基
板の表面の一部を選択的に被覆する保護膜、（ニ）この
保護膜の開口部に設けられた半導体固着領域の内部に配
置された厚さの等しい複数個の突起部とを有する回路基
板としたことである。「絶縁性基板」は、実質的に平板
形状をなし、一方の主面（面積が最大若しくは２番目に
大きな面）と、これに対向した他方の主面を有する。即
ち、いずれか一方が「表面」、他方が「裏面」と解釈出
来る関係にある対向した２つの面が定義される。「配線
導体」は、スクリーン印刷等を利用して形成する厚膜配
線でも、真空蒸着やスパッタリング法で形成した金属薄
膜をフォトリソグラフィ工程でパターニングした薄膜配
線でもかまわない。「半導体固着領域」は、この内部に
半導体素子（半導体チップ）を搭載するための領域であ
る。半導体素子は、半導体固着領域を介して、絶縁性基
板に固着される。
【０００８】本発明の第１の特徴に係る回路基板は、保
護膜を除去して設けた開口部で定義される半導体固着領
域内に、厚さの等しい複数個の突起部を設けることで、
この厚さの等しい複数個の突起部が、スペーサとして機
能し、半導体素子と絶縁性基板の表面との間が均一に離
間される。このため、半導体素子を接着剤を介して絶縁
性基板に固着させる際に、半導体固着領域内における接
着剤の厚さを均一にすることが出来る。半導体固着領域
内には、絶縁性基板が露出していても良く、配線導体と
同様な金属層の表面が露出する構造でもかまわない。
【０００９】本発明の第１の特徴に係る回路基板におい
て、複数個の突起部は、それぞれ保護膜と同じ材料によ
り構成されていることが好ましい。複数個の突起部を保
護膜と同じ材料で形成することで、保護膜の形成と同時
に複数個の突起部の形成を行うことが出来るので、工程
の簡略化が可能になる。又、本発明の第１の特徴に係る
回路基板において、複数個の突起部は、半導体固着領域
内に搭載予定の半導体素子のチップ端面に平行な辺から
構成される矩形の外形線に沿って、それぞれ配置されて
いることが好ましい。このような、複数個の突起部の配
置により、半導体素子は、複数個の突起部によってその
外縁部分で支持されるようになり、より高精度且つ安定
な固着が可能になる。更に、本発明の第１の特徴に係る
回路基板において、複数個の突起部と保護膜の開口部の
内壁とをそれぞれ接続する接続部を有することが好まし
い。即ち、複数個の突起部は、半導体固着領域を囲む保
護膜から延伸した一体の膜として構成される。スペーサ
として機能させる複数個の突起部を保護膜から連続した
構成とすることで、半導体素子固着前の回路基板として
提供される際に、複数個の突起部が絶縁性基板の表面か
らはがれ落ちる問題を抑制出来る。
【００１０】本発明の第２の特徴は、（イ）絶縁性基
板、（ロ）この絶縁性基板の一方の主面に選択的に形成
された配線導体、（ハ）この配線導体の表面の一部、及
び絶縁性基板の表面の一部を選択的に被覆する保護膜、
（ニ）この保護膜の開口部に設けられた半導体固着領域
の内部に配置された厚さの等しい複数個の突起部、
（ホ）半導体固着領域に、複数個の突起部を介して搭載
された半導体素子、（ヘ）半導体固着領域において、絶
縁性基板の一方の主面と半導体素子との間に挿入された
接着剤とを有する混成集積回路としたことを要旨とす
る。即ち、本発明の第１の特徴に係る回路基板の半導体
固着領域の内部に、接着剤を介して、半導体素子を固着
したものである。
【００１１】第１の特徴において説明したように、本発
明の第２の特徴に係る混成集積回路は、半導体固着領域
内にスペーサとして機能する厚さの等しい複数個の突起
部が設けられているので、この複数個の突起部により半
導体素子と絶縁性基板の表面との間が均一に離間され
る。したがって、半導体固着領域の内部における接着剤
の厚さが均一になり、安定且つ強固な接着力が得られ、
実装信頼性が向上する。
【００１２】本発明の第２の特徴に係る混成集積回路に
おいて、複数個の突起部は、それぞれ保護膜と同じ材料
により構成されていることが好ましい。複数個の突起部
を、保護膜と同じ材料で形成することで、複数個の突起
部を、保護膜の形成工程と同時に形成することが出来る
ので、工程数が増えない。又、本発明の第２の特徴に係
る混成集積回路において、複数個の突起部は、半導体固
着領域内に搭載されている半導体素子のチップ端面に平
行な辺からなる矩形の外形線に沿って、それぞれ配置さ
れていることが好ましい。このような、複数個の突起部
の配置のトポロジーにより、絶縁性基板に固着されてい
る半導体素子は、複数個の突起部によって、より均一且
つ安定に、チップの外縁部分が支持出来る。更に、本発
明の第２の特徴に係る混成集積回路において、複数個の
突起部と保護膜の開口部の内壁とをそれぞれ接続する接
続部を更に有することが好ましい。即ち、複数個の突起
部は、半導体固着領域を囲む保護膜から延伸した一体の
膜として構成される。スペーサとして機能させる複数個
の突起部を保護膜から連続した構成とすることで、半導
体素子を実装する工程前の回路基板の段階で、複数個の
突起部が絶縁性基板の表面からはがれ落ちる問題を抑制
出来る。又、半導体素子は、半導体固着領域から延伸し
た接着力の強い突起部によって支持されているので、実
装後の実装信頼性も向上する。
【００１３】
【発明の実施の形態】次に、図面を参照して、本発明の
第１及び第２の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
各部材の寸法の関係や比率は現実のものとは異なること
に留意すべきである。したがって、具体的な各部材の寸
法は以下の説明を斟酌して判断すべきものである。又、
図面相互間においても互いの寸法の関係や比率が異なる
部分が含まれていることは勿論である。
【００１４】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る回路基板１の一方の主面を示す平
面図である。図１に示した回路基板１は、絶縁性基板１
１上に、本発明の配線導体としての厚膜配線導体１３の
みが形成され、未だ半導体素子が実装されていない裸の
状態で、「中間組立体（回路基板組立体）」とも呼べる
段階のものである。本明細書においては、便宜上このよ
うな状態の中間組立体を「回路基板１」と称する。この
回路基板１に、半導体素子が実装されることにより、本
発明の第１の実施の形態に係る混成集積回路が完成する
（図３参照。）本発明の第１の実施の形態に係る回路基
板１は、絶縁性基板１１、この絶縁性基板１１の一方の
主面に選択的に形成された厚膜配線導体１３、この厚膜
配線導体１３の表面の一部、及び絶縁性基板１１の表面
の一部を選択的に被覆する保護膜１５、この保護膜１５
の開口部に設けられた半導体固着領域２１の内部に配置
された厚さの等しい複数個の突起部３１，３２，３３，
３４とを有する。半導体固着領域２１は、この内部に半
導体素子４１（半導体チップ）を搭載するための領域で
ある。又、厚膜配線導体１３にはボンディングパッド１
７が接続されている。更に、この主面上の周辺部近傍に
は、自動チップマウントに用いられる画像認識用標識
（合わせマーク）１９が形成されている。
【００１５】絶縁性基板１１の材料としては、有機系の
種々な合成樹脂、セラミック、ガラス等の無機系の材料
が使用可能である。有機系の樹脂材料としては、フェノ
ール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミ
ド樹脂、フッ素樹脂等が使用可能で、又板状にする際の
芯となる基材は、紙、ガラス布、ガラス基材などが使用
される。セラミック基板の材料としてはアルミナ（Ａｌ
2Ｏ3）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ベリリ
ア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素
（ＳｉＣ）等が使用可能である。更に、鉄、銅などの金
属上に耐熱性の高いポリイミド系の樹脂板を積層して多
層化した金属ベースの基板（金属絶縁基板）でもかまわ
ない。
【００１６】又、厚膜配線導体１３、ボンディングパッ
ド１７、及び画像認識用標識１９は、金（Ａｕ）、銀
（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、及び銅
（Ｃｕ）などの金属を主成分とする厚膜導体ペーストを
スクリーン印刷法によって印刷した後、それを焼成する
ことで同時に形成することが出来る。厚膜配線導体１３
は、１５μｍ〜８０μｍ程度の所定の厚さに形成されて
いる。回路基板１の一方の主面に設けられている保護膜
１５は、厚膜配線導体１３を保護するための絶縁膜であ
る。保護膜１５は、スクリーン印刷法によって形成され
るＰｂＯ−Ｂ2Ｏ3系若しくはＺｎＯ−Ｂ2Ｏ3系等の低融
点ガラス膜、或いはフェノール系及びエポキシ系樹脂等
で構成すれば良い。保護膜１５は、回路基板１の一方の
主面の全体にわたってほぼ均一な厚さで形成される。保
護膜１５の厚さは１０μｍ〜４０μｍ程度にすれば良
い。一方、ボンディングパッド１７及び画像認識用標識
１９は保護膜１５によって被覆されておらず露出してい
る。
【００１７】回路基板１のほぼ中央部に配置された保護
膜１５が除去されたほぼ四角形上の半導体固着領域２１
には、半導体素子（半導体チップ）が固着される（図３
参照。）。そして、本発明の第１の実施の形態では、こ
の半導体固着領域２１に、図１に示すように、保護膜１
５と同じ材料によって形成された複数個の突起部３１，
３２，３３，３４が設けられている。この複数個の突起
部３１，３２，３３，３４は、スクリーン印刷法によっ
て、低融点ガラスのガラスペーストを塗布後、熱処理に
より硬化（焼成）して保護膜１５を形成する際に、保護
膜１５と同一工程で、同時に形成されたものである（或
いは、保護膜１５形成のために、フェノール系及びエポ
キシ系樹脂等を塗布し硬化する際に、保護膜１５と同一
工程で形成されたものである。）。このように、複数個
の突起部３１，３２，３３，３４を保護膜１５と同じ材
料により形成することで、保護膜１５の形成工程と同一
工程で、同時に複数個の突起部３１，３２，３３，３４
の形成を行うことが出来るので、工程の簡略化が可能に
なる。又、これらの各突起部３１，３２，３３，３４
を、保護膜１５と同時に形成することにより、保護膜１
５と実質的に同一の厚みを有して、均一な厚みに統一す
ることが容易となる。
【００１８】図２は、図１の半導体素子（半導体チッ
プ）４１を搭載・固着する半導体固着領域２１を拡大し
て示す図面である。半導体素子（半導体チップ）４１の
チップ端面が構成する外形線を、図２において点線で示
す。複数個の突起部３１，３２，３３，３４は、図２に
示すように、半導体固着領域２１内の中央部に４個設け
られている。即ち、半導体固着領域２１の第１の辺２３
に沿って長手に形成された第１の突起部３１と、半導体
固着領域２１の第２の辺２５に沿って長手に形成された
第２の突起部３２と、半導体固着領域２１の第３の辺２
７に沿って長手に形成された第３の突起部３３と、半導
体固着領域２１の第４の辺２９に沿って長手に形成され
た第４の突起部３４とが、半導体固着領域２１の内部に
配置されている。図２に示すように、複数個の突起部３
１，３２，３３，３４を、半導体素子４１のチップ端面
に平行な辺からなる矩形に沿って、それぞれ配置するこ
とにより、半導体素子４１は、複数個の突起部３１，３
２，３３，３４によってその外縁部分で均一に支持され
るようになり、より高精度且つ安定な固着が可能にな
る。
【００１９】図３は、図２に示した第１の実施の形態に
係る回路基板１のＡ−Ａ線に沿う断面図に対応する。即
ち、第１の実施の形態に係る回路基板１の半導体固着領
域２１に対して、接着剤４３を介して半導体素子４１を
固着した状態での本発明の第１の実施の形態に係る混成
集積回路の部分的な断面図である。
【００２０】図３に示すように、本発明の第１の実施の
形態に係る混成集積回路は、図１及び図２に示した回路
基板１の保護膜１５の開口部により定義された半導体固
着領域２１の内部に、半導体素子４１を搭載している。
半導体素子４１は、パワーＩＣ，イメージセンサ、メモ
リ、ＬＳＩ，ＶＬＳＩ，ＵＬＳＩ，ＧＳＩ等の集積回路
でも、ダイオード、ＩＧＢＴ、電界効果トランジスタ
（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、バイポ
ーラトランジスタ（ＢＪＴ）、静電誘導サイリスタ（Ｓ
Ｉ）、ＧＴＯサイリスタ等の個別半導体素子（個別デバ
イス）でもかまわない。図３に示すように、半導体素子
４１は、集積回路若しくは個別デバイスの微細パターン
及びチップ側ボンディングパッドが配設された表面部を
上側に向けたフェイスアップ方式で回路基板１の表面上
に取り付けられている（実装されている）。
【００２１】そして、厚さの等しい複数個の突起部３
１，３３（図３においては、４個の突起部３１，３２，
３３，３４の内、突起部３１，３３のみが、断面上に現
れている。）が、半導体固着領域２１の内部に設けられ
ている。このため、半導体固着領域２１の内部におい
て、突起部３１，３３を介して半導体素子４１が搭載さ
れ、固着されている。固着に際しては、更に、半導体固
着領域２１の内部において、絶縁性基板１１の一方の主
面と半導体素子４１との間に接着剤４３が挿入されてい
る。実際には、半導体素子４１は、図２において点線で
示す半導体素子４１の外周縁に沿って配置された４つの
突起部３１，３２，３３，３４により、その底面の水平
レベルを決定されている。このため、図３に示すよう
に、半導体素子４１を固着するための接着剤４３は、こ
の複数個の突起部３１，３２，３３，３４によりその厚
さが規制されることになる。したがって、接着剤４３の
塗布工程における接着剤４３の塗布均一性に、ばらつき
が出たとしても、半導体素子４１が固着される際には、
その厚みは常に複数個の突起部３１，３２，３３，３４
の厚さと同じ厚さになる。なお、図３では図示を省略し
ているが、半導体素子４１の表面の複数のチップ側ボン
ディングパッドと、回路基板１の対応するボンディング
パッド１７（図１参照。）とは、金（Ａｕ）線、若しく
はアルミニウム（Ａｌ）線等のボンディングワイヤ（若
しくはボンディングリボン）で、互いに接続されてい
る。
【００２２】半導体素子４１の表面の複数のチップ側ボ
ンディングパッドは、例えば、半導体素子（半導体チッ
プ）４１の素子形成面に形成された１×１０１８ｃｍ
−３〜１×１０２１ｃｍ−３程度のドナー若しくはアク
セプタがドープされた複数の高不純物密度領域（ソース
領域／ドレイン領域、若しくはエミッタ領域／コレクタ
領域等）等にそれぞれ、接続されている。そして、この
複数の高不純物密度領域にオーミック接触するように、
アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａ
ｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数の
電極層が形成されている。そしてこの複数の電極層の上
部には、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、
窒化膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなる
パッシベーション膜が形成されている。そして、パッシ
ベーション膜の一部に複数の電極層を露出するように複
数の開口部（窓部）を設け、複数のチップ側ボンディン
グパッドを構成している。或いは、複数の電極層と金属
配線で接続された他の金属パターンとして、複数のボン
ディングパッドを形成してもかまわない。又、ＭＯＳＦ
ＥＴ等であれば、ポリシリコンゲート電極にアルミニウ
ム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，
Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数のチップ側ボ
ンディングパッドを形成することが可能である。或い
は、複数のポリシリコンゲート電極に接続されたゲート
配線等の複数の信号線を介して、他の複数のチップ側ボ
ンディングパッドを設けても良い。ポリシリコンからな
るゲート電極の代わりに、タングステン（Ｗ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これら
のシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）
等、或いはこれらのシリサイドを用いたポリサイド等か
らなるゲート電極でもかまわない。
【００２３】更に、図示を省略しているが、半導体固着
領域２１の近傍は、封止用樹脂を用いて、半導体素子４
１を封止（モールド）して、本発明の第１の実施の形態
に係る混成集積回路が構成されている。
【００２４】本発明の第１の実施の形態に係る混成集積
回路においては、半導体固着領域２１内にスペーサとし
て機能する厚さの等しい複数個の突起部３１，３２，３
３，３４が設けられているので、この複数個の突起部３
１，３２，３３，３４により半導体素子４１と絶縁性基
板１１の表面との間が均一に離間される。したがって、
半導体固着領域２１の内部における接着剤４３の厚さが
均一になり、安定且つ強固な接着力が得られ、混成集積
回路の実装信頼性が向上する。
【００２５】本発明の第１の実施の形態に係る混成集積
回路の製造方法は、おおよそ以下の手順で実施される。
【００２６】（イ）まず、複数の混成集積回路分の回路
基板を形成することの出来る大面積の絶縁性基板（親基
板）を準備する。この親基板の一方の主面（第１主
面）、及びこの一方の主面に対向した他方の主面（第２
主面）に、それぞれ一定幅の複数のパンチング・ゾーン
（スクライブライン）を、格子状に定義する。パンチン
グ・ゾーンの定義により、周期的に配置された複数の矩
形領域も定義される。即ち、この複数の矩形領域は、パ
ンチング・ゾーンのそれぞれを挟んで、周期的に配置さ
れた領域である。そして、この複数の矩形領域の内部
に、個々の回路基板１に対応する構造体を形成する。こ
のため、先ず、この複数の矩形領域のそれぞれの内部に
複数の導体パターン（１３，１７，１９）を形成する。
具体的には、親基板の第１主面の、それぞれの矩形領域
（回路基板）ごとに、厚膜配線導体１３、複数のボンデ
ィングパッド１７、画像認識用標識１９を、厚膜導体ペ
ーストをスクリーン印刷法によって印刷形成する。
【００２７】（ロ）次に、この親基板に熱処理を施して
厚膜導体ペーストを硬化（焼成）させて、各矩形領域
に、個々の回路基板１ごとの厚膜配線導体１３、複数の
ボンディングパッド１７及び画像認識用標識１９などの
導体パターンを周期的に形成する。
【００２８】（ハ）次に、複数の導体パターン（１３，
１７，１９）が、矩形領域にそれぞれ形成された第１主
面側において、厚膜配線導体１３の上部にガラスペース
トを、スクリーン印刷法によって選択的に塗布する。こ
のときガラスペーストを印刷するパターンは、複数のボ
ンディングパッド１７、画像認識用標識１９及び半導体
固着領域２１となる予定の部分を被覆しないような印刷
パターンを用いる。この印刷パターンは、更に、図２に
示すように、半導体固着領域２１内の露出する絶縁性基
板１１の表面に、半導体固着領域２１を定義する窓部内
壁に沿って、複数個の突起部３１，３２，３３，３４が
形成されるようなパターンである。
【００２９】（ニ）次に、この親基板に熱処理を施して
ガラスペーストを硬化（焼成）させて、厚膜配線導体１
３の上部にガラス膜から構成される保護膜１５を選択的
に形成する。このとき、図２に示すように、半導体固着
領域２１内の中央部に、複数個の突起部３１，３２，３
３，３４が同時に形成される。この結果、親基板の第１
主面側において、周期的に配置された矩形領域に、それ
ぞれ収納された構造体が完成する。このように、複数個
の突起部３１，３２，３３，３４は、保護膜１５と同じ
ガラス材料から構成されるため、保護膜１５の形成と同
時に形成することが出来る。したがって、複数個の突起
部３１，３２，３３，３４形成のための新たな工程を必
要としない。
【００３０】（ホ）次に、親基板をプレス機のステージ
に搭載する。そして、親基板の第２主面のパンチング・
ゾーンに、雄型となる切断用プレス機の打ち抜き用上型
を当接させて、打ち抜き加工を用いて、親基板を複数の
回路基板１に分割する。
【００３１】（へ）次に、分割された回路基板１の半導
体固着領域２１の内部に、接着剤４３を塗布する。そし
て、画像認識用標識１９からの信号を光学的に検出しな
がら、自動チップマウントを用いて、半導体素子４１を
半導体固着領域２１に搭載（マウント）する。更に、こ
の回路基板１に熱処理を施して接着剤４３を硬化させ、
半導体素子４１を半導体固着領域２１の露出した絶縁性
基板１１に固着する。スペーサとして機能する複数個の
突起部３１，３２，３３，３４によって、半導体素子４
１と絶縁性基板１１の表面との間が均一に離間している
ので、この部分における硬化後の接着剤４３の厚さは均
一になる。
【００３２】（ト）そして、回路基板１に固着された半
導体素子４１の表面の複数のチップ側ボンディングパッ
ドと、図１に示した回路基板１の対応するボンディング
パッド１７とを、金（Ａｕ）線、若しくはアルミニウム
（Ａｌ）線等のボンディングワイヤで、互いに接続す
る。ボンディング終了後、半導体固着領域２１に封止用
樹脂を滴下して、半導体素子４１をモールドする。封止
用樹脂でモールドされた回路基板１を熱処理により硬化
すれば、本発明の第１の実施の形態に係る混成集積回路
が完成する。
【００３３】［第１の実施の形態の変形例］本発明の第
１の実施の形態に係る回路基板１及びこの回路基板１を
用いた混成集積回路において、複数個の突起部３１，３
２，３３，３４を半導体固着領域２１の周縁に沿って四
方に配置するばかりではなく、いずれか、並行する２つ
の辺に沿って配置するだけでも、半導体素子４１を固着
したとき接着剤４３の厚さを均一化出来る。
【００３４】また、点状若しくはＬ字形状の複数個の突
起部を、半導体固着領域２１を定義する矩形の４角に配
置しても良い。また、この４角に配置された複数個の突
起部と、半導体固着領域２１を定義する矩形の４辺に平
行に配置された突起部３１，３２，３３，３４とを組み
合わせて用いても良い。
【００３５】更に、回路基板１に固着させる半導体素子
４１の外周縁に沿うように、複数の点状の複数個の突起
部３１，３２，３３，３４，・・・・・・・を周期的に点在さ
せても良い。この場合、複数個の突起部３１，３２，３
３，３４，・・・・・・・の数は４個に限られず、６個、８
個、１２個、２４個、・・・・・等任意に選択可能である。
【００３６】このように、本発明の第１の実施の形態に
係る回路基板１及びこの回路基板１を用いた混成集積回
路における複数個の突起部３１，３２，３３，３４，・・
・・・・・の形状、大きさ、構造、トポロジー及び配置等
は、様々な変形例が可能である。
【００３７】（第２の実施の形態）本発明の第１の実施
の形態の説明では、複数個の突起部３１，３２，３３，
３４を保護膜１５と離間した位置に島状に配置した。し
かし、これに代えて、図４に示すように、複数個の突起
部３１，３２，３３，３４を、保護膜１５の半導体固着
領域２１を構成する開口部の内壁（周縁）から、半導体
固着領域２１の中心方向（内部方向）へ向かって連続的
に延伸するように配置した回路基板２を構成しても良
い。
【００３８】図４では、図示を省略しているが、本発明
の第２の実施の形態に係る回路基板２は、第１の実施の
形態に係る回路基板１と同様に、絶縁性基板１１の一方
の主面に選択的に形成された厚膜配線導体を有してい
る。そして、この厚膜配線導体の表面の一部、及び絶縁
性基板１１の表面の一部を選択的に被覆するように保護
膜１５が堆積され、この保護膜１５の開口部に半導体固
着領域２１が形成されている。
【００３９】言い換えれば、本発明の第２の実施の形態
に係る回路基板２は、複数個の突起部３１，３２，３
３，３４と保護膜１５の開口部の内壁とをそれぞれ接続
する接続部５１，５２，５３，５４を更に有する。第１
の突起部３１は第１の接続部５１を介して、第２の突起
部３２は第２の接続部５２を介して、第３の突起部３３
は第３の接続部５３を介して、そして、第４の突起部３
４は第４の接続部５４を介して、保護膜１５の開口部の
内壁にそれぞれ接続されている。このため、複数個の突
起部３１，３２，３３，３４は、半導体固着領域２１を
囲む保護膜１５から延伸した一体の膜として構成されて
いる。スペーサとして機能させる複数個の突起部３１，
３２，３３，３４を保護膜１５から連続した構成として
いるので、半導体素子４１を実装する工程の前に、回路
基板２として準備する際に、複数個の突起部３１，３
２，３３，３４が絶縁性基板１１の表面からはがれ落ち
る問題を抑制出来る。
【００４０】このような第２の実施の形態に係る回路基
板２の複数個の突起部３１，３２，３３，３４の配置で
も、第１の実施の形態と同様に、半導体素子４１を固着
させるときに複数個の突起部３１，３２，３３，３４に
よって接着剤４３の厚さが規制される。このため、半導
体固着領域２１における接着剤４３の厚さが均一にな
り、所望の接着強度を得ることが出来る。
【００４１】（その他の実施の形態）以上のように、本
発明を適用した第１及び第２の実施の形態を説明した
が、第１及び第２の実施の形態の開示の一部をなす論述
及び図面はこの発明を限定するものであると理解すべき
ではない。第１及び第２の実施の形態の開示の趣旨から
当業者には様々な代替実施形態や実施例、及び運用形態
が明らかとなろう。
【００４２】例えば、第１及び第２の実施の形態におい
ては、保護膜１５の開口部に露出した絶縁性基板１１の
表面を半導体固着領域２１として用いる場合を説明し
た。しかし、半導体固着領域２１の内部に、厚膜配線パ
ターンからなる金属層の表面を露出するように、構成し
ても良い。例えば、半導体素子４１の裏面電極と、半導
体固着領域２１に露出した厚膜配線パターン（グランド
パターン）とを、導電性接着剤で接続する場合も、複数
個の突起部３１，３２，３３，３４により、導電性接着
剤の厚さが規制されることになる。したがって、導電性
接着剤の塗布工程における導電性接着剤の塗布均一性
に、ばらつきが出たとしても、半導体素子４１が固着さ
れる際には、導電性接着剤の厚みは常に複数個の突起部
３１，３２，３３，３４の厚さと同じ厚さになる。
【００４３】又、第１及び第２の実施の形態において
は、スクリーン印刷を利用して形成する厚膜配線導体１
３を例示したが、厚膜配線導体１３の代わりに、真空蒸
着やスパッタリング法で形成した金属薄膜をフォトリソ
グラフィ工程でパターニングした薄膜配線でもかまわな
い。
【００４４】又、厚膜配線導体１３をスクリーン印刷法
で形成する場合を例示したが、絶縁性基板１１上に形成
する導体部分のパターンの形成方法は、種々のサブトラ
クト法及びアディティブ法が採用可能である。サブトラ
クト法としては、銅貼り積層板の銅箔面の導体パターン
として残すべき部分を感光性樹脂を露光して硬化させた
り、非水溶性の塗料などを印刷するなどして保護し、そ
の他の部分を塩化鉄の水溶液などで溶解して除去する方
法でも良く、銅貼り積層板の銅箔面の不要な部分を、機
械的にカッターで切除する方法や、レーザー光で切り取
る方法などでも良い。 アディティブ法は、導電ペー
ストなどをスクリーン印刷法印刷して構成する方法の他
に、無電解メッキ等のメッキ法、基板の必要部分に金属
を蒸着させる方法、ポリイミド被覆された電線を基板上
に接着布線する方法、あらかじめ形成したパターンを基
板に接着する方法等が採用可能である。無電解メッキで
析出した金属層の上に更に通常の電気メッキを施す方法
でも良い。更に、これらのいずれの場合にも強度及び信
頼性を増すなどのために、形成した金属層の上に更に通
常の電気メッキを施しても良い。
【００４５】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
【００４６】
【発明の効果】以上説明したように、本発明の回路基板
によれば、半導体固着領域内に設けられた複数個の突起
部によって、半導体素子と絶縁性基板の表面との間を均
一に離間させることが出来る。
【００４７】このため、本発明の回路基板によれば、半
導体固着領域における接着剤の厚さを均一にすることが
出来る。これにより、半導体素子を半導体固着領域に固
着した際に、所望の接着強度で半導体素子を固着するこ
との出来る。
【００４８】又、本発明によれば、半導体固着領域内に
設けられた複数個の突起部によって、半導体素子と絶縁
性基板の表面との間が均一になり、半導体固着領域にお
ける接着剤の厚さが均一になるため、半導体素子が強固
に固着された実装信頼性の高い混成集積回路を提供する
ことが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路基板の一
方の主面のパターンを示す平面図である。
【図２】図１に示す本発明の第１の実施の形態に係る回
路基板の半導体固着領域を拡大した平面図である。
【図３】本発明の第１の実施の形態に係る混成集積回路
の部分的な断面図で、図２に示した第１の実施の形態に
係る回路基板のＡ−Ａ線に沿う断面図に対応する。
【図４】本発明の第２の実施の形態に係る回路基板の半
導体固着領域を拡大して示す平面図である。
【符号の説明】
１，２ 回路基板 １１ 絶縁性基板 １３ 厚膜配線導体 １５ 保護膜 １７ ボンディングパッド １９ 画像認識用標識 ２１ 半導体固着領域２１ ２３ 半導体固着領域２１の第１の辺 ２５ 半導体固着領域２１の第２の辺 ２７ 半導体固着領域２１の第３の辺 ２９ 半導体固着領域２１の第４の辺 ３１ 第１の突起部 ３２ 第２の突起部 ３３ 第３の突起部 ３４ 第４の突起部 ４１ 半導体素子４１ ４３ 接着剤４３ ５１ 第１の接続部 ５２ 第２の接続部 ５３ 第３の接続部 ５４ 第４の接続部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板と、 前記絶縁性基板の一方の主面に選択的に形成された配線
    導体と、 前記配線導体の表面の一部、及び前記絶縁性基板の表面
    の一部を選択的に被覆する保護膜と、 前記保護膜の開口部に設けられた半導体固着領域の内部
    に配置された厚さの等しい複数個の突起部とを有するこ
    とを特徴とする回路基板。
  2. 【請求項２】 前記複数個の突起部は、それぞれ前記保
    護膜と同じ材料により構成されていることを特徴とする
    請求項１記載の回路基板。
  3. 【請求項３】 前記複数個の突起部は、前記半導体固着
    領域内に搭載予定の半導体素子のチップ端面に平行な辺
    から構成される矩形の外形線に沿う位置に、それぞれ配
    置されていることを特徴とする請求項１又は２記載の回
    路基板。
  4. 【請求項４】 前記複数個の突起部と前記保護膜の前記
    開口部の内壁とをそれぞれ接続する接続部を更に有する
    ことを特徴とする請求項１〜３のいずれか１項記載の回
    路基板。
  5. 【請求項５】 絶縁性基板と、 前記絶縁性基板の一方の主面に選択的に形成された配線
    導体と、 前記配線導体の表面の一部、及び前記絶縁性基板の表面
    の一部を選択的に被覆する保護膜と、 前記保護膜の開口部に設けられた半導体固着領域の内部
    に配置された厚さの等しい複数個の突起部と、 前記半導体固着領域に、前記複数個の突起部を介して搭
    載された半導体素子と、 前記半導体固着領域において、前記絶縁性基板の一方の
    主面と前記半導体素子との間に挿入された接着剤とを有
    することを特徴とする混成集積回路。
  6. 【請求項６】 前記複数個の突起部は、それぞれ前記保
    護膜と同じ材料により構成されていることを特徴とす請
    求項５記載の混成集積回路。
  7. 【請求項７】 前記複数個の突起部は、前記半導体素子
    のチップ端面に平行な辺からなる矩形に沿って、それぞ
    れ配置されていることを特徴とする請求項５又は６記載
    の混成集積回路。
  8. 【請求項８】 前記複数個の突起部と前記保護膜の前記
    開口部の内壁とをそれぞれ接続する接続部を更に有する
    ことを特徴とする請求項５〜７のいずれか１項記載の混
    成集積回路。
JP2001025579A 2001-02-01 2001-02-01 回路基板及びこの回路基板を用いた混成集積回路 Pending JP2002231851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001025579A JP2002231851A (ja) 2001-02-01 2001-02-01 回路基板及びこの回路基板を用いた混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025579A JP2002231851A (ja) 2001-02-01 2001-02-01 回路基板及びこの回路基板を用いた混成集積回路

Publications (1)

Publication Number Publication Date
JP2002231851A true JP2002231851A (ja) 2002-08-16

Family

ID=18890539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025579A Pending JP2002231851A (ja) 2001-02-01 2001-02-01 回路基板及びこの回路基板を用いた混成集積回路

Country Status (1)

Country Link
JP (1) JP2002231851A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110627A1 (ja) * 2015-12-24 2017-06-29 京セラ株式会社 撮像素子実装用基板および撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017110627A1 (ja) * 2015-12-24 2017-06-29 京セラ株式会社 撮像素子実装用基板および撮像装置
JPWO2017110627A1 (ja) * 2015-12-24 2018-10-18 京セラ株式会社 撮像素子実装用基板および撮像装置

Similar Documents

Publication Publication Date Title
KR100540524B1 (ko) 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치, 회로기판 및 전자 기기
RU2146067C1 (ru) Органический кристаллодержатель для интегральных схем с проволочными соединениями
KR20050028791A (ko) 반도체장치
US20230207444A1 (en) Semiconductor device and method for manufacturing the same
US7439614B2 (en) Circuit device with dummy elements
US5978216A (en) Semiconductor package, leadframe, and manufacturing method therefor
JP2735912B2 (ja) インバータ装置
US6110650A (en) Method of making a circuitized substrate
JP2005217445A (ja) 半導体装置の製造方法
JP2002231851A (ja) 回路基板及びこの回路基板を用いた混成集積回路
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP3520764B2 (ja) 半導体装置およびその製造方法
JP7346221B2 (ja) 半導体装置及び半導体装置の製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2735920B2 (ja) インバータ装置
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3526529B2 (ja) 半導体装置の製造方法
JPH08102583A (ja) 配線回路基板
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JPH08125117A (ja) 混成集積回路装置およびその製造方法
JP3203176B2 (ja) 混成集積回路装置およびその製造方法
JP2004179635A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP3378680B2 (ja) 半導体パッケージ
JP3506788B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323