JP2002229965A - コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 - Google Patents
コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法Info
- Publication number
- JP2002229965A JP2002229965A JP2001028268A JP2001028268A JP2002229965A JP 2002229965 A JP2002229965 A JP 2002229965A JP 2001028268 A JP2001028268 A JP 2001028268A JP 2001028268 A JP2001028268 A JP 2001028268A JP 2002229965 A JP2002229965 A JP 2002229965A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- module
- modules
- paths
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 高可用性を実現するコンピュータシステムと
その各モジュール間の通信方法を提供する。 【解決手段】 データを相互にパケット転送する複数の
モジュールを備えるコンピュータシステムにおいて、各
モジュールは、送信するパケットを複数の通信経路のそ
れぞれにより送信先に発信する出力制御部２３と、複数
の通信経路から送信されるパケットを受信し異なる通信
経路から送信された同一のパケットを識別し適正に送信
データを取得する入力制御部２４を備え、入力制御部２
４は、取得済みのパケットを識別する情報を記憶し、受
信したパケットが既に取得済みであるかそうでないかを
識別し、未取得のパケットを受信した場合に当該パケッ
トを新規に取得し、既に取得済みのパケットを受信した
場合に当該パケットを破棄することを特徴とする。
その各モジュール間の通信方法を提供する。 【解決手段】 データを相互にパケット転送する複数の
モジュールを備えるコンピュータシステムにおいて、各
モジュールは、送信するパケットを複数の通信経路のそ
れぞれにより送信先に発信する出力制御部２３と、複数
の通信経路から送信されるパケットを受信し異なる通信
経路から送信された同一のパケットを識別し適正に送信
データを取得する入力制御部２４を備え、入力制御部２
４は、取得済みのパケットを識別する情報を記憶し、受
信したパケットが既に取得済みであるかそうでないかを
識別し、未取得のパケットを受信した場合に当該パケッ
トを新規に取得し、既に取得済みのパケットを受信した
場合に当該パケットを破棄することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムに関し、特に、内部に備えるモジュール間において
パケット転送によりデータを送受するコンピュータシス
テムとそのモジュール間の通信方法に関する。
テムに関し、特に、内部に備えるモジュール間において
パケット転送によりデータを送受するコンピュータシス
テムとそのモジュール間の通信方法に関する。
【０００２】
【従来の技術】図１８は、内部に備える複数のモジュー
ル間においてパケット転送によりデータを送受する従来
のコンピュータシステムの構成を示すブロック図であ
る。
ル間においてパケット転送によりデータを送受する従来
のコンピュータシステムの構成を示すブロック図であ
る。
【０００３】図１８の従来のコンピュータシステムにお
いては、図１９のブロック図に示されるＣＰＵモジュー
ル２０ａと、図２０のブロック図に示される入出力モジ
ュール３０ａ（ＩＯモジュール）とを１対１で接続し、
かつＣＰＵモジュール２０ａ同士をモジュールインター
コネクト４０により接続する構成のコンピュータシステ
ムが示されている。
いては、図１９のブロック図に示されるＣＰＵモジュー
ル２０ａと、図２０のブロック図に示される入出力モジ
ュール３０ａ（ＩＯモジュール）とを１対１で接続し、
かつＣＰＵモジュール２０ａ同士をモジュールインター
コネクト４０により接続する構成のコンピュータシステ
ムが示されている。
【０００４】図１９を参照すると、ＣＰＵモジュール２
０ａは、ＣＰＵ及びメインメモリ、それらの間のデータ
の送受を制御するＣＰＵモジュールコントローラ２１ａ
を備えている。また図２０を参照すると、入出力モジュ
ール３０ａは、末端の入出力アダプタとのブリッジ機能
を制御する入出力モジュールコントローラ３１ａを備え
ている。
０ａは、ＣＰＵ及びメインメモリ、それらの間のデータ
の送受を制御するＣＰＵモジュールコントローラ２１ａ
を備えている。また図２０を参照すると、入出力モジュ
ール３０ａは、末端の入出力アダプタとのブリッジ機能
を制御する入出力モジュールコントローラ３１ａを備え
ている。
【０００５】またこのような従来のコンピュータシステ
ムの、特に高可用性を要する場合においては、各ＣＰＵ
モジュール２０ａをシステム運用中においても挿抜が可
能な交換機能（ホットスワップ機能）を備えるものがあ
る。この機能は、一部のＣＰＵモジュール２０ａに故障
が発生した場合において、システム自体のダウンを回避
し、故障ＣＰＵモジュール２０ａの交換を可能とするの
である。
ムの、特に高可用性を要する場合においては、各ＣＰＵ
モジュール２０ａをシステム運用中においても挿抜が可
能な交換機能（ホットスワップ機能）を備えるものがあ
る。この機能は、一部のＣＰＵモジュール２０ａに故障
が発生した場合において、システム自体のダウンを回避
し、故障ＣＰＵモジュール２０ａの交換を可能とするの
である。
【０００６】しかし、上記の障害対応の機能を適用した
従来のコンピュータシステムでは、故障したＣＰＵモジ
ュール２０ａのホットスワップを行う際に、故障したＣ
ＰＵモジュール２０ａを取り外すためには、その配下の
運用接続可能な故障のない入出力モジュール３０ａをも
取り外すことが必要となるという問題点があった。
従来のコンピュータシステムでは、故障したＣＰＵモジ
ュール２０ａのホットスワップを行う際に、故障したＣ
ＰＵモジュール２０ａを取り外すためには、その配下の
運用接続可能な故障のない入出力モジュール３０ａをも
取り外すことが必要となるという問題点があった。
【０００７】この問題点に対応するための従来の技術と
しては、図２１の例に示される、スイッチングモジュー
ル１０を介して入出力モジュール３０ａとＣＰＵモジュ
ール２０ａとを接続する構成のコンピュータシステムが
ある。このような構成を採用することにより、入出力モ
ジュール３０ａとＣＰＵモジュール２０ａの接続に柔軟
性を持たせることを実現している。例えば、故障したＣ
ＰＵモジュール２０ａをシステムから切り離した場合
に、スイッチングモジュール１０を介することで、その
切り離したＣＰＵモジュール２０ａの配下の入出力モジ
ュール３０ａに対し、他のＣＰＵモジュール２０ａから
のアクセスが可能となる。
しては、図２１の例に示される、スイッチングモジュー
ル１０を介して入出力モジュール３０ａとＣＰＵモジュ
ール２０ａとを接続する構成のコンピュータシステムが
ある。このような構成を採用することにより、入出力モ
ジュール３０ａとＣＰＵモジュール２０ａの接続に柔軟
性を持たせることを実現している。例えば、故障したＣ
ＰＵモジュール２０ａをシステムから切り離した場合
に、スイッチングモジュール１０を介することで、その
切り離したＣＰＵモジュール２０ａの配下の入出力モジ
ュール３０ａに対し、他のＣＰＵモジュール２０ａから
のアクセスが可能となる。
【０００８】更に同様にして、図２２の例に示されるよ
うに、各ＣＰＵモジュール２０ａと入出力モジュール３
０ａとをネットワーク５０を介して接続することによ
り、大規模なコンピュータシステムを実現することもで
きる。
うに、各ＣＰＵモジュール２０ａと入出力モジュール３
０ａとをネットワーク５０を介して接続することによ
り、大規模なコンピュータシステムを実現することもで
きる。
【０００９】
【発明が解決しようとする課題】上述したように従来の
コンピュータシステムでは、一部のＣＰＵモジュール２
０ａに障害が発生した場合においても、システム全体の
機能に障害が及ぶことが多く、高可用性（High Availab
ility）の実現が困難であった。
コンピュータシステムでは、一部のＣＰＵモジュール２
０ａに障害が発生した場合においても、システム全体の
機能に障害が及ぶことが多く、高可用性（High Availab
ility）の実現が困難であった。
【００１０】この問題は、図２１、図２２の従来のコン
ピュータシステムにおいても、スイッチングモジュール
１０やネットワーク５０上において、パケットロストあ
るいはデータエラーが発生した場合には、同様にシステ
ム全体の機能に障害が及ぶことが多かった。例えば、シ
ステムとして重要なＣＰＵ−入出力間のトランザクショ
ンにおいては、１パケットのエラーが元でシステム全体
の継続運用ができなくなり、システムダウンとなる場合
もあった。
ピュータシステムにおいても、スイッチングモジュール
１０やネットワーク５０上において、パケットロストあ
るいはデータエラーが発生した場合には、同様にシステ
ム全体の機能に障害が及ぶことが多かった。例えば、シ
ステムとして重要なＣＰＵ−入出力間のトランザクショ
ンにおいては、１パケットのエラーが元でシステム全体
の継続運用ができなくなり、システムダウンとなる場合
もあった。
【００１１】ここでの、スイッチングモジュール１０や
ネットワーク５０では、接続距離が長くなるに従い故障
発生率が増加することになり、システム規模が大きい場
合にはこれらを原因とする故障の発生も多くなる。この
ため、高可用性を実現するためには、モジュール間の経
路に故障が発生した場合においても、システム全体を継
続運用するための機能を新たに実現することが必要であ
る。
ネットワーク５０では、接続距離が長くなるに従い故障
発生率が増加することになり、システム規模が大きい場
合にはこれらを原因とする故障の発生も多くなる。この
ため、高可用性を実現するためには、モジュール間の経
路に故障が発生した場合においても、システム全体を継
続運用するための機能を新たに実現することが必要であ
る。
【００１２】本発明の目的は、上記従来技術の欠点を解
決し、モジュール間の通信経路の多重化を実現し、極め
て高い可用性を実現するコンピュータシステムとそのモ
ジュール間の通信方法を提供することである。
決し、モジュール間の通信経路の多重化を実現し、極め
て高い可用性を実現するコンピュータシステムとそのモ
ジュール間の通信方法を提供することである。
【００１３】
【課題を解決するための手段】上記目的を達成する本発
明は、複数のモジュール間でデータを相互にパケット転
送するコンピュータシステムにおいて、前記複数のモジ
ュール間を多重化した複数の経路によって接続し、前記
モジュールは、パケットを前記経路数分複製して前記前
記経路に出力し、かつ複数の前記経路から入力した複数
の前記複製パケットのうち、最先に受信したパケットを
選択することを特徴とする。
明は、複数のモジュール間でデータを相互にパケット転
送するコンピュータシステムにおいて、前記複数のモジ
ュール間を多重化した複数の経路によって接続し、前記
モジュールは、パケットを前記経路数分複製して前記前
記経路に出力し、かつ複数の前記経路から入力した複数
の前記複製パケットのうち、最先に受信したパケットを
選択することを特徴とする。
【００１４】上記本発明のコンピュータシステムでは、
モジュール間の通信経路を多重化することにより、極め
て高い可用性を実現することができ、ＣＰＵと入出力と
の経路上の故障が引き起こすパケット損傷が原因となる
システムダウンを解消する。
モジュール間の通信経路を多重化することにより、極め
て高い可用性を実現することができ、ＣＰＵと入出力と
の経路上の故障が引き起こすパケット損傷が原因となる
システムダウンを解消する。
【００１５】請求項２の本発明によれば、前記各モジュ
ールは、送信するパケットを複数の前記経路数分複製し
て送信先に出力する出力制御部と、複数の前記経路から
受信した前記複製パケットを識別して、最先に受信した
パケットのみを選択する入力制御部を備えることを特徴
とする。
ールは、送信するパケットを複数の前記経路数分複製し
て送信先に出力する出力制御部と、複数の前記経路から
受信した前記複製パケットを識別して、最先に受信した
パケットのみを選択する入力制御部を備えることを特徴
とする。
【００１６】請求項３の本発明によれば、前記モジュー
ルは、データを相互にパケット転送するＣＰＵモジュー
ル及び入出力モジュールを含むことを特徴とする。
ルは、データを相互にパケット転送するＣＰＵモジュー
ル及び入出力モジュールを含むことを特徴とする。
【００１７】請求項４の本発明によれば、前記出力制御
部は、送信するパケットに対して、当該パケットを一意
に識別する識別情報を付加する手段と、識別情報を付加
した前記パケットを複数の経路分複製して出力する手段
を備え、前記入力制御部は、受信したパケットの前記識
別情報を識別し、同一の識別情報が付加された前記パケ
ットのうち、最先のものを受信して他のパケットを破棄
する選択手段を備えることを特徴とする。
部は、送信するパケットに対して、当該パケットを一意
に識別する識別情報を付加する手段と、識別情報を付加
した前記パケットを複数の経路分複製して出力する手段
を備え、前記入力制御部は、受信したパケットの前記識
別情報を識別し、同一の識別情報が付加された前記パケ
ットのうち、最先のものを受信して他のパケットを破棄
する選択手段を備えることを特徴とする。
【００１８】請求項５の本発明によれば、前記各モジュ
ールは、複数の前記経路に対応して受信したパケットの
エラーを検出する手段と、前記パケットの消失を検出す
る手段を備えることを特徴とする。
ールは、複数の前記経路に対応して受信したパケットの
エラーを検出する手段と、前記パケットの消失を検出す
る手段を備えることを特徴とする。
【００１９】請求項６の本発明によれば、前記モジュー
ル間に、経路のスイッチングを行うスイッチングモジュ
ールを備えることを特徴とする。
ル間に、経路のスイッチングを行うスイッチングモジュ
ールを備えることを特徴とする。
【００２０】請求項７の本発明によれば、前記モジュー
ル間を通信ネットワークを介して接続することを特徴と
する。
ル間を通信ネットワークを介して接続することを特徴と
する。
【００２１】請求項８の本発明によれば、複数のモジュ
ール間でデータをパケット転送するコンピュータシステ
ムにおいて、前記複数のモジュール間を多重化した複数
の経路によって接続し、前記パケットを出力する側の前
記モジュールが、パケットを前記経路数分複製して前記
前記経路に出力し、前記パケットを受信する側の前記モ
ジュールが、複数の前記経路から入力した複数の前記複
製パケットのうち、最先に受信したパケットを選択する
ことを特徴とする。
ール間でデータをパケット転送するコンピュータシステ
ムにおいて、前記複数のモジュール間を多重化した複数
の経路によって接続し、前記パケットを出力する側の前
記モジュールが、パケットを前記経路数分複製して前記
前記経路に出力し、前記パケットを受信する側の前記モ
ジュールが、複数の前記経路から入力した複数の前記複
製パケットのうち、最先に受信したパケットを選択する
ことを特徴とする。
【００２２】請求項９の本発明によれば、出力側の前記
各モジュールは、送信するパケットを複数の前記経路数
分複製して送信先に出力する出力制御部を備え、入力側
の前記各モジュールは、複数の前記経路から受信した前
記複製パケットを識別して、最先に受信したパケットの
みを選択する入力制御部を備えることを特徴とする。
各モジュールは、送信するパケットを複数の前記経路数
分複製して送信先に出力する出力制御部を備え、入力側
の前記各モジュールは、複数の前記経路から受信した前
記複製パケットを識別して、最先に受信したパケットの
みを選択する入力制御部を備えることを特徴とする。
【００２３】請求項１０の本発明によれば、前記出力制
御部は、送信するパケットに対して、当該パケットを一
意に識別する識別情報を付加する手段と、識別情報を付
加した前記パケットを複数の経路分複製して出力する手
段を備え、前記入力制御部は、受信したパケットの前記
識別情報を識別し、同一の識別情報が付加された前記パ
ケットのうち、最先のものを受信して他のパケットを破
棄する選択手段を備えることを特徴とする。
御部は、送信するパケットに対して、当該パケットを一
意に識別する識別情報を付加する手段と、識別情報を付
加した前記パケットを複数の経路分複製して出力する手
段を備え、前記入力制御部は、受信したパケットの前記
識別情報を識別し、同一の識別情報が付加された前記パ
ケットのうち、最先のものを受信して他のパケットを破
棄する選択手段を備えることを特徴とする。
【００２４】請求項１１の本発明によれば、複数の前記
モジュールが、一対一に互いに複数の前記経路で直結さ
れていることを特徴とする。
モジュールが、一対一に互いに複数の前記経路で直結さ
れていることを特徴とする。
【００２５】請求項１２の本発明によれば、コンピュー
タシステム内の複数のモジュール間でデータを相互にパ
ケット転送する通信方法において、前記各モジュールに
おいて、送信するパケットを複製して、複数の経路により
送信先のモジュールに発信し、複数の前記経路から入力
した複数の前記複製パケットのうち、最先に受信したパ
ケットを選択することを特徴とする。
タシステム内の複数のモジュール間でデータを相互にパ
ケット転送する通信方法において、前記各モジュールに
おいて、送信するパケットを複製して、複数の経路により
送信先のモジュールに発信し、複数の前記経路から入力
した複数の前記複製パケットのうち、最先に受信したパ
ケットを選択することを特徴とする。
【００２６】請求項１３の本発明によれば、前記各モジ
ュールでは、複数の前記経路から受信した前記複製パケ
ットを識別して、最先に受信したパケットのみを選択す
ることを特徴とする。
ュールでは、複数の前記経路から受信した前記複製パケ
ットを識別して、最先に受信したパケットのみを選択す
ることを特徴とする。
【００２７】請求項１４の本発明によれば、前記モジュ
ールでは、送信するパケットに対して、当該パケットを
一意に識別する識別情報を付加し、前記識別情報を付加
した前記パケットを複数の経路分複製して出力し、受信
したパケットの前記識別情報を識別し、同一の識別情報
が付加された前記パケットのうち、最先のものを受信し
て他のパケットを破棄することを特徴とする。
ールでは、送信するパケットに対して、当該パケットを
一意に識別する識別情報を付加し、前記識別情報を付加
した前記パケットを複数の経路分複製して出力し、受信
したパケットの前記識別情報を識別し、同一の識別情報
が付加された前記パケットのうち、最先のものを受信し
て他のパケットを破棄することを特徴とする。
【００２８】請求項１５本発明によれば、前記各モジュ
ールでは、複数の前記経路に対応して受信したパケット
のエラーと、前記パケットの消失を検出することを特徴
とする。
ールでは、複数の前記経路に対応して受信したパケット
のエラーと、前記パケットの消失を検出することを特徴
とする。
【００２９】請求項１６の本発明によれば、複数のモジ
ュール間でデータをパケット転送するモジュール間の通
信方法において、多重化した複数の経路によって接続し
た前記複数のモジュールにおいて、前記パケットを出力
する側の前記モジュールが、パケットを前記経路数分複
製して前記前記経路に出力し、前記パケットを受信する
側の前記モジュールが、複数の前記経路から入力した複
数の前記複製パケットのうち、最先に受信したパケット
を選択することを特徴とする。
ュール間でデータをパケット転送するモジュール間の通
信方法において、多重化した複数の経路によって接続し
た前記複数のモジュールにおいて、前記パケットを出力
する側の前記モジュールが、パケットを前記経路数分複
製して前記前記経路に出力し、前記パケットを受信する
側の前記モジュールが、複数の前記経路から入力した複
数の前記複製パケットのうち、最先に受信したパケット
を選択することを特徴とする。
【００３０】請求項１９の本発明によれば、データを相
互にパケット転送するコンピュータのモジュールにおい
て、前記複数のモジュール間を多重化した複数の経路に
よって接続し、パケットを前記経路数分複製して前記前
記経路に出力し、かつ複数の前記経路から入力した複数
の前記複製パケットのうち、最先に受信したパケットを
選択することを特徴とする。
互にパケット転送するコンピュータのモジュールにおい
て、前記複数のモジュール間を多重化した複数の経路に
よって接続し、パケットを前記経路数分複製して前記前
記経路に出力し、かつ複数の前記経路から入力した複数
の前記複製パケットのうち、最先に受信したパケットを
選択することを特徴とする。
【００３１】請求項２５の本発明によれば、データをパ
ケット転送するコンピュータシステムのモジュールにお
いて、前記複数のモジュール間を多重化した複数の経路
によって接続し、前記パケットを出力する側の前記モジ
ュールが、パケットを前記経路数分複製して前記前記経
路に出力し、前記パケットを受信する側の前記モジュー
ルが、複数の前記経路から入力した複数の前記複製パケ
ットのうち、最先に受信したパケットを選択することを
特徴とする。
ケット転送するコンピュータシステムのモジュールにお
いて、前記複数のモジュール間を多重化した複数の経路
によって接続し、前記パケットを出力する側の前記モジ
ュールが、パケットを前記経路数分複製して前記前記経
路に出力し、前記パケットを受信する側の前記モジュー
ルが、複数の前記経路から入力した複数の前記複製パケ
ットのうち、最先に受信したパケットを選択することを
特徴とする。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３３】図１は、本発明の第１の実施の形態による
コンピュータシステムの構成を示すブロック図であり、
複数のＣＰＵモジュール２０がスイッチングモジュール
１０を介して、複数の入出力モジュール３０（ＩＯモジ
ュール）と接続している。また、ＣＰＵモジュール２０
間は、モジュールインターコネクト４０により接続して
いる。上記ＣＰＵモジュール２０、入出力モジュール３
０及びスイッチングモジュール１０は、例えばそれぞれ
個別の筐体で構成される。
コンピュータシステムの構成を示すブロック図であり、
複数のＣＰＵモジュール２０がスイッチングモジュール
１０を介して、複数の入出力モジュール３０（ＩＯモジ
ュール）と接続している。また、ＣＰＵモジュール２０
間は、モジュールインターコネクト４０により接続して
いる。上記ＣＰＵモジュール２０、入出力モジュール３
０及びスイッチングモジュール１０は、例えばそれぞれ
個別の筐体で構成される。
【００３４】本実施の形態においては、コンピュータシ
ステム内の、このＣＰＵモジュール２０と入出力モジュ
ール３０との間のデータのパケット転送を、複数の経路
（通信経路）に多重化することにより、高可用性を実現
することを特徴とする。またここでは、これらの多重化
した経路によりパケットを送受するモジュールを（つま
り、ＣＰＵモジュール２０と入出力モジュール３０
を）、高可用性モジュールと呼ぶこととする。なお、本
発明ではＣＰＵモジュール２０と入出力モジュールの入
出力ポートを多重化する必要があるけれども、近年のデ
バイス技術の向上によって部品点数を増やすことなく入
出力ポートの多重化が可能にしている。
ステム内の、このＣＰＵモジュール２０と入出力モジュ
ール３０との間のデータのパケット転送を、複数の経路
（通信経路）に多重化することにより、高可用性を実現
することを特徴とする。またここでは、これらの多重化
した経路によりパケットを送受するモジュールを（つま
り、ＣＰＵモジュール２０と入出力モジュール３０
を）、高可用性モジュールと呼ぶこととする。なお、本
発明ではＣＰＵモジュール２０と入出力モジュールの入
出力ポートを多重化する必要があるけれども、近年のデ
バイス技術の向上によって部品点数を増やすことなく入
出力ポートの多重化が可能にしている。
【００３５】以下の説明においては特に、２つのスイッ
チングモジュール１０を備えて、ＣＰＵモジュール２０
と入出力モジュール３０との間を２つの通信経路に多重
化する例により、本実施の形態の通信を説明する。しか
し、通信経路を多重化する本数（スイッチングモジュー
ル１０の数）は、いくつ備えるものとした場合において
も同様にして以下の通信を実現することができ、また、
ＣＰＵモジュール２０や入出力モジュール３０の数につ
いても同様に、いくつ備えるものとしてもよい。
チングモジュール１０を備えて、ＣＰＵモジュール２０
と入出力モジュール３０との間を２つの通信経路に多重
化する例により、本実施の形態の通信を説明する。しか
し、通信経路を多重化する本数（スイッチングモジュー
ル１０の数）は、いくつ備えるものとした場合において
も同様にして以下の通信を実現することができ、また、
ＣＰＵモジュール２０や入出力モジュール３０の数につ
いても同様に、いくつ備えるものとしてもよい。
【００３６】図２は、本実施の形態のＣＰＵモジュール
２０の構成を示すブロック図であり、図３は、本実施の
形態の入出力モジュール３０の構成を示すブロック図で
ある。
２０の構成を示すブロック図であり、図３は、本実施の
形態の入出力モジュール３０の構成を示すブロック図で
ある。
【００３７】本実施の形態のＣＰＵモジュール２０は、
内部にいくつかのＣＰＵとメインメモリ、それらへのデ
ータの授受を制御するモジュールコントローラ２１を備
えている。モジュールコントローラ２１には、第１と第
２の２本の入出力ポートが備えられ、それぞれに第１と
第２のスイッチングモジュール１０に接続される。
内部にいくつかのＣＰＵとメインメモリ、それらへのデ
ータの授受を制御するモジュールコントローラ２１を備
えている。モジュールコントローラ２１には、第１と第
２の２本の入出力ポートが備えられ、それぞれに第１と
第２のスイッチングモジュール１０に接続される。
【００３８】本実施の形態の入出力モジュール３０は、
末端の入出力アダプタとのブリッジ機能を持つ入出力モ
ジュールコントローラ３１を備えている。この入出力モ
ジュールコントローラ３１に関しても同様に、第１と第
２の２個の入出力ポートを備えて、それぞれに第１と第
２のスイッチングモジュール１０に接続される。
末端の入出力アダプタとのブリッジ機能を持つ入出力モ
ジュールコントローラ３１を備えている。この入出力モ
ジュールコントローラ３１に関しても同様に、第１と第
２の２個の入出力ポートを備えて、それぞれに第１と第
２のスイッチングモジュール１０に接続される。
【００３９】図１に示されるように、各ＣＰＵモジュー
ル２０と各入出力モジュール３０は、それぞれの入出力
ポート部２２、３２の入出力ポート毎にスイッチングモ
ジュール１０を介して接続されている。例えば、各ＣＰ
Ｕモジュール２０の第１入出力ポート２６ａは、第１ス
イッチングモジュール１０を介して各入出力モジュール
３０の第１入出力ポート３６ａに接続されており、各Ｃ
ＰＵモジュール２０の第２入出力ポート２６ｂは、第２
スイッチングモジュール１０を介して各入出力モジュー
ル３０の第２入出力ポート３６ｂに接続されている。
ル２０と各入出力モジュール３０は、それぞれの入出力
ポート部２２、３２の入出力ポート毎にスイッチングモ
ジュール１０を介して接続されている。例えば、各ＣＰ
Ｕモジュール２０の第１入出力ポート２６ａは、第１ス
イッチングモジュール１０を介して各入出力モジュール
３０の第１入出力ポート３６ａに接続されており、各Ｃ
ＰＵモジュール２０の第２入出力ポート２６ｂは、第２
スイッチングモジュール１０を介して各入出力モジュー
ル３０の第２入出力ポート３６ｂに接続されている。
【００４０】スイッチングモジュール１０は、各ＣＰＵ
モジュール２０と各入出力モジュール３０との間で送受
信されるパケットの、スイッチングを行うモジュールで
ある。ここでパケットとは、ＣＰＵモジュール２０と入
出力モジュール３０との間で送受するデータを、転送先
の情報を付加してまとめられた一つのデータの単位であ
る。パケットにより送受するデータの内容には、例えば
データの読み出し要求、データの書き込み要求、データ
の読み出し要求に対する応答データ等がある。
モジュール２０と各入出力モジュール３０との間で送受
信されるパケットの、スイッチングを行うモジュールで
ある。ここでパケットとは、ＣＰＵモジュール２０と入
出力モジュール３０との間で送受するデータを、転送先
の情報を付加してまとめられた一つのデータの単位であ
る。パケットにより送受するデータの内容には、例えば
データの読み出し要求、データの書き込み要求、データ
の読み出し要求に対する応答データ等がある。
【００４１】スイッチングモジュール１０を通すことに
より、任意のＣＰＵモジュール２０から任意の入出力モ
ジュール３０へのパケット転送が可能となる。また、同
様に任意の入出力モジュール３０から任意のＣＰＵモジ
ュール２０へのパケットの転送が可能となる。
より、任意のＣＰＵモジュール２０から任意の入出力モ
ジュール３０へのパケット転送が可能となる。また、同
様に任意の入出力モジュール３０から任意のＣＰＵモジ
ュール２０へのパケットの転送が可能となる。
【００４２】ここで、図１の例においては、各ＣＰＵモ
ジュール２０と各入出力モジュール３０とがそれぞれ１
対１に対応しており、ＣＰＵモジュール２０から入出力
モジュール３０へのパケット転送は、全て必ずモジュー
ルインターコネクト４０を通り、ターゲットとなる入出
力モジュール３０に対応するＣＰＵモジュール２０を経
由して転送する方式である。例えば、図１では、＃０の
ＣＰＵモジュール２０は、＃０の入出力モジュール３０
に対応しており、もし＃３ＣＰＵモジュール２０から＃
０入出力モジュール３０にパケットを発光する場合に
は、一旦モジュールインターコネクト４０を通り＃０Ｃ
ＰＵモジュール２０に転送され、この＃０ＣＰＵモジュ
ール２０を経由して＃０入出力モジュール３０に送られ
る。
ジュール２０と各入出力モジュール３０とがそれぞれ１
対１に対応しており、ＣＰＵモジュール２０から入出力
モジュール３０へのパケット転送は、全て必ずモジュー
ルインターコネクト４０を通り、ターゲットとなる入出
力モジュール３０に対応するＣＰＵモジュール２０を経
由して転送する方式である。例えば、図１では、＃０の
ＣＰＵモジュール２０は、＃０の入出力モジュール３０
に対応しており、もし＃３ＣＰＵモジュール２０から＃
０入出力モジュール３０にパケットを発光する場合に
は、一旦モジュールインターコネクト４０を通り＃０Ｃ
ＰＵモジュール２０に転送され、この＃０ＣＰＵモジュ
ール２０を経由して＃０入出力モジュール３０に送られ
る。
【００４３】また同様に、入出力モジュール３０からＣ
ＰＵモジュール２０へのパケット転送も、送信元の入出
力モジュール３０に対応するＣＰＵモジュール２０を経
由し、モジュールインターコネクト４０を通り、目的の
ＣＰＵモジュール２０へと転送される。例えば、図１
で、＃１入出力モジュール３０から＃２ＣＰＵモジュー
ル２０へのパケット転送を行う場合、一旦＃１ＣＰＵモ
ジュール２０へのパケット送信がスイッチングモジュー
ル１０を介して行われ、その後、＃１ＣＰＵモジュール
２０からモジュールインターコネクト４０を介して、＃
２ＣＰＵモジュール２０へパケットが送られる。
ＰＵモジュール２０へのパケット転送も、送信元の入出
力モジュール３０に対応するＣＰＵモジュール２０を経
由し、モジュールインターコネクト４０を通り、目的の
ＣＰＵモジュール２０へと転送される。例えば、図１
で、＃１入出力モジュール３０から＃２ＣＰＵモジュー
ル２０へのパケット転送を行う場合、一旦＃１ＣＰＵモ
ジュール２０へのパケット送信がスイッチングモジュー
ル１０を介して行われ、その後、＃１ＣＰＵモジュール
２０からモジュールインターコネクト４０を介して、＃
２ＣＰＵモジュール２０へパケットが送られる。
【００４４】このように、スイッチングモジュール１０
を経由するパスでは、送信元と受信先は１対１に対応し
ている。このような手法は、ソフトウェアのオーダリン
グモデルにおけるストロングオーダリングをシステム全
体として保障するために、マルチプロセッサシステムに
おいては一般的に用いられている入出力アクセス手順で
ある。
を経由するパスでは、送信元と受信先は１対１に対応し
ている。このような手法は、ソフトウェアのオーダリン
グモデルにおけるストロングオーダリングをシステム全
体として保障するために、マルチプロセッサシステムに
おいては一般的に用いられている入出力アクセス手順で
ある。
【００４５】図１０に、上記スイッチングモジュール１
０の構成例を示す。図１０において、スイッチングモジ
ュール１０は、ＣＰＵモジュール２０又は入出力モジュ
ール３０から送られるパケットを入力するＦＩＦＯバッ
ファからなる入力部１１、入力したパケットを所定のＣ
ＰＵモジュール２０又は入出力モジュール３０に出力す
るセレクタ１２及びセレクタ１２の切替えを制御するア
ービトレーション回路１３から構成されている。
０の構成例を示す。図１０において、スイッチングモジ
ュール１０は、ＣＰＵモジュール２０又は入出力モジュ
ール３０から送られるパケットを入力するＦＩＦＯバッ
ファからなる入力部１１、入力したパケットを所定のＣ
ＰＵモジュール２０又は入出力モジュール３０に出力す
るセレクタ１２及びセレクタ１２の切替えを制御するア
ービトレーション回路１３から構成されている。
【００４６】図４は、本実施の形態の各ＣＰＵモジュー
ル２０が備える入出力ポート部２２の構成を示すブロッ
ク図であり、入力方向及び出力方向の２方向のパスを備
えている。また、各入出力モジュール３０の側の入出力
ポート部３２の構成についても上記入出力ポート部２２
と同様の構成である。
ル２０が備える入出力ポート部２２の構成を示すブロッ
ク図であり、入力方向及び出力方向の２方向のパスを備
えている。また、各入出力モジュール３０の側の入出力
ポート部３２の構成についても上記入出力ポート部２２
と同様の構成である。
【００４７】２つの第１及び第２入出力ポート２６ａ、
２６ｂ（３６ａ、３６ｂ）から入力される入力パケット
は、それぞれ入力制御部２４へ入力され、入力制御部２
４を経てＣＰＵモジュールコントローラ２１（又同様
に、入出力モジュールコントローラ３１）の内部回路へ
と入力される。
２６ｂ（３６ａ、３６ｂ）から入力される入力パケット
は、それぞれ入力制御部２４へ入力され、入力制御部２
４を経てＣＰＵモジュールコントローラ２１（又同様
に、入出力モジュールコントローラ３１）の内部回路へ
と入力される。
【００４８】また、当該コントローラ内部回路からの出
力パケットは、出力制御部２３を経て、第１、第２の入
出力ポート２６ａ、２６ｂ（３６ａ、３６ｂ）それぞれへ
出力される。
力パケットは、出力制御部２３を経て、第１、第２の入
出力ポート２６ａ、２６ｂ（３６ａ、３６ｂ）それぞれへ
出力される。
【００４９】図５は、本実施の形態の出力制御部２３の
構成を示すブロック図であり、その構成はＣＰＵモジュ
ール２０と入出力モジュール３０の双方において同様で
ある。
構成を示すブロック図であり、その構成はＣＰＵモジュ
ール２０と入出力モジュール３０の双方において同様で
ある。
【００５０】出力制御部２３は、ＣＰＵモジュールコン
トローラ２１の内部回路（あるいは、入出力モジュール
コントローラ３１の内部回路）から送られるパケットに
当該パケットを一意に識別するためのシーケンシャルな
番号を付加するＩＤ付加回路２３−１と、ＩＤ付加回路
２３−１から出力されたＩＤ付きパケットを複製して、
第１、第２入出力ポート２６ａ、２６ｂ（３６ａ、３６
ｂ）に送信するマルチキャスト回路２３−３を備えてい
る。
トローラ２１の内部回路（あるいは、入出力モジュール
コントローラ３１の内部回路）から送られるパケットに
当該パケットを一意に識別するためのシーケンシャルな
番号を付加するＩＤ付加回路２３−１と、ＩＤ付加回路
２３−１から出力されたＩＤ付きパケットを複製して、
第１、第２入出力ポート２６ａ、２６ｂ（３６ａ、３６
ｂ）に送信するマルチキャスト回路２３−３を備えてい
る。
【００５１】ＩＤ付加回路２３−１で付加される番号で
あるＩＤカウンタの値は、０→１→２→３→…→ｎと、
パケットを送るごとにインクリメントされ、ある定めら
れた値“ｎ”の次には再度“０”に戻るようにカウント
する。
あるＩＤカウンタの値は、０→１→２→３→…→ｎと、
パケットを送るごとにインクリメントされ、ある定めら
れた値“ｎ”の次には再度“０”に戻るようにカウント
する。
【００５２】図６は、本実施の形態によるコンピュータ
システム内のモジュール間において送受するパケットの
構成の一例を示す図である。図６の例では、図５のポー
ト部から出力されるパケットを、ＣＰＵモジュールコン
トローラ２１の内部回路（あるいは、入出力モジュール
コントローラ３１の内部回路）から送られるパケットに
更にパケットＩＤを付加して構成している。このパケッ
トＩＤには、前述のＩＤカウンタの値が記録され、受信
側のモジュールにおいて当該パケットを識別するために
用いられる。
システム内のモジュール間において送受するパケットの
構成の一例を示す図である。図６の例では、図５のポー
ト部から出力されるパケットを、ＣＰＵモジュールコン
トローラ２１の内部回路（あるいは、入出力モジュール
コントローラ３１の内部回路）から送られるパケットに
更にパケットＩＤを付加して構成している。このパケッ
トＩＤには、前述のＩＤカウンタの値が記録され、受信
側のモジュールにおいて当該パケットを識別するために
用いられる。
【００５３】図７は、本実施の形態の入力制御部２４の
構成を示すブロック図であり、その構成はＣＰＵモジュ
ール２０と入出力モジュール３０の双方において同様で
ある。
構成を示すブロック図であり、その構成はＣＰＵモジュ
ール２０と入出力モジュール３０の双方において同様で
ある。
【００５４】各ポートにおいて受信したパケットは、そ
れぞれのポートのパケット消失検出回路２４−１に入力
される。更に、それぞれのパケット消失検出回路２４−
１の出力は、全て先着パケット選択回路２４−２に入力
される。この先着パケット選択回路２４−２から出力さ
れるパケットが、最終的にＣＰＵモジュールコントロー
ラ２１（又は、入出力モジュールコントローラ３１）の
内部回路に入力される。
れぞれのポートのパケット消失検出回路２４−１に入力
される。更に、それぞれのパケット消失検出回路２４−
１の出力は、全て先着パケット選択回路２４−２に入力
される。この先着パケット選択回路２４−２から出力さ
れるパケットが、最終的にＣＰＵモジュールコントロー
ラ２１（又は、入出力モジュールコントローラ３１）の
内部回路に入力される。
【００５５】図８は、本実施の形態のパケット消失検出
回路２４−１の構成を示すブロック図である。入力制御
部２４の各パケット消失検出回路２４−１は、図８に示
される、０→１→２→３→…→ｎ→０とインクリメント
動作をするＩＤチェックカウンタ２４−１ａとパケット
ＩＤ比較回路２４−１ｂを備え、各送信元がポート出力
時に送信パケットに付加したパケットＩＤとの値の比較
を行っている。
回路２４−１の構成を示すブロック図である。入力制御
部２４の各パケット消失検出回路２４−１は、図８に示
される、０→１→２→３→…→ｎ→０とインクリメント
動作をするＩＤチェックカウンタ２４−１ａとパケット
ＩＤ比較回路２４−１ｂを備え、各送信元がポート出力
時に送信パケットに付加したパケットＩＤとの値の比較
を行っている。
【００５６】パケットが経路の途上において消失した場
合には、受信したパケットＩＤとＩＤチェックカウンタ
との値に不一致が発生することとなり、これによりパケ
ット消失検出回路２４−１は、パケットの消失を検出す
ることができる。またこのため、送信元が最初に送るパ
ケットＩＤとＩＤチェックカウンタ２４−１ａの初期値
とは、同じ値とする。なお、上記パケット消失検出回路
２４−１は、スイッチングモジュール１０側に設けるこ
とも可能である。
合には、受信したパケットＩＤとＩＤチェックカウンタ
との値に不一致が発生することとなり、これによりパケ
ット消失検出回路２４−１は、パケットの消失を検出す
ることができる。またこのため、送信元が最初に送るパ
ケットＩＤとＩＤチェックカウンタ２４−１ａの初期値
とは、同じ値とする。なお、上記パケット消失検出回路
２４−１は、スイッチングモジュール１０側に設けるこ
とも可能である。
【００５７】図９は、本実施の形態の先着パケット選択
回路２４−２の構成を示すブロック図である。入力制御
部２４の先着パケット選択回路２４−２は、図９に示す
ように、パケットＩＤ比較回路２４−２ａにおいてそれ
ぞれの第１、第２入出力ポート３６ａ、３６ｂより入力
されたパケットに付加されるているパケットＩＤ（ＩＤ
カウンタ）の値を検出してその大小を比較し、その結果
に基づき、マルチプレクサ２４−２ｂにおいて２つの経
路の内でパケットの流れが先行している経路がどちらか
を判断し、先行している経路側のポートからのパケット
を取り込む。
回路２４−２の構成を示すブロック図である。入力制御
部２４の先着パケット選択回路２４−２は、図９に示す
ように、パケットＩＤ比較回路２４−２ａにおいてそれ
ぞれの第１、第２入出力ポート３６ａ、３６ｂより入力
されたパケットに付加されるているパケットＩＤ（ＩＤ
カウンタ）の値を検出してその大小を比較し、その結果
に基づき、マルチプレクサ２４−２ｂにおいて２つの経
路の内でパケットの流れが先行している経路がどちらか
を判断し、先行している経路側のポートからのパケット
を取り込む。
【００５８】つまり、送信元の出力制御部２３のマルチ
キャスト回路２３−３により複製されて複数の経路に同
時に発信されたパケットは、それぞれの経路を通ること
になるが、各経路内を流れるパケットの進み具合が異な
るため、最終的に受信先の入力制御部に到達するまでに
は時間差が生じることになる。先着パケット選択回路２
４−２は、その時間差を検出して最も先行して着信する
ポートを判定し、各ポートから来る同一パケットに対し
て最初に届いたパケットを選択し、時系列として後に届
いたパケットを廃棄する。
キャスト回路２３−３により複製されて複数の経路に同
時に発信されたパケットは、それぞれの経路を通ること
になるが、各経路内を流れるパケットの進み具合が異な
るため、最終的に受信先の入力制御部に到達するまでに
は時間差が生じることになる。先着パケット選択回路２
４−２は、その時間差を検出して最も先行して着信する
ポートを判定し、各ポートから来る同一パケットに対し
て最初に届いたパケットを選択し、時系列として後に届
いたパケットを廃棄する。
【００５９】次に、本実施の形態のコンピュータシステ
ムの各モジュール間の通信の処理を、図面を参照して詳
細に説明する。
ムの各モジュール間の通信の処理を、図面を参照して詳
細に説明する。
【００６０】上述のように、各ＣＰＵモジュール２０と
各入出力モジュール３０は、図１１に示すような全く異
なる２つの経路により接続されており、発信側のモジュ
ールのマルチキャスト回路２３−３を用いて、図１２に
示すように２つのポートに対して同一のパケットを送信
する。
各入出力モジュール３０は、図１１に示すような全く異
なる２つの経路により接続されており、発信側のモジュ
ールのマルチキャスト回路２３−３を用いて、図１２に
示すように２つのポートに対して同一のパケットを送信
する。
【００６１】それぞれの経路を流れるパケットは、それ
ぞれの経路内の混雑度の違いや、経路の途中で訂正可能
エラーが発生した場合のエラー訂正動作によるレイテン
シ悪化等の影響から、進み具合に違いが発生し、同一パ
ケットでも受信側のモジュールに到達するタイミングに
は時間差が生じる。
ぞれの経路内の混雑度の違いや、経路の途中で訂正可能
エラーが発生した場合のエラー訂正動作によるレイテン
シ悪化等の影響から、進み具合に違いが発生し、同一パ
ケットでも受信側のモジュールに到達するタイミングに
は時間差が生じる。
【００６２】例えば、図１３の各パケットの送信の様子
を示す図の例においては、第１経路側の＃３パケットの
方が、第２経路側の＃３パケットよりも先行して受信側
のモジュールに着信している。
を示す図の例においては、第１経路側の＃３パケットの
方が、第２経路側の＃３パケットよりも先行して受信側
のモジュールに着信している。
【００６３】受信側のモジュールでは、エラー検出回路
２５を用いて、それぞれのポートからのパケットの受信
時に、受信したパケットのエラーをポート毎に検出す
る。
２５を用いて、それぞれのポートからのパケットの受信
時に、受信したパケットのエラーをポート毎に検出す
る。
【００６４】そして、受信側のモジュールでは、パケッ
ト消失検出回路２４−１を用いてパケットの消失の有無
の検出を行い、更に、先着パケット選択回路２４−２を
用いて、それぞれの経路から送られてくるパケットの内
の最初に到着したパケットを実際に受け取る制御を行
う。
ト消失検出回路２４−１を用いてパケットの消失の有無
の検出を行い、更に、先着パケット選択回路２４−２を
用いて、それぞれの経路から送られてくるパケットの内
の最初に到着したパケットを実際に受け取る制御を行
う。
【００６５】その後に、先着パケットとは別の経路より
後から受信した同一パケットについては、一旦受信して
ネットワーク診断のためのパケットエラー検出が、エラ
ー検出回路２５及びパケット消失検出回路２４−１を用
いて行うが、その後は先着パケット選択回路２４−２に
より廃棄される。
後から受信した同一パケットについては、一旦受信して
ネットワーク診断のためのパケットエラー検出が、エラ
ー検出回路２５及びパケット消失検出回路２４−１を用
いて行うが、その後は先着パケット選択回路２４−２に
より廃棄される。
【００６６】図１３の例においては、第１経路の＃３パ
ケットが採用され、第２経路の＃３パケットが廃棄され
る。
ケットが採用され、第２経路の＃３パケットが廃棄され
る。
【００６７】このように、通信経路を多重化（又、２重
化）して備え、同一パケットをそれぞれ別の経路を用い
て送信し、受信側で先着パケットを採用し、後から到着
するパケットを破棄することにより、たとえどちらかの
経路上の故障によりある経路上のパケットにエラーが発
生しても、別の経路のパケットを採用することで、シス
テムとしてはパケットを失うことなく、システム全体の
運用を継続することが可能となる。
化）して備え、同一パケットをそれぞれ別の経路を用い
て送信し、受信側で先着パケットを採用し、後から到着
するパケットを破棄することにより、たとえどちらかの
経路上の故障によりある経路上のパケットにエラーが発
生しても、別の経路のパケットを採用することで、シス
テムとしてはパケットを失うことなく、システム全体の
運用を継続することが可能となる。
【００６８】また例えば、ある先着パケットの受信にお
いて、パケット消失もしくは、訂正不可能ビットエラー
を検出した場合は、そのパケットを廃棄し、エラーを検
出した側の経路上でのそれ以上のパケット送信をビジー
信号等により、図１のスイッチングモジュールなど前段
回路にて停止させておき、反対側のネットワークから来
る、同じパケットＩＤを持つ、複製パケットの到着を待
ち、当該パケット到着後にそのパケットを取り込むと同
時に、エラーを検出した経路のビジー信号を解除し再び
２重経路運用を開始する等の、予め設定したエラー処理
を実行させる等の実施例も可能である。
いて、パケット消失もしくは、訂正不可能ビットエラー
を検出した場合は、そのパケットを廃棄し、エラーを検
出した側の経路上でのそれ以上のパケット送信をビジー
信号等により、図１のスイッチングモジュールなど前段
回路にて停止させておき、反対側のネットワークから来
る、同じパケットＩＤを持つ、複製パケットの到着を待
ち、当該パケット到着後にそのパケットを取り込むと同
時に、エラーを検出した経路のビジー信号を解除し再び
２重経路運用を開始する等の、予め設定したエラー処理
を実行させる等の実施例も可能である。
【００６９】検出されたエラーはログデータとして記録
しておき、その後、同一ネットワークからのパケット
で、エラー発生が多発する場合は、当該経路のシステム
からの切り離しを行い、図１４に示すように、現在正常
に作動する経路のみによるシステム運用状態に移る。
しておき、その後、同一ネットワークからのパケット
で、エラー発生が多発する場合は、当該経路のシステム
からの切り離しを行い、図１４に示すように、現在正常
に作動する経路のみによるシステム運用状態に移る。
【００７０】また、後から受信されたパケットのエラー
検出においてエラーが検出された場合では、既に同一パ
ケットが先に届いており受信側のモジュールにより取得
済みであるので、このエラーの検出されたパケットは通
常時と同様に破棄される。また、その経路からのパケッ
トでエラーが検出されたことを記録する。その後、同一
ネットワークからのパケットで、エラーが多発する場合
は、前述と同様に、その経路の切り離しを行う。
検出においてエラーが検出された場合では、既に同一パ
ケットが先に届いており受信側のモジュールにより取得
済みであるので、このエラーの検出されたパケットは通
常時と同様に破棄される。また、その経路からのパケッ
トでエラーが検出されたことを記録する。その後、同一
ネットワークからのパケットで、エラーが多発する場合
は、前述と同様に、その経路の切り離しを行う。
【００７１】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００７２】上記実施の形態では、出力制御部２３にお
いてパケットにＩＤを付加し、マルチキャスト回路２３
−３によって出力されたＩＤ付きパケットを複製して、
第１、第２入出力ポート２６ａ、２６ｂ（３６ａ、３６
ｂ）に送信する構成を示したが、この第２の実施の形態
では、出力制御部２３にマルチキャスト回路２３−３の
みを備え、ＣＰＵモジュール２０又は入出力モジュール
３０からのパケットにＩＤを付加することなく、そのま
ま複製して第１、第２入出力ポート２６ａ、２６ｂ（３
６ａ、３６ｂ）に送信する構成である。また、それに対応
して、入力制御部２４のパケット消失検出回路２４−１
及び先着パケット選択回路２４−２のパケットＩＤ比較
回路２４−２ａを備えない構成となる。
いてパケットにＩＤを付加し、マルチキャスト回路２３
−３によって出力されたＩＤ付きパケットを複製して、
第１、第２入出力ポート２６ａ、２６ｂ（３６ａ、３６
ｂ）に送信する構成を示したが、この第２の実施の形態
では、出力制御部２３にマルチキャスト回路２３−３の
みを備え、ＣＰＵモジュール２０又は入出力モジュール
３０からのパケットにＩＤを付加することなく、そのま
ま複製して第１、第２入出力ポート２６ａ、２６ｂ（３
６ａ、３６ｂ）に送信する構成である。また、それに対応
して、入力制御部２４のパケット消失検出回路２４−１
及び先着パケット選択回路２４−２のパケットＩＤ比較
回路２４−２ａを備えない構成となる。
【００７３】この第２の実施の形態では、パケットＩＤ
をチェックしないので、先着パケット選択回路が第１、
第２入出力ポート２６ａ、２６ｂ（３６ａ、３６ｂ）を経
由して送られた２つのパケットのヘッダ情報を参照する
ことにより、先着のパケットを選択し他方を廃棄する。
その他の点については、上記第１の実施の形態と同様で
あるので詳細を省略する。
をチェックしないので、先着パケット選択回路が第１、
第２入出力ポート２６ａ、２６ｂ（３６ａ、３６ｂ）を経
由して送られた２つのパケットのヘッダ情報を参照する
ことにより、先着のパケットを選択し他方を廃棄する。
その他の点については、上記第１の実施の形態と同様で
あるので詳細を省略する。
【００７４】また、本発明の第３の実施の形態について
図１５を参照して説明する。
図１５を参照して説明する。
【００７５】この第３の実施の形態では、ＣＰＵモジュ
ール２０と入出力モジュール３０を互いに対応するもの
どうしを、スイッチングモジュール１０を介することな
く、第１及び第２入力ポート間で直接接続した構成とし
ている。この第３の実施の形態のＣＰＵモジュール２０
及び入出力モジュール３０の各構成要素については、図
１に示す第１の実施の形態と同様である。また、その動
作についても、スイッチングモジュール１０を介在させ
ないだけであり、第１の実施の形態と同様に動作し、同様
の効果が得られるものである。
ール２０と入出力モジュール３０を互いに対応するもの
どうしを、スイッチングモジュール１０を介することな
く、第１及び第２入力ポート間で直接接続した構成とし
ている。この第３の実施の形態のＣＰＵモジュール２０
及び入出力モジュール３０の各構成要素については、図
１に示す第１の実施の形態と同様である。また、その動
作についても、スイッチングモジュール１０を介在させ
ないだけであり、第１の実施の形態と同様に動作し、同様
の効果が得られるものである。
【００７６】本発明のさらに他の実施の形態について図
１６と図１７を参照して説明する。
１６と図１７を参照して説明する。
【００７７】本発明は、図１６に示すように、多数のＣ
ＰＵモジュール２０がネットワーク５０を介して多数の
入出力モジュール３０に接続されるような大規模システ
ムに適用することも、同様に可能である。
ＰＵモジュール２０がネットワーク５０を介して多数の
入出力モジュール３０に接続されるような大規模システ
ムに適用することも、同様に可能である。
【００７８】また、図１７に示すような、複数のＣＰＵ
モジュール２０と複数の入出力モジュール３０が２重の
ネットワークに接続されたシステムにおいて、いくつか
のＣＰＵモジュール２０及びいくつかの入出力モジュー
ル３０が、一つのグループの配下に属し、それぞれのグ
ループが、それぞれ一つのコンピュータを形成し、シス
テム全体として見た場合に、ネットワークを介したクラ
スタシステムを形成しているような構成の場合に対し
て、本発明の手段を用いることにより単一ネットワーク
故障によるシステムダウンを防ぐことが可能となる。
モジュール２０と複数の入出力モジュール３０が２重の
ネットワークに接続されたシステムにおいて、いくつか
のＣＰＵモジュール２０及びいくつかの入出力モジュー
ル３０が、一つのグループの配下に属し、それぞれのグ
ループが、それぞれ一つのコンピュータを形成し、シス
テム全体として見た場合に、ネットワークを介したクラ
スタシステムを形成しているような構成の場合に対し
て、本発明の手段を用いることにより単一ネットワーク
故障によるシステムダウンを防ぐことが可能となる。
【００７９】図１７の構成においては、第１コンピュー
タ内の各ＣＰＵモジュール２０は、自コンピュータの側
の入出力モジュール３０に対して、入出力アクセスを行
うことになるが、各ＣＰＵモジュール２０が対応する入
出力モジュール３０に対して、同一のパケットを双方の
ポートに送り、入出力モジュール３０の入力ポート部に
おいて、ＣＰＵモジュール２０がそれぞれの出力ポート
に対して送信したパケットの内で、先に到着しかつエラ
ーが検出されなかったパケットを採用し、後から到着す
るパケットに関しては、エラーチェックを行い、ネット
ワークに障害が発生していないことを確認した後にこれ
を廃棄する動作をする。
タ内の各ＣＰＵモジュール２０は、自コンピュータの側
の入出力モジュール３０に対して、入出力アクセスを行
うことになるが、各ＣＰＵモジュール２０が対応する入
出力モジュール３０に対して、同一のパケットを双方の
ポートに送り、入出力モジュール３０の入力ポート部に
おいて、ＣＰＵモジュール２０がそれぞれの出力ポート
に対して送信したパケットの内で、先に到着しかつエラ
ーが検出されなかったパケットを採用し、後から到着す
るパケットに関しては、エラーチェックを行い、ネット
ワークに障害が発生していないことを確認した後にこれ
を廃棄する動作をする。
【００８０】このようにネットワークを介した大規模ク
ラスタシステムにおいても、本発明を適応することによ
り、ネットワークの単一故障が原因のシステムダウンを
防ぐことを可能としている。以上のようにＣＰＵ−入出
力間の経路長が長くなるに従い、経路上の故障率も大き
くなるため、システムが大規模になる程本発明は有用と
なる。
ラスタシステムにおいても、本発明を適応することによ
り、ネットワークの単一故障が原因のシステムダウンを
防ぐことを可能としている。以上のようにＣＰＵ−入出
力間の経路長が長くなるに従い、経路上の故障率も大き
くなるため、システムが大規模になる程本発明は有用と
なる。
【００８１】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。
【００８２】例えば、上記実施の形態では、ＣＰＵモジュ
ール２０と入出力モジュール３０とがパケット転送によ
り相互にデータのやりとりを行なうシステムについて説
明したが、一方のモジュールから他方のモジュールに対
して片方向のみの転送を行なう構成のシステムにも、本
発明を適用することができる。その場合、パケットを出
力する側のモジュールに出力制御部を設け、パケットを
受信する側のモジュールに入力制御部を設ける。
ール２０と入出力モジュール３０とがパケット転送によ
り相互にデータのやりとりを行なうシステムについて説
明したが、一方のモジュールから他方のモジュールに対
して片方向のみの転送を行なう構成のシステムにも、本
発明を適用することができる。その場合、パケットを出
力する側のモジュールに出力制御部を設け、パケットを
受信する側のモジュールに入力制御部を設ける。
【００８３】
【発明の効果】以上説明したように本発明のコンピュー
タシステムによれば、以下のような効果が達成される。
タシステムによれば、以下のような効果が達成される。
【００８４】本発明のコンピュータシステムでは、モジ
ュール間の通信経路を多重化することにより、極めて高
い可用性を実現することができ、ＣＰＵと入出力との経
路上の故障が引き起こすパケット損傷が原因となるシス
テムダウン等を解消することができる。更に、各モジュ
ールは、各通信経路から受信したパケットが新規のパケ
ットであるか否を識別しその最新のパケットを取得する
ため、通信速度を犠牲にすることなく高可用性を実現で
きる。
ュール間の通信経路を多重化することにより、極めて高
い可用性を実現することができ、ＣＰＵと入出力との経
路上の故障が引き起こすパケット損傷が原因となるシス
テムダウン等を解消することができる。更に、各モジュ
ールは、各通信経路から受信したパケットが新規のパケ
ットであるか否を識別しその最新のパケットを取得する
ため、通信速度を犠牲にすることなく高可用性を実現で
きる。
【００８５】また、本発明のコンピュータシステムで
は、パケットの再送等のソフトウェアのレベルの制御を
必要としないために、オペレーションシステムや運用ソ
フトウェア等に特別の新たな機能を備える必要なく、高
可用性を実現することができる。
は、パケットの再送等のソフトウェアのレベルの制御を
必要としないために、オペレーションシステムや運用ソ
フトウェア等に特別の新たな機能を備える必要なく、高
可用性を実現することができる。
【図１】 本発明の第１の実施の形態によるコンピュー
タシステムの構成を示すブロック図である。
タシステムの構成を示すブロック図である。
【図２】 本発明の第１の実施の形態のＣＰＵモジュー
ルの構成を示すブロック図である。
ルの構成を示すブロック図である。
【図３】 本発明の第１の実施の形態の入出力モジュー
ルの構成を示すブロック図である。
ルの構成を示すブロック図である。
【図４】 本発明の第１の実施の形態の入出力ポート部
の構成を示すブロック図である。
の構成を示すブロック図である。
【図５】 本発明の第１の実施の形態の出力制御部の構
成を示すブロック図である。
成を示すブロック図である。
【図６】 本発明の第１の実施の形態によるコンピュー
タシステム内のモジュール間において送受するパケット
の構成の一例を示す図である。
タシステム内のモジュール間において送受するパケット
の構成の一例を示す図である。
【図７】 本発明の第１の実施の形態の入力制御部の構
成を示すブロック図である。
成を示すブロック図である。
【図８】 本発明の第１の実施の形態のパケット消失検
出回路の構成を示すブロック図である。
出回路の構成を示すブロック図である。
【図９】 本発明の第１の実施の形態の先着パケット選
択回路の構成を示すブロック図である。
択回路の構成を示すブロック図である。
【図１０】 本発明の第１の実施の形態のスイッチング
モジュールの構成例を示すブロック図である。
モジュールの構成例を示すブロック図である。
【図１１】 本発明の第１の実施の形態によるコンピュ
ータシステムのモジュール間のパケット転送を説明する
ための図である。
ータシステムのモジュール間のパケット転送を説明する
ための図である。
【図１２】 本発明の第１の実施の形態によるコンピュ
ータシステムのモジュール間のパケット転送を説明する
ための図である。
ータシステムのモジュール間のパケット転送を説明する
ための図である。
【図１３】 本発明の第１の実施の形態によるコンピュ
ータシステムのモジュール間のパケット転送を説明する
ための図である。
ータシステムのモジュール間のパケット転送を説明する
ための図である。
【図１４】 本発明の第１の実施の形態によるコンピュ
ータシステムのモジュール間のパケット転送を説明する
ための図である。
ータシステムのモジュール間のパケット転送を説明する
ための図である。
【図１５】 本発明の第３の実施の形態によるコンピュ
ータシステムの構成を示すブロック図である。
ータシステムの構成を示すブロック図である。
【図１６】 本発明のその他の実施の形態によるコンピ
ュータシステムの構成を示すブロック図である。
ュータシステムの構成を示すブロック図である。
【図１７】 本発明のさらに他の実施の形態によるコン
ピュータシステムの構成を示すブロック図である。
ピュータシステムの構成を示すブロック図である。
【図１８】 従来のコンピュータシステムの構成を示す
ブロック図である。
ブロック図である。
【図１９】 従来のＣＰＵモジュールの構成を示すブロ
ック図である。
ック図である。
【図２０】 従来の入出力モジュールの構成を示すブロ
ック図である。
ック図である。
【図２１】 スイッチングモジュールを介して入出力モ
ジュールとＣＰＵモジュールとを接続する、従来のコン
ピュータシステムの構成を示すブロック図である。
ジュールとＣＰＵモジュールとを接続する、従来のコン
ピュータシステムの構成を示すブロック図である。
【図２２】 通信ネットワークを介して入出力モジュー
ルとＣＰＵモジュールとを接続する、従来のコンピュー
タシステムの構成を示すブロック図である。
ルとＣＰＵモジュールとを接続する、従来のコンピュー
タシステムの構成を示すブロック図である。
１０ スイッチングモジュール ２０、２０ａ ＣＰＵモジュール ２１、２１ａ ＣＰＵモジュールコントローラ ２２ 入出力ポート部 ２３ 出力制御部 ２３−１ ＩＤ付加回路 ２３−２ ＩＤカウンタ ２３−３ マルチキャスト回路 ２４ 入力制御部 ２５ エラー検出回路 ２４−１ パケット消失検出回路 ２４−２ 先着パケット選択回路 ３０、３０ａ 入出力モジュール ３１、３１ａ 入出力モジュールコントローラ ４０ モジュールインターコネクト ５０ ネットワーク
Claims (28)
- 【請求項１】 複数のモジュール間でデータを相互にパ
ケット転送するコンピュータシステムにおいて、 前記複数のモジュール間を多重化した複数の経路によっ
て接続し、前記モジュールは、パケットを前記経路数分複
製して前記前記経路に出力し、かつ複数の前記経路から
入力した複数の前記複製パケットのうち、最先に受信し
たパケットを選択することを特徴とするコンピュータシ
ステム。 - 【請求項２】 前記各モジュールは、送信するパケット
を複数の前記経路数分複製して送信先に出力する出力制
御部と、 複数の前記経路から受信した前記複製パケットを識別し
て、最先に受信したパケットのみを選択する入力制御部
を備えることを特徴とする請求項１に記載のコンピュー
タシステム。 - 【請求項３】 前記モジュールは、 データを相互にパケット転送するＣＰＵモジュール及び
入出力モジュールを含むことを特徴とする請求項１又は
請求項２に記載のコンピュータシステム。 - 【請求項４】 前記出力制御部は、 送信するパケットに対して、当該パケットを一意に識別
する識別情報を付加する手段と、識別情報を付加した前
記パケットを複数の経路分複製して出力する手段を備
え、 前記入力制御部は、 受信したパケットの前記識別情報を識別し、同一の識別
情報が付加された前記パケットのうち、最先のものを受
信して他のパケットを破棄する選択手段を備えることを
特徴とする請求項２又は請求項３に記載のコンピュータ
システム。 - 【請求項５】 前記各モジュールは、複数の前記経路に
対応して受信したパケットのエラーを検出する手段と、
前記パケットの消失を検出する手段を備えることを特徴
とする請求項１から請求項４の何れか一つに記載のコン
ピュータシステム。 - 【請求項６】 前記モジュール間に、経路のスイッチン
グを行うスイッチングモジュールを備えることを特徴と
する請求項１から請求項５の何れか一つに記載のコンピ
ュータシステム。 - 【請求項７】 前記モジュール間を通信ネットワークを
介して接続することを特徴とする請求項１から請求項６
の何れか一つに記載のコンピュータシステム。 - 【請求項８】 複数のモジュール間でデータをパケット
転送するコンピュータシステムにおいて、 前記複数のモジュール間を多重化した複数の経路によっ
て接続し、前記パケットを出力する側の前記モジュール
が、パケットを前記経路数分複製して前記前記経路に出
力し、前記パケットを受信する側の前記モジュールが、複
数の前記経路から入力した複数の前記複製パケットのう
ち、最先に受信したパケットを選択することを特徴とす
るコンピュータシステム。 - 【請求項９】 出力側の前記各モジュールは、送信する
パケットを複数の前記経路数分複製して送信先に出力す
る出力制御部を備え、 入力側の前記各モジュールは、複数の前記経路から受信
した前記複製パケットを識別して、最先に受信したパケ
ットのみを選択する入力制御部を備えることを特徴とす
る請求項８に記載のコンピュータシステム。 - 【請求項１０】 前記出力制御部は、 送信するパケットに対して、当該パケットを一意に識別
する識別情報を付加する手段と、識別情報を付加した前
記パケットを複数の経路分複製して出力する手段を備
え、 前記入力制御部は、 受信したパケットの前記識別情報を識別し、同一の識別
情報が付加された前記パケットのうち、最先のものを受
信して他のパケットを破棄する選択手段を備えることを
特徴とする請求項９に記載のコンピュータシステム。 - 【請求項１１】 複数の前記モジュールが、一対一に互
いに複数の前記経路で直結されていることを特徴とする
請求項１から請求項１０の何れか一つに記載のコンピュ
ータシステム。 - 【請求項１２】 コンピュータシステム内の複数のモジ
ュール間でデータを相互にパケット転送する通信方法に
おいて、 前記各モジュールにおいて、送信するパケットを複製し
て、複数の経路により送信先のモジュールに発信し、複数
の前記経路から入力した複数の前記複製パケットのう
ち、最先に受信したパケットを選択することを特徴とす
るモジュール間の通信方法。 - 【請求項１３】 前記各モジュールでは、複数の前記経
路から受信した前記複製パケットを識別して、最先に受
信したパケットのみを選択することを特徴とする請求項
１２に記載のモジュール間の通信方法。 - 【請求項１４】 前記モジュールでは、送信するパケッ
トに対して、当該パケットを一意に識別する識別情報を
付加し、前記識別情報を付加した前記パケットを複数の
経路分複製して出力し、受信したパケットの前記識別情
報を識別し、同一の識別情報が付加された前記パケット
のうち、最先のものを受信して他のパケットを破棄する
ことを特徴とする請求項１２又は請求項１３に記載のモ
ジュール間の通信方法。 - 【請求項１５】 前記各モジュールでは、複数の前記経
路に対応して受信したパケットのエラーと、前記パケッ
トの消失を検出することを特徴とする請求項１２から請
求項１４の何れか一つに記載のモジュール間の通信方
法。 - 【請求項１６】 複数のモジュール間でデータをパケッ
ト転送するモジュール間の通信方法において、 多重化した複数の経路によって接続した前記複数のモジ
ュールにおいて、前記パケットを出力する側の前記モジ
ュールが、パケットを前記経路数分複製して前記前記経
路に出力し、前記パケットを受信する側の前記モジュー
ルが、複数の前記経路から入力した複数の前記複製パケ
ットのうち、最先に受信したパケットを選択することを
特徴とするモジュール間の通信方法。 - 【請求項１７】 出力側の前記各モジュールでは、送信
するパケットを複数の前記経路数分複製して送信先に出
力し、入力側の前記各モジュールでは、複数の前記経路か
ら受信した前記複製パケットを識別して、最先に受信し
たパケットのみを選択することを特徴とする請求項１６
に記載のモジュール間の通信方法。 - 【請求項１８】 前記出力側の前記各モジュールでは、
送信するパケットに対して、当該パケットを一意に識別
する識別情報を付加し、前記識別情報を付加した前記パ
ケットを複数の経路分複製して出力し、前記入力側の前
記各モジュールでは、受信したパケットの前記識別情報
を識別し、同一の識別情報が付加された前記パケットの
うち、最先のものを受信して他のパケットを破棄するこ
とを特徴とする請求項１６又は請求項１７に記載のモジ
ュール間の通信方法。 - 【請求項１９】 データを相互にパケット転送するコン
ピュータのモジュールにおいて、前記複数のモジュール
間を多重化した複数の経路によって接続し、パケットを
前記経路数分複製して前記前記経路に出力し、かつ複数
の前記経路から入力した複数の前記複製パケットのう
ち、最先に受信したパケットを選択することを特徴とす
るモジュール。 - 【請求項２０】 送信するパケットを複数の前記経路数
分複製して送信先に出力する出力制御部と、 複数の前記経路から受信した前記複製パケットを識別し
て、最先に受信したパケットのみを選択する入力制御部
を備えることを特徴とする請求項１９に記載のモジュー
ル。 - 【請求項２１】 データを相互にパケット転送するＣＰ
Ｕモジュール及び入出力モジュールを含むことを特徴と
する請求項１９又は請求項２０に記載のモジュール。 - 【請求項２２】 前記出力制御部は、 送信するパケットに対して、当該パケットを一意に識別
する識別情報を付加する手段と、識別情報を付加した前
記パケットを複数の経路分複製して出力する手段を備
え、 前記入力制御部は、 受信したパケットの前記識別情報を識別し、同一の識別
情報が付加された前記パケットのうち、最先のものを受
信して他のパケットを破棄する選択手段を備えることを
特徴とする請求項２０又は請求項２１に記載のモジュー
ル。 - 【請求項２３】 複数の前記経路に対応して受信したパ
ケットのエラーを検出する手段と、前記パケットの消失
を検出する手段を備えることを特徴とする請求項１９か
ら請求項２２の何れか一つに記載のモジュール。 - 【請求項２４】 前記モジュール間を、経路のスイッチ
ングを行うスイッチングモジュールを介して接続したこ
とを特徴とする請求項１９から請求項２３の何れか一つ
に記載のモジュール。 - 【請求項２５】 データをパケット転送するコンピュー
タシステムのモジュールにおいて、 前記複数のモジュール間を多重化した複数の経路によっ
て接続し、前記パケットを出力する側の前記モジュール
が、パケットを前記経路数分複製して前記前記経路に出
力し、前記パケットを受信する側の前記モジュールが、複
数の前記経路から入力した複数の前記複製パケットのう
ち、最先に受信したパケットを選択することを特徴とす
るモジュール。 - 【請求項２６】 出力側の前記各モジュールは、送信す
るパケットを複数の前記経路数分複製して送信先に出力
する出力制御部を備え、 入力側の前記各モジュールは、複数の前記経路から受信
した前記複製パケットを識別して、最先に受信したパケ
ットのみを選択する入力制御部を備えることを特徴とす
る請求項２５に記載のモジュール。 - 【請求項２７】 前記出力制御部は、 送信するパケットに対して、当該パケットを一意に識別
する識別情報を付加する手段と、識別情報を付加した前
記パケットを複数の経路分複製して出力する手段を備
え、 前記入力制御部は、 受信したパケットの前記識別情報を識別し、同一の識別
情報が付加された前記パケットのうち、最先のものを受
信して他のパケットを破棄する選択手段を備えることを
特徴とする請求項２６に記載のモジュール。 - 【請求項２８】 複数の前記モジュールが、一対一に互
いに複数の前記経路で直結されていることを特徴とする
請求項２５から請求項２７の何れか一つに記載のモジュ
ール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028268A JP3709795B2 (ja) | 2001-02-05 | 2001-02-05 | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 |
| US10/061,242 US7844730B2 (en) | 2001-02-05 | 2002-02-04 | Computer system and method of communication between modules within computer system |
| EP20020002001 EP1231541A3 (en) | 2001-02-05 | 2002-02-05 | Computer system and method of communication between modules within computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028268A JP3709795B2 (ja) | 2001-02-05 | 2001-02-05 | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002229965A true JP2002229965A (ja) | 2002-08-16 |
| JP3709795B2 JP3709795B2 (ja) | 2005-10-26 |
Family
ID=18892794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001028268A Expired - Fee Related JP3709795B2 (ja) | 2001-02-05 | 2001-02-05 | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7844730B2 (ja) |
| EP (1) | EP1231541A3 (ja) |
| JP (1) | JP3709795B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221619A (ja) * | 2006-02-20 | 2007-08-30 | Mitsubishi Electric Corp | 同報通信装置 |
| JP2007529975A (ja) * | 2004-03-22 | 2007-10-25 | サムスン エレクトロニクス カンパニー リミテッド | デバイスと携帯型保存装置との相互認証 |
| WO2009090730A1 (ja) * | 2008-01-15 | 2009-07-23 | Fujitsu Limited | 入出力装置を接続確認する情報処理システム |
| JP2010130367A (ja) * | 2008-11-27 | 2010-06-10 | Fujitsu Ltd | データ伝送装置 |
| JP2011188272A (ja) * | 2010-03-09 | 2011-09-22 | Fujitsu Ltd | スイッチ装置 |
| US8209535B2 (en) | 2004-03-22 | 2012-06-26 | Samsung Electronics Co., Ltd. | Authentication between device and portable storage |
| JP7469885B2 (ja) | 2019-01-30 | 2024-04-17 | ザ・ボーイング・カンパニー | １つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577077B2 (en) * | 2002-09-05 | 2009-08-18 | Konica Corporation | Optical pickup apparatus and optical element |
| US7359930B2 (en) * | 2002-11-21 | 2008-04-15 | Arbor Networks | System and method for managing computer networks |
| EP2424179B1 (en) | 2004-07-14 | 2014-01-15 | Nippon Telegraph And Telephone Corporation | Packet transmission method and packet transmission device |
| US8761202B2 (en) * | 2004-09-27 | 2014-06-24 | Raghupathy Sivakumar | Architecture for dynamically adaptive transport protocols |
| JP4720520B2 (ja) * | 2006-01-24 | 2011-07-13 | 富士ゼロックス株式会社 | 印刷装置 |
| JP4751817B2 (ja) * | 2006-12-04 | 2011-08-17 | 富士通株式会社 | パケット転送装置およびネットワークシステム |
| EP2148473A1 (en) * | 2008-07-22 | 2010-01-27 | ABB Research Ltd | Switching nodes for high availability networks |
| US8924486B2 (en) * | 2009-02-12 | 2014-12-30 | Sierra Wireless, Inc. | Method and system for aggregating communications |
| US8228848B2 (en) * | 2008-11-17 | 2012-07-24 | Sierra Wireless, Inc. | Method and apparatus for facilitating push communication across a network boundary |
| GB2478470B8 (en) | 2008-11-17 | 2014-05-21 | Sierra Wireless Inc | Method and apparatus for network port and netword address translation |
| US8189588B2 (en) * | 2009-03-13 | 2012-05-29 | Cisco Technology, Inc. | Flow resiliency |
| EP2673927A4 (en) | 2011-02-08 | 2016-08-24 | Sierra Wireless Inc | METHOD AND DATA-TRANSFER SYSTEM BETWEEN NETWORK DEVICES |
| JP5587809B2 (ja) * | 2011-02-16 | 2014-09-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アウトオブバンドの無線チャネルを用いた高速ミリ波リンクの制御とモニタリング |
| US8861520B1 (en) * | 2011-02-24 | 2014-10-14 | Directpacket Research, Inc. | Packet cloning for enhanced delivery of communication from a source device to one or more destination devices |
| US9385917B1 (en) | 2011-03-31 | 2016-07-05 | Amazon Technologies, Inc. | Monitoring and detecting causes of failures of network paths |
| US9104543B1 (en) * | 2012-04-06 | 2015-08-11 | Amazon Technologies, Inc. | Determining locations of network failures |
| US8937870B1 (en) | 2012-09-11 | 2015-01-20 | Amazon Technologies, Inc. | Network link monitoring and testing |
| US9628373B2 (en) * | 2012-12-19 | 2017-04-18 | Comcast Cable Communications, Llc | Multipath communication in a network |
| US9210038B1 (en) | 2013-02-11 | 2015-12-08 | Amazon Technologies, Inc. | Determining locations of network failures |
| US9197495B1 (en) | 2013-02-11 | 2015-11-24 | Amazon Technologies, Inc. | Determining locations of network failures |
| US9742638B1 (en) | 2013-08-05 | 2017-08-22 | Amazon Technologies, Inc. | Determining impact of network failures |
| US10666502B2 (en) * | 2016-04-08 | 2020-05-26 | Nec Corporation | Communication apparatus, communication system, communication method, and non-transitory computer readable medium |
| JP6839347B2 (ja) * | 2016-11-02 | 2021-03-10 | 富士通株式会社 | パケットキャプチャプログラム、パケットキャプチャ装置及びパケットキャプチャ方法 |
| EP3593498B1 (en) * | 2017-03-07 | 2023-05-03 | 128 Technology, Inc. | Router device using flow duplication |
| JP2019165301A (ja) * | 2018-03-19 | 2019-09-26 | 富士通株式会社 | パケット検出プログラム、パケット検出装置及びパケット検出方法 |
| JP7111755B2 (ja) * | 2020-02-17 | 2022-08-02 | 矢崎総業株式会社 | 車載通信システム |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102645A (en) | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Input/output control unit |
| JPS60256861A (ja) | 1984-06-01 | 1985-12-18 | Nec Corp | 入出力制御方式 |
| JPS61224640A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | デ−タブロツク転送方式 |
| US4995040A (en) | 1989-02-03 | 1991-02-19 | Rockwell International Corporation | Apparatus for management, comparison, and correction of redundant digital data |
| DE58907901D1 (de) | 1989-03-03 | 1994-07-21 | Siemens Ag | Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung. |
| US7558557B1 (en) * | 1991-11-12 | 2009-07-07 | Broadcom Corporation | Low-power messaging in a network supporting roaming terminals |
| JP3137744B2 (ja) | 1992-06-25 | 2001-02-26 | 三菱電機株式会社 | 複数経路型データ転送方式 |
| JPH06295278A (ja) | 1993-04-09 | 1994-10-21 | Hitachi Ltd | 計算機システム |
| JP2710587B2 (ja) | 1995-06-14 | 1998-02-10 | 甲府日本電気株式会社 | 情報処理システム |
| US5812773A (en) * | 1996-07-12 | 1998-09-22 | Microsoft Corporation | System and method for the distribution of hierarchically structured data |
| DE19645055C2 (de) | 1996-10-31 | 1999-01-07 | Sgs Thomson Microelectronics | Elektrische Schaltungsanordnung zur seriellen Auswertung einer bit-Folge |
| US6480502B1 (en) * | 1998-05-15 | 2002-11-12 | Compaq Information Technologies Group, L.P. | Method for avoiding broadcast deadlocks in a mesh-connected network |
| US6466574B1 (en) | 1998-06-05 | 2002-10-15 | International Business Machines Corporation | Quality of service improvement of internet real-time media transmission by transmitting redundant voice/media frames |
| US6704278B1 (en) * | 1999-07-02 | 2004-03-09 | Cisco Technology, Inc. | Stateful failover of service managers |
| US6496477B1 (en) * | 1999-07-09 | 2002-12-17 | Texas Instruments Incorporated | Processes, articles, and packets for network path diversity in media over packet applications |
| US6751219B1 (en) * | 2000-04-20 | 2004-06-15 | Aztech Partners, Inc. | Multicast packet duplication at random node or at egress port with frame synchronization |
| US6574770B1 (en) * | 2000-06-29 | 2003-06-03 | Lucent Technologies Inc. | Error-correcting communication method for transmitting data packets in a network communication system |
| US6751746B1 (en) * | 2000-07-31 | 2004-06-15 | Cisco Technology, Inc. | Method and apparatus for uninterrupted packet transfer using replication over disjoint paths |
| US8428056B2 (en) * | 2000-12-22 | 2013-04-23 | Avaya, Inc. | Generation of redundant scheduled network paths using a branch and merge technique |
-
2001
- 2001-02-05 JP JP2001028268A patent/JP3709795B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-04 US US10/061,242 patent/US7844730B2/en not_active Expired - Fee Related
- 2002-02-05 EP EP20020002001 patent/EP1231541A3/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529975A (ja) * | 2004-03-22 | 2007-10-25 | サムスン エレクトロニクス カンパニー リミテッド | デバイスと携帯型保存装置との相互認証 |
| JP4709987B2 (ja) * | 2004-03-22 | 2011-06-29 | サムスン エレクトロニクス カンパニー リミテッド | データ伝送方法、携帯型保存装置及びデバイス |
| US8209535B2 (en) | 2004-03-22 | 2012-06-26 | Samsung Electronics Co., Ltd. | Authentication between device and portable storage |
| JP2007221619A (ja) * | 2006-02-20 | 2007-08-30 | Mitsubishi Electric Corp | 同報通信装置 |
| JP4627267B2 (ja) * | 2006-02-20 | 2011-02-09 | 三菱電機株式会社 | 同報通信装置 |
| WO2009090730A1 (ja) * | 2008-01-15 | 2009-07-23 | Fujitsu Limited | 入出力装置を接続確認する情報処理システム |
| JP2010130367A (ja) * | 2008-11-27 | 2010-06-10 | Fujitsu Ltd | データ伝送装置 |
| JP2011188272A (ja) * | 2010-03-09 | 2011-09-22 | Fujitsu Ltd | スイッチ装置 |
| US8625585B2 (en) | 2010-03-09 | 2014-01-07 | Fujitsu Limited | Switch apparatus |
| JP7469885B2 (ja) | 2019-01-30 | 2024-04-17 | ザ・ボーイング・カンパニー | １つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020107980A1 (en) | 2002-08-08 |
| EP1231541A2 (en) | 2002-08-14 |
| EP1231541A3 (en) | 2003-08-27 |
| JP3709795B2 (ja) | 2005-10-26 |
| US7844730B2 (en) | 2010-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3709795B2 (ja) | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 | |
| US6925578B2 (en) | Fault-tolerant switch architecture | |
| US5781715A (en) | Fault-tolerant bridge/router with a distributed switch-over mechanism | |
| US6411599B1 (en) | Fault tolerant switching architecture | |
| US6738344B1 (en) | Link extenders with link alive propagation | |
| US20020194371A1 (en) | Loop network and method for operating the same | |
| US6985975B1 (en) | Packet lockstep system and method | |
| US20020144175A1 (en) | Apparatus and methods for fault-tolerant computing using a switching fabric | |
| CN100583819C (zh) | 用于分组交换控制的集成电路和方法 | |
| US7660239B2 (en) | Network data re-routing | |
| JP2004062535A (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
| US8064347B2 (en) | System and method for redundant switched communications | |
| US20060212619A1 (en) | Data processing system | |
| JP5785608B2 (ja) | 通信ノード装置システム、装置、及び方法 | |
| JPH09130408A (ja) | ネットワークインタフェース装置 | |
| EP1276262A1 (en) | Communication network ring with data splitting in the nodes | |
| WO2003088594A1 (en) | A method for providing redundancy for channel adapter failure | |
| JPH04107027A (ja) | データ伝送方式 | |
| WO2020129219A1 (ja) | ネットワーク装置、ネットワークシステム、ネットワーク方法、およびネットワークプログラム | |
| JPH0342940A (ja) | Ａｔｍ交換装置 | |
| JP5494028B2 (ja) | スイッチ装置 | |
| US6870814B1 (en) | Link extenders with error propagation and reporting | |
| JPH08256158A (ja) | 多経路伝送装置 | |
| JP3608534B2 (ja) | パケット交換装置 | |
| JPH0621925A (ja) | 多重化伝送路通信制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |