JP7469885B2 - 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 - Google Patents
1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 Download PDFInfo
- Publication number
- JP7469885B2 JP7469885B2 JP2020007404A JP2020007404A JP7469885B2 JP 7469885 B2 JP7469885 B2 JP 7469885B2 JP 2020007404 A JP2020007404 A JP 2020007404A JP 2020007404 A JP2020007404 A JP 2020007404A JP 7469885 B2 JP7469885 B2 JP 7469885B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- copy
- check
- copies
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000012545 processing Methods 0.000 claims description 120
- 230000004044 response Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 12
- 125000004122 cyclic group Chemical group 0.000 claims description 10
- 238000004891 communication Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000009419 refurbishment Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 238000009420 retrofitting Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
- H04L63/0815—Network architectures or network communication protocols for network security for authentication of entities providing single-sign-on or federations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C13/00—Voting apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
- H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/12—Applying verification of the received information
- H04L63/123—Applying verification of the received information received data contents, e.g. message integrity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
Claims (18)
- データを受信するように構成された受信ポートと、
前記受信ポートに接続されるとともに、各々が、前記受信ポートから前記データの第1コピーを受信し、前記データの前記第1コピーに対してチェックを実行し、前記データの前記第1コピーのための保護データを生成するように構成された複数の並列第1経路と、
前記第1経路から前記データの複数の第2コピーを受信して、前記データの前記複数の第2コピーの相互のクロスチェックを実行するように構成された1つ以上の第1判定要素と、
前記1つ以上の第1判定要素に応答して、前記データの前記第2コピーのうちの1つ以上を処理するように構成された処理部と、
前記処理部に接続されるとともに、各々が、前記処理部から前記データの第3コピーを受信し、前記データの前記第3コピーに対して、前記保護データに基づくチェックを含む複数のチェックを実行するように構成された複数の並列第2経路と、
前記第2経路から前記データの複数の第4コピーを受信して、前記データの前記複数の第4コピーの相互のクロスチェックを実行するように構成された1つ以上の第2判定要素と、
前記1つ以上の第2判定要素に応答して、後続ネットワーク要素に前記データの前記複数の第4コピーのうちの1つ以上を送信するように構成された送信ポートと、を含み、
前記第1経路の各々は、前記データの前記第1コピーにタイムスタンプを付与するように構成されたタイムスタンプ要素と、前記保護データを生成するように構成されたエラー検出生成要素と、を含み、
前記保護データは、前記処理部における処理後の完全性を検証するために用いられる、前記データの前記第1コピー及び前記タイムスタンプに基づく巡回冗長チェック(CRC)データを含む、ネットワークスイッチ装置。 - 前記受信ポートは、送信ネットワーク要素から前記データを受信するように構成されており、前記送信ポートは、前記データを前記後続ネットワーク要素に転送するように構成されている、請求項1に記載のネットワークスイッチ装置。
- 前記後続ネットワーク要素は、スイッチ又はエンドシステムを含む、請求項1又は2に記載のネットワークスイッチ装置。
- 前記処理部は、単一経路処理部である、請求項1~3のいずれかに記載のネットワークスイッチ装置。
- 前記処理部は、さらに、前記第2経路に前記データをルーティングするとともに、前記データを保存するように構成されている、請求項4に記載のネットワークスイッチ装置。
- 前記第1経路の各々は、
前記データの前記第1コピーにサイズ制限を課すように構成されたフレームフィルタと、
前記データの前記第1コピーに帯域幅制限を課すように構成されたフレームポリシング要素と、
をさらに含む、請求項1~5のいずれかに記載のネットワークスイッチ装置。 - 前記1つ以上の第1判定要素は、さらに、
前記第1経路の各々における前記チェックの結果の比較、前記第1経路の各々の前記データの前記第2コピーの比較、前記第1経路の各々のタイムスタンプの比較、前記第1経路の各々で生成された前記保護データの比較、又は、これらの組み合わせを実行することによって、前記データの前記第2コピーのうちの1つ以上の有効性を確認し、
互いに一致し、且つ有効であると判定された前記第2コピーのうちの少なくとも1つを、有効データとして、前記処理部に送信するように構成されている、請求項1~6のいずれかに記載のネットワークスイッチ装置。 - データを受信するように構成された受信ポートと、
前記受信ポートに接続されるとともに、各々が、前記受信ポートから前記データの第1コピーを受信し、前記データの前記第1コピーに対してチェックを実行し、前記データの前記第1コピーのための保護データを生成するように構成された複数の並列第1経路と、
前記第1経路から前記データの第2コピーを受信して、前記データの前記第2コピーのクロスチェックを実行するように構成された1つ以上の第1判定要素と、
前記1つ以上の第1判定要素に応答して、前記データの前記第2コピーのうちの1つ以上を処理するように構成された処理部と、
前記処理部に接続されるとともに、各々が、前記処理部から前記データの第3コピーを受信し、前記データの前記第3コピーに対して、前記保護データに基づくチェックを含む複数のチェックを実行するように構成された複数の並列第2経路と、
前記第2経路から前記データの第4コピーを受信して、前記データの前記第4コピーのクロスチェックを実行するように構成された1つ以上の第2判定要素と、
前記1つ以上の第2判定要素に応答して、後続ネットワーク要素に前記データの前記第4コピーのうちの1つ以上を送信するように構成された送信ポートと、を含み、
前記1つ以上の第1判定要素は、さらに、
前記第1経路の各々における前記チェックの結果の比較、前記第1経路の各々の前記データの前記第2コピーの比較、前記第1経路の各々のタイムスタンプの比較、前記第1経路の各々で生成された前記保護データの比較、又は、これらの組み合わせを実行することによって、前記データの前記第2コピーのうちの1つ以上の有効性を確認し、
互いに一致し、且つ有効であると判定された前記第2コピーのうちの少なくとも1つを、有効データとして、前記処理部に送信するように構成されており、
前記処理部は、さらに、前記有効データにルーティング情報を埋め込み、前記ルーティング情報が埋め込まれた前記有効データを保存するように構成されている、ネットワークスイッチ装置。 - データを受信するように構成された受信ポートと、
前記受信ポートに接続されるとともに、各々が、前記受信ポートから前記データの第1コピーを受信し、前記データの前記第1コピーに対してチェックを実行し、前記データの前記第1コピーのための保護データを生成するように構成された複数の並列第1経路と、
前記第1経路から前記データの第2コピーを受信して、前記データの前記第2コピーのクロスチェックを実行するように構成された1つ以上の第1判定要素と、
前記1つ以上の第1判定要素に応答して、前記データの前記第2コピーのうちの1つ以上を処理するように構成された処理部と、
前記処理部に接続されるとともに、各々が、前記処理部から前記データの第3コピーを受信し、前記データの前記第3コピーに対して、前記保護データに基づくチェックを含む複数のチェックを実行するように構成された複数の並列第2経路と、
前記第2経路から前記データの第4コピーを受信して、前記データの前記第4コピーのクロスチェックを実行するように構成された1つ以上の第2判定要素と、
前記1つ以上の第2判定要素に応答して、後続ネットワーク要素に前記データの前記第4コピーのうちの1つ以上を送信するように構成された送信ポートと、を含み、
前記第2経路の各々は、
前記処理部における処理及び保存の後における前記データの前記第3コピーのデータ完全性及びタイムスタンプ完全性を検証するために、前記保護データを用いて巡回冗長チェックを実行するように構成されたエラー検出チェック要素と、
前記データの前記第3コピーに関連付けられたルーティング情報をチェックするように構成されたルートチェック要素と、
出力キューにおける前記データの前記第3コピーの位置をチェックするように構成された出力キューチェック要素と、
前記データの前記第3コピーに関連付けられたタイムスタンプに基づいて、時間遅延をチェックするように構成された遅延チェック要素と、を含む、ネットワークスイッチ装置。 - 前記1つ以上の第2判定要素は、さらに、前記巡回冗長チェック、前記出力キューにおける前記位置、前記第2経路の各々の時間遅延、及び前記データの前記第4コピーのうちの少なくとも大部分が互いに一致しているか否か、に少なくとも部分的に基づいて、前記データの前記第4コピーのうちの1つ以上の有効性を確認するように構成されている、請求項9に記載のネットワークスイッチ装置。
- ネットワークスイッチを操作する方法であって、
受信ポートを介してデータを受信することと、
複数の並列第1経路に対して前記データの第1コピーを供給することと、
前記第1経路の各々において、前記データの第1コピーのチェックを実行して、前記データの前記第1コピーの保護データを生成することと、
前記第1経路から受信した前記データの第2コピーのクロスチェックを実行することと、
前記データの前記第2コピーのクロスチェックにより、前記第2コピーのうちの少なくともいくつかが互いに一致し、且つ有効であることが示された場合、これに応答して、処理部において、互いに一致し、且つ有効である前記データの前記第2コピーのうちの少なくとも1つにおける有効データを処理することと、
複数の並列第2経路に対して前記データの第3コピーを供給することと、
前記複数の並列第2経路の各々において、前記データの第3コピーに対して、前記保護データに基づくチェックを含む複数のチェックを実行することと、
前記第2経路から受信した前記データの第4コピーのクロスチェックを実行することと、
前記データの前記第4コピーのクロスチェックに応答して、送信ポートを介して、後続ネットワーク要素に前記データの前記第4コピーのうちの1つ以上を選択的に送信することと、を含み、
前記有効データの処理は、ルーティング情報を生成して、当該情報を前記有効データに埋め込むことを含む、方法。 - 前記有効データの処理は、前記ネットワークスイッチの単一処理部で実行される、請求項11に記載の方法。
- 前記保護データの生成は、巡回冗長チェック(CRC)データを生成することを含む、請求項11又は12に記載の方法。
- 前記データは、送信ネットワーク要素から送信され、前記受信ポートにおいて受信される、請求項11~13のいずれかに記載の方法。
- 工程を開始、実行、又は制御するために、プロセッサによって実行可能な命令を保存するコンピュータ読取可能媒体であって、前記工程は、
受信ポートを介してデータを受信することと、
複数の並列第1経路に対して前記データの第1コピーを供給することと、
前記第1経路の各々において、前記データの第1コピーのチェックを実行して、前記データの前記第1コピーの保護データを生成することと、
前記第1経路から受信した前記データの第2コピーのクロスチェックを実行することと、
前記データの前記第2コピーのクロスチェックにより、前記第2コピーのうちの少なくともいくつかが互いに一致し、且つ有効であることが示された場合、これに応答して、処理部において、互いに一致し、且つ有効である前記データの前記第2コピーのうちの少なくとも1つにおける有効データを処理することと、
複数の並列第2経路に対して前記データの第3コピーを供給することと、
前記複数の並列第2経路の各々の第2経路において、前記データの第3コピーに対して、前記保護データに基づくチェックを含む複数のチェックを実行することと、
前記第2経路から受信した前記データの第4コピーのクロスチェックを実行することと、
前記データの前記第4コピーのクロスチェックに応答して、送信ポートを介して、後続ネットワーク要素に前記データの前記第4コピーのうちの1つ以上を選択的に送信することと、をさらに含み、
前記有効データの処理は、ルーティング情報を生成して、当該情報を前記有効データに埋め込むことを含む、コンピュータ読取可能媒体。 - 前記有効データの処理は、ネットワークスイッチの単一処理部で実行される、請求項15に記載のコンピュータ読取可能媒体。
- 前記保護データの生成は、巡回冗長チェック(CRC)データを生成することを含む、請求項15又は16に記載のコンピュータ読取可能媒体。
- 前記データは、送信ネットワーク要素から送信され、前記受信ポートにおいて受信される、請求項15~17のいずれかに記載のコンピュータ読取可能媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/262,371 US10951544B2 (en) | 2019-01-30 | 2019-01-30 | Apparatus and method of crosschecking data copies using one or more voter elements |
US16/262,371 | 2019-01-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145670A JP2020145670A (ja) | 2020-09-10 |
JP7469885B2 true JP7469885B2 (ja) | 2024-04-17 |
Family
ID=69187659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020007404A Active JP7469885B2 (ja) | 2019-01-30 | 2020-01-21 | 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10951544B2 (ja) |
EP (1) | EP3691211B1 (ja) |
JP (1) | JP7469885B2 (ja) |
KR (1) | KR20200095401A (ja) |
CN (1) | CN111510397A (ja) |
TW (1) | TWI809245B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022095257A (ja) * | 2020-12-16 | 2022-06-28 | キオクシア株式会社 | メモリシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020107980A1 (en) | 2001-02-05 | 2002-08-08 | Nec Corporation | Computer system and method of communication between modules within computer system |
US20020141411A1 (en) | 2001-04-03 | 2002-10-03 | Jong-Hwan Oh | Apparatus for line-concentrating and distributing PPP frame data |
JP2004518381A (ja) | 2001-01-31 | 2004-06-17 | テルディックス・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | モジュラおよびスケーラブルスイッチならびに高速イーサネット(r)データフレームを分配するための方法 |
US20100128726A1 (en) | 2008-11-27 | 2010-05-27 | Fujitsu Limited | Data transmitter and data transmission method |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838894A (en) * | 1992-12-17 | 1998-11-17 | Tandem Computers Incorporated | Logical, fail-functional, dual central processor units formed from three processor units |
US6157638A (en) | 1998-03-23 | 2000-12-05 | Motorola, Inc. | High density packet switch with high speed interfaces and method for using same |
WO2000056024A2 (en) * | 1999-03-17 | 2000-09-21 | Broadcom Corporation | Network switch |
US20020085589A1 (en) * | 2000-09-22 | 2002-07-04 | Narad Networks, Inc. | System and method for assigning network data packet header |
US7123581B2 (en) | 2001-10-09 | 2006-10-17 | Tellabs Operations, Inc. | Method and apparatus to switch data flows using parallel switch fabrics |
US7590885B2 (en) * | 2005-04-26 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Method and system of copying memory from a source processor to a target processor by duplicating memory writes |
US7464203B2 (en) * | 2005-07-29 | 2008-12-09 | Gm Global Technology Operations, Inc. | Method of validating plurality of data during serial communication using a dual path across a single serial link |
US7719982B2 (en) | 2005-08-31 | 2010-05-18 | Intel Corporation | Switching device utilizing flow-control management |
US7706103B2 (en) * | 2006-07-25 | 2010-04-27 | Seagate Technology Llc | Electric field assisted writing using a multiferroic recording media |
US7889686B1 (en) * | 2006-11-21 | 2011-02-15 | Picomobile Networks, Inc. | Seamless switching of media streams between different networks |
WO2011119137A1 (en) * | 2010-03-22 | 2011-09-29 | Lrdc Systems, Llc | A method of identifying and protecting the integrity of a set of source data |
US9400722B2 (en) | 2011-11-15 | 2016-07-26 | Ge Aviation Systems Llc | Method of providing high integrity processing |
US20130208630A1 (en) * | 2012-02-15 | 2013-08-15 | Ge Aviation Systems Llc | Avionics full-duplex switched ethernet network |
US9430412B2 (en) * | 2013-06-26 | 2016-08-30 | Cnex Labs, Inc. | NVM express controller for remote access of memory and I/O over Ethernet-type networks |
GB201315397D0 (en) * | 2013-08-29 | 2013-10-16 | Quixant Plc | Memory controller and memory access method |
JP6188867B2 (ja) * | 2015-06-12 | 2017-08-30 | 株式会社日立製作所 | パケットを復元するための方法及びシステム |
US10331373B2 (en) * | 2015-11-05 | 2019-06-25 | International Business Machines Corporation | Migration of memory move instruction sequences between hardware threads |
US10067713B2 (en) * | 2015-11-05 | 2018-09-04 | International Business Machines Corporation | Efficient enforcement of barriers with respect to memory move sequences |
US10498654B2 (en) * | 2015-12-28 | 2019-12-03 | Amazon Technologies, Inc. | Multi-path transport design |
US10496484B2 (en) * | 2016-08-05 | 2019-12-03 | Sandisk Technologies Llc | Methods and apparatus for error detection for data storage devices |
US10333652B2 (en) * | 2016-09-16 | 2019-06-25 | International Business Machines Corporation | Redundancy in converged networks |
US10599524B2 (en) * | 2017-04-28 | 2020-03-24 | Veritas Technologies Llc | Backup performance after backup failure |
US10901862B2 (en) * | 2018-11-13 | 2021-01-26 | Micron Technology, Inc. | High-reliability non-volatile memory using a voting mechanism |
-
2019
- 2019-01-30 US US16/262,371 patent/US10951544B2/en active Active
-
2020
- 2020-01-21 JP JP2020007404A patent/JP7469885B2/ja active Active
- 2020-01-22 TW TW109102436A patent/TWI809245B/zh active
- 2020-01-22 EP EP20153124.1A patent/EP3691211B1/en active Active
- 2020-01-28 KR KR1020200009922A patent/KR20200095401A/ko unknown
- 2020-01-31 CN CN202010077728.XA patent/CN111510397A/zh active Pending
-
2021
- 2021-03-15 US US17/202,181 patent/US11729115B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004518381A (ja) | 2001-01-31 | 2004-06-17 | テルディックス・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | モジュラおよびスケーラブルスイッチならびに高速イーサネット(r)データフレームを分配するための方法 |
US20020107980A1 (en) | 2001-02-05 | 2002-08-08 | Nec Corporation | Computer system and method of communication between modules within computer system |
JP2002229965A (ja) | 2001-02-05 | 2002-08-16 | Nec Corp | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 |
US20020141411A1 (en) | 2001-04-03 | 2002-10-03 | Jong-Hwan Oh | Apparatus for line-concentrating and distributing PPP frame data |
US20100128726A1 (en) | 2008-11-27 | 2010-05-27 | Fujitsu Limited | Data transmitter and data transmission method |
JP2010130367A (ja) | 2008-11-27 | 2010-06-10 | Fujitsu Ltd | データ伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200244596A1 (en) | 2020-07-30 |
CN111510397A (zh) | 2020-08-07 |
JP2020145670A (ja) | 2020-09-10 |
EP3691211B1 (en) | 2023-04-26 |
KR20200095401A (ko) | 2020-08-10 |
US20210297369A1 (en) | 2021-09-23 |
EP3691211A1 (en) | 2020-08-05 |
TW202040975A (zh) | 2020-11-01 |
TWI809245B (zh) | 2023-07-21 |
US11729115B2 (en) | 2023-08-15 |
US10951544B2 (en) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5593530B2 (ja) | フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置 | |
US7877596B2 (en) | Method and computer product to increase accuracy of time-based software verification for sensor networks | |
WO2020253083A1 (zh) | 主备存储卷同步数据校验方法、装置、设备及存储介质 | |
CN106134144A (zh) | 可靠性组播数据传送系统以及方法 | |
US8547845B2 (en) | Soft error recovery for converged networks | |
CN105373441B (zh) | 用于互连电路的传输控制检查 | |
CN109194493B (zh) | 一种信息管理系统、方法及装置 | |
EP3668018B1 (en) | Efficient self-checking redundancy comparison in a network | |
JP7469885B2 (ja) | 1つ以上の判定要素を用いてデータコピーのクロスチェックを実行するための装置及び方法 | |
US9465690B2 (en) | Cumulative error detection in data transmission | |
WO2016086638A1 (zh) | 一种实现链路检测的方法、装置及计算机存储介质 | |
US10101987B2 (en) | Method and system of processing an image upgrade | |
JP5322433B2 (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
WO2017101016A1 (zh) | 用于存储节点同步业务请求的方法和装置 | |
JP6219233B2 (ja) | 無瞬断切替装置および無瞬断切替方法 | |
US20200091931A1 (en) | Embedded cyclical redundancy check values | |
KR101642440B1 (ko) | 링 네트워크의 선로 장애 복구 방법 | |
CN111858166B (zh) | 可纠错快速拟态裁决方法、裁决器、系统及介质 | |
JP6059652B2 (ja) | 信号保安用制御装置 | |
JP2018072967A (ja) | 制御システム | |
JP7401257B2 (ja) | 送信装置、受信装置、通信システム、送信方法、受信方法、及びプログラム | |
KR102507198B1 (ko) | 분산 소프트웨어 정의 네트워크에서 비잔틴 장애 극복 방법 | |
WO2021156918A1 (ja) | 経路冗長化システム、送信側装置、受信側装置、経路冗長化方法、および、経路冗長化プログラム | |
CN118118126A (zh) | 数据处理方法、装置及电子设备 | |
JP2017224919A (ja) | ログデータ転送方式及びログデータ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7469885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |