JP2002223161A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002223161A JP2002223161A JP2001019031A JP2001019031A JP2002223161A JP 2002223161 A JP2002223161 A JP 2002223161A JP 2001019031 A JP2001019031 A JP 2001019031A JP 2001019031 A JP2001019031 A JP 2001019031A JP 2002223161 A JP2002223161 A JP 2002223161A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pad
- power supply
- semiconductor device
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 所望の出力特性に応じて未使用のパッドを電
源電位又は接地電位に接続し、その電位に従って並列に
接続された出力トランジスタを制御することにより、出
力特性を容易に修正することができる半導体装置を提供
する。 【解決手段】 本発明の半導体装置は、入力端子１０１
と、出力端子１０２と、機能ブロック１１０と、セレク
タ１２１〜１２６と、ＰチャネルトランジスタＱＰ１０
１〜ＱＰ１０３と、ＮチャネルトランジスタＱＮ１０１
〜ＱＮ１０３と、パッド１３１〜１３８と、を備える。
所望の出力特性に応じてパッド１３２〜１３７を電源電
位又は接地電位に接続することにより、出力特性を容易
に修正することができる。
源電位又は接地電位に接続し、その電位に従って並列に
接続された出力トランジスタを制御することにより、出
力特性を容易に修正することができる半導体装置を提供
する。 【解決手段】 本発明の半導体装置は、入力端子１０１
と、出力端子１０２と、機能ブロック１１０と、セレク
タ１２１〜１２６と、ＰチャネルトランジスタＱＰ１０
１〜ＱＰ１０３と、ＮチャネルトランジスタＱＮ１０１
〜ＱＮ１０３と、パッド１３１〜１３８と、を備える。
所望の出力特性に応じてパッド１３２〜１３７を電源電
位又は接地電位に接続することにより、出力特性を容易
に修正することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、出力特性を調整す
ることができる半導体装置に関する。特には、マスクの
再作成や外部制御信号を必要とすることなく出力特性を
調整することができる半導体装置に関する。
ることができる半導体装置に関する。特には、マスクの
再作成や外部制御信号を必要とすることなく出力特性を
調整することができる半導体装置に関する。
【０００２】
【従来の技術】従来より、半導体装置の出力特性の規格
が設けられている。半導体装置の出力特性はプロセスに
より変動するため、プロセス規格を管理し、プロセス規
格の管理範囲での出力特性を満足させる必要がある。
が設けられている。半導体装置の出力特性はプロセスに
より変動するため、プロセス規格を管理し、プロセス規
格の管理範囲での出力特性を満足させる必要がある。
【０００３】半導体装置に対する出力規格が厳しい場合
に、作成された半導体装置が出力規格を満たさないこと
がある。このように半導体装置が出力規格を満たさない
場合に、出力規格を満たすように半導体装置の出力特性
を修正することが考えられる。しかし、マスク作成後は
出力特性の修正をすることはできないため、半導体装置
を評価した後に出力特性を変更する場合には、マスクか
ら作成し直さなければならなかった。
に、作成された半導体装置が出力規格を満たさないこと
がある。このように半導体装置が出力規格を満たさない
場合に、出力規格を満たすように半導体装置の出力特性
を修正することが考えられる。しかし、マスク作成後は
出力特性の修正をすることはできないため、半導体装置
を評価した後に出力特性を変更する場合には、マスクか
ら作成し直さなければならなかった。
【０００４】そのため、特開平５−２５１６５１号公報
（以下、単に「文献１」ともいう）には、外部素子を駆
動する出力トランジスタ部に本来の外部素子駆動用トラ
ンジスタとは別に出力電圧特性調整用トランジスタを並
列に複数個構成し各々の出力電圧特性調整用トランジス
タを個別の駆動制御入力によって制御する半導体集積回
路装置が掲載されている。
（以下、単に「文献１」ともいう）には、外部素子を駆
動する出力トランジスタ部に本来の外部素子駆動用トラ
ンジスタとは別に出力電圧特性調整用トランジスタを並
列に複数個構成し各々の出力電圧特性調整用トランジス
タを個別の駆動制御入力によって制御する半導体集積回
路装置が掲載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、文献１
に記載された半導体集積回路装置は、出力電圧特性調整
用トランジスタを制御するために個別の駆動制御入力を
必要とする。
に記載された半導体集積回路装置は、出力電圧特性調整
用トランジスタを制御するために個別の駆動制御入力を
必要とする。
【０００６】本発明はこのような問題点に鑑みてなされ
たもので、その目的は、所望の出力特性に応じて未使用
のパッドを電源電位又は接地電位に接続し、その電位に
従って並列に接続された出力トランジスタを制御するこ
とにより、出力特性を容易に修正することができ、マス
クを作成し直す必要がなく、制御入力を必要とせず、出
力規格が厳しい場合であっても規格を満たすことがで
き、プロセス規格の管理範囲を考慮する必要がない半導
体装置を提供することである。
たもので、その目的は、所望の出力特性に応じて未使用
のパッドを電源電位又は接地電位に接続し、その電位に
従って並列に接続された出力トランジスタを制御するこ
とにより、出力特性を容易に修正することができ、マス
クを作成し直す必要がなく、制御入力を必要とせず、出
力規格が厳しい場合であっても規格を満たすことがで
き、プロセス規格の管理範囲を考慮する必要がない半導
体装置を提供することである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、 外部から信号を入力する
ための入力端子と、 入力端子に接続された第１のパッ
ドと、 入力端子及び第１のパッドを介して入力された
入力信号に従って動作し所定の機能を果たす機能ブロッ
クと、 信号を外部へ出力するための出力端子と、 出
力端子に接続された第２のパッドと、 入力端子、機能
ブロック、及び出力端子の何れにも接続されていない未
使用の第３のパッドと、を備えた半導体装置において、
第２のパッドの夫々に並列に接続された出力トランジ
スタと、 第３のパッドの電位に従って、電源電位、接
地電位、又は機能ブロックの出力電位の何れかを出力ト
ランジスタの夫々のゲートに印加する制御手段と、を備
え、 所望の出力特性に応じて第３のパッドの夫々が電
源電位又は接地電位に接続されていることを特徴とす
る。
め、本発明の半導体装置は、 外部から信号を入力する
ための入力端子と、 入力端子に接続された第１のパッ
ドと、 入力端子及び第１のパッドを介して入力された
入力信号に従って動作し所定の機能を果たす機能ブロッ
クと、 信号を外部へ出力するための出力端子と、 出
力端子に接続された第２のパッドと、 入力端子、機能
ブロック、及び出力端子の何れにも接続されていない未
使用の第３のパッドと、を備えた半導体装置において、
第２のパッドの夫々に並列に接続された出力トランジ
スタと、 第３のパッドの電位に従って、電源電位、接
地電位、又は機能ブロックの出力電位の何れかを出力ト
ランジスタの夫々のゲートに印加する制御手段と、を備
え、 所望の出力特性に応じて第３のパッドの夫々が電
源電位又は接地電位に接続されていることを特徴とす
る。
【０００８】所望の出力特性に応じて未使用のパッドを
電源電位又は接地電位に接続し、その電位に従って並列
に接続された出力トランジスタを制御することにより、
出力特性を容易に修正することができる。
電源電位又は接地電位に接続し、その電位に従って並列
に接続された出力トランジスタを制御することにより、
出力特性を容易に修正することができる。
【０００９】
【発明の実施の形態】以下、本発明の半導体装置につい
て、図面を参照しつつ詳細に説明する。
て、図面を参照しつつ詳細に説明する。
【００１０】図１は、本発明の半導体装置の実施の一形
態を示す概略図である。以下、図１を用いて、本実施形
態に係る半導体装置について説明する。
態を示す概略図である。以下、図１を用いて、本実施形
態に係る半導体装置について説明する。
【００１１】図１において、本実施形態に係る半導体装
置１００は、入力端子１０１と、出力端子１０２と、機
能ブロック１１０と、セレクタ１２１〜１２６と、Ｐチ
ャネルトランジスタＱＰ１０１〜ＱＰ１０３と、Ｎチャ
ネルトランジスタＱＮ１０１〜ＱＮ１０３と、パッド１
３１〜１３８と、を備えている。
置１００は、入力端子１０１と、出力端子１０２と、機
能ブロック１１０と、セレクタ１２１〜１２６と、Ｐチ
ャネルトランジスタＱＰ１０１〜ＱＰ１０３と、Ｎチャ
ネルトランジスタＱＮ１０１〜ＱＮ１０３と、パッド１
３１〜１３８と、を備えている。
【００１２】入力端子１０１は、外部から入力信号を入
力するための端子である。
力するための端子である。
【００１３】機能ブロック１１０は、パッド１３１を介
して入力端子１０１と接続され、入力端子１０１へ入力
される入力信号に従って所定の動作を行って出力信号を
出力する。
して入力端子１０１と接続され、入力端子１０１へ入力
される入力信号に従って所定の動作を行って出力信号を
出力する。
【００１４】パッド１３２〜１３７は、入力端子１０
１、出力端子１０２、及び機能ブロック１１０の何れに
も接続されず、未使用であったパッドである。パッド１
３２〜１３７は、半導体装置１００の出力特性を調節す
るため、電源電位ＶDD又は接地電位ＶSSの何れか一方に
接続される。
１、出力端子１０２、及び機能ブロック１１０の何れに
も接続されず、未使用であったパッドである。パッド１
３２〜１３７は、半導体装置１００の出力特性を調節す
るため、電源電位ＶDD又は接地電位ＶSSの何れか一方に
接続される。
【００１５】セレクタ１２１は、パッド１３２からの選
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２１は、パッド１３２が電源電位ＶDDに接続されて
いる場合即ちパッド１３２からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２１は、パッド１３２が接地電位ＶSSに接続されてい
る場合即ちパッド１３２からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２１は、パッド１３２が電源電位ＶDDに接続されて
いる場合即ちパッド１３２からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２１は、パッド１３２が接地電位ＶSSに接続されてい
る場合即ちパッド１３２からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００１６】セレクタ１２２は、パッド１３３からの選
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２２は、パッド１３３が電源電位ＶDDに接続されて
いる場合即ちパッド１３３からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２２は、パッド１３３が接地電位ＶSSに接続されてい
る場合即ちパッド１３３からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２２は、パッド１３３が電源電位ＶDDに接続されて
いる場合即ちパッド１３３からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２２は、パッド１３３が接地電位ＶSSに接続されてい
る場合即ちパッド１３３からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００１７】セレクタ１２３は、パッド１３４からの選
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２３は、パッド１３４が電源電位ＶDDに接続されて
いる場合即ちパッド１３４からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２３は、パッド１３４が接地電位ＶSSに接続されてい
る場合即ちパッド１３４からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、電源電位ＶDD又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２３は、パッド１３４が電源電位ＶDDに接続されて
いる場合即ちパッド１３４からの選択信号が論理”Ｈ”
の場合、電源電位ＶDDを選択出力する。また、セレクタ
１２３は、パッド１３４が接地電位ＶSSに接続されてい
る場合即ちパッド１３４からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００１８】セレクタ１２４は、パッド１３５からの選
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２４は、パッド１３５が電源電位ＶDDに接続されて
いる場合即ちパッド１３５からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２４は、パッド１３５が接地電位ＶSSに接続されてい
る場合即ちパッド１３５からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２４は、パッド１３５が電源電位ＶDDに接続されて
いる場合即ちパッド１３５からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２４は、パッド１３５が接地電位ＶSSに接続されてい
る場合即ちパッド１３５からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００１９】セレクタ１２５は、パッド１３６からの選
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２５は、パッド１３６が電源電位ＶDDに接続されて
いる場合即ちパッド１３６からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２５は、パッド１３６が接地電位ＶSSに接続されてい
る場合即ちパッド１３６からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２５は、パッド１３６が電源電位ＶDDに接続されて
いる場合即ちパッド１３６からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２５は、パッド１３６が接地電位ＶSSに接続されてい
る場合即ちパッド１３６からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００２０】セレクタ１２６は、パッド１３７からの選
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２６は、パッド１３７が電源電位ＶDDに接続されて
いる場合即ちパッド１３７からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２６は、パッド１３７が接地電位ＶSSに接続されてい
る場合即ちパッド１３７からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
択信号に従って、接地電位ＶSS又は機能ブロック１１０
の出力信号の何れかを選択出力する回路である。セレク
タ１２６は、パッド１３７が電源電位ＶDDに接続されて
いる場合即ちパッド１３７からの選択信号が論理”Ｈ”
の場合、接地電位ＶSSを選択出力する。また、セレクタ
１２６は、パッド１３７が接地電位ＶSSに接続されてい
る場合即ちパッド１３７からの選択信号が論理”Ｌ”の
場合、機能ブロック１１０の出力信号を選択出力する。
【００２１】トランジスタＱＰ１０１のソースには、電
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０１のゲートには、セレクタ１２１の出力が接続され
ている。さらに、トランジスタＱＰ１０１のドレインに
は、パッド１３８が接続されている。
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０１のゲートには、セレクタ１２１の出力が接続され
ている。さらに、トランジスタＱＰ１０１のドレインに
は、パッド１３８が接続されている。
【００２２】トランジスタＱＰ１０２のソースには、電
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０２のゲートには、セレクタ１２２の出力が接続され
ている。さらに、トランジスタＱＰ１０２のドレインに
は、パッド１３８が接続されている。
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０２のゲートには、セレクタ１２２の出力が接続され
ている。さらに、トランジスタＱＰ１０２のドレインに
は、パッド１３８が接続されている。
【００２３】トランジスタＱＰ１０３のソースには、電
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０３のゲートには、セレクタ１２３の出力が接続され
ている。さらに、トランジスタＱＰ１０３のドレインに
は、パッド１３８が接続されている。
源電位ＶDDが接続されている。また、トランジスタＱＰ
１０３のゲートには、セレクタ１２３の出力が接続され
ている。さらに、トランジスタＱＰ１０３のドレインに
は、パッド１３８が接続されている。
【００２４】トランジスタＱＮ１０１のソースには、接
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０１のゲートには、セレクタ１２４の出力が接続され
ている。さらに、トランジスタＱＮ１０１のドレインに
は、パッド１３８が接続されている。
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０１のゲートには、セレクタ１２４の出力が接続され
ている。さらに、トランジスタＱＮ１０１のドレインに
は、パッド１３８が接続されている。
【００２５】トランジスタＱＮ１０２のソースには、接
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０２のゲートには、セレクタ１２５の出力が接続され
ている。さらに、トランジスタＱＮ１０２のドレインに
は、パッド１３８が接続されている。
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０２のゲートには、セレクタ１２５の出力が接続され
ている。さらに、トランジスタＱＮ１０２のドレインに
は、パッド１３８が接続されている。
【００２６】トランジスタＱＮ１０３のソースには、接
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０３のゲートには、セレクタ１２６の出力が接続され
ている。さらに、トランジスタＱＮ１０３のドレインに
は、パッド１３８が接続されている。
地電位ＶSSが接続されている。また、トランジスタＱＮ
１０３のゲートには、セレクタ１２６の出力が接続され
ている。さらに、トランジスタＱＮ１０３のドレインに
は、パッド１３８が接続されている。
【００２７】出力端子１０２は、パッド１３８に接続さ
れ、出力信号を外部へ出力する。
れ、出力信号を外部へ出力する。
【００２８】次に、半導体装置１００の出力特性の調整
について説明する。
について説明する。
【００２９】まず、半導体装置１００の”Ｈ”出力特性
を強く調整する場合について説明する。
を強く調整する場合について説明する。
【００３０】半導体装置１００の”Ｈ”出力特性を強く
調整する場合、ＰチャネルトランジスタＱＰ１０１〜Ｑ
Ｐ１０３のゲート電圧を制御するセレクタ１２１〜１２
３に接続された３つのパッド１３２〜１３４のうち、所
望の出力特性が得られる数のパッド１３２〜１３４を接
地電位ＶSSと接続する。そして、残りのパッド１３２〜
１３４を電源電位ＶDDと接続する。
調整する場合、ＰチャネルトランジスタＱＰ１０１〜Ｑ
Ｐ１０３のゲート電圧を制御するセレクタ１２１〜１２
３に接続された３つのパッド１３２〜１３４のうち、所
望の出力特性が得られる数のパッド１３２〜１３４を接
地電位ＶSSと接続する。そして、残りのパッド１３２〜
１３４を電源電位ＶDDと接続する。
【００３１】次に、半導体装置１００の”Ｌ”出力特性
を強く調整する場合について説明する。
を強く調整する場合について説明する。
【００３２】半導体装置１００の”Ｌ”出力特性を強く
調整する場合、ＮチャネルトランジスタＱＮ１０１〜Ｑ
Ｎ１０３のゲート電圧を制御するセレクタ１２４〜１２
６に接続された３つのパッド１３５〜１３７のうち、所
望の出力特性が得られる数のパッド１３５〜１３７を接
地電位ＶSSと接続する。そして、残りのパッド１３５〜
１３７を電源電位ＶDDと接続する。
調整する場合、ＮチャネルトランジスタＱＮ１０１〜Ｑ
Ｎ１０３のゲート電圧を制御するセレクタ１２４〜１２
６に接続された３つのパッド１３５〜１３７のうち、所
望の出力特性が得られる数のパッド１３５〜１３７を接
地電位ＶSSと接続する。そして、残りのパッド１３５〜
１３７を電源電位ＶDDと接続する。
【００３３】このように、パッド１３２〜１３７を電源
電位ＶDD又は接地電位ＶSSと接続することにより、所望
の出力特性を得ることができる。
電位ＶDD又は接地電位ＶSSと接続することにより、所望
の出力特性を得ることができる。
【００３４】以上、本発明の半導体装置の形態例を示し
たが、入力端子１０１、機能ブロック１１０、出力端子
１０２を複数個にすることができる。また、１つの出力
端子１０２に並列に接続されるトランジスタＱＰ１０１
〜ＱＰ１０３、ＱＮ１０１〜ＱＮ１０３の数を増やすこ
とができる。
たが、入力端子１０１、機能ブロック１１０、出力端子
１０２を複数個にすることができる。また、１つの出力
端子１０２に並列に接続されるトランジスタＱＰ１０１
〜ＱＰ１０３、ＱＮ１０１〜ＱＮ１０３の数を増やすこ
とができる。
【００３５】
【発明の効果】以上述べた通り、本発明の半導体装置に
よれば、所望の出力特性に応じて未使用のパッドを電源
電位又は接地電位に接続し、その電位に従って並列に接
続された出力トランジスタを制御することにより、出力
特性を容易に修正することができる。
よれば、所望の出力特性に応じて未使用のパッドを電源
電位又は接地電位に接続し、その電位に従って並列に接
続された出力トランジスタを制御することにより、出力
特性を容易に修正することができる。
【図１】本発明による半導体装置の実施の一形態を示す
概略図である。
概略図である。
１００ 半導体装置 １０１ 入力端子 １０２ 出力端子 １１０ 機能ブロック １２１〜１２６ セレクタ １３１〜１３８ パッド ＱＰ１０１〜ＱＰ１０３、ＱＮ１０１〜ＱＮ１０３ ト
ランジスタ
ランジスタ
Claims (1)
- 【請求項１】 外部から信号を入力するための入力端子
と、 前記入力端子に接続された第１のパッドと、 前記入力端子及び前記第１のパッドを介して入力された
入力信号に従って動作し所定の機能を果たす機能ブロッ
クと、 信号を外部へ出力するための出力端子と、 前記出力端子に接続された第２のパッドと、 前記入力端子、前記機能ブロック、及び前記出力端子の
何れにも接続されていない未使用の第３のパッドと、 を備えた半導体装置において、 前記第２のパッドの夫々に並列に接続された出力トラン
ジスタと、 前記第３のパッドの電位に従って、電源電位、接地電
位、又は前記機能ブロックの出力電位の何れかを前記出
力トランジスタの夫々のゲートに印加する制御手段と、 を備え、 所望の出力特性に応じて前記第３のパッドの夫々が電源
電位又は接地電位に接続されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019031A JP2002223161A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019031A JP2002223161A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002223161A true JP2002223161A (ja) | 2002-08-09 |
Family
ID=18884978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019031A Withdrawn JP2002223161A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002223161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692445B2 (en) | 2006-03-15 | 2010-04-06 | Hitachi, Ltd. | Output buffer circuit and differential output buffer circuit, and transmission method |
-
2001
- 2001-01-26 JP JP2001019031A patent/JP2002223161A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692445B2 (en) | 2006-03-15 | 2010-04-06 | Hitachi, Ltd. | Output buffer circuit and differential output buffer circuit, and transmission method |
| US7969197B2 (en) | 2006-03-15 | 2011-06-28 | Hitachi, Ltd. | Output buffer circuit and differential output buffer circuit, and transmission method |
| US8324925B2 (en) | 2006-03-15 | 2012-12-04 | Hitachi, Ltd. | Output buffer circuit and differential output buffer circuit, and transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909990B2 (ja) | Ｃｍｏｓ回路 | |
| US6664814B1 (en) | Output driver for an integrated circuit | |
| KR100306051B1 (ko) | 3치출력회로 | |
| US5614842A (en) | Semiconductor integrated circuit with buffer circuit and manufacturing method thereof | |
| JPH0514167A (ja) | 出力ドライバ回路 | |
| US6384644B2 (en) | Output circuit with switching function | |
| JP2002223161A (ja) | 半導体装置 | |
| JPH09270698A (ja) | 駆動電流制御用ｃｍｏｓ出力バッファ回路 | |
| JP2002152031A (ja) | 入出力バッファ回路 | |
| US7321236B2 (en) | Apparatus and methods for programmable logic devices with improved performance characteristics | |
| JP4608063B2 (ja) | 出力インターフェース回路 | |
| US9698787B1 (en) | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| JPH0496369A (ja) | ゲートアレー型ｌｓｉ | |
| US6445224B1 (en) | Reduced short current circuit | |
| JP2001203568A (ja) | バッファ装置 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JPH05175444A (ja) | Ｍｏｓ出力回路 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JPH0758620A (ja) | 半導体装置 | |
| JP3612991B2 (ja) | 出力バッファ回路 | |
| JPH11225060A (ja) | 出力バッファ回路 | |
| JPH11145814A (ja) | 半導体集積回路 | |
| JPH0541494A (ja) | 半導体集積回路 | |
| JP2004282660A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |